DE3788362T2 - Halbleiteranordnung für die Verwendung in einer Karte. - Google Patents

Halbleiteranordnung für die Verwendung in einer Karte.

Info

Publication number
DE3788362T2
DE3788362T2 DE87101473T DE3788362T DE3788362T2 DE 3788362 T2 DE3788362 T2 DE 3788362T2 DE 87101473 T DE87101473 T DE 87101473T DE 3788362 T DE3788362 T DE 3788362T DE 3788362 T2 DE3788362 T2 DE 3788362T2
Authority
DE
Germany
Prior art keywords
circuit board
card
metal layer
semiconductor chip
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87101473T
Other languages
English (en)
Other versions
DE3788362D1 (de
Inventor
Hiroshi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Publication of DE3788362D1 publication Critical patent/DE3788362D1/de
Application granted granted Critical
Publication of DE3788362T2 publication Critical patent/DE3788362T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Anordnung einer Halbleitervorrichtung, die zum Einbau in eine dünne Karte geeignet ist.
  • Es ist bekannt, einen oder mehrere integrierte Schaltkreise (IC) sowie höchstintegrierte Schaltkreise (VLSI) in eine Karte einzubauen, um kartenartige Halbleitervorrichtungen wie IC-Karte, elektronischen Rechner oder elektronische Uhr bereitzustellen. Eine der Notwendigkeiten für eine derartige kartenartige Halbleitervorrichtung ist sie dünn zu machen.
  • FR-A-2 439 438 offenbart eine Halbleitervorrichtung, in der die integrierte Schaltkreisvorrichtung 11 mit dem Verdrahtungsschaltkreis 36, der auf dem Substrat 19 gebildet wurde, verbunden ist und wobei die IC-Vorrichtung 11 und der Verbindungsschaltkreis 36 mit einem isolierenden Abdichtmaterial abgedichtet sind. GB-A-2 084 399 offenbart ein Verfahren zur Absicherung eines Halbleiter-Pellets an das keramische Substrat über einen Glasfilm, der einen niedrigen Schmelzpunkt besitzt, worin eine Glasschicht mit einem niedrigen Schmelzpunkt und eine Schicht, die über eine große Grenzschicht- Bindungskraft verfügt, auf der Rückseite des Halbleiter-Pellets gebildet werden, um dadurch sicher das Glas mit einem niedrigen Schmelzpunkt mit dem Halbleiter-Pellet zu verbinden. EP-A-0 107 061 offenbart eine Datenkarte, umfassend einen Kartenkörper, der zwischen dem unteren Beschichtungsfilm und dem oberen Beschichtungsfilm gebildet wird, worin der Kartenkörper wenigstens ein Halbleiterelement umfaßt, das mit einem Trägerboden verbunden ist, der eine metallische Leiterbahn auf einer oder beiden Seiten desselben ausgebildet, besitzt.
  • Ein Beispiel für eine gebräuchliche kartenartige Halbleitervorrichtung wird in der Fig. 1 gezeigt, worin eine Leiterplatte 11, die aus einem harten Material wie einer Legierungsplatte besteht, an ein Halbleiter-Pellet 13, welches an die Leiterplatte 11 durch ein organisches Klebemittel 12 wie ein Epoxyklebstoff gebunden ist, montiert ist und notwendige Verdrahtungsanschlüsse, die auf der oberen Oberfläche des Pellets 13 ausgebildet sind, an die Schaltkreise auf der Karte mittels Bonddrähten 14 verbunden sind. Nachdem die notwendige Verdrahtung erfolgt ist, wird das gesamte Halbleiter-Pellet 13 und die Verdrahtungen mittels eines Kunststoffharzes 15 abgedichtet. In der Anordnung einer gebräuchlichen kartenartigen Halbleitervorrichtung, wie in Fig. 1 gezeigt, ist die Dicke D1 des montierten Pellet-Anteils der kartenartigen Halbleitervorrichtung die Gesamtmenge aus der Dicke d1 der Leiterplatte 11, der Dicke d2 des Halbleiter- Pellets 13 und der Dicke d3 des Harzabdichtungs-Anteils 15; deshalb besteht das Problem der Nachfrage nachzukommen, die kartenartige Halbleitervorrichtung dünner zu machen.
  • Ein Versuch zur Lösung des vorstehend erwähnten Problems ist es, die Dicke des Schaltkreises 11 zu vermindern unter Aufrechterhaltung der erwünschten mechanischen Festigkeit durch Verwendung eines festen Kunststoffplättchens wie ein Polyimid-Harz. Zusätzlich zu den vorstehend genannten Techniken ist wie in Fig. 2 gezeigt, ein Durchgangsloch 16 im Schaltkreis 11 festgelegt, so daß das Halbleiter-Pellet 13 in dem Durchgangsloch 16 eingebettet werden kann. In der in der Fig. 2 gezeigten Anordnung ist eine ringförmige Verstärkungswand 17 um das Durchgangsloch 16 auf der Seite ausgebildet, wo die Verdrahtungen 14 hervortreten. Das Kunststoffharz wird in das Loch 16 und auf die von der Wand 17 umgebene Fläche eingespritzt, um so die Verdrahtungen 14 und das Halbleiter-Pellet 13 abzudichten.
  • Gemäß der in der Fig. 2 gezeigten Anordnung kann die Dicke D2 des montierten Pellet-Anteils der kartenartigen Halbleitervorrichtung die Gesamtheit aus der Dicke d2 des Halbleiter-Pellets 13 und einer Höhe d3 der verstärkenden Wand 17 oder die Dicke des Harzabdichtungs-Anteils 15 sein, wobei die gesamte Dicke durch die Dicke d1 des Schaltkreises 11 in Fig. 1 vermindert werden kann.
  • Gebräuchlicherweise werden Halbleiter-Pellets 13 von 0,4 mm bis 0,5 mm Dicke in der kartenartigen Halbleitervorrichtung verwendet und um die Dicke der kartenartigen Halbleitervorrichtung zu vermindern, wurde vorgeschlagen Halbleiter-Pellets 13 zu verwenden, die dünner als 0,4 mm sind. Derartige Halbleiter-Pellets, die dünner als 0,4 mm sind, sind auf dem Markt nicht erhältlich und es wurde vorgeschlagen die Halbleiter-Pellets zu schleifen, um ihre Dicke zu vermindern.
  • Abgesehen davon, daß das Halbleiter-Pellet üblicherweise aus hartem, aber brüchigem Material wie Silicium hergestellt wird, ist seine mechanischer Festigkeit niedrig und das Halbleiter-Pellet zerbricht leicht unter Anwendung einer geringen äußeren Kraft.
  • In dem Fall, in dem das Halbleiter-Pellet 13 auf dem Schaltkreis 11 aufgebracht ist, der, da die äußere Kraft durch den Schaltkreis aufgenommen werden kann, aus mechanisch festem Material durch das metallische Verbindungsmittel 12 hergestellt wurde, läßt sich verhindern, daß das Halbleiter-Pellet 13 direkt der äußeren Kraft ausgesetzt wird und daher verursacht die Brüchigkeit des Silicium-Halbleiter-Pellets 13 kaum ein Beschädigungs-Problem des Pellets. Im Falle der Verwendung des Halbleiter-Pellets 13 in der kartenartigen Halbleitervorrichtung ohne Sicherung des Pellet-Bodens, wie in der Fig. 2 gezeigt, zerbricht das Halbleiter-Pellet 13 leicht durch die unterschiedlichen Kräfte wie der Schrumpfkraft des Kunststoffharzes 15, wenn das Kunststoffharz eingespritzt oder gehärtet wird oder der thermischen Beanspruchung, die durch den Unterschied des Wärmeausdehnungskoeffizienten des Abdichtungs-Harzmaterials und des Halbleiter- Pellets erzeugt wird oder der äußeren Kraft, die direkt auf das Halbleiter-Pellet 13 einwirkt, wobei ein anormaler Zustand der IC-Eigenschaft des Halbleiter-Pellets 13 auftritt. Insbesondere in dem Fall, in dem das Halbleiter-Pellet 13 durch Abschleifen seiner Unterseite dünn gemacht worden ist, kann sich ein Schleifdefekt auf der Unterseite des Halbleiter-Pellets 13 ausbilden und ein derartiger Schleifdefekt wächst zu Mikrorissen zum Inneren des Halbleiter-Pellets hin weiter, wodurch eine Spannungsanhäufung an den Rissen resultiert. Deshalb lassen sich die Halbleiter-Pellets, die zur Abnahme der Dicke einer kartenartigen Halbleitervorrichtung geschliffen werden, leichter zerbrechen als diejenigen, die nicht geschliffen werden. Dies bedeutet, daß die Anordnung der kartenartigen, in Fig. 2 gezeigten, Halbleitervorrichtung nicht zur kommerziellen Verwendung erhältlich ist.
  • Darüber hinaus besitzt die in Fig. 2 gezeigte kartenartige Halbleitervorrichtung ein nachstehend aufgeführtes Problem.
  • Gemäß der in Fig. 2 gezeigten Anordnung ist es notwendig, da es unmöglich ist das Halbleiter-Pellet 13 direkt auf dem Schaltkreis 11 zu sichern, das Halbleiter-Pellet 13 vorläufig fixiert auf eine Haltevorrichtung wie eine Vakuumansaugvorrichtung in dem Verdrahtungsverfahren aufzubringen, umgekehrt muß die Position der Leiterplatte 11 so angepaßt sein, daß das Halbleiter-Pellet 13 auch nahe dem Zentrum des Durchgangslochs 16 der Leiterplatte 11 mittels einer geeigneten Ausrichtungsvorrichtung angebracht wird. Ein derartiges Verfahren verhindert die Anwendung eines automatischen Sammelns des Halbleiter-Pellets 13 auf der Leiterplatte 11 und die Produktivität ist gering. Darüber hinaus neigen die Verdrahtungen bei verschiedenen Verfahren, vom Verdrahtungsprozeß bis zum Harzabdichtungsprozeß, da das Halbleiter-Pellet 13 nicht gesichert ist, bei der Übertragung zum Zerbrechen, wodurch die Ausbeute gering wird.
  • Eine wesentliche Aufgabe der vorliegenden Erfindung ist es eine kartenartige Halbleitervorrichtung bereitzustellen, die dünner ist als die übliche kartenartige Halbleitervorrichtung von relativ hoher Festigkeit.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es eine kartenartige Halbleitervorrichtung bereitzustellen, die mit hoher Produktivität und hoher Ausbeute hergestellt werden kann.
  • Um die Aufgaben der vorliegenden Erfindung zu lösen, wird eine kartenartige Halbleitervorrichtung gemäß Anspruch 1 bereitgestellt.
  • Weitere Ausführungsformen können in den Unteransprüchen gefunden werden.
  • In der kartenartige Halbleitervorrichtung gemäß der vorliegenden Erfindung ist weiterhin eine Vertiefung im Schaltkreis mit einer Unterseite zur Anpassung des Halbleiter-Pellets definiert.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist eine Querschnittsansicht eines ersten Beispiels einer üblichen kartenartigen Halbleitervorrichtung.
  • Fig. 2 ist eine Querschnittsansicht eines zweiten Beispiels einer üblichen kartenartigen Halbleitervorrichtung.
  • Fig. 3 ist eine Querschnittsansicht eines Beispiels einer kartenartigen Halbleitervorrichtung gemäß der vorliegenden Erfindung.
  • Fig. 4 bis 6 sind jeweils Querschnittsansichten, die verschiedene Beispiele des Halbleiter-Pellets zeigen, das in der in der Fig. 3 gezeigten Ausführungsform verwendet wird.
  • Fig. 7 ist eine Graphik, die die Eigenschaften der Bruchfestigkeit der Halbleiter-Pellets zeigt.
  • Fig. 8 ist eine Querschnittsansicht eines anderen Beispiels der kartenartigen Halbleitervorrichtung gemäß der vorliegenden Erfindung.
  • Fig. 9 ist eine Querschnittsansicht eines weiteren Beispiels der kartenartigen Halbleitervorrichtung gemäß der vorliegenden Erfindung und
  • Fig. 10 ist eine Querschnittsansicht eines weiteren Beispiels der kartenartigen Halbleitervorrichtung gemäß der vorliegenden Erfindung.
  • In Bezug auf Fig. 3, bezeichnet die Bezugsziffer 1 ein Halbleiter-Pellet, 2 eine Leiterplatte, 3 einen Rahmenkörper, der an einer der Oberflächen der Leiterplatte 2 ausgebildet ist, 4 Verdrahtungen und 5 das Abdichtungsharz.
  • Eine Metallschicht 8 ist an der Unterseite des Halbleiter- Pellets 1 ausgebildet, z. B. auf einer der Seiten des Pellets, auf der keine der Halbleiter-Schaltkreisstrukturen bereitgestellt wird. Eine derartige Metallschicht 8 wird in einem abschließenden Verfahren zur Herstellung eines Silicium-Wafers gebildet. Als Metallschicht können verschiedene Metalle verwendet werden, um jedoch die Bindungsstärke des Silicium-Wafers und der Metallschicht 8 zu verbessern, werden Metalle bevorzugt, die mit dem Silicium legierbar sind.
  • Als Metall kann speziell wenigstens eine Art von Metall, ausgesucht aus der Gruppe bestehend aus Gold, Nickel, Aluminium, Chrom und Molybdän verwendet werden.
  • Die Metallschicht 8 kann durch Vakuumverdampfung, Zerstäubung oder Plattieren gebildet werden.
  • Darüber hinaus kann nach der Bildung der Metallschicht 8 auf dem Silicium-Wafer oder dem Verfahren zur Herstellung der Metallschicht das Silicium-Wafer erhitzt werden, um die gegenseitige Diffusion zwischen der Metallschicht und dem Silicium-Wafer fortschreiten zu lassen, so daß eine Legierungsschicht an der Grenzfläche der Metallschicht und dem Silicium-Wafer gebildet wird.
  • Die Leiterplatte 2 wird aus einer Basis 2x gebildet, die aus einem wärmewiderstandsfähigen Material besteht wie glasfasernenthaltendes Polyimidharz oder Epoxyharz und deren zentraler Teil durch eine Vertiefung 9 zur Aufnahme des Halbleiter-Pellets 1 und einer metallischen Schaltkreisstruktur 2y aus einer Kupferschicht, die auf der Basis 2x gebildet ist, definiert ist. Die Tiefe der Vertiefung 9 ist so festgelegt, daß die obere Oberfläche des-Halbleiter-Pellets 1 im allgemeinen mit der oberen Oberfläche der Metallstruktur 2y abgeglichen ist, wenn das Halbleiter-Pellet 1 auf dem Boden der Vertiefung 9 gelegt wird.
  • Der Rahmenkörper 3, der im allgemeinen eine ringförmige Form aufweist, besteht aus einer dünnen Metallplatte wie einem rostfreien Stahlplättchen und er ist auf der Oberfläche der metallischen Schicht 2y derartig aufgebracht, daß er die Vertiefung 9 umschließt.
  • Das Halbleiter-Pellet 1 wird an der Bodenwand 9a der Vertiefung 9 durch Verkleben der Metallschicht 8 des Halbleiter- Pellets 1 mit der Bodenwand 9a durch einen organischen Kleber wie einem Epoxykleber gesichert und das Halbleiter-Pellet 1 wird mit dem Abdichtungsharz 5, nachdem die Verdrahtung unter Verwendung der Verbindungsdrähte 4 beendet ist, abgedichtet, wobei die Leiterplatte 2 und das Halbleiter-Pellet 1 vollkommen miteinander verbunden werden. Das Abdichtungsharz 5 wird in den Raum der Vertiefung 9 gefüllt, der nicht durch das Halbleiter-Pellet 1 und den Raum besetzt ist, der durch den Rahmenkörper 3 mit den Verdrahtungen 4 umschlossen ist.
  • Als Abdichtungsharz kann man jede harte, hochmolekulare Zusammensetzung wie Epoxyharz oder Acrylharz verwenden. Insbesondere wird Acrylharz bevorzugt, da das Acrylharz bei normaler Temperatur durch UV-Strahlung gehärtet werden kann, so daß das Halbleiter-Pellet 1 abgedichtet werden kann.
  • In der vorstehend erwähnten kartenartigen Halbleitervorrichtung besteht die Leiterplatte 2 aus einer Polyimid-Folie, so daß die Leiterplatte 2 an sich dünn gemacht werden kann. Da das Halbleiter-Pellet 1 zur Einpassung in die Vertiefung 9, die in der Leiterplatte 2 definiert ist, angepaßt ist, kann zudem die Dicke der kartenartigen Halbleitervorrichtung an einer Stelle, an der das Halbleiter-Pellet 1 plaziert ist, auf eine derartige Dicke abnehmen wie die Verminderung der Dicke der Leiterplatte 2 an sich und der Tiefe der Vertiefung 9, verglichen mit der Dicke der üblichen kartenartigen Halbleitervorrichtung, in der das Halbleiter-Pellet direkt auf der obersten Oberfläche der flachen Leiterplatte montiert ist.
  • Darüber hinaus kann die mechanische Festigkeit des Halbleiter-Pellets 1, da das Halbleiter-Pellet 1 seine Unterseite mit der Metallschicht 8 ausbildet, um so das Halbleiter-Pellet 1 zu verstärken, stärker sein als das übliche Halbleiter- Pellet ohne Verstärkungsschicht. Dies bedeutet, daß gemäß der vorstehend erwähnten Ausführungsform der kartenartigen Halbleitervorrichtung, das Halbleiter-Pellet 1 vor dem Zerbrechen bewahrt werden kann, ohne das Pellet 1 auf der Leiterplatte aus einem Material von hoher Steifigkeit zu sichern.
  • Mit der Metallschicht 8, die auf der Unterseite des Wafers 6 wie gezeigt gebildet wurde, werden konkave Teile 6a mit der Metallschicht wie in der Fig. 4 gezeigt ist, gefüllt, so daß die Unterseite des Wafers 6 stark geglättet werden kann und so eine Anhäufung von Spannungen vermieden werden kann, wodurch die mechanische Festigkeit des Wafers 6 oder des Halbleiter-Pellets 1 verbessert wird.
  • Zusätzlich ist es möglich durch Erhitzen des Wafers 6 mit der Metallschicht 8 die gegenseitige Diffusion der Atome des Silicium-Wafers 6 und der Metallatome der Metallschicht 8, wie in Fig. 5 gezeigt, fortschreiten zu lassen. Die sich entlang der Oberfläche der Substanz entwickelnde Oberflächendiffusion ist schneller als die Gitterdiffusion, die sich gegen die Innenseite der Substanz hin entwickelt, und deshalb diffundieren die Metallatome der Metallschicht 8 entlang der Oberfläche der Mikrorisse 10, wobei sich, wie in Fig. 6 gezeigt ist, gleichförmige Legierungsanteile 10a nahe der entsprechende Mikrorisse 10 bilden, die die Risse auffüllen, wobei die Spannungsdichte abnimmt und die mechanische Festigkeit des Pellets vermindert werden kann. So wird die Verwendung des Halbleiter-Pellets, bei dem der Wafer zur Verminderung Dicke abgeschliffen ist, ermöglicht und die Gesamtdicke der kartenartigen Halbleitervorrichtung kann vermindert werden.
  • Spezielle Beispiele der kartenartigen Halbleitervorrichtung gemäß der vorliegenden Erfindung werden nun nachstehend beschrieben.
  • Es wurde ein Vielzahl von Silicium-Wafern hergestellt und jeder von ihnen wurde durch Schleifsande von NO. WA 4000 geschliffen, um so Original-Wafer von je 0,3 mm Dicke herzustellen, wobei auf einer Oberfläche Schleifkratzer gebildet wurden.
  • Anschließend wurde jeder der Original-Silicium-Wafer mit der Metallschicht von 1 um Dicke auf der geschliffenen Oberfläche unter den in der Tabelle 1 angegebenen Bedingungen geformt, wobei 21 Beispiele hergestellt wurden, die aus einem verschiedenen Material der Metallschicht 8 bestanden, welche unter verschiedenen Erwärmungsbedingungen und einer unterschiedlichen Atmosphäre während des Aufheizens gebildet wurde. Tabelle 1 Beispiel Nr. Metallschicht Verfahren Aufheiz-Temperatur Atmosphäre Zerstäuben Luft Plattieren neutrales Gas reduzierendes Vakuum VD* = Vakuumverdampfung
    • Beispiel 1
  • Gold wurde auf die geschliffene Oberfläche des Silicium-Wafers durch Zerstäuben in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe während 10 Minuten auf 300ºC bis 400ºC in einem Heizofen erhitzt, wobei eine gegenseitige Diffusion von Silicium und Gold unter Bildung einer eutektischen Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 2
  • Gold wurde auf die geschliffene Oberfläche des Silicium-Wafers durch Vakuumverdampfung in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe während 10 Minuten auf 300ºC bis 400ºC in einem Heizofen erhitzt, wobei eine gegenseitige Diffusion von Silicium und Gold unter Bildung einer eutektischen Au-Si- Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 3
  • Gold wurde auf die geschliffenen Oberfläche des Silicium- Wafers durch Plattieren in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe während 10 Minuten auf 300ºC bis 400ºC in einem Heizofen erhitzt, wobei eine gegenseitige Diffusion von Silicium und Gold unter Bildung einer eutektischen Au-Si- Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 4
  • Silber wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Zerstäubung in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe während 10 Minuten auf 400ºC bis 500ºC in einem Heizofen erhitzt, wobei eine gegenseitige Diffusion von Silicium und Silber unter Bildung einer eutektischen Ag-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 5
  • Silber wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Vakuumverdampfung in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe während 10 Minuten auf 400ºC bis 500ºC in einem Heizofen erhitzt, wobei eine gegenseitige Diffusion von Silicium und Silber unter Bildung einer eutektischen Ag-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 6
  • Silber wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Plattieren in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe während 10 Minuten auf 400ºC bis 500ºC in einem Heizofen erhitzt, wobei eine gegenseitige Diffusion von Silicium und Silber unter Bildung einer eutektischen Ag-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 7
  • Nickel wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Zerstäubung in einer Dicke von 1 um in einem Vakuumbehälter aufgetragen, ein neutrales Gas wurde in die Kammer hinzugegeben und die Probe wurde in der Atmosphäre des neutralen Gases während 10 Minuten bei 400ºC bis 500ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Nickel unter Bildung einer Ni-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 8
  • Nickel wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Zerstäubung in einer Dicke von 1 um aufgetragen und anschließend wurde ein reduzierendes Gas in die Kammer eingeführt und die Probe wurde in der Atmosphäre des reduzierendes Gases während 10 Minuten bei 400ºC bis 500ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Nickel unter Bildung einer Ni-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 9
  • Nickel wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Zerstäubung in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe im Vakuum während 10 Minuten bei 400ºC bis 500ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Nickel unter Bildung einer Ni-Si- Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 10
  • Nickel wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Plattieren in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe in einen Behälter eingeführt, in den ein neutrales Gas hinzugegeben wurde und die Probe wurde in der Atmosphäre des neutralen Gases während 10 Minuten bei 400ºC bis 500ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Nickel unter Bildung einer Ni-Si- Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 11
  • Nickel wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Plattieren in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe in einen Behälter eingeführt, in den ein reduzierendes Gas hinzugegeben wurde und die Probe wurde in der Atmosphäre des reduzierendes Gases während 10 Minuten bei 400ºC bis 500ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Nickel unter Bildung einer Ni-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 12
  • Nickel wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Plattieren in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe in einen Vakuumbehälter gegeben und die Probe wurde in der Hochvakuum-Atmosphäre während 10 Minuten bei 400ºC bis 500ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Nickel unter Bildung einer Ni-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 13
  • Aluminium wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Zerstäubung in einer Dicke von 1 um aufgetragen und anschließend wurde ein neutrales Gas in die Kammer eingeführt und die Probe wurde in der Atmosphäre des neutralen Gases während 10 Minuten bei 400ºC bis 500ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Aluminium unter Bildung einer eutektischen Al-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 14
  • Aluminium wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Zerstäubung in einer Dicke von 1 um in einem Vakuumbehälter aufgetragen und anschließend wurde ein reduzierendes Gas in den Vakuumbehälter hinzugegeben und die Probe wurde in der Atmosphäre des reduzierenden Gases während 10 Minuten bei 400ºC bis 500ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Aluminium unter Bildung einer eutektischen Al-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 15
  • Aluminium wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Zerstäubung in einer Dicke von 1 um aufgetragen und die Probe wurde während 10 Minuten bei 400ºC bis 500ºC unter Vakuum gehalten, wobei eine gegenseitige Diffusion von Silicium und Aluminium unter Bildung einer eutektischen Al- Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 16
  • Aluminium wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Vakuumverdampfung in einer Dicke von 1 um aufgetragen und anschließend wurde ein neutrales Gas in die Kammer eingeführt und die Probe wurde in der Atmosphäre des neutralen Gases während 10 Minuten bei 400ºC bis 500ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Aluminium unter Bildung einer eutektischen Al-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 17
  • Aluminium wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Vakuumverdampfung in einer Dicke von 1 um aufgetragen und anschließend wurde ein reduzierendes Gas in die Kammer eingeführt und die Probe wurde in der Atmosphäre des reduzierenden Gases während 10 Minuten bei 400ºC bis 500ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Aluminium unter Bildung einer eutektischen Al-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 18
  • Aluminium wurde auf die geschliffene Oberfläche des Silicium- Wafers durch Vakuumverdampfung in einer Kammer in einer Dicke von 1 um aufgetragen und die Probe wurde während 10 Minuten bei 400ºC bis 500ºC unter Vakuum gehalten, wobei eine gegenseitige Diffusion von Silicium und Aluminium unter Bildung einer eutektischen Al-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte.
    • Beispiel 19
  • Gold wurde auf die geschliffene Oberfläche des Silicium-Wafers durch Vakuumverdampfung in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe während 5 Minuten bei 250ºC bis 300ºC in einem Heizofen gehalten, wobei eine gegenseitige Diffusion von Silicium und Gold nur in der Grenzfläche des Wafers und der Goldschicht erfolgte, unter Bildung einer eutektischen Au-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers, wobei weiterhin eine monometallische Goldschicht auf der Legierungsschicht zurückblieb.
    • Beispiel 20
  • Gold wurde auf die geschliffene Oberfläche des Silicium-Wafers durch Plattieren in einer Dicke von 1 um aufgetragen und anschließend wurde die Probe in einen Behälter gegeben, zu dem ein neutrales Gas hinzugefügt wurde, und sie wurde in dem Behälter während 5 Minuten bei 250ºC bis 300ºC gehalten, wobei eine gegenseitige Diffusion von Silicium und Gold unter Bildung einer eutektischen Au-Si-Legierungsschicht auf der geschliffenen Oberfläche des Silicium-Wafers erfolgte und wobei weiterhin eine monometallische Goldschicht auf der Legierungsschicht zurückblieb.
  • Die Halbleiter-Pellets, die durch Einritzen der entsprechenden Wafer hergestellt wurden und die gemäß der vorstehend in den Beispielen 1 bis 20 beschriebenen Weise hergestellt wurden und Wafers ohne Legierungsschichten wurden jeweils auf die Leiterplatten, wie in der Fig. 3 entsprechend gezeigt, montiert. Anschließend wurden die Leiterplatten mit den Pellets einem wiederholten Durchbiegen von ± 15% einhundertmal unterworfen. Dabei traten 1% bis 2% nicht betriebsfähige Pellets in den Pellets auf, die Wafer ohne Legierungsschicht enthielten. Auf der anderen Seite waren alle Pellets, die mit den Wafern montiert wurden, die Legierungsschichten der Beispiele 1 bis 20 enthielten, betriebsfähig.
  • Haltbarkeitsunterschiede wurden in keinem der Beispiele 1 bis 20 beobachtet. Somit wird klar, daß in der kartenartigen Vorrichtung gemäß der Erfindung, Unterschiede in der Art des Materials der Metallschicht, der Art der Bildung der Metallschicht, des Ausmaßes der Diffusion des Metalls in dem Wafer, nicht den Unterschied in der Haltbarkeit der Halbleiter-Pellets ausmachen.
  • Bruchfestigkeits-Versuche wurden mit den jeweiligen Beispielen 1 bis 20 und den Pellets ohne der Legierungsschicht durchgeführt. Die Ergebnisse sind in der Fig. 7 aufgezeigt, in der die horizontale Achse die Bruchfestigkeit und die senkrechte Achse das Verhältnis zwischen zerbrochenen Pellets und der gesamten Anzahl der Pellets darstellen.
  • Wie aus den Abbildungen ersichtlich ist, sind die Bruchfestigkeiten der Halbleiter-Pellets, die durch Einritzen der Wafer ohne Metallschicht auf der geschliffenen Oberfläche erhalten wurden, über einen weiten Bereich von 59 MPa (6 kgf/mm²) bis 235 MPa (24 kgf/mm²) verteilt und der Mittelwert beträgt 156 MPa (15,9 kgf/mm²) bei einer Standardabweichung von 43 MPa (4,39 kgf/mm²). Andererseits ist die Bruchfestigkeit der Halbleiter-Pellets, die durch Einritzen der Wafer erhalten wurden, die die Metallschicht oder Legierungsschicht auf der geschliffenen Oberfläche aufweisen, über den Bereich von 167 MPa (17 kgf/mm²) bis 420 MPa (43 kgf/mm²) verteilt und der Mittelwert ist 293 MPa (29,9 kgf/mm²) bei einer Standardabweichung von 56 MPa (5,69 kgf/mm²). Somit weisen die Halbleiter-Pellets, die durch die Wafer mit der Legierungsschicht hergestellt wurden, ungefähr die doppelte Bruchfestigkeit auf und die Abweichung der Bruchfestigkeit ist vermindert.
  • Eine andere Ausführungsform der kartenartigen Halbleitervorrichtung gemäß der vorliegenden Erfindung ist in der Fig. 8 abgebildet, in der die Leiterplatte 2 durch Laminieren einer Polyimidfolie 2a von 0,2 bis 0,3 mm Dicke und eine weitere Polyimidfolie 2b von etwa 0,1 mm Dicke gebildet wurde. Die Leiterplatte 2 ist an ihrer obersten Oberfläche mit den Schaltkreisstrukturen 2c versehen, die aus einem Kupferfilm von etwa 35 um Dicke hergestellt wurden. Die Vertiefung 9 zur Aufnahme des Halbleiter-Pellets 1 ist in der Polyimidfolie 2a definiert.
  • Eine weitere Ausführungsform der kartenartigen Halbleitervorrichtung gemäß der vorliegenden Erfindung wird in der Fig. 9 gezeigt, in der die Leiterplatte 2 mit der Schaltkreisstruktur von etwa 35 um, die auf ihrer obersten Oberfläche gebildet wurde, und weiteren Schaltkreisstrukturen 19, die auf der Unterseite der Leiterplatte gebildet wurden, versehen ist. Die Leiterplatte 2 ist ungefähr 0,1 mm dick und wurde aus Glasfasern enthaltendem Epoxyharz hergestellt.
  • Fig. 10 zeigt ein Beispiel einer IC-Karte, die die kartenartige Halbleitervorrichtung, wie in Fig. 9 gezeigt, besitzt. Wie gezeigt wird, ist die kartenartige Halbleitervorrichtung in einen Raum 24 eingebettet, der in einem Kartenkörper bestimmt ist, welcher aus laminierten Kernfolien 21 und 22 besteht, die beide aus opaken Polyvinylchlorid-Folien bestehen, wobei die Oberseite der Kernfolie 21 durch eine eventuelle Beschriftung bedruckt ist. Die Kernfolien 21 und 22 sind mit den transparenten Polyvinylchlorid-Folien 20 und 23 bedeckt.
  • Obwohl als Metalle für die Legierungsschicht Gold, Silber, Nickel und Aluminium verwendet werden, können auch verschiedene andere Metalle wie Chrom oder Molybdän verwendet werden, sofern sie zur Bildung der Legierung mit dem Wafer-Material befähigt sind.
  • Die Metallschicht auf dem Wafer kann mittels jeden Verfahrens zur Bildung der dünnen Metallfilme gebildet werden.
  • Darüber hinaus kann in der vorliegenden Erfindung die Metallschicht auf einer Oberfläche eines Wafers ohne Schleifen gebildet werden.
  • Als Mittel zur Verbindung des Schaltkreismusters der Leiterplatte und des Schaltkreismusters des Halbleiter-Pellets können verschiedene Verbindungsverfahren wie das Verfahren des Simultanbondens, das "aktive Seite nach unten"-Verfahren oder sonstige gebräuchliche Verbindungsverfahren verwendet werden.
  • Es ist zu bemerken, daß im Falle, daß die kartenartige Halbleitervorrichtung gemäß der Erfindung in einer Kunststoff- Folie aus Polyvinylchlorid wie einer IC-Karte oder Bankkarte verwendet wird, es möglich ist, eine äußerst dünne Kartenvorrichtung bereitzustellen, die einfach, bei einer hohen mechanischen Festigkeit, gehandhabt werden kann.
  • Gemäß der vorliegenden Erfindung kann die mechanische Festigkeit des Pellets, da die Metallschicht auf einer Oberfläche des Pellets gebildet wird, an der der Halbleiter-Schaltkreis nicht bereitgestellt wird, verstärkt werden, wodurch die mechanische Festigkeit erhöht wird. Weiterhin kann durch die Zunahme der mechanische Festigkeit des Pellets durch die Metallschicht eine Abnahme der Dicke des Pellets erfolgen, so daß die Gesamtdicke der kartenartigen Halbleitervorrichtung vermindert werden kann.
  • Darüber hinaus können, da das Pellet an die Leiterplatte oder das Substrat vor der Verdrahtung gesichert werden kann, die Tätigkeiten der Verdrahtung, einfach sein, da es nicht notwendig ist das Pellet und die Leiterplatte oder das Substrat zur Abtrennung der Sicherungswerkzeuge vorläufig zu sichern, wobei die Anordnung der kartenartigen Halbleitervorrichtung gemäß der vorliegenden Erfindung es ermöglicht eine automatische Produktion anzuwenden, wodurch die Betriebsfähigkeit und Produktivität verbessert werden.
  • Weiterhin tritt, da das Pellet an die Leiterplatte oder das Substrat gesichert ist, kein Zerbrechen der Bonddrähte, die das Pellet mit der Leiterplatte verbinden, in den Verfahrensschritten nach der Verdrahtung bis zum Harzabdichten auf, wodurch die Ausbeute der kartenartigen Halbleitervorrichtung verbessert werden kann.

Claims (10)

1. Kartenartige Halbleitervorrichtung, umfassend eine aus Kunststoffharz (5) gefertigte Leiterplatte (2), ein auf die Leiterplatte (2) montiertes Siliciumhalbleiter-Chip (1), das mit einem hochmolekularen Polymermaterial auf der Leiterplatte (2) abgedichtet ist, gekennzeichnet durch eine Metallschicht (8), die auf einer Oberfläche des Halbleiter-Chips (1) ausgebildet ist, an der keine Halbleiterplatte ausgebildet ist, wobei das Halbleiter- Chip (1) an der Leiterplatte (2) durch Anbindung der Metallschicht (8) an die Leiterplatte (2) abgesichert ist und eine Legierungsschicht an der Grenzfläche der Metallschicht (8) und dem Halbleiter-Chip (1), wobei alle wenigstens eine Art eines Metallelements der Metall-schicht (8) und Silicium umfassen, die das Halbleiter-Chip (1) darstellen.
2. Vorrichtung nach Anspruch 1, worin die genannte Metallschicht (8) aus wenigstens einer Art eines Metalls, ausgewählt aus einer Gruppe bestehend aus Gold, Silber, Nickel, Aluminium, Chrom und Molybdän, gebildet wird.
3. Vorrichtung nach Anspruch 1, worin die Dicke der Metallschicht (8) dünner als 20 um ist.
4. Vorrichtung nach Anspruch 1, worin die eine Seite des Halbleiter-Chips (1), auf dem die Metallschicht (8) gebildet wird, keine Spiegelglättung besitzt.
5. Vorrichtung nach Anspruch 1, worin die Leiterplatte (2) aus Polyimidharz hergestellt wird.
6. Vorrichtung nach Anspruch 1, worin die Dicke des Halbleiter-Chips (1) dünner als 0,4 mm ist.
7. Vorrichtung nach Anspruch 1, worin jede Schaltkreisstruktur des Halbleiter-Chips (1) und der Leiterplatte (2) durch Verdrahtung (4) verbunden ist.
8. Vorrichtung nach Anspruch 1, worin das Halbleiter-Chip (1) auf der Leiterplatte (2) mit Epoxyharz abgedichtet ist.
9. Vorrichtung nach Anspruch 1, worin das Halbleiter-Chip (1) auf der Leiterplatte (2) mit Acrylharz abgedichtet ist.
10. Kartenartige Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, umfassend eine Aussparung (9) mit einem in der Leiterplatte (2) festgelegtem Boden, zur Anpassung des Halbleiter-Chips (1), wobei das Halbleiter-Chip (1) an der Leiterplatte (2) durch Anbindung der Metallschicht (8) an die Bodenwand der Aussparung (9) abgesichert ist.
DE87101473T 1986-02-06 1987-02-04 Halbleiteranordnung für die Verwendung in einer Karte. Expired - Fee Related DE3788362T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61022960A JP2502511B2 (ja) 1986-02-06 1986-02-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3788362D1 DE3788362D1 (de) 1994-01-20
DE3788362T2 true DE3788362T2 (de) 1994-03-24

Family

ID=12097162

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87101473T Expired - Fee Related DE3788362T2 (de) 1986-02-06 1987-02-04 Halbleiteranordnung für die Verwendung in einer Karte.

Country Status (5)

Country Link
US (1) US4961105A (de)
EP (1) EP0231937B1 (de)
JP (1) JP2502511B2 (de)
KR (1) KR870008381A (de)
DE (1) DE3788362T2 (de)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36356E (en) * 1987-12-14 1999-10-26 Sgs-Thomson Microelectronics S.A. Electronic component support for memory card and product obtained thereby
FR2624635B1 (fr) * 1987-12-14 1991-05-10 Sgs Thomson Microelectronics Support de composant electronique pour carte memoire et produit ainsi obtenu
GB8901189D0 (en) * 1989-01-19 1989-03-15 Avery W & T Limited Portable electronic token
USRE35578E (en) * 1988-12-12 1997-08-12 Sgs-Thomson Microelectronics, Inc. Method to install an electronic component and its electrical connections on a support, and product obtained thereby
JPH02201948A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置パッケージ
KR910700542A (ko) * 1989-02-06 1991-03-15 도모마쓰 겡고 칩 캐리어
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
US5244840A (en) * 1989-05-23 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing an encapsulated IC card having a molded frame and a circuit board
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
US5067008A (en) * 1989-08-11 1991-11-19 Hitachi Maxell, Ltd. Ic package and ic card incorporating the same thereinto
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5028741A (en) * 1990-05-24 1991-07-02 Motorola, Inc. High frequency, power semiconductor device
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
DE69129906T2 (de) 1990-12-21 1999-03-04 Citizen Watch Co., Ltd., Tokio/Tokyo Kontaktstiftloser chip-träger mit kontaktfeldern
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
FR2671418B1 (fr) * 1991-01-04 1995-03-24 Solais Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue.
DE9100665U1 (de) * 1991-01-21 1992-07-16 TELBUS Gesellschaft für elektronische Kommunikations-Systeme mbH, 85391 Allershausen Trägerelement für integrierte Halbleiter-Schaltkreise, insbesondere zum Einbau in Chip-Karten
FR2672427A1 (fr) * 1991-02-04 1992-08-07 Schiltz Andre Procede et dispositif d'insertion de puces dans des logements d'un substrat par film intermediaire.
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
CA2092165C (en) * 1992-03-23 2001-05-15 Tuyosi Nagano Chip carrier for optical device
US5313365A (en) * 1992-06-30 1994-05-17 Motorola, Inc. Encapsulated electronic package
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
EP0644587B1 (de) * 1993-09-01 2002-07-24 Kabushiki Kaisha Toshiba Halbleiteraufbau und Verfahren zur Herstellung
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JP3305843B2 (ja) * 1993-12-20 2002-07-24 株式会社東芝 半導体装置
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
AU2103895A (en) * 1994-04-05 1995-10-23 Olin Corporation Cavity filled metal electronic package
JPH0885285A (ja) * 1994-07-21 1996-04-02 Hitachi Maxell Ltd セキュリティカード用基板の製造方法、およびセキュリティカード用基板
US5975420A (en) * 1995-04-13 1999-11-02 Dai Nippon Printing Co., Ltd. Apparatus and method of manufacturing an integrated circuit (IC) card with a protective IC module
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
FR2735257B1 (fr) * 1995-06-09 1997-08-29 Solaic Sa Carte laminee a circuit integre
WO1997004629A1 (en) * 1995-07-14 1997-02-06 Olin Corporation Metal ball grid electronic package
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
DE19618101A1 (de) * 1996-05-06 1997-11-13 Siemens Ag Trägerelement mit wenigstens einem integrierten Schaltkreis sowie Verfahren zur Herstellung eines solchen Trägerelementes
SE518572C2 (sv) * 1997-08-25 2002-10-22 Ericsson Telefon Ab L M Bärarelement för ett chips samt chipsmodul
US6343019B1 (en) 1997-12-22 2002-01-29 Micron Technology, Inc. Apparatus and method of stacking die on a substrate
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6147604A (en) * 1998-10-15 2000-11-14 Intermec Ip Corporation Wireless memory device
US6114962A (en) * 1998-10-15 2000-09-05 Intermec Ip Corp. RF tag having strain relieved stiff substrate and hydrostatic protection for a chip mounted thereto
SG80077A1 (en) * 1998-10-19 2001-04-17 Sony Corp Semiconductor integrated circuit card manufacturing method, and semiconductor integrated circuit card
US6294839B1 (en) 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
JP2003534614A (ja) 2000-05-23 2003-11-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 曲げまたは捻れに対して保護する手段を有するデータ記憶媒体
FR2838850B1 (fr) * 2002-04-18 2005-08-05 Framatome Connectors Int Procede de conditionnement de microcircuits electroniques pour carte a puce et microcircuit electronique ainsi obtenu
JP4988531B2 (ja) * 2006-12-18 2012-08-01 日東電工株式会社 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
WO2008117382A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 電子装置、電子装置が実装された電子機器、電子装置が装着された物品、および電子装置の製造方法
KR101424137B1 (ko) * 2007-09-07 2014-08-04 삼성전자주식회사 리세스부를 갖는 수지기판을 구비하는 반도체 패키지 및그의 제조방법
US8074350B2 (en) * 2007-12-11 2011-12-13 Palo Also Research Center Incorporated Method of printing electronic circuits
US8628836B2 (en) * 2010-03-02 2014-01-14 Apple Inc. Method and apparatus for bonding metals and composites
DE102014119396A1 (de) * 2014-12-22 2016-06-23 Endress + Hauser Gmbh + Co. Kg Druckmesseinrichtung
DE102015102453A1 (de) 2015-02-20 2016-08-25 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipkartenmodulen, Chipkartenmodul, elektronische Einrichtung mit einem derartigen Chipkartenmodul und Verfahren zur Herstellung eines Substrates

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
JPS50105270A (de) * 1974-01-23 1975-08-19
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
US4142203A (en) * 1976-12-20 1979-02-27 Avx Corporation Method of assembling a hermetically sealed semiconductor unit
JPS54103163A (en) * 1978-01-31 1979-08-14 Matsushita Electric Works Ltd Steam hair curler
FR2439438A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Ruban porteur de dispositifs de traitement de signaux electriques, son procede de fabrication et application de ce ruban a un element de traitement de signaux
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JPS6030102B2 (ja) * 1980-07-14 1985-07-15 ヤマハ株式会社 半導体装置の製法
DE3029667A1 (de) * 1980-08-05 1982-03-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
JPS5762539A (en) * 1980-10-01 1982-04-15 Hitachi Ltd Mounting method for semiconductor element
WO1982002457A1 (en) * 1980-12-30 1982-07-22 Finn John B Die attachment exhibiting enhanced quality and reliability
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
US4447716A (en) * 1982-03-01 1984-05-08 Seiichiro Aigo Information card
JPS58182854A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd レジン封止型半導体装置およびその製造方法
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
JPS59198714A (ja) * 1983-04-26 1984-11-10 Fujitsu Ltd 半導体素子の製造方法
DE3466108D1 (en) * 1983-06-09 1987-10-15 Flonic Sa Method of producing memory cards, and cards obtained thereby
US4677528A (en) * 1984-05-31 1987-06-30 Motorola, Inc. Flexible printed circuit board having integrated circuit die or the like affixed thereto
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Ｉｃカ−ド
FR2579799B1 (fr) * 1985-03-28 1990-06-22 Flonic Sa Procede de fabrication de cartes a memoire electronique et cartes obtenues suivant ledit procede
DE3736090A1 (de) * 1987-10-24 1989-05-03 Bayer Ag Vulkanisierbare kautschukmassen

Also Published As

Publication number Publication date
DE3788362D1 (de) 1994-01-20
JPS62183151A (ja) 1987-08-11
JP2502511B2 (ja) 1996-05-29
KR870008381A (ko) 1987-09-26
EP0231937B1 (de) 1993-12-08
EP0231937A3 (en) 1989-03-22
EP0231937A2 (de) 1987-08-12
US4961105A (en) 1990-10-02

Similar Documents

Publication Publication Date Title
DE3788362T2 (de) Halbleiteranordnung für die Verwendung in einer Karte.
DE3686457T2 (de) Verfahren zum herstellen eines halbleiterapparates mit zwei halbleiteranordnungen.
DE3785720T2 (de) Verfahren zum herstellen eines filmtraegers.
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE69220892T2 (de) Verfahren zur Herstellung eines mehrschichtigen Polyimid-Verdrahtungssubstrats
DE68911495T2 (de) Zusammensetzung für eine Schaltungsverbindung, Verbindungsverfahren mit dieser Zusamensetzung und verbundene Struktur für Halbleiterchips.
DE68927531T2 (de) Verfahren zum Herstellen einer Leiterplatte
EP0318641B1 (de) Verfahren und Vorrichtung zur Übertragung thermischer Energie auf bzw. von einem plattenförmigen Substrat
EP0016306A1 (de) Verfahren zum Herstellen einer mehrschichtigen Glas-Keramik-Packung für die Befestigung von Halbleitervorrichtungen
DE10297164T5 (de) Flächig befestigbare Optokoppler-Packung
DE3733304A1 (de) Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE4100145A1 (de) Substrat fuer die montage von integrierten schaltkreisen und es umfassendes elektronisches bauteil
DE3875174T2 (de) Verfahren zur herstellung einer verbindung zu einem kontaktstift auf einer integrierten schaltung und zugehoerige kontaktstruktur.
DE102018112828B4 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE69316159T2 (de) Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte
DE102012100231B4 (de) Halbleiterchip
WO2024110246A1 (de) Verfahren zum herstellen eines elektronischen bauelements
DE102017220258B4 (de) Halbleitersensorbauelement und Verfahren zum Herstellen desselben
EP0764344B1 (de) Halbzeug für ein elektronisches oder opto-elektronisches halbleiterbauelement
DE69016096T2 (de) Substrat, verwendbar bei der Herstellung einer Dickschichtschaltung.
DE69529366T2 (de) Sinterteil für und Herstellung eines Substrates
DE102009040627B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee