JPS62183151A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62183151A
JPS62183151A JP61022960A JP2296086A JPS62183151A JP S62183151 A JPS62183151 A JP S62183151A JP 61022960 A JP61022960 A JP 61022960A JP 2296086 A JP2296086 A JP 2296086A JP S62183151 A JPS62183151 A JP S62183151A
Authority
JP
Japan
Prior art keywords
semiconductor
thickness
pellet
metal layer
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61022960A
Other languages
English (en)
Other versions
JP2502511B2 (ja
Inventor
Hiroshi Yamamoto
博司 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP61022960A priority Critical patent/JP2502511B2/ja
Priority to KR870000661A priority patent/KR870008381A/ko
Priority to DE87101473T priority patent/DE3788362T2/de
Priority to EP87101473A priority patent/EP0231937B1/en
Publication of JPS62183151A publication Critical patent/JPS62183151A/ja
Priority to US07/299,609 priority patent/US4961105A/en
Application granted granted Critical
Publication of JP2502511B2 publication Critical patent/JP2502511B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は極く薄形の電子装置を作製するに好適な半導体
装置に関する。
〔従来の技術〕
ＩＣカード、電卓、時計などの極薄形電子装置において
は、半導体ペレットを実装した装置の厚さを極力小さく
することが要求される。
従来、この種の電子装置においては、第７図に示すよう
に１合金板等にて形成された剛性の高い配線基板１１の
電極形成面上に、金箔等の接合用金属、若しくは銀ペー
スト等の接合剤１２を介して半導体ペレット１３を接合
し、ワイヤボンディング後、該ボンディングワイヤ１４
及び半導体ペレット１３の全体を樹脂１５にて封止した
半導体装置が用いられている。然るに、かかる半導体装
置を用いた場合、半導体設定部の厚さＤｌが、配線基板
１１の厚さｄｚと半導体ペレット１３の厚さｄｚと封止
樹脂１５の厚さｄ９の合計した厚さとなり、より一層の
電子装置の薄形化の要請に対処することが至って国璽で
あった。
そこで、近年、配線基板１１を例えばポリイミド１！１
ｍ等のプラスチック材から成る薄板にて形成することに
よって配線基板自体の厚さの減少を図るとともに、第８
図に示すように、該配線基板１１の半導体設定部に透孔
１６を開設し、該透孔１６内に半導体ペレット１３を内
装するようにした半導体装置が提案された。この半導体
装置には。
上記配線基板１１の電極形成面側の透孔】６の周囲に補
強用の枠体１７が添設されており、ワイヤボンディング
後、上記透孔１６及び枠体１７の内部に封止樹脂１５を
注入することによって樹脂封止がなされる。
この半導体装置によると、半導体設定部の厚さＤ２が、
半導体ペレット１３の厚さｄｚと封止樹脂１５の厚さく
枠体１７の厚さ）ｄ３の合計した厚さとなり、配線基板
１１の厚さ分ｄ１だけ、電子装置を薄形化することがで
きる。
さらに、従来この種半導体装置においては厚さが０．４
ｍｍ乃至０．５ｍｍの半導体ペレットが用いられている
が、半導体ペレット自体の厚さを減少することによって
半導体装置の厚さの低減を図るため、厚さが０．４ｍｍ
以下の半導体ペレットを第８図に示した半導体装置に適
用することが提案されている。この場合、０．４ｍｍ以
下の半導体ペレットは現在のところ一般に汎用されてい
ないため、汎用の半導体ペレットの半導体素子が形成さ
れていない面を研摩することによって薄形の半導体ペレ
ットを作製することが検討されている。
〔発明が解決しようとする問題点〕
ところで、半導体ペレットは、一般にシリコンの如き硬
質脆性材料のため、抗折力が小さく、僅かな外力を受け
ただけで破損易いという性質、がある。
第７図に示すように、半導体ペレット１３を剛性の高い
配＃１基板１１上に金属性の接合剤１２を介して接合す
る場合においては、外力を配線基板１１にて受けること
ができるために、半導体ペレット１３に直接外力が作用
することがなく、実用上脆性が問題になることはほとん
どない、しかしながら、第８図に示すように、半導体ペ
レット１３の裏面側（半導体ペレットの半導体素子が形
成されていない面）を何ら固定しないで使用する場合に
おいては１例えば、封止樹脂１５が固化する際に生ずる
収縮力、あるいは封止樹脂１５と半導体ペレット１３の
熱膨張率の差に起因する熱応力、及び使用中の外力が半
導体ペレット１３に直接作用するためにペレットが割れ
易く、使用中にＩＣ特性の異常を起し易いという問題が
ある。特に、裏面を研摩することによって薄形に形成さ
れた半導体ペレットを用いる場合においては、研摩によ
ってペレットの裏面に研摩痕が形成されたり、研摩痕か
らペレットの内部に向けてマイクロクラックが発生した
りし易く、該部に応力が集中するため、研摩加工されな
いものに比べて格段に破損され易く、実用化が難しい。
加えて、上記の半導体装置には、Ｉｌｌ上上下の如き問
題が指摘される。
即ち、半導体ペレット１３を配線基板１１上に直接固定
することができないため、ワイヤボンディングの際に、
半導体ペレット１３を例えば真空吸着装置などの固定装
置に固定し、この固定された半導体ペレット１３が透孔
１６の略中央部に設定されるように配線基板１１を調整
して固定するなどの手段をいちいち採らなくてはならず
、製造を自動化することが困難で生産性が悪い、また、
ワイヤボンディング後樹脂封止に至るまでの工程では、
配ＩＩＩＡ基板１１と半導体ペレット１３が固定されて
いない状態にあるため、搬送中にボンディングワイヤが
切断され易く、１１品の歩留りが悪い。
〔問題点を解決するための手段〕
本発明は、上記した従来技術の問題点を解消し、薄形に
して耐久性に優れ、かつ、生産性の良好で高い歩留りを
得ることのできる半導体装置を提供するためになされた
ものであって、所定の位置に半導体ベレットを内装可能
な凹陥部が凹設されたプラスチック製配線基板の当該凹
陥部内に、半導体素子が形成されていない面に金属層が
形成された半導体ベレットを収納し、該半導体ベレット
及びボンディングワイヤを含む上記凹陥部内を高分子材
料にて封止したことを特徴とするものである。
〔実施例〕
第１図に１本発明にかかる半導体装置の主要部の一例を
示す。この図において、１は半導体ベレット、２は配ｍ
基板、３は配線基板の片面に添設される枠体、４はボン
ディングワイヤ、５は封止樹脂を示している。
金属層８は、ウェハの最終プロセスで半導体素子が形成
されていない面に形成されろ、この金属層８を形成する
金属としては任意の金属を用いることができるが、ウェ
ハと金属層との接合強度を高めるためには、ウェハの材
料であるシリコンと合金化可能な金属が好ましい。具体
的には、金、銀、ニッケル、アルミニウム、クロム、モ
リブデンから選択された少なくとも１種の金属が用いら
れろ。
上記金属ｆｆ８を形成する手段としては、真空蒸着、ス
パッタリング、無電解めっきなど公知に属する任意のｉ
ｓ形成手段を用いることができる。
また、金属層を形成したのち、または金属層を形成する
際にウェハを加熱してウェハと金属層との間の相互拡散
を促進し、ウェハ６と金属層８の少なくとも界面に、シ
リコンと金属層形成金属の合金層を形成することもでき
る。
配線基板２としては、所定の半導体ベレット設定位置に
半導体ベレット１を収納可能な凹陥部９が開設されたポ
リイミド樹脂などの耐熱性高分子材料のベースに１例え
ば銅箔をもって所定の回路パターンが形成されたものを
用いる。
枠体３は、例えばステンレス等の金属薄板によって形成
されており、上記配線基板２の回路パターン形成面側の
上記凹陥部９の周囲に添設される。
上記半導体ベレット１は、エポキシ系接着剤などの有機
接着剤によって金属層形成面を上記凹陥部９の底面に接
着固定し、ワイヤボンディング後。
封止樹脂５によって上記配線基板２と一体化される。封
止樹脂５は、上記半導体ベレットｌ及びボンディングワ
イヤ４を含む上記凹陥部９及び枠体３の内部に充填され
る。
封止樹脂５としては、エポキシ樹脂、アクリル樹脂など
、任意の硬質高分子物質を用いることができる。
上記実施例の半導体装置は、配線基板２をポリイミド樹
脂などの薄膜にて形成することによって配線基板自体を
薄形化するとともに、該配線基板２に凹設された凹陥部
９内に半導体ベレット１を内装するようにしたので、剛
性の高い配線基板の上面に半導体ベレットを重合する場
合に比べて。
配線基板の厚さ減少分及び凹陥部９の深さ分だけ半導体
設定部の厚さを低減することができる。
この場合、半導体ベレットとして、裏面に金属層８が形
成された半導体ベレット１を用いたので、従来の金属層
が形成されていない半導体ベレットを用いた場合に比に
て強度を向上することができ、半導体ベレット１を剛性
の高い基板上に固定しなくても破損することがない。
即ち、ウェハ６の裏面に金属層８を形成すると。
第３図に示すように、金属層８はウェハ６の凹部にも形
成されるから、ウェハ６の裏面の平滑度が改善されて応
力が一部に集中することがなくなり、強度の向上が図ら
れる。
また、金属層８が形成されたウェハ６を適温に加熱する
と、第４図に示すように、金属層８を構成する金属材料
とウェハ６１＆構成する材料との間の原子の相互拡散を
促進される。物体の表面に沿って進行する拡散、即ち表
面拡散は、物体の内部に向けて進行する拡散、即ち格子
拡散に比べて格段に拡散速度が速いから、まず、マイク
ロクラック１０に沿って金属層８の金属原子が速やかに
拡散する。これによって、第５図に示すように、マイク
ロクランク１０が形成されていた部分の近傍に均質な合
金層１０ａが形成されてマイクロクラック１０が消滅し
、応力集中係数が減少して強度の向上が図られる。よっ
て、ウェハ６の裏面を研摩することによって厚さを減少
せしめた半導体ベレットを用いることが可能になり、よ
り一層の半導体装置の厚さの低減を図ることができる。
以下、具体的な実施例を掲げ、それらの効果について説
明する。
まず、シリコンウェハを砥粒番号ＷＡ４０００の砥粒に
て研摩して厚さを０．３ｍｍに調製し。
片面に研摩痕が形成された原盤を作製した６次いで、該
原盤の砥粒加工面にそれぞれ下表の条件のもとて厚さＩ
ＩＬｍの金属層を形成し、金属層の材料、金瀉層の形成
方法、加熱条件、加熱時の雰囲気の異なる２８例の試料
を作製した。
第１実施例 原盤の砥粒加工面に金を１μｍの厚さにスパッタリング
し、しかるのち、該試料を加熱炉に入れて３００℃〜４
００℃の温度にて１０分間保持した。これによって、シ
リコンと金とを相互拡散せしめ、シリコン板の砥粒加工
面にＡｕ−５ｉ共品合金層を形成した。
第２実施例 原盤の砥粒加工面に金を１μｍの厚さに真空蒸着し、し
かるのち、該試料を加熱炉に入れて３００℃〜４００℃
の温度にて１０分間保持した。これによって、シリコン
と金とを相互拡散せしめ、シリコン板の砥粒加工面にＡ
ｕ−８ｉ共晶合金層を形成した。
第３実施例 原盤の砥粒加工面に金を１μｍの厚さに無電解めっきし
、しかるのち、該試料を加熱炉に入れて３００℃〜４０
０℃の温度にて１０分間保持した。
これによって、シリコンと金とを相互拡散せしめ。
シリコン板の砥粒加工面にＡｕ−３ｉ共晶合金層を形成
した。
第４実施例 原盤の砥粒加工面に銀を１μｍの厚さにスパッタリング
し、しかるのち、該試料を加熱炉にスミで４００℃〜５
００℃の温度にて１０分間保持した。これによって、シ
リコンと銀とを相互拡散せしめ、シリコン板の砥粒加工
面にＡｌＣ−８ｉ共晶合金層を形成した。
第５実施例 原盤の砥粒加工面に銀を１μｍの厚さに真空蒸着し、し
かるのち、該試料を加熱炉に入れて４００℃〜５００℃
の温度にて１０分間保持した。これによって、シリコン
と銀とを相互拡散せしめ、シリコン板の砥粒加工面にＡ
ｇ−８ｉ共晶合金層を形成した。
第６実施例 原盤の砥粒加工面に銀を１μｍの厚さに無電解めっきし
、しかるのち、該試料を加熱炉に入れて４００℃〜５０
０℃の温度にて１０分間保持した。
これによって、シリコンと銀とを相互拡散せしめ、シリ
コン板の砥粒加工面にＡｇ−５ｉ共品合金層を形成した
。
第７実施例 原盤の砥粒加工面にニッケルを１ｔＬｍの厚さにスパッ
タリングし、し・かるのち、スパッタリングを行った真
空槽内に中性ガスを注入し、中性ガス雰囲気中で、上記
試料を４００℃〜ｓ　ｏ　ｏ　’ｃの温度にて１０分間
保持した。これによって、シリコンとニッケルとを相互
拡散せしめ、シリコン板の砥粒加工面にＮｉ−３ｉ共晶
合金層を形成した。
第８実施例 原盤の砥粒加工面にニッケルを１μｍの厚さにスパッタ
リングし、しかるのち、スパッタリングを行った真空槽
内に還元性ガスを注入し、還元性ガス雰囲気中で、上記
試料を４００℃〜５００℃の温度にて１０分間保持した
。これによって、シリコンとニッケルとを相互拡散せし
め、シリコン板の砥粒加工面にＮｉ−８ｉ共晶合金層を
形成した。
第９実施例 原盤の砥粒加工面にニッケルを１μｍの厚さにスパッタ
リングし、スパッタリングを行った真空槽の真空度を高
真空度に保持したままで上記試料を４００℃〜５００℃
の温度にて１０分間保持した。これによって、シリコン
とニッケルとを相互拡散せしめ、シリコン板の砥粒加工
面にＮｊ−３ｉ共晶合金層を形成した。
第１０実施例 原盤の砥粒加工面にニッケルを１μｍの厚さに真空蒸着
し、シリコン板の砥粒加工面にＮｉ層を形成した。
第１１実施例 原盤の砥粒加工面にニッケルをＩＩＬｍの厚さに無電解
めっきし、しかるのち、この試料を中性ガスが注入され
た槽内に収納し、中性ガス雰囲気中で、４００℃〜５０
０℃の温度にて１０分間保持した。これによって、シリ
コンとニッケルとを相互拡散せしめ、シリコン板の砥粒
加工面にＮ　ｉ　−８Ｌ共晶合金層を形成した。
第１２実施例 原盤の砥粒加工面にニッケルを１μｍの厚さに無電解め
っきし、しかるのち、この試料を還元性ガスが注入され
た槽内に収納し、還元性ガス雰囲気中で、４００℃〜５
００℃の温度にて１０分間保持した。これによって、シ
リコンとニッケルとを相互拡散せしめ、シリコン板の砥
粒加工面にＮｉ−３ｉ共晶合金層を形成した。
第１３実施例 原盤の砥粒加工面にニッケルを１μｍの厚さに無電解め
っきし、しかるのち、この試料を真空槽内に収納し、高
真空度中で４００℃〜５００℃の温度にて１０分間保持
した。これによって、シリコンとニッケルとを相互拡散
せしめ、シリコン板の砥粒加工面にＮｉ−５ｉ共品合金
層を形成した。
第１４実施例 原盤の砥粒加工面にアルミニウムを１μｍの厚さにスパ
ッタリングし、しかるのち、スパッタリングを行った真
空槽内に中性ガスを注入し、中性ガス雰囲気中で、上記
試料を４００℃〜５００℃の温度にて１０分間保持した
。これによって、シリコンとアルミニウムとを相互拡散
せしめ、シリコン板の砥粒加工面にＡｌ−３ｉ共晶合金
層を形成した。
第１５実施例 原盤の砥粒加工面にアルミニウムを１μｍの厚さにスパ
ッタリングし、しかるのち、スパッタリングを行った真
空槽内に還元性ガスを注入し、還元性ガス雰囲気中で、
上記試料を４００”Ｃ〜５００℃の温度にて１０分間保
持した。これによって、シリコンとアルミニウムとを相
互拡散せしめ、シリコン板の砥粒加工面にＡｌ−８ｉ共
晶合金層を形成した。
第１６実施例 原盤の砥粒加工面にアルミニウムをＬｔｔｍの厚さにス
パッタリングし、スパッタリングを行った真空槽の真空
度を高真空度に保持したままで上記試料を４００℃〜５
００°Ｃの温度にて１０分間保持した。これによって、
シリコンとアルミニウムとを相互拡散せしめ、シリコン
板の砥粒加工面にＡｔ−８ｉ共品合金層を形成した。
第１７実施例 原盤の砥粒加工面にアルミニウムを１μｍの厚さに真空
蒸着し、しかるのち、真空蒸着を行った真空槽内に中性
ガスを注入し、中性ガス雰囲気中で、上記試料を４００
℃〜５００℃の温度にて１０分間保持した。これによっ
て、シリコンとアルミニウムとを相互拡散せしめ、シリ
コン板の砥粒加工面にＡｌ−８ｉ共晶合金層を形成した
。
第１８実施例 原盤の研１＠加工面にアルミニウムをｌｐｍの厚さに真
空蒸着し、しかるのち、真空蒸着を行った真空槽内に還
元性ガスを注入し、還元性ガス雰囲気゛中で、上記試料
を４００℃〜５００℃の温度にて１０分間保持した。こ
れによって、シリコンとアルミニウムとを相互拡散せし
め、シリコン板の研摩加工面にＡｔ−５ｉ共晶合金層を
形成した。
第１９実施例 原盤の研摩加工面にアルミニウムを１μｍの厚さに真空
蒸着し、真空蒸着を行った真空槽の真空度を高真空度に
保持したままで上記試料を４００℃〜５００℃の温度に
て１０分間保持した。これによって、シリコンとアルミ
ニウムとを相互拡散せしめ、シリコン板の研摩加工面に
Ａｔ−３ｉ共晶合金層を形成した。
第２０実施例 原盤の研摩加工面に金を１μｍの厚さに真空蒸着し、し
かるのち、この試料を加熱炉に収納し、２５０℃〜３０
０℃の温度にて５分間保持した。
これによって、シリコン板と金層の界面部分のみに相互
拡散を起せしめ、シリコン板の研摩加工面に形成された
Ａｕ　　Ｓｉ共晶合金層の表面にＡｕの単独層が残存し
たものを形成した。
第２１実施例 原盤の研摩加工面に金を１μｍの厚さに無電解めっきし
、しかるのち、この試料を中性ガスが注入された槽内に
収納し、２５０℃〜３００℃の湿度にて６分間保持した
。これによって、シリコン板と金層の界面部分のみに相
互拡散を起せしめ。
シリコン板の研摩加工面に形成されたＡｕ−５ｉ共晶合
金層の表面にＡｕの単独層が残存したものを形成した。
上記各実施例及び研摩面に合金層が形成されていない半
導体ウェハからスクライブした半導体ベレットをそれぞ
れ配線基板に実装し、配線基板で±１５％の繰返し曲げ
を１００回負荷したところ。
研摩面に合金層が形成されていない半導体ベレットを搭
載した半導体装置については１％〜２％の動作不良が発
生した。これに対し、研摩面に合金層が形成された上記
各実施例の半導体ベレットを搭載した半導体装置につい
てはかかる動作不良が全く認められなかった。
尚、上記各実施例の半導体ベレットの相互間については
特に耐久性の優劣は認められず、形成する合金層の種類
や金属薄膜の形成方法、それに拡散の程度によっては半
導体ベレットの耐久性に差がないことが判った。
次に、上記各実施例及び研摩面に合金層が形成されてい
ない半導体ウェハからスクライブした半導体ベレットの
抗折試験結果を第６図に示す、このグラフにおいて、横
軸は破断強さ、縦軸は全試料数に対する破断した試料の
割合を示している。
このグラフから明らかなように、研摩面に合金層が形成
されていない半導体ウェハからスクライブした半導体ベ
レットは、破断強さが６　ｋｇｆ／ｍＩｍ”〜２４　ｋ
　ｇ　ｆ　／ｍｍｚ１．、にわたって分布し、平均値１
５．９　ｋ　ｇ　ｆ　／ｍｍ１−　、標準偏差４．２９
を示した。これに対し、研摩面に合金層が形成された半
導体ウェハからスクライブした半導体ぺ［ノットは。
破断強さが１７　ｋ　ｇ　ｆ　／ｍｍ２〜４３ｋｇｆ／
＋＊ｍ”に亘って分布し、平均値が２９．９　ｋ　ｇ　
ｆ　／ｍｍ’　　。
標準偏差も　５．６９となり、平均破断強さで約２倍も
向上し、かつ、破断強さのばらつきも低減されることが
判った。
尚、上記実施例においては、合金層を形成する金属とし
て、金、銀、ニッケル、アルミニウムのみ例示したが、
本発明の要旨は半導体ウェハを構成する材料と合金を形
成するものであ九ば足りるのであって、その他クロムあ
るいはモリブデンなど、任意の金属を適用することがで
きろ。
また、上記実施例においては、金属薄膜の形成手段とし
て、スパッタリング、真空蒸着及び無電解めっきのみを
例示したが、本発明の要旨は二九に限定さｈろものでは
なく、公知に属する任意の薄ＩＫ形成手段を適用するこ
とができろ。
さらに、上記実施例においては、ウェハの裏面を研摩し
た場合についてのみ説明したが１本発明の要旨はこれに
限定されるものではなく、研摩されていないウェハの裏
面に金属層を形成することも勿論可能である。
〔発明の効果〕
以上説明したように、本発明の半導体装置は。
配線基板自体を薄形化するとともに、該配線基板に開設
された透孔内に半導体ペレットを内装するようにしたの
で、配線基板の上面に半導体ペレットを搭載する場合に
比べて凹陥部の深さの分だけ半導体設定部の厚さを低減
することができる。
この場合、半導体ペレットとして、ウェハの裏面に金属
層が形成された半導体ペレットを用いたので、従来の金
属層が形成されていない半導体ペレットを用いた場合に
比べて強度が向上する。また、金属層を形成することに
よって、ウェハの裏面を研摩することによって厚さを減
少せしめた半導体ペレットを用いることが可能になり、
より一層の半導体設定部の厚さの低減を図ることができ
る。
また、半導体ペレットを配線基板に予じめ固定すること
ができるため、ワイヤボンディングに先立って半導体ペ
レットと配線基板とを別々に固定する必要がなく、ワイ
ヤボンディング作業の自動化、効率化を図ることができ
る。
さらに、半導体ペレットが配線基板に固定されているた
め、ワイヤボンディング後樹脂封止までの工程でボンデ
ィングワイヤが切断されることが少なくなり、半導体装
置の歩留りを向上することができる。
【図面の簡単な説明】
第１図は本発明にかかる半導体装置の主要部の断面図、
第２図はウェハの裏面に形成される金属層の状態を示す
半導体の拡大断面図、第３図は拡散の初期段階を示す半
導体の拡大断面図、第４図は拡散の最終段階を示す半導
体ウェハの拡大断面図、第５図は本発明の詳細な説明す
るグラフ、第６図は従来知られている半導体装置の一例
を示す断面図、第７図は提案されている新たな半導体装
置の一例を示す断面図である。 １：半導体ペレット、２：配線基板、３：枠体。 ４：ボンデイングワイヤ、５：封止樹脂、６：ウェハ、
７：半導体素子、８：金属層、９＝凹陥部才　１　広 ｆ、千１坪ぺＶヮト　　　５゛ｒす止１灯詣Ｚ　　う已
２Ｌ！ツこ苓ｔ（ミ　　　　　　　７゛　量ぎ噂・）１
ミ・左’）−シジ３３　埼坏　　　　　　θ゛慣動１ ２　　ＦＡ ８　　　　　　　ｔ５ ７３ｆｆ 才４　ｎ メ喫ｊ汀４蔽コ　Ｃトン４゜す ｊ６ＦＡ 丁　７　日 手続補正書（自発） １　事件の表示 特願昭６１−２２９６０号 ２　発明の名称 半導体装置 ３　補正をする者 事件との関係　　出願人 名　称　　（５８１）日立マクセル株式会社４　代理人 住　所　　〒１０５東京都港区西新橋１丁目６番１３号
６　補正により増加する辛明の数　　なし７　補正の対
象 明Ｍａ書全文及び図面の第７図 ８　補正の内容 別紙記載の通り 明細書 １、発明の名称 半導体装置 ２、特許請求の範囲 （１）所定の位置に半導体ペレットを内装可能な凹陥部
が設けられたプラスチック材から成る配線基板の当該凹
陥部内に、半導体素子が形成されていない面に金属層が
形成さ九た半導体ベレットを設置し、該半導体ペレット
を設置した上記凹陥部内を高分子材料にて封止したこと
を特徴とする半導体装置。 （２）少なくともペレットと金属層との界面において、
ペレットを形成する元素と金属層を形成する金属元素と
の合金層が形成されている半導体ぺＬ／ワット用いたこ
とを特徴とする特許請求の範囲第１項記載の半導体装ａ
ｍ （３）金、銀、ニッケル、アルミニウム、クロム。 モリブデンから選択された少なくとも１種類の金属を用
いて金属層が形成された半導体ペレットを用いたことを
特徴とする特許請求の範囲第１項及び第２項記載の半導
体装置。 （４）金属層の厚さが２０μｍ以下に形成された半導体
ペレットを用いたことを特徴とする特許請求の範囲第１
項乃至第３項記載の半導体装＠。 （５）半導体素子が形成されていない面を研摩した薄形
ペレットにおいて、その研摩面が鏡面仕上げされていな
い半導体ペレットを用いたことを特徴とする特許請求の
範囲第１項乃至第４項記載の半導体装置。 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は極く薄形の電子装置を作製するに好適な半導体
装置に関する。 〔従来の技術〕 ＩＣカード、電卓１時計などの極薄形電子装置において
は、半導体ペレットを実装した装置の厚さを極力小さく
することが要求される。 従来、この種の電子装置においては、第６図に示すよう
に、合金板等にて形成された剛性の高い配線基板１１の
電極形成面上に、金箔等の接合用金属、若しくは銀ペー
スト等の接合剤＋２を介して半導体ペレット１３を接合
し、ワイヤボンディング後、該ボンディングワイヤ１４
及び半導体ペレット１３の全体を樹脂１５にて封止した
半導体装置が用いられている。然るに、かかる半導体装
置を用いた場合、半導体設定部の厚さＤｌが、配線基板
１１の厚さｄｌと半導体ペレット１３の厚さｄｚと封止
樹脂１５の厚さｄ３の合計した厚さとなり、より一層の
電子装置の薄形化の要請に対処することが至って困難で
あった。 そこで、近年、配線基板１１を例えばポリイミド樹脂等
のプラスチック材から成る薄板にて形成することによっ
て配線基板自体の厚さの減少を図るとともに、第７図に
示すように、該配線基板１１の半導体設定部に透孔１６
を開設し、該透孔１６内に半導体ペレット１３を内装す
るようにした半導体装置が提案された。この半導体装置
には、上記配線基板１１の電極形成面側の透孔１６の周
囲に補強用の枠体１７が添設されており、ワイヤボンデ
ィング後、上記透孔１６及び枠体１７の内部に封止樹脂
１５を注入することによって樹脂封止がなされる。 この半導体装置によると、半導体設定部の厚さＤｚが、
半導体ペレット１３の厚さｄｚと封止樹脂１５の厚さく
枠体１７の厚さ）ｄ３の合計した厚さとなり、配線基板
１１の厚さ分ｄ１だけ、電子装置を薄形化することがで
きる。 さらに、従来この種半導体装置においては厚さが０．４
ｒｒ＋ｍ乃至０．５ｍｍの半導体ペレットが用いられて
いるが、半導体ペレット自体の厚さを減少することによ
って半導体装置の厚さの低減を図るため、厚さが０．４
ｍｍ以下の半導体ペレットを第７図に示した半導体装置
に適用することが提案されている。この場合、０．４ｍ
ｍ以下の半導体ペレットは現在のところ一般に汎用され
ていないため、汎用の半導体ペレットの半導体素子が形
成されていない面を研摩することによって薄形の半導体
ペレットを作製することが検討されている。 〔発明が解決しようとする問題点Ｊ ところで、半導体ペレットは、一般にシリコンの如き硬
質脆性材料のため、抗折力が小さく、僅かな外力を受け
ただけで破損易いという性質がある。 第６図に示すように、半導体ペレット１３を剛性の高い
配ｍ基ｗ、１１上に金属性の接合剤１２を介して接合す
る場合においては、外力を配線基板１１にて受けること
ができろために、半導体ペレット１３に直接外力が作用
することがなく、実用上脆性が問題になることはほとん
どない。しかしながら、第７図に示すように、半導体ベ
レット１３の裏面側（半導体ペレットの半導体素子が形
成されていない面）を何ら固定しないで使用する場合に
おいては１例えば、封止樹脂１５が固化する際に生ずる
収縮力、あるいは封止樹脂１５と半導体ペレット１３の
熱Ｉｌ！！脹率の差に起因する熱応力、及び使用中の外
力が半導体ペレット１３に直接作用するためにペレット
が割れ易く、使用中１：ＩＣ特性の異常を起し易いとい
う問題がある。特に、裏面を研摩することによってオ形
に形成された半導体ペレットを用いる場合においては、
研摩によつ°Ｃペレットの裏面に研摩痕が形成されたり
、研摩痕からペレットの内部に向けてマイクロクラック
が発生したりし易く、該部に応力が集中するため、研摩
加工されないものに比べて格段に破損され易く、実用化
が難しい。 加えて、上記の半導体装置には、製造上以下の如き問題
が指摘される。 即ち、半導体ベレン１−１３を配線基板１１上に直接固
定することができないため、ワイヤボンディングの際に
、半導体ペレット１３を例えば真空吸着装置などの固定
装置に固定し、この固定された半導体ペレット１３が透
孔１６の略中央部に設定されるように配線基板１１をＩ
Ｉ！ＩＬ、て固定するなどの手段をいちいち採らなくて
はならず、製造を自動化することが困髪で生産性が悪い
、また。 ワイヤボンディング後樹脂封止に至るまでの工程では、
配線基板１】と半導体ペレット１３が固定されていない
状態にあるため、！１ｍ送中にボンディングワイヤが切
断され易く、製品の歩留りが悪い。 〔問題点を解決するための手段〕 本発明は、上記した従来技術の問題点を解消し、薄形に
して耐久性に優れ、かつ、生産性の良好で高い歩留りを
得ることのできる半導体装置を提供　。 するためになされたものであって、所定の位置に半導体
ペレットを内装可能な凹陥部が凹設されたプラスチック
製配線基板の当該凹陥部内に、半導体素子が形成されて
いない面に金属層が形成された半導体ペレットを収納し
、該半導体ペレット及びボンディングワイヤを含む上記
凹陥部内を高分子材料にて封止したことを特徴とするも
のである。 〔実施例〕 第１図に、本発明にかかる半導体Ｆｉ　ｆｆ１ｔの主要
部の一例を示す、この図において、１は半導体ペレット
、２は配線基板、３は配線基板の片面に添設される枠体
、４はボンディングワイヤ、５は封止側Ｉｍを示してい
る。 金属層８は、ウェハの最終プロセスで半導体素子が形成
されていない面に形成される。この金属層８を形成する
金属としては任意の金属を用いることができるが、ウェ
ハと金属層との接合強度を高めるためには、ウェハの材
料であるシリコンと合金化可能な金属が好ましい、具体
的には、金。 銀、ニッケル、アルミニウム、クロム、モリブデンから
選択された少なくとも１種の金属が用いられる。 上記金属層８を形成する手段としては、真空蒸着、スパ
ッタリング、無電解めっきなど公知に属する任意の薄膜
形成手段を用いることができる。 また、金属層を形成したのち、または金属層を形成する
際にウェハを加熱してウェハと金属層との間の相互拡散
を促進し、ウェハ６と金属層８の少なくとも界面に、シ
リコンと金属層形成金属の合金層を形成することもでき
る。 配線基板２としては、所定の半導体ペレット設定位置に
半導体ペレット１を収納可能な凹陥部９が開設されたポ
リイミド樹脂などの耐熱性高分子材料のベースに、例え
ば銅箔をもって所定の回路パターンが形成されたものを
用いる。 枠体３は１例えばステンレス等の金属薄板によって形成
されており、上記配線基板２の回路パターン形成面側の
上記凹陥部９の周囲に添設される。 上記半導体ペレットｌは、エポキシ系接着剤などの有機
接着剤によって金属層形成面を上記凹陥部９の底面に接
着固定し、ワイヤボンディング後。 封止樹脂５によって上記配線基板２と一体化される。封
止樹脂５は、上記半導体ペレット１及びボンディングワ
イヤ４を含む上記凹陥部９及び枠体３の内部に充填され
る。 封止樹脂５としては、エポキシ樹脂、アクリル樹脂など
、任意の硬質高分子物質を用いることができる。 上記実施例の半導体装置は、配線基板２をポリイミド樹
脂などの＊＊にて形成することによって配線基板自体を
薄形化するとともに、該配線基板２に凹設された凹陥部
９内に半導体ペレット１を内装するようにしたので、１
ｌＩＩ性の高い配線基板の上面に半導体ペレットを重合
する場合に比べて。 配線基板の厚さ減少分及び凹陥部９の深さ分だけ半導体
設定部の厚さを低減することができる。 この場合、半導体ペレットとして、裏面に金属層８が形
成された半導体ペレット１を用いたので、従来の金属層
が形成されていない半導体ペレットを用いた場合に比べ
て強度を向上することができ、半導体ペレット１を剛性
の高い基板上に固定しなくても破損することがない。 即ち、ウェハ石の裏面に金属層８を形成すると。 第２図に示すように、金属層８はウェハ６の凹部にも形
成されるから、ウェハ６の裏面の平滑度が改善されて応
力が一部に集中することがなくなり、強度の向上が図ら
れる。 また、金属層８が形成されたウェハ６を適温に加熱する
と、第３図に示すように、金属層８を構成する金属材料
とウェハ６を構成する材料との間の原子の相互拡散を促
進される。物体の表面に沿って進行する拡散、即ち表面
拡散は、物体の内部に向けて進行する拡散、即ち格子拡
散に比べて格段に拡散速度が速いから、まず、マイクロ
クラック１０に沿って金属層８の金属原子が速やかに拡
散する。これによって、第４図に示すように、マイクロ
クラック１０が形成されていた部分の近傍に均質な合金
層１０ａが形成されてマイクロクラック１０が消滅し、
応力集中係数が減少して強度の向上が図られる。よって
、ウェハ６の裏面を研摩することによって厚さを減少せ
しめた半導体ペレットを用いることが可能になり、より
一層の半導体装置の厚さの低減を図ることができる。 以下、具体的な実施例を掲げ、それらの効果について説
明する。 まず、シリコンウェハを砥粒番号ＷＡ４０００の砥粒に
て研摩して厚さを０．３ｍｍに調製し、片面に研摩痕が
形成された原盤を作製した。次いで、該原盤の砥粒加工
面にそれぞれ下表の条件のもとで厚さ１μｍの金属層を
形成し、金属層の材料、金属層の形成方法、加熱条件、
加熱時の雰囲気の異なる２１例の試料を作製した。 第１実施例 原盤の砥粒加工面に金を１μｍの厚さにスパッタリング
し、しかるのち、該試料を加熱炉に入れて３００℃〜４
００℃の温度にて１ｏ分間保持した。これによって、シ
リコンと金とを相互拡散せしめ、シリコン板の砥粒加工
面にＡｕ−３ｉ共晶合金層を形成した。 第２実施例 原盤の砥粒加工面に金を１μｍの厚さに真空蒸着し、し
かるのち、該試料を加熱炉に入れて３００℃〜４００℃
の温度にて１ｏ分間保持した。これによって、シリコン
と金とを相互拡散せしめ、シリコン板の砥粒加工面にＡ
ｕ−８ｉ共品合金層を形成した。 第３実施例 原盤の砥粒加工面に金を１μｍの厚さに無電解めっきし
、しかるのち、該試料を加熱炉に入れて３００℃〜４０
０℃の温度にて１０分間保持した。 これによって、シリコンと金とを相互拡散せしめ。 シリコン板の砥粒加工面にＡｕ−８ｉ共晶合金層を形成
した。 第４実施例 原盤の砥粒加工面に銀を１μｍの厚さにスパッタリング
し、しかるのち、該試料を加熱炉に入れて４００℃〜５
００℃の温度にて１０分間保持した。これによって、シ
リコンと銀とを相互拡散せしめ、シリコン板の砥粒加工
面にＡｇ−３ｔ共晶合金層を形成した。 第５実施例 原盤の砥粒加工面に銀を１μｍの厚さに真空蒸着し、し
かるのち、該試料を加熱炉に入れて４００℃〜５００℃
の温度にて１０分間保持した。これによって、シリコン
と銀とを相互拡散せしめ、シリコン板の砥粒加工面にＡ
ｇ−８ｉ共晶合金層を形成した。 第６実施例 原盤の砥粒加工面に銀を１μｍの厚さに無電解めっきし
、しかるのち、該試料を加熱炉に入れて４００℃〜５０
０℃の温度にて１０分間保持した。 これによって、シリコンと銀とを相互拡散せしめ。 シリコン板の砥粒加工面にＡｇ−８ｉ共品合金層を形成
した。 第７実施例 原盤の砥粒加工面にニッケルを１μｍの厚さにスパッタ
リングし、しかるのち、スパッタリングを行った真空槽
内に中性ガスを注入し、中性ガス雰囲気中で、上記試料
を４００℃〜５００℃の温度にて１０分間保持した。こ
れによって、シリコンとニッケルとを相互拡散せしめ、
シリコン板の砥粒加工面にＮｉ−３ｉ合金層を形成した
。 第８実施例 原盤の砥粒加工面にニッケルを１μｍの厚さにスパッタ
リングし、しかるのち、スパッタリングを行った真空槽
内に還元性ガスを注入し、還元性ガス雰囲気中で、上記
試料を４００℃〜５００℃の温度にて１０分間保持した
。これによって、シリコンとニッケルとを相互拡散せし
め、シリコン板の砥粒加工面にＮｉ−３ｉ合金層を形成
した。 第９実施例 原盤の砥粒加工面にニッケルを１μｍの厚さにスパッタ
リングし、スパッタリングを行った真空槽の真空度を高
真空度に保持した京まで上記試料を４００℃〜５００℃
の温度にて１０分間保持した。これによって、シリコン
とニッケルとを相互拡散せしめ、シリコン板の砥粒加工
面にＮｉ−５ｉ合金層を形成した。 第１Ｏ実施例 原盤の砥粒加工面にニッケルを１μｍの厚さに真空蒸着
し、シリコン板の砥粒加工面にＮｉ層を形成した。 第１１実施例 原盤の砥粒加工面にニッケルを１μｍの厚さに無電解め
っきし、しかるのち、この試料を中性ガスが注入された
槽内に収納し、中性ガス雰囲気中で、４００℃〜５００
℃の温度にて１０分間保持した。これによって、シリコ
ンとニッケルとを相互拡散せしめ、シリコン板の砥粒加
工面にＮ　ｉ　−８ｘ合金層を形成した。 第１２実施例 原盤の砥粒加工面にニッケルを１μｍの厚さに無電解め
っきし、しかるのち、この試料を還元性ガスが注入され
た槽内に収納し、還元性ガス雰囲気中で、４００℃〜５
００℃の温度にて１０分間保持した。これによって、シ
リコンとニッケルとを相互拡散せしめ、シリコン板の砥
粒加工面にＮｉ−３ｉ合金層を形成した。 第１３実施例 原盤の砥粒加工面にニッケルを１μｍの厚さに無電解め
っきし、しかるのち、この試料を真空槽内に収納し、高
真空度中で４００℃〜５００℃の温度にて１０分間保持
した。これによって、シリコンとニッケルとを相互拡散
せしめ、シリコン板の砥粒加工面にＮｉ−３ｉ共晶合金
層を形成した。 第１４実施例 原盤の砥粒加工面にアルミニウムを１μｍの厚さにスパ
ッタリングし、しかるのち、スパッタリングを行った真
空槽内に中性ガスを注入し、中性ガス雰囲気中で、上記
試料を４００℃〜５００℃の温度にて１０分間保持した
。これによって、シリコンとアルミニウムとを相互拡散
せしめ、シリコン板の砥粒加工面にＡｌ−５ｉ共晶合金
層を形成した。 第１５実施例 原盤の砥粒加工面にアルミニウムを１μｍの厚さにスパ
ッタリングし、しかるのち、スパッタリングを行った真
空槽内に還元性ガスを注入し、還元性ガス雰囲気中で、
上記試料を４００℃〜５００℃の温度にて１０分間保持
した。これによって、シリコンとアルミニウムとを相互
拡散せしめ、シリコン板の砥粒加工面にＡｔ−３ｉ共晶
合金層を形成した。 第１６実施例 原盤の砥粒加工面にアルミニウムを１μｍの厚さにスパ
ッタリングし、スパッタリングを行った真空槽の真空度
を高真空度に保持したままで上記試料を４００℃〜５０
０℃の温度にて１０分間保持した。これによって、シリ
コンとアルミニウムとを相互拡散せしめ、シリコン板の
砥粒加工面にＡｌ−３ｉ共晶合金層を形成した。 第１７実施例 原盤の砥粒加工面にアルミニウムを１μｍの厚さに真空
蒸着し、しかるのち、真空蒸着を行った真空槽内に中性
ガスを注入し、中性ガス雰囲気中で、上記試料を４００
℃〜５００°Ｃの温度にて１０分間保持した。これによ
って、シリコンとアルミニウムとを相互拡散せしめ、シ
リコン板の砥粒加工面にＡｌ−８ｉ共晶合金層を形成し
た。 第１８実施例 原盤の研摩加工面にアルミニウムを１μｍの厚さに真空
蒸着し、しかるのち、真空蒸着を行った真空槽内に還元
性ガスを注入し、還元性ガス７１同気中で、上記試料を
４００℃〜５００℃の温度にて１０分間保持した。これ
によって、シリコンとアルミニウムとを相互拡散せしめ
、シリコン板の研摩加工面にＡｌ−３ｉ共晶合金層を形
成した。 第１９実施例 原盤の研摩加工面にアルミニウムを１μｍの厚さに真空
蒸着し、真空蒸着を行った真空槽の真空度を高真空度に
保持したままで上記試料を４００℃〜５００℃の温度に
て１０分間保持した。これによって、シリコンとアルミ
ニウムとを相互拡散せしめ、シリコン板の研摩加工面に
Ａｌ−３ｉ共晶合金層を形成した。 第２０実施例 原盤の研摩加工面に金を１μｍの厚さに真空蒸着し、し
かるのち、この試料を加熱炉に収納し。 ２５０℃〜３００℃の温度にて５分間保持した。 これｌ；よって、シリコン板と金層の界面部分のみに相
互拡散を起せしめ、シリコン板の研摩加工面に形成され
たＡｕ−３ｉ共晶合金層の表面にＡｕの単独層が残存し
たものを形成した。 第２１実施例 原盤の研摩加工面に金を１μｍの厚さに無電解めっきし
、しかるのち、この試料を中性ガスが注入された槽内に
収納し、２５０℃〜３００℃の温度にて６分間保持した
。これによって、シリコン板と金層の界面部分のみに相
互拡散を起せしめ、シリコン板の研摩加工面に形成され
たＡｕ−８ｉ共品合金層の表面にＡｕの単独層が残存し
たものを形成した。 上記各実施例及び研摩面に合金層が形成されていない半
導体ウェハからスクライブした半導体ペレットをそれぞ
れ配線基板に実装し、配線基板で±１５％の繰返し曲げ
を１００回負荷したところ、研摩面に合金層が形成され
ていない半導体ペレットを搭載した半導体装置について
は１％〜２％の動作不良が発生した。これに対し、′ｇ
ｆＦＩｓ面に合金層が形成された上記各実施例の半導体
ペレットを搭載した半導体装置についてはかかる動作不
良が全く認められなかった。 尚、上記各実施例の半導体ペレットの相互間については
特に耐久性の優劣は認められず、形成する合金層の種類
や金属薄膜の形成方法、それに拡散の程度によっては半
導体ペレットの耐久性に差がないことが判った。 次に、上記各実施例及び研摩面に合金層が形成されてい
ない半導体ウェハからスクライブした半導体ペレットの
抗折試験結果を第５図に示す、このグラブにおいて、横
軸は破断強さ、縦軸は全試料数に対する破断した試料の
割合を示している。 このグラフから明らかなように、研摩面に合金層が形成
されていない半導体ウェハからスクライブした半導体ペ
レットは、破断強さが６ｋｇｆ／ｍｍ’〜２４ｋｇｆ／
ｍｍ’にわたって分布し、平均値１５．９　ｋ　ｇ　ｆ
／ｍｍ２．　ｗ準偏差４．２９を示した。これに対し、
研摩面に合金層が形成された半導体ウェハからスクライ
ブした半導体ペレットは。 破断強さが１７　ｋ　ｇ　ｆ　／ｍｍ２〜４３ｋｇｆ／
ｍ＋ｍ’に亘って分布し、平均値が２９．９　ｋ　ｇ　
ｆ　／ｒｎｍ２、標準偏差は５．６９となり、平均破断
強さで約２倍も向上し、かつ、破断強さのばらつきも低
減されることが判った。 尚、上記実施例においては、合金層を形成する金属とし
て、金、ｔニッケル、アルミニウムのみ例示したが、本
発明の要旨は半導体ウェハを構成する材料と合金を形成
するものであれば足りるのであって、その他クロムある
いはモリブデンなど、任意の金属を適用することができ
る。 また、上記実施例においては、金属薄膜の形成手段とし
て、スパッタリング、真空蒸着及び無電解めっきのみを
例示したが１本発明の要旨はこれに限定されるものでは
なく、公知に属する任意の薄暎形成手段を適用すること
ができる。 さらに、上記実施例においては、ウェハの裏面を研摩し
た場合についてのみ説明したが１本発明の要旨はこれに
限定されるものではなく、研摩されていないウェハの裏
面に全席層を形成することも勿論可能である。 〔発明の効果〕 以上説明したように１本発明の半導体装置は。 配線基板自体を薄形化するとともに、該配線基板に開設
された凹陥部内に半導体ペレットを内装するようにした
ので、配線基板の上面に半導体ペレットを搭載する場合
に比べて凹陥部の深さの分だけ半導体設定部の厚さを低
減することができる。 この場合、半導体ペレットとして、ウェハの裏面に金属
層が形成された半導体ペレットを用いたので、従来の金
属層が形成されていない半導体ペレットを用いた場合に
比べて強度が向上する。また、金属層を形成することに
よって、ウェハの裏面を研摩することによって厚さを減
少せしめた半導体ペレットを用いることが可能になり、
より一層の半導体設定部の厚さの低減を図ることができ
る。 また、半導体ペレットを配線基板に予じめ固定すること
ができるため、ワイヤボンディングに先立って半導体ペ
レットと配線基板とを別々に固定する必要がなく、ワイ
ヤボンディング作業の自動化、効率化を図ることができ
る。 さらに、半導体ペレットが配線基板に固定されているた
め、ワイヤボンディング後樹脂封止までの工程でボンデ
ィングワイヤが切断されることが少なくなり、半導体装
置の歩留りを向上することができる。 ４、図面の簡単な説明 第１［ｌ！Ｉは本発明にかかる半導体装置の主要部の断
面図、第２図はウェハの裏面に形成される金属層の状態
を示す半導体の拡大断面図、第３図は拡散の初期段階を
示す半導体の拡大断面図、第４図は拡散の最終段階を示
す半導体ウェハの拡大断面図、第５図は本発明の詳細な
説明するグラフ、第６図は従来知られている半導体装置
の一例を示す断面図、第７図は提案されている新たな半
導体装置の一例を示す断面図である。

Claims (5)

    【特許請求の範囲】
  1. （１）所定の位置に半導体ペレットを内装可能な凹陥部
    が設けられたプラスチック材から成る配線基板の当該凹
    陥部内に、半導体素子が形成されていない面に金属層が
    形成された半導体ペレットを設置し、該半導体ペレット
    を設置した上記凹陥部内を高分子材料にて封止したこと
    を特徴とする半導体装置。
  2. （２）少なくともペレットと金属層との界面において、
    ペレットを形成する元素と金属層を形成する金属元素と
    の合金層が形成されている半導体ペレットを用いたこと
    を特徴とする特許請求の範囲第１項記載の半導体装置。
  3. （３）金、銀、ニッケル、アルミニウム、クロム、モリ
    ブデンから選択された少なくとも１種類の金属を用いて
    金属層が形成された半導体ペレットを用いたことを特徴
    とする特許請求の範囲第１項及び第２項記載の半導体装
    置。
  4. （４）金属層の厚さが２０μｍ以下に形成された半導体
    ペレットを用いたことを特徴とする特許請求の範囲第１
    項乃至第３項記載の半導体装置。
  5. （５）半導体素子が形成されていない面を研摩薄形ペレ
    ットにおいて、その研摩面が鏡面仕上げされていない半
    導体ペレットを用いたことを特徴とする特許請求の範囲
    第１項乃至第４項記載の半導体装置。
JP61022960A 1986-02-06 1986-02-06 半導体装置の製造方法 Expired - Fee Related JP2502511B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61022960A JP2502511B2 (ja) 1986-02-06 1986-02-06 半導体装置の製造方法
KR870000661A KR870008381A (ko) 1986-02-06 1987-01-28 반도체 장치
DE87101473T DE3788362T2 (de) 1986-02-06 1987-02-04 Halbleiteranordnung für die Verwendung in einer Karte.
EP87101473A EP0231937B1 (en) 1986-02-06 1987-02-04 An arrangement of a semiconductor device for use in a card
US07/299,609 US4961105A (en) 1986-02-06 1989-01-23 Arrangement of a semiconductor device for use in a card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61022960A JP2502511B2 (ja) 1986-02-06 1986-02-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62183151A true JPS62183151A (ja) 1987-08-11
JP2502511B2 JP2502511B2 (ja) 1996-05-29

Family

ID=12097162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61022960A Expired - Fee Related JP2502511B2 (ja) 1986-02-06 1986-02-06 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4961105A (ja)
EP (1) EP0231937B1 (ja)
JP (1) JP2502511B2 (ja)
KR (1) KR870008381A (ja)
DE (1) DE3788362T2 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36356E (en) * 1987-12-14 1999-10-26 Sgs-Thomson Microelectronics S.A. Electronic component support for memory card and product obtained thereby
FR2624635B1 (fr) * 1987-12-14 1991-05-10 Sgs Thomson Microelectronics Support de composant electronique pour carte memoire et produit ainsi obtenu
GB8901189D0 (en) * 1989-01-19 1989-03-15 Avery W & T Limited Portable electronic token
USRE35578E (en) * 1988-12-12 1997-08-12 Sgs-Thomson Microelectronics, Inc. Method to install an electronic component and its electrical connections on a support, and product obtained thereby
JPH02201948A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置パッケージ
WO1990009035A1 (fr) * 1989-02-06 1990-08-09 Furukawa Denki Kogyo Kabushiki Kaisha Support de puce
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
US5244840A (en) * 1989-05-23 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing an encapsulated IC card having a molded frame and a circuit board
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
US5067008A (en) * 1989-08-11 1991-11-19 Hitachi Maxell, Ltd. Ic package and ic card incorporating the same thereinto
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5028741A (en) * 1990-05-24 1991-07-02 Motorola, Inc. High frequency, power semiconductor device
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
WO1992011654A1 (en) * 1990-12-21 1992-07-09 Motorola, Inc. Leadless pad array chip carrier
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
FR2671418B1 (fr) * 1991-01-04 1995-03-24 Solais Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue.
DE9100665U1 (ja) * 1991-01-21 1992-07-16 Telbus Gesellschaft Fuer Elektronische Kommunikations-Systeme Mbh, 8057 Eching, De
FR2672427A1 (fr) * 1991-02-04 1992-08-07 Schiltz Andre Procede et dispositif d'insertion de puces dans des logements d'un substrat par film intermediaire.
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
CA2092165C (en) * 1992-03-23 2001-05-15 Tuyosi Nagano Chip carrier for optical device
US5313365A (en) * 1992-06-30 1994-05-17 Motorola, Inc. Encapsulated electronic package
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
DE69431023T2 (de) * 1993-09-01 2003-02-06 Toshiba Kawasaki Kk Halbleiteraufbau und Verfahren zur Herstellung
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JP3305843B2 (ja) * 1993-12-20 2002-07-24 株式会社東芝 半導体装置
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
AU2103895A (en) * 1994-04-05 1995-10-23 Olin Corporation Cavity filled metal electronic package
JPH0885285A (ja) * 1994-07-21 1996-04-02 Hitachi Maxell Ltd セキュリティカード用基板の製造方法、およびセキュリティカード用基板
AU704645B2 (en) * 1995-04-13 1999-04-29 Dainippon Printing Co. Ltd. IC card and IC module
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
FR2735257B1 (fr) * 1995-06-09 1997-08-29 Solaic Sa Carte laminee a circuit integre
KR19990028818A (ko) * 1995-07-14 1999-04-15 와인스타인 폴 금속 볼 그리드 전자 패키지
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
DE19618101A1 (de) * 1996-05-06 1997-11-13 Siemens Ag Trägerelement mit wenigstens einem integrierten Schaltkreis sowie Verfahren zur Herstellung eines solchen Trägerelementes
SE518572C2 (sv) * 1997-08-25 2002-10-22 Ericsson Telefon Ab L M Bärarelement för ett chips samt chipsmodul
US6343019B1 (en) 1997-12-22 2002-01-29 Micron Technology, Inc. Apparatus and method of stacking die on a substrate
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6147604A (en) * 1998-10-15 2000-11-14 Intermec Ip Corporation Wireless memory device
US6114962A (en) * 1998-10-15 2000-09-05 Intermec Ip Corp. RF tag having strain relieved stiff substrate and hydrostatic protection for a chip mounted thereto
SG80077A1 (en) * 1998-10-19 2001-04-17 Sony Corp Semiconductor integrated circuit card manufacturing method, and semiconductor integrated circuit card
US6294839B1 (en) 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
WO2001091047A1 (en) * 2000-05-23 2001-11-29 Koninklijke Philips Electronics N.V. Data carrier with means for protection against bending or twisting
FR2838850B1 (fr) * 2002-04-18 2005-08-05 Framatome Connectors Int Procede de conditionnement de microcircuits electroniques pour carte a puce et microcircuit electronique ainsi obtenu
JP4988531B2 (ja) * 2006-12-18 2012-08-01 日東電工株式会社 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
KR101032069B1 (ko) * 2007-03-23 2011-05-02 후지쯔 가부시끼가이샤 전자 장치, 전자 장치가 실장된 전자 기기, 전자 장치가 장착된 물품, 및 전자 장치의 제조 방법
KR101424137B1 (ko) * 2007-09-07 2014-08-04 삼성전자주식회사 리세스부를 갖는 수지기판을 구비하는 반도체 패키지 및그의 제조방법
US8074350B2 (en) * 2007-12-11 2011-12-13 Palo Also Research Center Incorporated Method of printing electronic circuits
US8628836B2 (en) * 2010-03-02 2014-01-14 Apple Inc. Method and apparatus for bonding metals and composites
DE102014119396A1 (de) * 2014-12-22 2016-06-23 Endress + Hauser Gmbh + Co. Kg Druckmesseinrichtung
DE102015102453A1 (de) * 2015-02-20 2016-08-25 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipkartenmodulen, Chipkartenmodul, elektronische Einrichtung mit einem derartigen Chipkartenmodul und Verfahren zur Herstellung eines Substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50105270A (ja) * 1974-01-23 1975-08-19
JPS54103163A (en) * 1978-01-31 1979-08-14 Matsushita Electric Works Ltd Steam hair curler
JPS58182854A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd レジン封止型半導体装置およびその製造方法
JPS59198714A (ja) * 1983-04-26 1984-11-10 Fujitsu Ltd 半導体素子の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
US4142203A (en) * 1976-12-20 1979-02-27 Avx Corporation Method of assembling a hermetically sealed semiconductor unit
FR2439438A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Ruban porteur de dispositifs de traitement de signaux electriques, son procede de fabrication et application de ce ruban a un element de traitement de signaux
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JPS6030102B2 (ja) * 1980-07-14 1985-07-15 ヤマハ株式会社 半導体装置の製法
DE3051195C2 (de) * 1980-08-05 1997-08-28 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
JPS5762539A (en) * 1980-10-01 1982-04-15 Hitachi Ltd Mounting method for semiconductor element
EP0067993A1 (en) * 1980-12-30 1983-01-05 Mostek Corporation Die attachment exhibiting enhanced quality and reliability
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
US4447716A (en) * 1982-03-01 1984-05-08 Seiichiro Aigo Information card
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
DE3466108D1 (en) * 1983-06-09 1987-10-15 Flonic Sa Method of producing memory cards, and cards obtained thereby
US4677528A (en) * 1984-05-31 1987-06-30 Motorola, Inc. Flexible printed circuit board having integrated circuit die or the like affixed thereto
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Ｉｃカ−ド
FR2579799B1 (fr) * 1985-03-28 1990-06-22 Flonic Sa Procede de fabrication de cartes a memoire electronique et cartes obtenues suivant ledit procede
DE3736090A1 (de) * 1987-10-24 1989-05-03 Bayer Ag Vulkanisierbare kautschukmassen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50105270A (ja) * 1974-01-23 1975-08-19
JPS54103163A (en) * 1978-01-31 1979-08-14 Matsushita Electric Works Ltd Steam hair curler
JPS58182854A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd レジン封止型半導体装置およびその製造方法
JPS59198714A (ja) * 1983-04-26 1984-11-10 Fujitsu Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
EP0231937B1 (en) 1993-12-08
EP0231937A3 (en) 1989-03-22
DE3788362T2 (de) 1994-03-24
DE3788362D1 (de) 1994-01-20
KR870008381A (ko) 1987-09-26
EP0231937A2 (en) 1987-08-12
US4961105A (en) 1990-10-02
JP2502511B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
JPS62183151A (ja) 半導体装置の製造方法
US7727875B2 (en) Grooving bumped wafer pre-underfill system
US5583073A (en) Method for producing electroless barrier layer and solder bump on chip
AU729849B2 (en) Methods of processing semiconductor wafer and producing IC card, and carrier
US7271494B2 (en) Adhesion by plasma conditioning of semiconductor chip surfaces
US4772935A (en) Die bonding process
EP1480270B1 (en) Packaging component and semiconductor package
US7838391B2 (en) Ultra thin bumped wafer with under-film
US6197619B1 (en) Method for reinforcing a semiconductor device to prevent cracking
TW200409308A (en) Members for semiconductor device
CN105225972A (zh) 一种半导体封装结构的制作方法
CN114937615A (zh) 一种超薄片级晶圆的封装结构的实现方法
JPS62196838A (ja) 半導体装置及びその製造方法
CN211605150U (zh) 一种芯片的封装结构
CN211605149U (zh) 一种芯片的封装结构
JPS62122157A (ja) 光半導体用ヒ−トシンクの電極構造
US20230326897A1 (en) Die backside metallization methods and apparatus
JPH0198238A (ja) 半導体装置の実装方法
CN114823285A (zh) 超薄芯片及其平整化方法和应用
JPS62266843A (ja) 樹脂封止型半導体装置
JPH05326527A (ja) バンプ形成用アンダバリヤメタルリボン
JPS598379A (ja) 半導体圧力センサの製造方法
JPH01223737A (ja) 半導体基板
JPH07183327A (ja) 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法
Yamamoto et al. Metallurgical Properties of Thin Aluminum Films Deposited in Vacuum

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees