JPS6030102B2 - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JPS6030102B2
JPS6030102B2 JP55096117A JP9611780A JPS6030102B2 JP S6030102 B2 JPS6030102 B2 JP S6030102B2 JP 55096117 A JP55096117 A JP 55096117A JP 9611780 A JP9611780 A JP 9611780A JP S6030102 B2 JPS6030102 B2 JP S6030102B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
metallized
semiconductor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55096117A
Other languages
English (en)
Other versions
JPS5721829A (en
Inventor
順二 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP55096117A priority Critical patent/JPS6030102B2/ja
Priority to US06/281,365 priority patent/US4475007A/en
Publication of JPS5721829A publication Critical patent/JPS5721829A/ja
Publication of JPS6030102B2 publication Critical patent/JPS6030102B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y10T29/49895—Associating parts by use of aligning means [e.g., use of a drift pin or a "fixture"]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 この発明は、パッケージ等に低融点錨を用いて半導体チ
ップを固着することを含む半導体装置の製法に関し、チ
ップ取付部の外周を波形パターンにすることにより半導
体チップのサイズが種々変化してもチップ取付部のほぼ
中央に半導体チップを固着できるようにしたものである
。
従来、セラミックパッケージのキャビティ内メタラィズ
部に半導体チップを固着するにあたっては、ヒートブロ
ック上でパッケージを加熱した状態でキャピティ内メタ
ラィズ部にＡｕ−Ｓｉプリフオームを配置し、このプリ
フオーム上に真空ピンセット又はダィコレツトにより半
導体（Ｓｊ）チツプを敦置し且つ若干の摺動くスクラブ
）を施す方法が用いられている。
しかしながら、この方法によると、真空ピンセット又は
ダィコレットが高温に耐えるように金属で作られている
ために半導体チップを吸着したり摺動したりする過程で
チップにかけやクラツクが生じて歩蟹低下をきたす欠点
がある。このような欠点を除くため、別の方法として、
パッケージのキャビティ内メタラィズ部上に半田プリフ
オームを介して半導体チップを戦層したものを加熱炉に
通すことによりチップの半田付けを行なう方法が提案さ
れている。
この方法は、チップにかけやクラツクが生ずることはな
いが、キャビティ内メタラィズ部が可及的大面積で方形
状に形成されているため、メタラィズ部よりサイズの小
さいチップの場合に固定位置のばらつきが大きい欠点が
ある。従って、この発明の目的は、半導体チップにかけ
やクラックを生じさせることなく半導体チップをチップ
取付部の中央位置に固着することのできる新規な半導体
装置の製法を提供することにある。
この発明によれば、セラミックパッケージ又は１」−ド
フレームの如き支持部材のチップ取付部は外周が波状パ
ターンを有するように形成され、チップ取付部には溶融
した低融点鋼を介して半導体チップが固着される。
チップ取付部の外周パターンを波状に形成すると、所定
範囲内で半導体チップのサイズが種々変化してもチップ
取付部のほぼ中央部に半導体チップを固着することがで
きる。すなわち、半導体チップがチップ取付部に対して
偏心的におかれた場合にも溶融鍵の表面張力の作用によ
りチップはチップ取付部の中央部に引戻され、そこに固
着される。以下、この発明を添付図面に示す実施例につ
いて詳述する。
第１図乃至第４図は、この発明を、セラミックパッケー
ジに半導体チップを取付ける工程に適用した一実施例を
示すものである。
まず、第１図及び第２図に示すような積層型セラミック
パッケージ１０が用意される。
このパツケージー０‘こおいて、第１セラミック層１２
上には外周が波状パターンを有するようにチップ取付用
メタラィズ部１４が形成されており、第１セラミック層
１２上に積層された第２セラミック層１６にはメタラィ
ズ部１４を露呈させるような方形状の開口部１６ａが設
けられている。また、第２セラミック層１６上には配線
用の多数のメタラィズ層１８を介して第３セラミック層
２０が積層されており、この第３セラミック層２川こは
メタラィズ層１８の一部（ボンディングフィンガ部）及
びメタラィズ部１４を露呈させるような方形状の開□部
２０ａが設けられ且つその閉口部周辺にはキャップ固着
用のメタラィズ層２２が形成されている。なお、第２及
び第３のセラミック層１６及び２０の閉口部１６ａ及び
２０ａは半導体チップ収納用のパッケージキャビティを
構成し、メタラィズ部１４は下地層形成のためのスクリ
ーン印刷パターンを変えるのみで従来と同様のメタラィ
ズ技術によって形成されるもので、この実施例ではタン
グステン等の下地層に順次にＮｉメッキ及びＡｕメッキ
を各々約１〃ｍの厚さに施してある。次に、パッケージ
１０のキヤビテイ内メタライズ部１４上には第２図に示
すように順次に半田プリフオーム２４及び半導体（Ｓｊ
）チップ２６が戦遣される。この場合の載層状態の一例
は第３図に示され、チップ２６はメタラィズ部１４に対
して偏心的におかれることがいよいまある。なお、チッ
プ２６の半田付け面には予めＡｕ、Ｔｉ、Ｎｉ等の適当
な金属膜が形成されている。次に、上記のような載層状
態にある半田プリフオーム２４を溶融させるべく例えば
水素雰囲気の熱処理炉に上記組立品を挿入するなどして
熱処理を行なう。
このようにすると、半田プリフオーム２４は溶融し、そ
の溶融状態において表面張力が第３図の矢印に示すよう
にチップ２６をチップ取付用メタラィズ部１４の中央に
引戻すように作用する。すなわち、このときチップ２６
に作用する表面張力はチップ２６の左側及び上側の方が
各々の反対側より大きいので、その差に対応した力でチ
ップ２６が左上方に移動させられ、第４図に示すように
メタラィズ部１４のほぼ中央で各対向辺毎に表面張力が
バランスしたところでチップ２６が静止する。なお、第
３図及び第４図において、メタライズ部１４及びチップ
２６の相対的位置関係はいくつかの実験例のうちで位置
修正度が最も大きかった場合が代表的に示されている。
この後、溶融半田を固化させると、チップ２６はメタラ
ィズ部１４に強固に固着される。
上託した第３図から第４図へのチップ位置修正過程は、
チップサイズが第１図に示すＡ〜Ｂの範囲にある限り効
果的に行なわれるので、Ａ〜Ｂの範囲でチップサイズが
ばらついてもチップはチップ取付部のほぼ中央部に固着
させることができる。
第１図において、Ａはメタラィズ部１４に内接する方形
パターンであり、Ｂはメタラィズ部１４に外接する方形
パターンである。チップサイズが方形パターンＡより小
さいと、熔融半田の表面張力はチップの四辺で均衡して
チップをチップ取付部の中央部に引戻すべく有効に作用
しない。また、チップサイズが方形パターンＢより大き
いと、チップは裏面の一部で半田付けされるだけでチッ
プ取付部の中央に引戻されない。実際、関口部１６ａの
大きさを９帆×８柵とした場合において、メタラィズ部
１４を外接方形パターンＢの大きさが８側×７側となる
ように第１図のようなパターンで形成し、半田プリフオ
ーム２４として厚さが０．１肋、直径が５肋のものを用
いて大きさが７肋×６肋の半導体チップ２６を上記万法
によって半田付けしたところ、半導体チップ２６が開□
部１６ａ内に置かれる限り第３図及び第４図に示したよ
うなチップ位置修正がなされ、半田付け検査合格率は１
００％であった。ここで、半田付け検査の合否の判定は
、関口部１６ａの中央位置からの位置ずれが縦方向士０
．５柳及び横方向±０．５側の範囲（これは自動配線機
で吸収可能な誤差の範囲に対応する）にあれば合格とし
、この範囲外のものを不合格とした。これに対し、メタ
ラィズ部１４が単純方形パターンで関口部１６ａ内全面
に形成されていた従来の場合は、上述したチップサイズ
が内接方形パターンＡより小さい場合に対応するので、
メタラィズ領域内では殆どチップ位置修正がなされず、
半田付け検査合格率は主として関口部１６内のどこにチ
ップを置くかによって決まり、第３図のように関口部１
６ａの隅に偏心してチップを置いたときは合格になるも
のが皆無であった。なお、チップ取付部１４の外周の波
形パターンは第１図に示したような各辺毎に２つの波を
含むパターンでなくてもよく、例えば各辺毎に３つ以上
の波を含むもの、あるいは第５図に示すように各辺毎に
１つの波を含むパターンでもよい。簡単のため、第５図
中、第１図におけると同様な部分には同様な符号を付し
てある。第６図は、この発明を樹脂モールド型パッケー
ジのリードフレームに適用した他の実施例を示すもので
ある。
リードフレーム３川ま適当な板材を打抜加工又は選択エ
ッチ処理することによりフレーム部３２及び３４の間に
チップ取付部（ダイステージ）３６及びこれを取囲む多
数のリード３８を含むように形成される。ここで、チッ
プ取付部３６は前述のパッケージの場合と同様に外周が
波状パターンを有するように形成される。従って、この
ようなチップ取付部３６に対して半田プリフオームを介
して前述したと同様にして半導体チップを敦暦し、半田
プリフオームを溶融させると、チップ取付部３６に対し
て半導体チップが偏心的におかれていた場合にも前述し
たと同様にして溶融半田の表面張力によりチップ位置は
自動的にチップ取付部３６の中央になるように修正され
る。このようなチップ取付作業の後、チップ上の多数の
電極は対応するりード３８にワイヤボンディングされ、
この後樹脂モールドによるパッケージ形成作業が行なわ
れる。以上のように、この発明によれば、チップ取付部
を外周が波状パターンを有するように形成したことによ
り所定範囲内のサイズの半導体チップであれば溶融鍵の
表面張力の差を利用してチップ固定位置を自動的にチッ
プ取付部の中央にすべ〈疹正できるので、チップのかけ
やわれを伴うことなくチップ固定位置のばらつきを大幅
に低減できる効果がある。
なお、チップ取付部の外周の波状パターンとしては、図
示した三角波状のものに限らず、円形波状のもの、方形
波状のものなどを適宜採用できる。図面の簡単な説明第
１図乃至第４図は、この発明の一実施例による半導体チ
ップ取付工程を説明するためのもので、第１図、第３図
及び第４図は平面図、第２図は第１図の０ーロ線に沿う
断面図、第５図は、チップ取付用メタラィズパターンの
変形例を示す平面図、第６図は、この発明の他の実施例
によるリードフレームを示す平面図である。
１０……セラミック／ｆツケージ、１４……チップ取付
用メタラィズ部、２４・・・・・・半田プリフオーム、
２６・・・・・・半導体チップ、３０・・・・・・リー
ドフレーム、３６・・・・・・チップ取付部。
第２図 第３図 第１図 第４図 第５図 第６図

Claims (1)

  1. 【特許請求の範囲】 １ 支持部材のチツプ取付部を外周が波形パターンを有
    するように形成し、前記チツプ取付部上に低融点ろうを
    介して半導体チツプを載置し、この載置状態において前
    記低融点ろうを加熱溶融させることにより前記チツプ取
    付部に前記半導体チツプを固着することを特徴とする半
    導体装置の製法。 ２ 前記支持部材がセラミツクパツケージであることを
    特徴とする特許請求の範囲第１項に記載の半導体装置の
    製法。 ３ 前記支持部材がリードフレームであることを特徴と
    する特許請求の範囲第１項に記載の半導体装置の製法。
JP55096117A 1980-07-14 1980-07-14 半導体装置の製法 Expired JPS6030102B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP55096117A JPS6030102B2 (ja) 1980-07-14 1980-07-14 半導体装置の製法
US06/281,365 US4475007A (en) 1980-07-14 1981-07-08 Method of mounting semiconductor chip for producing semiconductor device and a chip-supporting member used therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55096117A JPS6030102B2 (ja) 1980-07-14 1980-07-14 半導体装置の製法

Publications (2)

Publication Number Publication Date
JPS5721829A JPS5721829A (en) 1982-02-04
JPS6030102B2 true JPS6030102B2 (ja) 1985-07-15

Family

ID=14156434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55096117A Expired JPS6030102B2 (ja) 1980-07-14 1980-07-14 半導体装置の製法

Country Status (2)

Country Link
US (1) US4475007A (ja)
JP (1) JPS6030102B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4525766A (en) * 1984-01-25 1985-06-25 Transensory Devices, Inc. Method and apparatus for forming hermetically sealed electrical feedthrough conductors
US4600970A (en) * 1984-05-29 1986-07-15 Rca Corporation Leadless chip carriers having self-aligning mounting pads
US4581250A (en) * 1984-09-13 1986-04-08 M/A-Com, Inc. Microwave component mounting
US4754243A (en) * 1984-09-13 1988-06-28 M/A-Com, Inc. Microwave component mounting
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4760948A (en) * 1986-12-23 1988-08-02 Rca Corporation Leadless chip carrier assembly and method
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
GB8801897D0 (en) * 1988-01-28 1988-02-24 Dynapert Precima Ltd Method of setting-up apparatus for handling electrical/electronic components
US5008734A (en) * 1989-12-20 1991-04-16 National Semiconductor Corporation Stadium-stepped package for an integrated circuit with air dielectric
US5159750A (en) * 1989-12-20 1992-11-03 National Semiconductor Corporation Method of connecting an IC component with another electrical component
JPH05243455A (ja) * 1992-03-02 1993-09-21 Fujitsu Ltd 半導体装置及びその製造方法
US5828126A (en) * 1992-06-17 1998-10-27 Vlsi Technology, Inc. Chip on board package with top and bottom terminals
US5325268A (en) * 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
US5834840A (en) * 1995-05-25 1998-11-10 Massachusetts Institute Of Technology Net-shape ceramic processing for electronic devices and packages
US5801073A (en) * 1995-05-25 1998-09-01 Charles Stark Draper Laboratory Net-shape ceramic processing for electronic devices and packages
JP3308461B2 (ja) * 1996-11-14 2002-07-29 富士通株式会社 半導体装置及びリードフレーム
JP5187291B2 (ja) * 2009-09-25 2013-04-24 株式会社デンソー 半導体装置の製造方法
CN102489806A (zh) * 2011-11-16 2012-06-13 扬州扬杰电子科技股份有限公司 一种高压硅堆二极管的焊接工艺
JP6071757B2 (ja) * 2013-05-30 2017-02-01 新電元工業株式会社 電子部品の接続構造及び接続方法
US11764185B2 (en) 2021-08-31 2023-09-19 Infineon Technologies Austria Ag Diffusion soldering preform with varying surface profile

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3392052A (en) * 1961-07-07 1968-07-09 Davis Jesse Method of forming a non-uniform metal coating on a ceramic body utilizing an abrasive erosion step
US3869787A (en) * 1973-01-02 1975-03-11 Honeywell Inf Systems Method for precisely aligning circuit devices coarsely positioned on a substrate
US4167413A (en) * 1977-11-14 1979-09-11 Motorola, Inc. Making hybrid IC with photoresist laminate

Also Published As

Publication number Publication date
JPS5721829A (en) 1982-02-04
US4475007A (en) 1984-10-02

Similar Documents

Publication Publication Date Title
JPS6030102B2 (ja) 半導体装置の製法
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6593545B1 (en) Laser defined pads for flip chip on leadframe package fabrication method
JP3432988B2 (ja) 電子部品パッケージ用金属製リッド基板、及び金属製リッドの製造方法
JPH05291426A (ja) 半導体素子パッケージの組立方法
US4951120A (en) Lead frame and semiconductor device using the same
US8026566B2 (en) Semiconductor device and method for manufacturing semiconductor device
TW554501B (en) Substrate for semiconductor package
JPH02284455A (ja) 半導体装置のリード成型方法
US20020048851A1 (en) Process for making a semiconductor package
US5661900A (en) Method of fabricating an ultrasonically welded plastic support ring
JP2682496B2 (ja) フレキシブルフィルム及び半導体装置
JPH02308563A (ja) リードフレーム
JPS63157452A (ja) リ−ドフレ−ム
JPH07321447A (ja) 電子部品搭載用基板及びその製造方法、並びに電子部品搭載用基板製造用の金属板材及び接合防止マスク
JPH0794674A (ja) 半導体装置およびその製造方法
JP2582534B2 (ja) 半導体装置の製造方法
JP2717728B2 (ja) リードフレームの製造方法
JP2004200719A (ja) 半導体装置
WO1995008842A1 (en) Integrated circuit package having a lid that is specially adapted for attachment by a laser
JPH02224362A (ja) 半導体装置の製造方法
JPH11135705A (ja) リードフレーム、半導体装置及びその製造方法
JPS62177934A (ja) 半導体装置の実装方法
JPH05226422A (ja) フィルムキャリアテープ
JPH05283591A (ja) 半導体装置の製造方法