JP2017152667A - オーミック電極 - Google Patents

オーミック電極 Download PDF

Info

Publication number
JP2017152667A
JP2017152667A JP2016088311A JP2016088311A JP2017152667A JP 2017152667 A JP2017152667 A JP 2017152667A JP 2016088311 A JP2016088311 A JP 2016088311A JP 2016088311 A JP2016088311 A JP 2016088311A JP 2017152667 A JP2017152667 A JP 2017152667A
Authority
JP
Japan
Prior art keywords
layer
electrode
electrode layer
ohmic contact
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016088311A
Other languages
English (en)
Other versions
JP6690985B2 (ja
JP2017152667A5 (ja
Inventor
後藤　裕史
Yasushi Goto
裕史 後藤
尚敏 坂本
Hisatoshi Sakamoto
尚敏 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to EP17756136.2A priority Critical patent/EP3422389A4/en
Priority to US16/079,457 priority patent/US20190058048A1/en
Priority to CN201780013111.8A priority patent/CN108701596A/zh
Priority to PCT/JP2017/003816 priority patent/WO2017145694A1/ja
Priority to KR1020187026713A priority patent/KR20180116324A/ko
Publication of JP2017152667A publication Critical patent/JP2017152667A/ja
Publication of JP2017152667A5 publication Critical patent/JP2017152667A5/ja
Application granted granted Critical
Publication of JP6690985B2 publication Critical patent/JP6690985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＳｉＣ基板を用いたパワー半導体装置に使用される、良好な電気伝導性を有するとともに、耐熱性、耐久性に優れ、かつ機械的強度の高いオーミック電極を提供する。
【解決手段】ＳｉＣ半導体装置に用いるオーミック電極が、ＳｉＣ半導体層の上に形成され、ニッケルおよびニッケルシリサイドからなるグループから選択される材料からなるオーミックコンタクト層と、オーミックコンタクト層の上に形成され、ニッケルの拡散を防止するバリア層と、バリア層の上に形成され、亜鉛、ニッケル、チタン、マンガン、カルシウムのうち少なくとも１種以上を含む銅合金からなる電極層とを含む。
【選択図】図１

Description

本発明は、ＳｉＣ半導体装置に用いるオーミック電極に関する。
ＳｉＣ（シリコンカーバイド）はワイドバンドギャップ半導体材料であり、絶縁破壊強度も高い。このため、Ｓｉ−ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）に続く次世代のパワー半導体装置として、ＳｉＣを用いたＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）等が開発されている。ＳｉＣ−ＭＯＳＦＥＴのオーミック電極（ソース／ドレイン電極）は、ＳｉＣ基板とオーミックコンタクトを取るためのオーミックコンタクト層と、オーミックコンタクト層の上の電気伝導性の高い電極層からなる。オーミックコンタクト層には、例えばＳｉＣ基板上に設けたＮｉを８００℃で熱処理して形成したニッケルシリサイドが用いられる。また、電極層には、電気伝導性の高いＡｌやＡｌ−Ｓｉ等のＡｌ系材料が用いられる。
Ｓｉ−ＩＧＢＴに比較してＳｉＣ−ＭＯＳＦＥＴでは、オーミック電極を流れる電流が大きくなるため、Ａｌ系の材料では耐熱性や耐久性の点で問題があった。特に、ボンディングワイヤとの接続部分は電流が集中するため、局所的に６００℃以上まで加熱される可能性がある。また、ＳｉＣ−ＭＯＳＦＥＴでは動作時に比較的高温になるため、ＳｉＣ基板とオーミック電極との間の熱膨張係数の違いによりオーミック電極に剪断応力がかかり、Ａｌ系材料では割れや剥離が発生するという問題もあった。
そこで、本発明は、ＳｉＣ基板を用いたパワー半導体装置に使用される、良好な電気伝導性を有するとともに、耐熱性、耐久性に優れ、かつ機械的強度の高いオーミック電極の提供を目的とする。
発明者らは鋭意検討の結果、電極層の材料にＣｕ−Ｚｎ、Ｃｕ−Ｎｉ、Ｃｕ−Ｔｉ、Ｃｕ−Ｃａ、Ｃｕ−Ｍｎ合金を用いるとともに、バリア層を形成してオーミックコンタクト材料の拡散を防止することにより、良好なオーミック電極が得られることを見出し、本発明を完成した。
即ち、本発明は、ＳｉＣ半導体装置に用いるオーミック電極であって、ＳｉＣ半導体層の上に形成され、ニッケルおよびニッケルシリサイドからなるグループから選択される材料からなるオーミックコンタクト層と、オーミックコンタクト層の上に形成され、ニッケルの拡散を防止するバリア層と、バリア層の上に形成され、亜鉛、ニッケル、チタン、マンガン、カルシウムのなかから少なくとも１種以上を含む銅合金からなる電極層と、を含むことを特徴とするオーミック電極である。
また、本発明は、このようなオーミック電極を含むＳｉＣ半導体装置でもある。
本発明によれば、良好な電気伝導性を有するとともに、耐熱性、耐久性に優れ、かつ機械的強度の高いＳｉＣ半導体装置用のオーミック電極を提供することができる。
本発明の実施の形態にかかるＳｉＣ−ＭＯＳＦＥＴの断面図である。 バリア層の上に形成したＣｕ電極層の熱処理前後の電気抵抗率を示す。 熱処理後のＣｕ電極層の表面ＳＥＭ写真を示す。 熱処理後のＣｕ合金電極層の表面ＳＥＭ写真を示す。 ニッケルシリサイド上に作製したＣｕ電極層の熱処理後の表面ＳＥＭ写真を示す。 熱処理後のＡｌ系電極層の表面ＳＥＭ写真である。 Ｎｏ．Ｂ−９（Ｃｕ／Ｍｏ／ＮｉＳｉ）を、６００℃で５分間の熱処理した後の、表面ＳＥＭ写真である。 Ｎｏ．Ｂ−１１（Ｃｕ−Ｚｎ／Ｍｏ／ＮｉＳｉ）を、６００℃で５分間の熱処理した後の、表面ＳＥＭ写真である。
図１は、全体が１００で表される、本発明の実施に形態にかかるＳｉＣ−ＭＯＳＦＥＴの断面図である。ＳｉＣ−ＭＯＳＦＥＴ１００は、ｎ型のＳｉＣ基板１を含む。ＳｉＣ基板１の上には、ｎ＋ＳｉＣからなるエピタキシャル層（ドリフト層）２が設けられている。エピタキシャル層２の上には、例えば酸化シリコンからなる絶縁膜５が設けられ、その上に、例えば多結晶シリコンからなるゲート電極６が設けられている。ここでは、ゲート電極６の周囲も絶縁膜５で覆われている。
エピタキシャル層２には、ゲート電極６の両側にｐ型領域３が設けられ、さらにｐ型領域３の中にはｎ型領域４が設けられている。ｐ型領域３およびｎ型領域４は、例えばイオン注入法や熱拡散法を用いて、エピタキシャル層２に選択的に不純物を導入して形成される。
ｎ型領域４の上には、オーミックコンタクト層１１が設けられている。オーミックコンタクト層１１は、例えばニッケルシリサイドからなり、膜厚は例えば１００ｎｍである。
オーミックコンタクト層１１は、例えばＳｉＣからなるｎ型領域４の上に、スパッタ法を用いてＮｉ膜を形成した後に、熱処理を行ってＳｉとＮｉとを反応させて形成する。
オーミックコンタクト層１１の作製に用いられるスパッタ条件およびアニール条件の一例を以下に示す。
＜スパッタ条件＞
スパッタガス：アルゴン
ガス圧： ２ｍＴｏｒｒ
パワー： ＲＦ４００Ｗ
＜アニール条件＞
温度： ８００℃
雰囲気： 窒素
なお、上記アニール条件でＳｉＣ中のＳｉとＮｉが反応してニッケルシリサイドが形成されることを確かめるために、次のような実験を行った。まず、Ｓｉ基板上に、膜厚１００ｎｍの熱酸化膜（シリコン酸化膜）を形成し、その上に、Ｎｉターゲットと単結晶Ｓｉターゲットを用いた同時放電により、膜厚１００ｎｍのスパッタ層を形成した。スパッタ条件は以下のとおりである。
＜スパッタ条件＞
スパッタガス：アルゴン
ガス圧： ２ｍＴｏｒｒ
パワー： ＲＦ１５０Ｗ（Ｎｉターゲット）、ＤＣ４００Ｗ（Ｓｉターゲット）
続いて、上述のアニール条件（８００℃、窒素雰囲気）で熱処理を行った後、スパッタ層のＸ線回折を行った。この結果、スパッタ層は、ニッケルシリサイド（Ｎｉ２Ｓｉ、ＮｉＳｉ）化していることがわかり、上記アニール条件でオーミックコンタクト層１１がニッケルシリサイドになっていることが確認できた。
なお、ＳｉＣ−ＭＯＳＦＥＴ１００では、オーミックコンタクト層１１は、８００℃以上のアニール処理により通常はニッケルシリサイドになるが、Ｎｉ層の膜厚や熱処理時間、熱処理温度によっては一部がシリサイド化せず、Ｎｉがオーミックコンタクト層１１の表面に残る場合もある。
また、オーミックコンタクト層１１は、ニッケルシリサイドから形成することが好ましいが、上述のように一部がシリサイド化されずにＮｉのままである場合に加えて、オーミックコンタクト層１１をＮｉから形成しても良い。
オーミックコンタクト層１１の上には、オーミックコンタクト層１１の材料と、バリア層１２の上に形成される電極層１３の材料との間の相互拡散を防止するためにバリア層１２が設けられている。バリア層１２の材料としては、例えば、Ｍｏが用いられる。電極層１３に含まれるＣｕと、オーミックコンタクト層１１に含まれるＮｉとは全率固溶であるため相互拡散が生じやすいが、ＣｕとＭｏは非固溶であるため、相互拡散が殆ど生じない。なお、相互拡散が生じるとＣｕの導電率が低下し、また界面において脆い相互拡散層が形成されやすく、ＳｉＣ−ＭＯＳＦＥＴ１００の性能が劣化する。バリア層１２の材料としては、Ｍｏ以外に、例えばＴａ、Ｗ、Ｎｂ、Ｔｉまたはこれらの窒化物が用いられる。特に、ＴｉＮは優れた電気伝導性を示すことから、バリア膜１２に適している。バリア層１２の膜厚は、例えば５０ｎｍであるが、下限が１０ｎｍ、上限が１００ｎｍの範囲で選択しても良い。
バリア層１２の作製にはスパッタ法が用いられるが、材料にＭｏを用いた場合の成膜条件は、例えば以下のとおりである。
＜スパッタ条件＞
スパッタガス：アルゴン
ガス圧： ２〜１０ｍＴｏｒｒ
パワー： ＤＣ２６０〜５００Ｗ
また、材料にＴａ、Ｗ、Ｎｂを用いた場合の成膜条件は、例えば以下のとおりである。
＜スパッタ条件＞
スパッタガス：アルゴン
ガス圧： ２ｍＴｏｒｒ
パワー： ＤＣ２６０〜５００Ｗ
また、材料にＴｉを用いた場合の成膜条件は、例えば以下のとおりである。
＜スパッタ条件＞
スパッタガス：アルゴン、窒素
ガス圧： ２ｍＴｏｒｒ
パワー： ＤＣ２６０〜５００Ｗ
なお、バリア層１２の材料に、Ｍｏ、Ｔａ、Ｗ、ＮｂおよびＴｉの窒化物を用いた場合にも、熱処理でオーミックコンタクト層１１からの拡散を防止できることが確認されている。窒化膜はアモルファス化しているため、元素の拡散経路となる粒界が無く、拡散を抑制する効果が高くなると考えられる。
バリア層１２の材料にモリブデン窒化物を用いる場合は、モリブデンターゲットを用いて、スパッタガスにアルゴンと窒素の混合ガスを用いて、以下のスパッタ条件でモリブデン窒化物を作製する。
＜スパッタ条件＞
スパッタガス：アルゴン＋窒素（全流量に対する窒素ガス流量比：３０％）
ガス圧： ２ｍＴｏｒｒ
パワー： ＤＣ５００Ｗ
バリア層１２の材料にチタン窒化物を用いる場合は、チタンターゲットを用いて、スパッタガスにアルゴンと窒素の混合ガスを用いて、以下のスパッタ条件でモリブデン窒化物を作製する。
＜スパッタ条件＞
スパッタガス：アルゴン＋窒素（全流量に対する窒素ガス流量比：５０〜９０％）
ガス圧： ２ｍＴｏｒｒ
パワー： ＤＣ５００〜１０００Ｗ
バリア層１２の上には、電極層１３が形成される。電極層１３は、例えばＣｕとＺｎの合金（Ｃｕ−Ｚｎ）、ＣｕとＮｉの合金（Ｃｕ−Ｎｉ）、ＣｕとＴｉの合金（Ｃｕ−Ｔｉ）、ＣｕとＡｌの合金（Ｃｕ−Ａｌ）、ＣｕとＣａの合金（Ｃｕ−Ｃａ）、ＣｕとＭｎの合金（Ｃｕ−Ｍｎ）からなる。電極層１３の膜厚は、例えば３００〜４０００ｎｍであり、例えばスパッタ法を用いて以下の条件で作製される。
＜スパッタ条件＞
スパッタガス：アルゴン
ガス圧： ２ｍＴｏｒｒ
パワー： ＤＣ２６０〜５００Ｗ
以上のように形成した、オーミックコンタクト層１１、バリア層１２、および電極層１３から、ＳｉＣ−ＭＯＳＦＥＴ１００のソース電極１０が形成される。ソース電極１０と同様に、ＳｉＣ基板１の裏面側にも、オーミックコンタクト層２１、バリア層２２、および電極層２３が順次作製され、ドレイン電極２０が形成される。以上により、ＳｉＣ−ＭＯＳＦＥＴ１００が完成する。
ソース電極１０と同様に、ＳｉＣ基板１の裏面側にも、オーミックコンタクト層２１、バリア層２２、および電極層２３が順次作製され、ドレイン電極２０が形成される。以上により、ＳｉＣ−ＭＯＳＦＥＴ１００が完成する。
このように、本発明の実施の形態にかかるＳｉＣ−ＭＯＳＦＥＴ１００では、電極層１３、２３の材料として、従来使用されていたＡｌ系材料（Ａｌ、Ａｌ−Ｓｉ等）に代えて、良好な電気伝導性と熱伝導性を有し、かつ耐熱性と機械的強度の高いＣｕ合金（Ｃｕ−Ｚｎ、Ｃｕ−Ｎｉ、Ｃｕ−Ｔｉ、Ｃｕ−Ａｌ、Ｃｕ−Ｃａ、Ｃｕ−Ｍｎ）を用いた。
また、電極層１３、２３の材料にＣｕ合金を用いることに伴い、オーミックコンタクト層１１、２１と電極層１３、２３との間の相互拡散、特にオーミックコンタクト層１１、２１から電極層１３、２３へのＮｉの拡散を防止するために、これらの層の間にバリア層１２、２２を設けた。
これにより、良好な電気伝導性を有するとともに、耐熱性、耐久性に優れ、かつ機械的強度の高いオーミック電極を有するＳｉＣ−ＭＯＳＦＥＴ用のオーミック電極、およびそのようなオーミック電極を有するＳｉＣ−ＭＯＳＦＥＴの提供が可能となる。
なお、ここでは、ＳｉＣ−ＭＯＳＦＥＴについて説明したが、上述のオーミック電極は、例えばショットキバリアダイオードのような他のＳｉＣ系半導体装置にも適用することができる。
次に、バリア層１２の材料を換えた場合の、ソース電極１０の熱的安定性について検討する。サンプルは、ＳｉＣ基板１の上にニッケルシリサイドからなるオーミックコンタクト層１１を作製した後、オーミックコンタクト層１１の上に、Ｔｉ、Ｎｉ、Ｍｏ、Ｔａからなるバリア層１２を作製し、その上にＣｕの電極層１３を作製した。バリア層１２の膜厚は５０ｎｍ、電極層１３の膜厚は４０００ｎｍとした。比較例として、オーミックコンタクト層１１の上に直接Ｃｕの電極層１３を積層したサンプルも形成した。
熱処理条件は、一般的な半導体装置の製造工程での温度を想定して４５０℃とした。熱処理は、窒素雰囲気中で、１時間行った。熱処理の前後において電極層１３の電気抵抗率を測定し、バリア層１２の効果を評価した。熱処理の前後における電極層１３の電気抵抗率の変化を図２に示す。
図２は、横軸に示した各サンプルについて、縦軸に熱処理前後の電気抵抗率の値を示す。Ｔｉ、Ｎｉ、Ｍｏ、Ｔａをバリア層に用いたサンプルをＣｕ／Ｔｉ、Ｃｕ／Ｎｉ、Ｃｕ／Ｍｏ、Ｃｕ／Ｔａと記載する。また左端のＣｕは、比較例としてオーミックコンタクト層１１の上に直接Ｃｕの電極層１３を作製したサンプルである。
図２から分かるように、バリア層にＮｉを用いたサンプル（Ｃｕ／Ｎｉ）のみ顕著に電気抵抗率が増加したが、他の材料を用いたサンプル（Ｃｕ／Ｔｉ、Ｃｕ／Ｍｏ、Ｃｕ／Ｔａ）では、熱処理による電気抵抗率の増加が防止できている。
なお、バリア層を形成しないサンプル（Ｃｕ）では、比較例に示すように、電極層１３の電気抵抗率は、２．１×１０−６Ωｃｍから１．３５×１０−５Ωｃｍまで大幅に増加した。この電気抵抗率は、サンプル（Ｃｕ／Ｎｉ）の熱処理後の電気抵抗率より大きく、Ｎｉ上よりニッケルシリサイド上の方が、電極層１３へのＮｉの拡散が顕著であることがわかり、実際に電極層１３を分析することで、そのことが確認されている。
電極層１３の電気抵抗率が増加すると、通電時の損失が増えて、ＳｉＣ−ＭＯＳＦＥＴの変換効率を著しく低下させる。また、電極層１３での発熱により、素子特性が劣化したり、電気抵抗率と相関のある熱伝導率が低下し、熱伝導性の高いＣｕを電極層に用いたにもかかわらず、熱伝導を低下させ、さらに素子の劣化を促進させる恐れがある。
これに対して、Ｍｏ、Ｔｉ、Ｔａをバリア層の材料に用いることにより、オーミックコンタクト層１１から電極層１３へのＮｉの拡散が防止でき、熱処理後においても良好な電気抵抗率の電極層１３が得られ、電気伝導性および熱伝導性に優れた電極層１３の形成が可能となる。
次に、バリア層１２にＭｏを用いた場合のサンプル（Ｃｕ／Ｍｏ）と、バリア層１２は同じで、電極層１３にＣｕ−Ｚｎ合金（Ｃｕ−０．１ａｔ％Ｚｎ、Ｃｕ−１ａｔ％Ｚｎ、Ｃｕ−２ａｔ％Ｚｎ、Ｃｕ−５ａｔ％Ｚｎ）を用いたサンプルについて、熱処理後の電極層１３の表面状態を観察した。熱処理条件は図２の場合と同じ、４５０℃で１時間である。
図３は電極層１３がＣｕのサンプル（Ｃｕ／Ｍｏ）の表面のＳＥＭ写真であり、図４は電極層１３がＣｕ−Ｚｎ（Ｃｕ−１ａｔ％Ｚｎ）合金のサンプル（Ｃｕ−１ａｔ％Ｚｎ／Ｍｏ）の表面のＳＥＭ写真である。図３では、電極層１３の表面に粒界に沿ったボイドが発生しているが、図４ではこのようなボイドは観察されない。ボイドの発生は耐熱性を低下させるため、電極層１３の材料としてＣｕにＺｎを添加することにより、熱処理中のボイドの発生を抑制し、耐熱性が向上することがわかる。
表１は、各種サンプルについて熱処理を行った場合の、電気抵抗率と耐熱性をまとめた表である。ここでは、オーミックコンタクト層１１はＮｉとし、熱処理条件は、４５０℃で１時間とした。電気抵抗率の評価は、熱処理後の電極層１３の電気抵抗率の値で行い、４．０×１０−６Ω・ｃｍ以下であれば可（○）、４．０×１０−６Ω・ｃｍより大きければ不可（×）とした。また、耐熱性の評価は、熱処理後の電極層１３をＳＥＭ観察し、表面に粒界ボイドが観察されなければ可（○）、観察されれば不可（×）とした。
電気抵抗率については、Ｍｏ等のバリア層１２を用いることにより熱処理前後で電気抵抗率が大きく増加することはないが、Ｃｕ−５ａｔ％Ｚｎでは、Ｚｎの割合が大きいため、電気抵抗率が大きくなっている。なお、電極層１３中では、バリア層の成分は観察されなかった。
Ｎｉは、Ｃｕに対して全率固溶だが、Ｍｏに対しては非固溶、タングステンとニオブとは化合物を形成する。つまり、バリア層１２の材料としては、Ｃｕとは固溶しない材料、すなわち非固溶か化合物を形成する材料を用いることが好ましい。
耐熱性については、電極層１３がＣｕの場合はいずれも粒界ボイドが観察されたが、Ｃｕに０．１〜５ａｔ％のＺｎを加えることにより、表面ボイドの発生が抑制されている。
表１のように、電極層１３がＣｕの場合は、熱処理により粒界ボイドが発生するが、一方で、バリア層１２を用いない場合には、オーミックコンタクト層１１から構成元素がＣｕ電極に拡散して、結果的にＣｕ電極層の耐熱性を向上させることが確認されている。表１では、バリア層１２によってオーミックコンタクト層１１からの構成元素の拡散が完全に抑制されるため、粒界ボイドが発生し、耐熱性が不足したと考えらえる。
例えば、上記熱処理に対して耐熱性を有する材料として、表１のＣｕ−１ａｔ％Ｚｎの他に、Ｃｕ−１ａｔ％ＮｉやＣｕ−１ａｔ％Ｔｉがあげられる。熱処理を行った場合、Ｃｕ−１ａｔ％Ｔｉでは表面に突起が生じるが、Ｃｕ−１ａｔ％ＮｉではＣｕ−１ａｔ％Ｚｎと同様に平坦性が得られる。
なお、表１に記載したサンプル以外に、電極層１３の材料として、上述のＣｕ−１ａｔ％Ｎｉや、Ｃｕ−０．１５ａｔ％Ｎｉ−０．２ａｔ％Ｎｂ、Ｃｕ−０．１５ａｔ％Ｎｉ−０．２ａｔ％Ａｌ、Ｃｕ−０．１５ａｔ％Ｎｉ−０．２ａｔ％Ｍｎを用いた場合も粒界ボイドを抑制できることが確認されている。
表２は、バリア層１２を有さない電極構造の比較例であり、オーミックコンタクト層１１の材料として、Ｎｉ、Ｔｉ、Ａｌ、ＮｉＳｉｘ（ニッケルシリサイド）、およびＴｉＳｉｘ（チタンシリサイド）を用いた。また、電極層１３の材料として、Ｃｕ、Ｃｕ−Ｎｉ合金、およびＣｕ−Ｔｉ合金を用いた。熱処理条件は、表１と同様の４５０℃で１時間である。
電気抵抗率の評価は、表１と同様に、熱処理後の電極層１３の電気抵抗率の値で行い、４．０×１０−６Ω・ｃｍ以下であれば可（○）、４．０×１０−６Ω・ｃｍより大きければ不可（×）とした。また、耐熱性の評価は、熱処理後の電極層１３の表面をＳＥＭ観察し、粒界ボイドが観察されなければ○、観察されれば×、突起が観察されれば▲、異常拡散が観察されれば△とした。
熱処理後の電気抵抗率は、いずれも４．０×１０−６Ω・ｃｍより大きくなった。
一方、表１と比較すると分かるように、電極層１３の材料にＣｕを用いた場合の耐熱性が改善している。これは、バリア層１２が無いために、オーミックコンタクト層１１の構成元素が電極層１３に拡散したためと考えられる。ただしオーミックコンタクト層１１にＴｉを用いた場合は、熱処理後に電極表面に突起がみられた。これはＣｕ内を拡散したＴｉとＣｕの化合物が表面に突起となって生じたものである。
また、オーミックコンタクト層１１がシリサイド（ＮｉＳｉ、ＴｉＳｉ）の場合は、図５の表面ＳＥＭ写真に示すように、大きな欠陥が確認された。これは、シリサイドからの異常拡散が原因と考えられる。
表２の結果から、熱処理後の電気伝導率および耐熱性の双方を考慮すると、Ｃｕまたはその合金を電極層１３の材料として用いた場合は、バリア層１２がなければ実用に耐えないことがわかる。
ＳｉＣ−ＭＯＳＦＥＴは、動作条件によって、使用環境の温度が更に高温になる場合がある。そこで、以下において、それぞれのサンプルについて、４５０℃で３０分間の熱処理を行った場合の結果と、６００℃で５分間の熱処理を行った場合の結果について検討する。
まず、従来のＡｌ系材料を用いた電極層１３の耐熱性を評価するため、シリコン基板の表面に作製した膜厚１００ｎｍの熱酸化膜（シリコン酸化膜）の上に、Ａｌ系膜（Ａｌ−１ａｔ％Ｓｉ膜）をスパッタで成膜した後、４５０℃で３０分間の熱処理と、６００℃で５分間の熱処理を行い、それぞれ表面状態を観察した。
図６は、６００℃で５分間の熱処理を行った場合のＡｌ系電極層の表面ＳＥＭ写真である。４５０℃で３０分間の熱処理では、表面には異常は見られなかったが、６００℃で５分間の熱処理を行った場合は、図６に示すようにヒロックが発生した。このように、Ａｌ系材料を電極層１３に用いた場合、６００℃以上の耐熱性は得られない。
また、Ａｌ系電極層と熱酸化膜との間にバリア膜を用いた場合も、同様に、表面ヒロックが発生した。従来のＡｌ系（Ａｌ−１ａｔ％Ｓｉ）電極層１３では、ＮｉやＮｉＳｉのオーミックコンタクト層１１の材料との間で相互拡散が発生する。また、電極層１３とオーミックコンタクト層１１との間にＭｏやＴｉＮのバリア層１２を設けることで相互拡散を低減できるが、Ｔｉのバリア層１２ではＮｉの拡散を防ぐことができない。
これに対して、電極層１３にＣｕ系材料を用いることにより、４５０℃だけでなく、６００℃のような高温環境になった場合でも、適切なバリア層１２を選択することで、熱処理後も良好な電気抵抗率の電極層１３が得られ、電気伝導性および熱伝導性に優れた電極層１３の形成が可能となる。
図７は、電極層１３／バリア層１２／オーミックコンタクト層１１が、Ｃｕ／Ｍｏ／ＮｉＳｉであるサンプル（表３のＮｏ．Ｂ−９）に、６００℃で５分間の熱処理を行った後の、表面ＳＥＭ写真である。また、図８は、電極層１３／バリア層１２／オーミックコンタクト層１１が、Ｃｕ−Ｚｎ／Ｍｏ／ＮｉＳｉであるサンプル（表３のＮｏ．Ｂ−１１）に、６００℃で５分間の熱処理を行った後の、表面ＳＥＭ写真である。
図７では、Ｃｕの電極層１３において、粒界に沿ってボイドが発生していることがわかる。ボイドの発生は、４５０℃で３０分間の熱処理を行った場合と比較すると、より顕著になっている。これに対して、図８から分かるように、Ｃｕ−Ｚｎの電極層１３では、ボイドの発生は低減されている。ボイドの発生は電極層１３の耐熱性を低下させるため、電極層１３の材料としてＣｕにＺｎを添加することにより、熱処理中のボイドの発生を抑制し、耐熱性が向上することがわかる。
表３は、上記２つのサンプルに加えて、様々なサンプルについて、４５０℃で３０分間の熱処理、または６００℃で５分間の熱処理を行った場合の、電気抵抗率と耐熱性の評価結果である。ここでは、全てのサンプルは、Ｓｉ基板の上にＳｉＯ２膜を形成し、その上に、表３の構造を形成した。オーミックコンタクト層１１にＮｉまたはニッケルシリサイド（ＮｉＳｉ）を用い、熱処理条件は、４５０℃で３０分間、または６００℃で５分間とした。
電気抵抗率の評価は、熱処理後の電極層１３の電気抵抗率の値で行い、４．０×１０−６Ω・ｃｍ以下であれば可（○）、４．０×１０−６Ω・ｃｍより大きければ不可（×）とした。また、耐熱性の評価は、熱処理後の電極層１３をＳＥＭ観察し、表面に粒界ボイドが観察されなければ可（○）、粒界ボイドが観察されれば不可（×）、突起物が観察されれば不可（▲）、異常拡散が観察されれば不可（△）とした。
表３のＮｏ．Ｂ−１〜Ｂ−７は、Ｃｕ系の電極層１３の耐熱性を単膜で評価した結果であり、即ち、シリコン基板の表面に作製した膜厚１００ｎｍの熱酸化膜（シリコン酸化膜）の上にＣｕ系の電極層１３を作製して評価を行った。Ｎｏ．Ｂ−４のＣｕ−Ｔｉ電極層の電気抵抗率は、６００℃で５分間の熱処理後は４．０×１０−６Ω・ｃｍより大きくなり、また、Ｎｏ．Ｂ−５のＣｕ−Ａｌ電極層では、表面にヒロックが形成された。一方で、Ｎｏ．Ｂ−２（Ｃｕ−Ｎｉ）、Ｎｏ．Ｂ−３（Ｃｕ−Ｚｎ）、Ｎｏ．Ｂ−６（Ｃｕ−Ｃａ）、Ｎｏ．Ｂ−７（Ｃｕ−Ｍｎ）では、６００℃熱処理後も電気抵抗率が低く、耐熱性も優れていることが分かった。
表３のＮｏ．Ｂ−８〜Ｂ−１１は、Ｍｏをバリア層１２に用いて、Ｃｕ系の電極層１３を評価した結果である。６００℃で５分間の熱処理後も、Ｍｏバリア層１２によって相互拡散が抑制され、優れた電気抵抗率と耐熱性を示した。６００℃で５分間の熱処理後も、Ｃｕ／Ｍｏ間の反応は見られず、Ｍｏバリア層１２によって、ＮｉＳｉオーミックコンタクト電極１１からの元素拡散が抑制されていることが分かる。また、Ｃｕ系の電極層１３自体の耐熱性を向上させるために、Ｃｕ電極層１３に、ＮｉやＺｎの元素の添加が有効であることも分かる。
表３のＮｏ．Ｂ−１２〜２０は、バリア層１２にＴｉＮを用いて、Ｃｕ系の電極層１３を評価した結果である。４５０℃で３０分間の熱処理後には、電気抵抗率の増加や表面異常は観察されなかった。例えばＮｏ．Ｂ−１４に示すように、６００℃で５分間の熱処理によって、Ｃｕ電極層１３とＴｉＮバリア層１２との間で相互拡散が発生することが分かる。特に、Ｎｉ系のオーミックコンタクト電極１１を用いた場合は、拡散が顕著である。この原因としては、ＴｉＮはアモルファスであり、一部のＴｉから窒素が脱離し、拡散に寄与している可能性が考えられる。Ｔｉは、ＣｕとＮｉの双方と金属間化合物を形成するため、ＴｉとＮｉのいずれかがＣｕ電極中へ拡散していると予想される。
一方、Ｎｏ．Ｂ−１８〜２０（Ｃｕ−Ｚｎ電極層１３／ＴｉＮバリア層１２）では、Ｎｏ．Ｂ−１２〜１３に示すＣｕ電極層１３の場合に比較して、電気抵抗率の増加が小さくなっている。Ｃｕ中にＺｎをプレドープして、Ｃｕ−Ｚｎの電極層１３とすることにより、ＴｉＮからのＴｉ拡散を抑制していると予想される。Ｃｕ−ＺｎなどのＣｕ合金を電極層１３とすることで、耐熱性の改善だけではなく、ＮｉＳｉオーミックコンタクト層１１に対して、ＴｉＮバリア層１２の適用が可能となる。
１ ＳｉＣ基板
２ エピタキシャル層
３ ｐ型領域
４ ｎ型領域
５ 絶縁膜
６ ゲート電極
１０ ソース電極
２０ ドレイン電極
１１、２１ オーミックコンタクト層
１２、２２ バリア層
１３、２３ 電極層
１００ ＳｉＣ−ＭＯＳＦＥＴ

Claims (6)

  1. ＳｉＣ半導体装置に用いるオーミック電極であって、
    ＳｉＣ半導体層の上に形成され、ニッケルおよびニッケルシリサイドからなるグループから選択される材料からなるオーミックコンタクト層と、
    該オーミックコンタクト層の上に形成され、ニッケルの拡散を防止するバリア層と、
    該バリア層の上に形成され、亜鉛、ニッケル、チタン、マンガン、カルシウムのうち少なくとも１種以上を含む銅合金からなる電極層と、を含むことを特徴とするオーミック電極。
  2. 上記バリア層は、銅に対して非固溶の元素または銅と化合物を形成する元素で構成されることを特徴とする請求項１に記載のオーミック電極。
  3. 上記バリア層は、モリブデン、タンタル、タングステン、ニオブ、チタンおよびこれらの窒化物からなるグループから選択される材料からなることを特徴とする請求項１または２に記載のオーミック電極。
  4. 上記電極層に含まれる亜鉛、ニッケルの量は、０．１ａｔ％以上、３ａｔ％以下、チタンの量は０．１ａｔ％以上、０．５ａｔ％以下、マンガン、カルシウムの量は、０．１ａｔ％以上、１ａｔ％以下であることを特徴とする請求項１〜３のいずれかに記載のオーミック電極。
  5. 上記バリア層の膜厚は、１０ｎｍ以上、１００ｎｍ以下であることを特徴とする請求項１〜４のいずれかに記載のオーミック電極。
  6. 請求項１〜５のいずれかに記載のオーミック電極を含むことを特徴とするＳｉＣ半導体装置。
JP2016088311A 2016-02-24 2016-04-26 オーミック電極 Active JP6690985B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP17756136.2A EP3422389A4 (en) 2016-02-24 2017-02-02 OHMIC ELECTRODE
US16/079,457 US20190058048A1 (en) 2016-02-24 2017-02-02 Ohmic electrode
CN201780013111.8A CN108701596A (zh) 2016-02-24 2017-02-02 欧姆电极
PCT/JP2017/003816 WO2017145694A1 (ja) 2016-02-24 2017-02-02 オーミック電極
KR1020187026713A KR20180116324A (ko) 2016-02-24 2017-02-02 오믹 전극

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016032693 2016-02-24
JP2016032693 2016-02-24

Publications (3)

Publication Number Publication Date
JP2017152667A true JP2017152667A (ja) 2017-08-31
JP2017152667A5 JP2017152667A5 (ja) 2019-10-10
JP6690985B2 JP6690985B2 (ja) 2020-04-28

Family

ID=59739131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016088311A Active JP6690985B2 (ja) 2016-02-24 2016-04-26 オーミック電極

Country Status (5)

Country Link
US (1) US20190058048A1 (ja)
EP (1) EP3422389A4 (ja)
JP (1) JP6690985B2 (ja)
KR (1) KR20180116324A (ja)
CN (1) CN108701596A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140234A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置
WO2020170813A1 (ja) * 2019-02-18 2020-08-27 三菱電機株式会社 電力用半導体装置および電力変換装置
JP2022544218A (ja) * 2019-08-09 2022-10-17 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 歪み強化型ＳｉＣパワー半導体デバイスおよび製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847647B2 (en) * 2019-03-14 2020-11-24 Cree, Inc. Power semiconductor devices having top-side metallization structures that include buried grain stop layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032456A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体素子および半導体素子の製造方法
JP2006032457A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2014110362A (ja) * 2012-12-04 2014-06-12 Mitsubishi Electric Corp 炭化珪素半導体装置及びその製造方法
JP2015109474A (ja) * 2010-11-25 2015-06-11 三菱電機株式会社 炭化珪素半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594113B2 (ja) * 2005-01-19 2010-12-08 新電元工業株式会社 半導体装置の製造方法
JP2008166504A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 電界効果トランジスタおよびその製造方法
JP4690485B2 (ja) * 2007-10-24 2011-06-01 パナソニック株式会社 半導体素子の製造方法
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US8963163B2 (en) * 2009-10-05 2015-02-24 Sumitomo Electric Industries, Ltd. Semiconductor device
JP6010773B2 (ja) * 2014-03-10 2016-10-19 パナソニックＩｐマネジメント株式会社 半導体素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032456A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体素子および半導体素子の製造方法
JP2006032457A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2015109474A (ja) * 2010-11-25 2015-06-11 三菱電機株式会社 炭化珪素半導体装置
JP2014110362A (ja) * 2012-12-04 2014-06-12 Mitsubishi Electric Corp 炭化珪素半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140234A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置
WO2020170813A1 (ja) * 2019-02-18 2020-08-27 三菱電機株式会社 電力用半導体装置および電力変換装置
JP2022544218A (ja) * 2019-08-09 2022-10-17 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 歪み強化型ＳｉＣパワー半導体デバイスおよび製造方法

Also Published As

Publication number Publication date
JP6690985B2 (ja) 2020-04-28
CN108701596A (zh) 2018-10-23
EP3422389A4 (en) 2019-10-23
KR20180116324A (ko) 2018-10-24
US20190058048A1 (en) 2019-02-21
EP3422389A1 (en) 2019-01-02

Similar Documents

Publication Publication Date Title
JP6690985B2 (ja) オーミック電極
JP4995187B2 (ja) 電力用半導体装置
JP4140648B2 (ja) ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
JP5524905B2 (ja) パワー半導体素子用Ａｌ合金膜
TWI582851B (zh) Electrode structure and semiconductor device
JPWO2008018342A1 (ja) 炭化ケイ素半導体装置およびその製造方法
JP2019102896A (ja) アルミニウム合金膜
JP6125420B2 (ja) 半導体装置
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP6151089B2 (ja) 半導体装置およびその製造方法
WO2017145694A1 (ja) オーミック電極
JP4038498B2 (ja) 半導体素子および半導体素子の製造方法
JP6057032B2 (ja) 炭化珪素半導体装置の製造方法
JP2008171890A (ja) 半導体装置用電極膜
JPS6015970A (ja) 半導体装置
US20160372371A1 (en) Methods for forming low resistivity interconnects
JP2004289008A (ja) 半導体集積回路装置およびその製造方法
TWI493706B (zh) Semiconductor element and manufacturing method of semiconductor element
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6407355B2 (ja) 半導体装置およびその製造方法
JP6458525B2 (ja) 炭化珪素半導体装置の製造方法
JP2012243878A (ja) 半導体電極構造
JP6632392B2 (ja) 炭化珪素半導体装置
JP2012243877A (ja) 半導体電極構造
JP5846779B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200409

R151 Written notification of patent or utility model registration

Ref document number: 6690985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151