JP2022544218A - 歪み強化型ＳｉＣパワー半導体デバイスおよび製造方法 - Google Patents

歪み強化型ＳｉＣパワー半導体デバイスおよび製造方法 Download PDF

Info

Publication number
JP2022544218A
JP2022544218A JP2022507909A JP2022507909A JP2022544218A JP 2022544218 A JP2022544218 A JP 2022544218A JP 2022507909 A JP2022507909 A JP 2022507909A JP 2022507909 A JP2022507909 A JP 2022507909A JP 2022544218 A JP2022544218 A JP 2022544218A
Authority
JP
Japan
Prior art keywords
top surface
sic
stress
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022507909A
Other languages
English (en)
Inventor
ビルツ，シュテファン
クノール，ラース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of JP2022544218A publication Critical patent/JP2022544218A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

上面および下面を有するＳｉＣ半導体基板と、ＳｉＣ半導体基板の上面上に形成され、上面を有しているＳｉＣエピタキシャル層と、ＳｉＣエピタキシャル層の上面に形成され、上面を有しているソース構造と、ソース構造の上面に電気的に結合したソースコンタクト構造と、ゲート酸化物、金属ゲート、およびゲート絶縁体を含むゲート構造と、ＳｉＣ半導体基板の下面上の第１の裏面金属コンタクトと、第１の裏面金属コンタクト上の応力誘起層と、応力誘起層上の第２の裏面金属コンタクトとを備えるＳｉＣトランジスタデバイスが開示される。

Description

技術分野
本開示は、ＳｉＣ（炭化ケイ素）パワー半導体デバイスおよびＳｉＣパワー半導体デバイスを製造するためのプロセスフローに関する。製造方法は、応力による反転チャネル移動度の向上を利用する。
技術背景
このセクションは、必ずしも先行技術とは限らない本開示に関連する背景情報を提供する。
４Ｈ－ＳｉＣが、４Ｈ－ＳｉＣ成長技術の進歩、ならびに６Ｈ－ＳｉＣまたは３Ｃ－ＳｉＣなどの他の利用可能なウェハ規模のポリタイプと比べて大きいバンドギャップおよび高いキャリア移動度などの魅力的な電子特性ゆえに、パワーエレクトロニクス、すなわち例えば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などのＳｉＣパワーデバイスにとって好ましいポリタイプである。これらのＳｉＣパワーデバイスは、すでに市販されているが、オン抵抗をさらに低減するために、とりわけ反転チャネル移動度に関して改善の余地は大きい。３ｋＶを超える高い電圧クラスにおいて、ドリフト層抵抗ＲｄｒｉｆｔがＲｏｎよりも支配的である一方で、後者の低減が、例えば電気およびハイブリッド電気自動車（ＥＶ／ＨＥＶ）、太陽光発電インバータ、ならびに電源に使用される商業的により重要な電圧クラス（≦１．７ｋＶ）において、オン状態の電力損失およびスイッチング損失を大幅に低減するために不可欠である。ここで、Ｒｏｎは、図１におけるＳｉＣ限界線からの９００Ｖ～３．３ｋＶのデバイスの距離によって示されるように、依然として理想よりも大幅に高い。例えば１０ｋＶまたは１５ｋＶなどの高電圧のデバイスは、低電圧のデバイスよりもはるかにＳｉＣ限界に近い。この点において、低い反転チャネル移動度は、デバイスのコスト、したがってＳｉＣパワーデバイスの広範な採用に大きな影響を及ぼし得る主な課題の１つである。改善されたゲートスタックならびにＳｉＣ／酸化物界面を用いた反転チャネル移動度の向上は、あまり成功していないが、ＳｉＣパワーＭＯＳＦＥＴの開発および商業化における最も重要なマイルストーンの１つとして知られている。９０年代後半における６Ｈ－ＳｉＣの酸化後の一酸化窒素（ＮＯ）の導入、および２００１年の４Ｈ－ＳｉＣ ＭＯＳＦＥＴへのその応用が、ＮＯアニーリングによる界面付近へのＮの導入が界面欠陥密度Ｄｉｔを下げるがゆえに、反転層電子移動度の著しい向上を可能にした。しかしながら、とくにはＳｉＣパワーデバイス、とりわけＳｉＣ ＭＯＳＦＥＴを低／中電圧クラスの市場へと広げるために、技術水準のＮＯアニーリングによるパワーデバイスを上回る高い移動度のデバイスが強く求められている。
より高いチャネル移動度ゆえのさらなる利点は、
（ｉ）ゲートをより低い電圧で駆動することができ、結果として酸化物電界がより小さくなり、しきい値安定性および酸化物の長期信頼性が改善され、
（ｉｉ）チャネル抵抗を低減するためにトランジスタチャネル長の積極的なスケーリングが必要とされず、したがって短チャネル効果を回避することができる。
米国特許第６，５６３，１５２号明細書が、チャネル内に機械的応力を生じさせて、チャネル内のキャリアの移動度を高めるために、ＭＯＳトランジスタのチャネルの下側に歪み層を形成するための方法、およびそのような方法から製造された装置を開示している。開示されたデバイスの実施形態は、チャネル内に機械的応力を生じさせて、チャネル内のキャリアの移動度を高めるために、チャネルの下側に形成された歪み層を有するトランジスタを含む。開示されたデバイスの実施形態は、チャネルの上面に歪み層を形成するなどのチャネルに歪みを導入する他の方法と比べ、チャネル内により大量の機械的応力を生じさせ、したがってチャネル内のキャリアの移動度をより大きく向上させることができる。米国特許第６，５６３，１５２号明細書に開示の歪み層は、基板内に埋め込まれ、構築にはいくつかの除去工程が必要である。
米国特許出願公開第２００９／０２８９２８４号明細書が、キャリア移動度を高めるために、応力管理技術（ＳＭＴ）においてコンタクトエッチストップ層（ＣＥＳＬ）またはキャッピング層として使用するための高収縮応力チッ化ケイ素層を形成して、ｎＦＥＴデバイスのチャネルへの引張応力を増加させる方法および半導体デバイスを開示している。スピンオンポリシラザン系誘電体材料が半導体基板に塗布され、焼成されて膜層を形成する。膜層を硬化させて膜から水素を除去することで、チッ化ケイ素への再結晶時に膜の収縮が生じる。結果として生じるチッ化ケイ素応力層により、トランジスタチャネル領域に高いレベルの引張応力が導入される。
米国特許出願公開第２０１７／１９４４３８号明細書が、炭化ケイ素半導体構造、炭化ケイ素半導体構造に接するゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを含む絶縁ゲート構造、絶縁ゲート構造を覆う層間絶縁膜、層間絶縁膜上に設けられ、水素を吸収または遮断する金属層、および金属層上に設けられ、炭化ケイ素半導体構造に電気的に接続された主電極を備える炭化ケイ素半導体デバイスを示している。
欧州特許出願公開第３ ０２４ ０１７号明細書が、例えばＳｉＣパワーＭＯＳＦＥＴに代表されるシリコンよりもバンドギャップの大きい半導体材料を用いる半導体デバイスにおいて、ＳｉパワーＭＯＳＦＥＴと同程度にゲート絶縁膜の信頼性を確保する技術を開示している。この目的を達成するために、ＳｉＣパワーＭＯＳＦＥＴにおいて、ゲート電極が、ゲート絶縁膜に接して形成され、厚さが２００ｎｍ以下の多結晶シリコン膜ＰＦ１と、多結晶シリコン膜ＰＦ１に接して形成された任意の厚さの多結晶シリコン膜ＰＦ２とで形成される。
欧州特許出願公開第２ ４７７ ２１３号明細書から、ＳｉＣ基板上にＳｉＣからなる半導体層を形成するステップと、半導体層上に膜を形成するステップと、膜に溝を形成するステップとを含む半導体デバイスの製造方法が知られている。層間絶縁膜を有するチップを含む半導体デバイスは、チップを横切るように層間絶縁膜に形成された溝を含む。
概要
このセクションは、本開示の一般的な概要を提供し、その全範囲またはそのすべての特徴の包括的な開示ではない。
本開示は、上面および下面を有するＳｉＣ半導体基板と、ＳｉＣ半導体基板の上面上に形成され、上面および下面を有しているＳｉＣエピタキシャル層と、ＳｉＣエピタキシャル層の上面に形成され、上面および下面を有しているソース構造と、ソース構造の上面に電気的に結合したソースコンタクト構造と、ゲート酸化物、金属ゲート、およびゲート絶縁体を含むゲート構造と、ＳｉＣ半導体基板の下面上の第１の裏面金属コンタクトと、第１の裏面金属コンタクト上の応力誘起層と、応力誘起層上の第２の裏面金属コンタクトとを備えるＳｉＣトランジスタデバイスを提供する。
本開示の別の態様によれば、ＳｉＣトランジスタデバイスの第２の裏面金属コンタクトは、チタン（Ｔｉ）、ニッケル（Ｎｉ）、または銀（Ａｇ）のうちの少なくとも１つを含む。
本開示の別の態様によれば、ＳｉＣトランジスタデバイスは、ゲート構造上に第２の応力誘起層を備える。
本開示の別の態様によれば、ＳｉＣトランジスタデバイスは、ＳｉＣエピタキシャル層の上面上の構造化された電気絶縁性の第２の応力誘起層を備える。
さらに、本開示は、上面および下面を有するＳｉＣ半導体基板と、ＳｉＣ半導体基板の上面上に形成され、上面および下面を有しているＳｉＣエピタキシャル層と、ＳｉＣエピタキシャル層の上面に形成され、上面および下面を有しているソース構造と、ソース構造の上面に電気的に結合したソースコンタクト構造と、ゲート酸化物、金属ゲート、およびゲート絶縁体を含むゲート構造と、ソースコンタクト構造に電気的に接触する第１のコンタクト層と、金属ゲートに電気的に接触する第２のコンタクト層と、ＳｉＣ半導体基板の下面上の第１の裏面金属コンタクトと、ゲート構造上の応力誘起層とを備え、応力誘起層は、製造プロセスに応じて５００ＭＰａ～２０００ＭＰａの範囲内の引張または圧縮応力を引き起こす、ＳｉＣトランジスタデバイスを提供する。
さらに、本開示は、上面および下面を有するＳｉＣ半導体基板と、ＳｉＣ半導体基板の上面上に形成され、上面および下面を有しているＳｉＣエピタキシャル層と、ＳｉＣエピタキシャル層の上面に形成され、上面および下面を有しているソース構造と、ＳｉＣエピタキシャル層の上面上の構造化された電気絶縁性の応力誘起層と、構造化された応力誘起層を介してソース構造の上面に電気的に結合したソースコンタクト構造と、金属ゲートを含むゲート構造と、ソースコンタクト構造に電気的に接触する第１のコンタクト層と、金属ゲートに電気的に接触する第２のコンタクト層と、ＳｉＣ半導体基板の下面上の第１の裏面金属コンタクトとを備え、応力誘起層は、製造プロセスに応じて５００ＭＰａ～２０００ＭＰａの範囲内の引張または圧縮応力を引き起こす、ＳｉＣトランジスタデバイスを提供する。
本開示の別の態様によれば、第１のコンタクト層および／または第２のコンタクト層は、パッシベーション層で少なくとも部分的に覆われる。
本開示の別の態様によれば、基板およびＳｉＣエピタキシャル層は、ｎ型の４Ｈ－ＳｉＣである。
本開示の別の態様によれば、応力誘起層の厚さおよび／または第２の応力誘起層の厚さは、１ｎｍ～１０００ｎｍの範囲内である。
本開示の別の態様によれば、応力誘起層および／または第２の応力誘起層は、ＳｉＮを含む。
本開示の別の態様によれば、応力誘起層および／または第２の応力誘起層は、ＳｉＮを含む。
本開示の別の態様によれば、応力誘起層は、製造プロセスに応じて５００ＭＰａ～２０００ＭＰａの範囲内の引張または圧縮応力を引き起こす。
本開示の別の態様によれば、ＳｉＣトランジスタデバイスは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。
本開示の別の態様によれば、ＳｉＣトランジスタデバイスを製造する方法であって、上面および下面を有するＳｉＣ半導体基板を形成するステップと、上面および下面を有するＳｉＣエピタキシャル層を、ＳｉＣ半導体基板の上面上にエピタキシャルに形成するステップと、上面および下面を有するソース構造を、ＳｉＣエピタキシャル層の上面に形成するステップと、ソース構造の上面に電気的に結合したソースコンタクト構造を形成するステップと、ゲート酸化物と金属ゲートとを含むゲート構造を、ＳｉＣエピタキシャル層の上面上に形成するステップと、ＳｉＣ半導体基板の下面上に第１の裏面金属コンタクトを形成するステップと、第１の裏面金属コンタクト上に応力誘起層を形成するステップと、応力誘起層を構造化するステップと、構造化された応力誘起層上に第２の裏面金属コンタクトを形成するステップとを含む方法が開示される。
本開示の別の態様によれば、ＳｉＣトランジスタデバイスを製造する方法であって、上面および下面を有するＳｉＣ半導体基板を形成するステップと、上面および下面を有するＳｉＣエピタキシャル層を、ＳｉＣ半導体基板の上面上にエピタキシャルに形成するステップと、上面および下面を有するソース構造を、ＳｉＣエピタキシャル層の上面に形成するステップと、ソース構造の上面に電気的に結合したソースコンタクト構造を形成するステップと、金属ゲートを含むゲート構造を、ＳｉＣエピタキシャル層の上面上に形成するステップと、ソースコンタクト構造に電気的に接触する第１のコンタクト層を形成するステップと、金属ゲートに電気的に接触する第２のコンタクト層を形成するステップと、ＳｉＣ半導体基板の下面上に第１の裏面金属コンタクトを形成するステップと、ゲート構造に応力誘起層を形成するステップとを含み、応力誘起層は、製造プロセスに応じて５００ＭＰａ～２０００ＭＰａの範囲内の引張または圧縮応力を引き起こす、方法が開示される。
本開示の別の態様によれば、ＳｉＣトランジスタデバイスを製造する方法であって、上面および下面を有するＳｉＣ半導体基板を形成するステップと、上面および下面を有するＳｉＣエピタキシャル層を、ＳｉＣ半導体基板の上面上にエピタキシャルに形成するステップと、上面および下面を有するソース構造を、ＳｉＣエピタキシャル層の上面に形成するステップと、ＳｉＣエピタキシャル層の上面上に電気絶縁性の応力誘起層を形成するステップと、電気絶縁性の応力誘起層を構造化するステップと、構造化された電気絶縁性の応力誘起層を介してソース構造の上面に電気的に結合するソースコンタクト構造を形成するステップと、金属ゲートを含むゲート構造を電気絶縁性の応力誘起層上に形成するステップと、ソースコンタクト構造に電気的に接触する第１のコンタクト層を形成するステップと、金属ゲートに電気的に接触する第２のコンタクト層を形成するステップと、ＳｉＣ半導体基板の下面上に第１の裏面金属コンタクトを形成するステップとを含み、応力誘起層は、製造プロセスに応じて５００ＭＰａ～２０００ＭＰａの範囲内の引張または圧縮応力を引き起こす、方法が開示される。
本開示の別の態様によれば、ＳｉＣトランジスタデバイスを製造する方法であって、上面および下面を有するＳｉＣ半導体基板を形成するステップと、上面および下面を有するＳｉＣエピタキシャル層を、ＳｉＣ半導体基板の上面上にエピタキシャルに形成するステップと、上面および下面を有するソース構造を、ＳｉＣエピタキシャル層の上面に形成するステップと、ソース構造の上面に電気的に結合するソースコンタクト構造を形成するステップと、金属ゲートを含むゲート構造を、ＳｉＣエピタキシャル層の上面上に形成するステップと、ゲート構造に第１の応力誘起層を形成するステップと、ＳｉＣ半導体基板の下面上に第１の裏面金属コンタクトを形成するステップと、第１の裏面金属コンタクト上に第２の応力誘起層を形成するステップと、第２の応力誘起層を構造化するステップと、構造化された第２の応力誘起層上に第２の裏面金属コンタクトを形成するステップとを含む、方法が開示される。
本開示の別の態様によれば、ＳｉＣトランジスタデバイスを製造する方法であって、上面および下面を有するＳｉＣ半導体基板を形成するステップと、上面および下面を有するＳｉＣエピタキシャル層を、ＳｉＣ半導体基板の上面上にエピタキシャルに形成するステップと、上面および下面を有するソース構造を、ＳｉＣエピタキシャル層の上面に形成するステップと、ＳｉＣエピタキシャル層の上面上に電気絶縁性の第１の応力誘起層を形成するステップと、電気絶縁性の第１の応力誘起層を構造化するステップと、ソース構造の上面に電気的に結合するソースコンタクト構造を形成するステップと、金属ゲートを含むゲート構造を、ＳｉＣエピタキシャル層の上面上に形成するステップと、ＳｉＣ半導体基板の下面上に第１の裏面金属コンタクトを形成するステップと、第１の裏面金属コンタクト上に第２の応力誘起層を形成するステップと、第２の応力誘起層を構造化するステップと、構造化された第２の応力誘起層上に第２の裏面金属コンタクトを形成するステップとを含む、方法が開示される。
さらなる適用領域は、本明細書に提示される説明から明らかになるであろう。この概要における説明および具体的な例は、あくまでも例示のみを目的とするものであり、本開示の範囲を限定しようとするものではない。
図面
本明細書で説明される図面は、すべての可能な実施態様ではなく、選択された実施形態のみの例示を目的としており、本開示の範囲を限定することを意図するものではない。
技術水準の４Ｈ－ＳｉＣパワーＭＯＳＦＥＴの性能を示している。 処理されたままの横型ＳｉＣ ＭＯＳＦＥＴの電気的特性を示している。 歪みのない横型ＳｉＣ ＭＯＳＦＥＴの電気的特性を示している。 引張歪みに曝された横型ＳｉＣ ＭＯＳＦＥＴの電気的特性を示している。 裏面ＳｉＮ応力付与層のプロセス統合の概略図を示している。 裏面ＳｉＮ応力付与層のプロセス統合の概略図を示している。 裏面ＳｉＮ応力付与層のプロセス統合の概略図を示している。 裏面ＳｉＮ応力付与層のプロセス統合の概略図を示している。 裏面ＳｉＮ応力付与層のプロセス統合の概略図を示している。 裏面ＳｉＮ応力付与層のプロセス統合の概略図を示している。 前面ＳｉＮ応力付与層を有するデバイスを示している。 前面ＳｉＮ応力付与層を有するデバイスを示している。 前面および裏面ＳｉＮ応力付与層を有するデバイスを示している。 前面および裏面ＳｉＮ応力付与層を有するデバイスを示している。
詳細な説明
ここで、実施形態の例を、添付の図面を参照してさらに充分に説明する。
例示的な実施形態が、本開示が徹底的になり、当業者に範囲を充分に伝達するように提示される。本開示の実施形態の完全な理解を提供するために、特定の構成要素、デバイス、および方法の例など、多数の具体的詳細が説明される。具体的詳細を必ずしも採用する必要がなく、例示的な実施形態が多数の異なる形態で具現化可能であり、いずれも本開示の範囲を限定するものと解釈されるべきではないことが、当業者には明らかであろう。いくつかの例示的な実施形態において、周知のプロセス、周知のデバイス構造、および周知の技術は、詳細には説明されない。
本明細書で使用される用語は、あくまでも特定の例示的な実施形態を説明するためのものであり、限定を意図するものではない。本明細書で使用される場合、単数形「ａ（１つの）」、「ａｎ（１つの）」、および「ｔｈｅ（その）」は、文脈が明らかにそうでないことを示していない限り、複数形も含むことが意図され得る。「・・・を備える」、「・・・を備えている」、「・・・を含む」、および「・・・を有する」という用語は包括的であり、したがって、記載された特徴、完全体、ステップ、動作、要素、および／または構成要素が存在することを指定するが、１つ以上の他の特徴、完全体、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除するものではない。本明細書に記載される方法ステップ、プロセス、および動作は、実行の順序として具体的に特定されない限り、必ずしも説明または図示された特定の順序でそれらを実行することを必要とすると解釈されるべきではない。
また、追加のステップまたは代替のステップが使用されてもよいことも、理解されたい。
或る要素または層が、別の要素または層に「接し」、「係合し」、「接続され」、または「結合する」と言及される場合、それは別の要素または層に直接接し、係合し、接続され、または結合しても、介在する要素または層が存在してもよい。対照的に、或る要素が、別の要素に「直接接し」、「直接係合し」、「直接接続され」、または「直接結合する」と言及される場合、介在する要素または層は存在しなくてもよい。要素間の関係を説明するために使用される他の単語も、同様に解釈されるべきである（例えば、「・・・の間に」対「・・・の間に直接」、「隣接する」対「直接隣接する」、など）。本明細書で使用される場合、「および／または」という用語は、関連の列挙された項目のうちの１つ以上からなるありとあらゆる組み合わせを含む。
第１、第２、第３、などの用語が、さまざまな要素、構成要素、領域、層、および／または部分を説明するために本明細書で使用されるかもしれないが、これらの要素、構成要素、領域、層、および／または部分は、これらの用語によって限定されるべきではない。これらの用語は、あくまでも１つの要素、構成要素、領域、層、または部分を別の領域、層、または部分と区別するためだけに使用され得る。「第１」、「第２」、などの用語、および他の数値用語は、本明細書で使用される場合、文脈によって明確に示されない限り、順序または順番を意味しない。したがって、以下で説明される第１の要素、構成要素、領域、層、または部分を、例示的な実施形態の教示から逸脱することなく、第２の要素、構成要素、領域、層、または部分と呼ぶことが可能である。
「内側」、「外側」、「真下」、「下方」、「下側」、「上方」、「上側」、などの空間的に相対的な用語は、本明細書において、図に示されるとおりの１つの要素または特徴の別の要素または特徴に対する関係を述べるための説明を容易にするために使用され得る。空間的に相対的な用語は、図に示されている向きに加えて、使用中または動作中のデバイスのさまざまな向きを包含することが意図され得る。例えば、図中のデバイスがひっくり返された場合、他の要素または特徴の「下方」または「真下」と述べられた要素は、他の要素または特徴の「上方」に位置すると考えられる。したがって、例示的な用語「下方」は、上方および下方の両方の向きを包含し得る。デバイスは、他の方向に向けられ（９０度または他の向きに回転され）てもよく、本明細書において使用される空間的に相対的な記述子は、それに応じて解釈される。
本発明の一実施形態によれば、ＳｉＣトランジスタデバイスの性能を改善するために、例えばＳｉＮ応力付与層などの応力付与層が、完全に処理されたウェハの裏面に形成される。図２Ａ～図２Ｃに、さまざまに処理された横型ＳｉＣ ＭＯＳＦＥＴの電気的特性が示されており、追加のＳｉＮ応力付与部の利点が示されている。従来のプロセスを使用するＭＯＳＦＥＴの伝達特性が、図２Ａに示されており、約１０５のＩｏｎ／Ｉｏｆｆ比および１２３６ｍＶ／ディケード（ＶＤＳ＝１Ｖ）のサブスレッショルド勾配を示している。挿入図に示されているように、裏面のＳｉＯ２層２１が最後の処理ステップ後も残存しており、これがウェハの湾曲をもたらし、結果としてＭＯＳＦＥＴの表面、すなわちチャネルに圧縮歪みをもたらす。しかしながら、この残存する裏面層を例えばエッチングによって除去する（圧縮応力を緩和する）ことによって、オフ電流はほぼ２桁大幅に低減され、サブスレッショルド勾配は６４４ｍＶ／ディケード（ＶＤＳ＝１Ｖ）まで減少する（図２Ｂを参照）。最後に、引張応力を引き起こす裏面の追加のＳｉＮ応力付与層２２を有するＭＯＳＦＥＴの場合、３７７ｍＶ／ディケードへのサブスレッショルド勾配のさらなる減少が観察され、これは図２Ａに示した従来のプロセスと比較して３分の１未満である。本発明の発明者らが行った実験によれば、応力は、応力付与層の材料の化学量論に依存し、とくにはＳｉＮ層中のＮの含有量に依存する。
この裏面応力付与層の既存の縦型ＳｉＣパワーＭＯＳＦＥＴ処理プラットフォームへのプロセス統合の一例の概略図が、図３Ａ～図３Ｆに示されている。しかしながら、同様のプロセスが、ＳｉＣ ＩＧＢＴまたはＳｉＣダイオードの製造にも適用可能である。ドリフト層材料として機能するｎ－－４Ｈ－ＳｉＣエピ層３２を、ｎ＋－４Ｈ－ＳｉＣ（０００１）基板３１の上に成長させる。しかしながら、基板は、Ｓｉ基板または６Ｈ－ＳｉＣもしくは３Ｃ－ＳｉＣなどの別の結晶構造を有するＳｉＣ基板であってもよい。ｐチャネル３３、ｐウェル３４、およびｎ＋＋オーミックコンタクト３５（ソース）などの標準的な注入ステップの完了（図３Ａ）後に、ゲート酸化物３６、金属ゲート３７、およびゲート絶縁体４０を少なくとも備えるゲートスタックが処理される（図３Ｂ、図３Ｃ）。その後の前面３８および裏面３９のシリサイドコンタクトの形成（図３Ｃを参照）後に、チッ化ケイ素系（ＳｉＮ系）応力付与層４１が、ウェハの裏面に形成される（図３Ｄ）。裏面にチッ化ケイ素系（ＳｉＮ系）応力付与層４１を製造する方法の例は、例えばＰＥ－ＣＶＤ、ＬＰ－ＣＶＤ、またはＡＬＤである。応力付与層４１（応力誘起層）の厚さは、１ｎｍ～１０００ｎｍの範囲内である。応力付与層４１によって引き起こされる応力は、５００ＭＰａ～２０００ＭＰａの範囲内であり、特定の実施形態では１０００ＭＰａである。例えば表面または裏面への層の適用に応じて、応力付与層は、デバイスのチャネルに引張応力を誘起するように形成される。デバイスの製造は、第２の裏面金属コンタクト４２の形成（図３Ｅおよび図３Ｆを参照）によって完結し、第２の裏面金属コンタクト４２の形成は、第１の裏面金属コンタクト３９を第２の裏面金属コンタクト４２に最終的に電気的に接触させるためにＳｉＮ層を構造化するステップ（図３Ｅを参照）を含む。裏面金属コンタクト３９、４２は、例えばチタン（Ｔｉ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チッ化チタン（ＴｉＮ）、チッ化タンタル（ＴａＮ）、または銅（Ｃｕ）であってよい。
この裏面応力付与層４１の利点のいくつかは、チャネル表面への引張歪みの導入による４Ｈ－ＳｉＣ／酸化物界面の界面欠陥密度の改善（Ｉｏｎ／Ｉｏｆｆ比の増大およびサブスレッショルド勾配の減少によって証明される）、およびキャリア散乱の減少をもたらす界面品質の改善である。したがって、反転層電子移動度の向上、ならびに結果としてのＳｉＣパワーＭＯＳＦＥＴのＲｏｎの低減を達成することができ、これは、とりわけ商業的にきわめて重要な電圧クラス（≦１．７ｋＶ）について、オン状態の電力損失およびスイッチング損失を低減するために不可欠である。
例えば図４Ａに示される別の実施形態において、応力付与層は、デバイスの前面に形成される。裏面に形成されるＳｉＮ系応力付与層４１の引張応力とは反対に、前面に形成されるＳｉＮ系応力付与層を、デバイスのチャネルに引張応力を誘起するように形成することができる。とりわけセルレイアウトの場合に、連続的な応力付与層を前面に形成することができる。
図４Ｂに開示される別の実施形態において、ＳｉＮ系応力付与層４１は、ゲート誘電体として機能する。この実施形態において、ＳｉＮ系応力付与層４１は、図４Ａに示されるようにゲート構造全体を覆って広がるわけではないが、ＳｉＣエピタキシャル層３２の上面に電気絶縁応力誘起層４１として平坦に形成され、形成後にゲート誘電体としてソース構造３５に接触するように構造化される。ゲートの横方向ゲート絶縁は、スペーサ構造によって達成されてよい。
別の実施形態において、応力付与層は、前面全体を覆うようには形成されず、応力付与線としてのみ形成される。
例えば応力付与層の厚さの変化に起因する不均一な応力分布を回避するために、別の実施形態においては、応力付与層の適用前に、表面を平坦化する平坦化層を形成することができる。別の例において、この平坦化層は、パッシベーション層である。
代替的な実施形態において、ＳｉＮ系応力付与層は、例えばチッ化チタン（ＴｉＮ）などの導電性の応力付与部であってもよい。この実施形態は、先行する構造化ステップによる上述の第２の裏面金属コンタクトの形成を省略することができるという利点を有する。
他の実施形態において、図５Ａおよび図５Ｂに開示されるように、ＳｉＣトランジスタデバイスは、デバイスの前面および裏面に応力付与層を備える。図５Ａに示されるように、前面の応力付与層５１は、ゲート構造を覆って広がることができる。
あるいは、図４Ｂと同様に、図５Ｂに示される実施形態の前面のＳｉＮ系応力付与層５１は、ＳｉＣエピタキシャル層３２の上面に形成されてよく、ゲート誘電体として機能することができる。ＳｉＮは、適用の時期および方法に応じて、さまざまな種類（（引張または圧縮）およびさまざまな大きさの応力をもたらすことができる。したがって、デバイスの上面および下面に応力付与層を形成することによって、応力の全体的なレベルを、残りの要素の要件およびＳｉＣトランジスタデバイスの所望の用途に応じて調整することができる。
実施形態の上述の説明は、例示および説明の目的で提供されている。それは、網羅的であることも、本開示を限定することも意図していない。特定の実施形態の個々の要素または特徴は、一般に、その特定の実施形態に限定されず、適宜に置き換え可能であり、たとえ具体的には図示または説明されていなくても、選択された実施形態において使用することが可能である。また、多くのやり方で変更可能でもある。そのような変更は、本開示からの逸脱と見なされるべきではなく、すべてのそのような修正は、本開示の範囲内に含まれることが意図されている。

Claims (19)

  1. 上面および下面を有するＳｉＣ半導体基板（３１）と、
    前記ＳｉＣ半導体基板（３１）の前記上面上に形成され、上面を有しているＳｉＣエピタキシャル層（３２）と、
    前記ＳｉＣエピタキシャル層（３２）の前記上面に形成され、上面を有しているソース構造（３５）と、
    前記ソース構造（３５）の前記上面に電気的に結合したソースコンタクト構造と、
    ゲート酸化物（３６）、金属ゲート（３７）、およびゲート絶縁体（４０）を含むゲート構造と、
    前記ＳｉＣ半導体基板（３１）の前記下面上の第１の裏面金属コンタクト（３９）と
    を備えるＳｉＣトランジスタデバイスであって、
    前記第１の裏面金属コンタクト（３９）上の応力誘起層（４１）と、
    前記応力誘起層（４１）上の第２の裏面金属コンタクト（４２）と
    を特徴とする、ＳｉＣトランジスタデバイス。
  2. 前記第２の裏面金属コンタクト（４２）は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、または銀（Ａｇ）のうちの少なくとも１つを含む、請求項１に記載のＳｉＣトランジスタデバイス。
  3. 前記ゲート構造上の第２の応力誘起層（５１）をさらに備える、請求項１または２に記載のＳｉＣトランジスタデバイス。
  4. 前記ＳｉＣエピタキシャル層（３２）の前記上面上の構造化された電気絶縁性の第２の応力誘起層（５１）をさらに備える、請求項１または２に記載のＳｉＣトランジスタデバイス。
  5. 上面および下面を有するＳｉＣ半導体基板（３１）と、
    前記ＳｉＣ半導体基板（３１）の前記上面上に形成され、上面を有しているＳｉＣエピタキシャル層（３２）と、
    前記ＳｉＣエピタキシャル層（３２）の前記上面に形成され、上面を有しているソース構造（３５）と、
    前記ソース構造（３５）の前記上面に電気的に結合したソースコンタクト構造と、
    ゲート酸化物（３６）、金属ゲート（３７）、およびゲート絶縁体（４０）を含むゲート構造と、
    前記ソースコンタクト構造に電気的に接触する第１のコンタクト層と、
    前記金属ゲート（３７）に電気的に接触する第２のコンタクト層と、
    前記ＳｉＣ半導体基板（３１）の前記下面上の第１の裏面金属コンタクト（３９）と
    を備えるＳｉＣトランジスタデバイスであって、
    前記ゲート構造上の応力誘起層（４１）が、５００ＭＰａ～２０００ＭＰａの範囲内の引張または圧縮応力を引き起こすことを特徴とする、ＳｉＣトランジスタデバイス。
  6. 上面および下面を有するＳｉＣ半導体基板（３１）と、
    前記ＳｉＣ半導体基板（３１）の前記上面上に形成され、上面を有しているＳｉＣエピタキシャル層（３２）と、
    前記ＳｉＣエピタキシャル層（３２）の前記上面に形成され、上面を有しているソース構造（３５）と、
    前記ＳｉＣエピタキシャル層（３２）の前記上面上の構造化された電気絶縁性の応力誘起層（４１）と、
    前記構造化された応力誘起層（４１）を介して前記ソース構造（３５）の前記上面に電気的に結合したソースコンタクト構造と、
    金属ゲート（３７）を含むゲート構造と、
    前記ソースコンタクト構造に電気的に接触する第１のコンタクト層と、
    前記金属ゲート（３７）に電気的に接触する第２のコンタクト層と、
    前記ＳｉＣ半導体基板（３１）の前記下面上の第１の裏面金属コンタクト（３９）と
    を備えるＳｉＣトランジスタデバイスであって、
    前記応力誘起層（４１）が、５００ＭＰａ～２０００ＭＰａの範囲内の引張または圧縮応力を引き起こすことを特徴とする、ＳｉＣトランジスタデバイス。
  7. 第１のコンタクト層および／または第２のコンタクト層は、パッシベーション層で少なくとも部分的に覆われる、請求項１～６のいずれか１項に記載のＳｉＣトランジスタデバイス。
  8. 前記ＳｉＣ半導体基板（３１）および前記ＳｉＣエピタキシャル層（３２）は、ｎ型の４Ｈ－ＳｉＣである、請求項１～７のいずれか１項に記載のＳｉＣトランジスタデバイス。
  9. 前記応力誘起層（４１）の厚さおよび／または前記第２の応力誘起層（５１）の厚さは、１ｎｍ～１０００ｎｍの範囲内である、請求項１～８のいずれか１項に記載のＳｉＣトランジスタデバイス。
  10. 前記応力誘起層（４１）および／または前記第２の応力誘起層（５１）は、ＳｉＮを含む、請求項１～９のいずれか１項に記載のＳｉＣトランジスタデバイス。
  11. 前記応力誘起層（４１）および／または前記第２の応力誘起層（５１）は、ＴｉＮを含む、請求項１～１０のいずれか１項に記載のＳｉＣトランジスタデバイス。
  12. 前記応力誘起層（４１）および／または前記第２の応力誘起層（５１）は、製造プロセスに応じて５００ＭＰａ～２０００ＭＰａの範囲内の引張または圧縮応力を引き起こす、請求項１～１１のいずれか１項に記載のＳｉＣトランジスタデバイス。
  13. 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、請求項１～１２のいずれか１項に記載のＳｉＣトランジスタデバイス。
  14. 絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である、請求項１～１２のいずれか１項に記載のＳｉＣトランジスタデバイス。
  15. ＳｉＣトランジスタデバイスを製造する方法であって、
    上面および下面を有するＳｉＣ半導体基板を形成するステップと、
    上面を有するＳｉＣエピタキシャル層を、前記ＳｉＣ半導体基板の前記上面上にエピタキシャルに形成するステップと、
    上面を有するソース構造を、前記ＳｉＣエピタキシャル層の前記上面に形成するステップと、
    前記ソース構造の前記上面に電気的に結合したソースコンタクト構造を形成するステップと、
    ゲート酸化物と金属ゲートとを含むゲート構造を、前記ＳｉＣエピタキシャル層の前記上面上に形成するステップと、
    前記ＳｉＣ半導体基板の前記下面上に第１の裏面金属コンタクトを形成するステップと、
    前記第１の裏面金属コンタクト上に応力誘起層を形成するステップと、
    前記応力誘起層を構造化するステップと、
    前記構造化された応力誘起層上に第２の裏面金属コンタクトを形成するステップと
    を含む、方法。
  16. ＳｉＣトランジスタデバイスを製造する方法であって、
    上面および下面を有するＳｉＣ半導体基板を形成するステップと、
    上面を有するＳｉＣエピタキシャル層を、前記ＳｉＣ半導体基板の前記上面上にエピタキシャルに形成するステップと、
    上面を有するソース構造を、前記ＳｉＣエピタキシャル層の前記上面に形成するステップと、
    前記ソース構造の前記上面に電気的に結合したソースコンタクト構造を形成するステップと、
    金属ゲートを含むゲート構造を、前記ＳｉＣエピタキシャル層の前記上面上に形成するステップと、
    前記ソースコンタクト構造に電気的に接触する第１のコンタクト層を形成するステップと、
    前記金属ゲートに電気的に接触する第２のコンタクト層を形成するステップと、
    前記ＳｉＣ半導体基板の前記下面上に第１の裏面金属コンタクトを形成するステップと、
    前記ゲート構造に応力誘起層を形成するステップと
    を含み、
    前記応力誘起層（４１）が、製造プロセスに応じて５００ＭＰａ～２０００ＭＰａの範囲内の引張または圧縮応力を引き起こす、方法。
  17. ＳｉＣトランジスタデバイスを製造する方法であって、
    上面および下面を有するＳｉＣ半導体基板を形成するステップと、
    上面を有するＳｉＣエピタキシャル層を、前記ＳｉＣ半導体基板の前記上面上にエピタキシャルに形成するステップと、
    上面を有するソース構造を、前記ＳｉＣエピタキシャル層の前記上面に形成するステップと、
    前記ＳｉＣエピタキシャル層（３２）の前記上面上に電気絶縁性の応力誘起層（４１）を形成するステップと、
    前記電気絶縁性の応力誘起層（４１）を構造化するステップと、
    前記構造化された電気絶縁性の応力誘起層（４１）を介して前記ソース構造の前記上面に電気的に結合するソースコンタクト構造を形成するステップと、
    金属ゲートを含むゲート構造を、前記電気絶縁性の応力誘起層（４１）上に形成するステップと、
    前記ソースコンタクト構造に電気的に接触する第１のコンタクト層を形成するステップと、
    前記金属ゲートに電気的に接触する第２のコンタクト層を形成するステップと、
    前記ＳｉＣ半導体基板の前記下面上に第１の裏面金属コンタクトを形成するステップと
    を含み、
    前記応力誘起層（４１）が、製造プロセスに応じて５００ＭＰａ～２０００ＭＰａの範囲内の引張または圧縮応力を引き起こす、方法。
  18. ＳｉＣトランジスタデバイスを製造する方法であって、
    上面および下面を有するＳｉＣ半導体基板を形成するステップと、
    上面を有するＳｉＣエピタキシャル層を、前記ＳｉＣ半導体基板の前記上面上にエピタキシャルに形成するステップと、
    上面を有するソース構造を、前記ＳｉＣエピタキシャル層の前記上面に形成するステップと、
    前記ソース構造の前記上面に電気的に結合するソースコンタクト構造を形成するステップと、
    金属ゲートを含むゲート構造を、前記ＳｉＣエピタキシャル層の前記上面上に形成するステップと、
    前記ゲート構造に第１の応力誘起層を形成するステップと、
    前記ＳｉＣ半導体基板の前記下面上に第１の裏面金属コンタクトを形成するステップと、
    前記第１の裏面金属コンタクト上に第２の応力誘起層を形成するステップと、
    前記第２の応力誘起層を構造化するステップと、
    前記構造化された第２の応力誘起層上に第２の裏面金属コンタクトを形成するステップと
    を含む、方法。
  19. ＳｉＣトランジスタデバイスを製造する方法であって、
    上面および下面を有するＳｉＣ半導体基板を形成するステップと、
    上面を有するＳｉＣエピタキシャル層を、前記ＳｉＣ半導体基板の前記上面上にエピタキシャルに形成するステップと、
    上面を有するソース構造を、前記ＳｉＣエピタキシャル層の前記上面に形成するステップと、
    前記ＳｉＣエピタキシャル層（３２）の前記上面上に電気絶縁性の第１の応力誘起層（５１）を形成するステップと、
    前記電気絶縁性の第１の応力誘起層（５１）を構造化するステップと、
    前記ソース構造の前記上面に電気的に結合するソースコンタクト構造を形成するステップと、
    金属ゲートを含むゲート構造を、前記ＳｉＣエピタキシャル層の前記上面上に形成するステップと、
    前記ＳｉＣ半導体基板の前記下面上に第１の裏面金属コンタクトを形成するステップと、
    前記第１の裏面金属コンタクト上に第２の応力誘起層を形成するステップと、
    前記第２の応力誘起層を構造化するステップと、
    前記構造化された第２の応力誘起層上に第２の裏面金属コンタクトを形成するステップと
    を含む、方法。
JP2022507909A 2019-08-09 2020-08-07 歪み強化型ＳｉＣパワー半導体デバイスおよび製造方法 Pending JP2022544218A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19191095.9 2019-08-09
EP19191095 2019-08-09
PCT/EP2020/072295 WO2021028353A1 (en) 2019-08-09 2020-08-07 Strain enhanced sic power semiconductor device and method of manufacturing

Publications (1)

Publication Number Publication Date
JP2022544218A true JP2022544218A (ja) 2022-10-17

Family

ID=67614425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022507909A Pending JP2022544218A (ja) 2019-08-09 2020-08-07 歪み強化型ＳｉＣパワー半導体デバイスおよび製造方法

Country Status (5)

Country Link
US (1) US20220302309A1 (ja)
EP (1) EP4010927A1 (ja)
JP (1) JP2022544218A (ja)
CN (1) CN114207838A (ja)
WO (1) WO2021028353A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218727A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置とその製造方法
JP2015053308A (ja) * 2013-09-05 2015-03-19 三菱電機株式会社 半導体装置およびその製造方法
JP2015065350A (ja) * 2013-09-25 2015-04-09 富士電機株式会社 半導体装置
JP2017152667A (ja) * 2016-02-24 2017-08-31 株式会社神戸製鋼所 オーミック電極

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563152B2 (en) 2000-12-29 2003-05-13 Intel Corporation Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel
US7651918B2 (en) * 2006-08-25 2010-01-26 Freescale Semiconductor, Inc. Strained semiconductor power device and method
US7510938B2 (en) * 2006-08-25 2009-03-31 Freescale Semiconductor, Inc. Semiconductor superjunction structure
JP4412335B2 (ja) * 2007-02-23 2010-02-10 株式会社デンソー 炭化珪素半導体装置の製造方法
US20090289284A1 (en) 2008-05-23 2009-11-26 Chartered Semiconductor Manufacturing, Ltd. High shrinkage stress silicon nitride (SiN) layer for NFET improvement
JP2011060901A (ja) 2009-09-08 2011-03-24 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
EP3024017A4 (en) 2013-07-16 2017-03-01 Hitachi, Ltd. Semiconductor device and method for manufacturing same
DE112015004093B4 (de) 2015-01-16 2023-09-28 Fuji Electric Co., Ltd. Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
JP6690282B2 (ja) * 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218727A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置とその製造方法
JP2015053308A (ja) * 2013-09-05 2015-03-19 三菱電機株式会社 半導体装置およびその製造方法
JP2015065350A (ja) * 2013-09-25 2015-04-09 富士電機株式会社 半導体装置
JP2017152667A (ja) * 2016-02-24 2017-08-31 株式会社神戸製鋼所 オーミック電極

Also Published As

Publication number Publication date
WO2021028353A1 (en) 2021-02-18
CN114207838A (zh) 2022-03-18
EP4010927A1 (en) 2022-06-15
US20220302309A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
TWI445093B (zh) 具有下凹閘極之iii族氮化物元件
JP5678119B2 (ja) 横型ｈｅｍｔ
TWI459473B (zh) 具有（１１０）－向性矽之半導體裝置
JP5746699B2 (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイスの製造
US8237195B2 (en) Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate
JP7087280B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015039010A (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス及びその製造方法
JP2011023675A (ja) 半導体装置及びその製造方法
JP2010245389A (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
KR101236498B1 (ko) 전력 반도체장치
WO2015056318A1 (ja) 炭化珪素半導体装置
JP4948784B2 (ja) 半導体装置及びその製造方法
JP2005064520A (ja) トレンチ側壁にひずみ層を有するトレンチ型ｍｏｓゲート素子
JP2009194164A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
Chen et al. Superjunction power LDMOS on partial SOI platform
JP2022544218A (ja) 歪み強化型ＳｉＣパワー半導体デバイスおよび製造方法
US9048103B2 (en) Method for producing semiconductor device
US20130102117A1 (en) Manufacturing Processes for Field Effect Transistors Having Strain-Induced Chanels
KR101326852B1 (ko) 반도체 소자 및 그 제조 방법
JP7462394B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20230420536A1 (en) Methods of forming ohmic contacts on semiconductor devices with trench/mesa structures
TW201306259A (zh) 半導體元件及其製作方法
TW201709533A (zh) 半導體元件及其製作方法
Chen et al. An enabling device technology for future superjunction power integrated circuits

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20240130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604