JP5303008B2 - 半導体素子及び半導体素子の製造方法 - Google Patents

半導体素子及び半導体素子の製造方法 Download PDF

Info

Publication number
JP5303008B2
JP5303008B2 JP2011157571A JP2011157571A JP5303008B2 JP 5303008 B2 JP5303008 B2 JP 5303008B2 JP 2011157571 A JP2011157571 A JP 2011157571A JP 2011157571 A JP2011157571 A JP 2011157571A JP 5303008 B2 JP5303008 B2 JP 5303008B2
Authority
JP
Japan
Prior art keywords
layer
electrode
atomic
germanium
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011157571A
Other languages
English (en)
Other versions
JP2013026308A (ja
Inventor
剛彰 前田
博行 奥野
嘉宏 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011157571A priority Critical patent/JP5303008B2/ja
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to PCT/JP2012/068383 priority patent/WO2013012050A1/ja
Priority to CN201280035317.8A priority patent/CN103733310B/zh
Priority to EP12815245.1A priority patent/EP2741318B1/en
Priority to US14/233,388 priority patent/US20140151886A1/en
Priority to KR1020147001064A priority patent/KR101541656B1/ko
Priority to TW101126047A priority patent/TWI493706B/zh
Publication of JP2013026308A publication Critical patent/JP2013026308A/ja
Application granted granted Critical
Publication of JP5303008B2 publication Critical patent/JP5303008B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体素子及び半導体素子の製造方法に関する。
近年、絶縁ゲート（ＭＯＳ）型の半導体装置が、大電力を制御するパワーデバイスとして普及している。上記ＭＯＳ型半導体装置としては、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）や、パワーＭＯＳＦＥＴ（パワーＭＯＳ型電界効果トランジスタ）等が挙げられる。
上記ＭＯＳ型半導体装置として代表的なＩＧＢＴの一般的な構造を、図１を参照しつつ以下に説明する。図１のＩＧＢＴ１は、ｐ型のコレクタ層２、このコレクタ層２の表面に形成されるｎ型のベース層３、このベース層３の表面に分断されて形成されるｐ型のボディ領域４、この各ボディ領域４の表面に形成されるｎ型のエミッタ層５を備えている。このコレクタ層２，ベース層３、ボディ領域４及びエミッタ層５が、通常基板の内部に形成される部分である。上記コレクタ層２には、コレクタ電極６が接続されている。上記ベース層３のうち、２つのエミッタ層５間に位置する領域がチャネル領域７である。このＩＧＢＴ１は、さらにチャネル領域７の表面に形成されるゲート絶縁膜８及びゲート電極膜９をこの順に有する。また、エミッタ層５の表面には、エミッタ電極１０が形成されている。このエミッタ電極１０とゲート電極９とは、層間絶縁膜１１により絶縁されている。コレクタ電極６は、回路基板などにはんだ層を介して直接固定され、電気的に接続される。エミッタ電極１０の表面には、金属製のワイヤーやリボンが接続され、これらを通じて外部端子に電気的に接続される。なお、コレクタ電極６等の電極には、純アルミニウムやアルミニウム合金からなるアルミニウム系電極等が用いられる。
チャネル領域７がｐ型のＩＧＢＴ１においては、エミッタ電極１０に負のバイアス、コレクタ電極６に正のバイアスを印加するのと並行し、ゲート電極９に正のバイアスを印加する。このようにすることで、チャネル領域７に反転層が形成され、エミッタ層５とベース層３とが反転層で接続され、電流がコレクタ電流に流れることとなる。
このようなＩＧＢＴ１におけるｎ型半導体領域（ベース層３やエミッタ層５）及びｐ型半導体領域（コレクタ層２やボディ領域４）は、例えば、シリコン（Ｓｉ）等からなる基板に、リン（Ｐ）、ヒ素（Ａｓ）、ホウ素（Ｂ）等をイオン注入し、その後、活性化のための熱処理を行うことで形成される。なお、上記イオン注入は、各領域毎に定められたドーズ量、加速電圧、注入角度等にて行われ、熱処理も各領域毎に定められた温度、時間等で行われる。具体的には、上記ＩＧＢＴ１の製造プロセスにおいては、例えば基板表面にエミッタ電極１０を形成後、基板の裏面よりコレクタ層２へのイオン注入を行う。次いで、４５０℃以下の熱処理を行うことによって活性化を行う。また、はんだにて接合する際は、２５０℃程度に加温されるリフロー工程がある場合がある。
このような製造工程において、通常、上記熱処理の温度が高くなるほど、互いに接触する電極とシリコン（半導体領域）との間での原子の相互拡散が増大する（図３参照）。この相互拡散を防止するために、電極にシリコンが１〜数％含有されたＡｌ−Ｓｉ合金を用いることがある。しかし、このような合金を用いても、４５０℃以上の熱処理に対しては、上述の相互拡散を防止しきれない。なお、特許文献１には、コレクタ層を活性化する目的で８００〜９５０℃の熱処理を施すことが記載されているが、この様な高温での熱処理は、電極の形成前に限られている。電極を形成した状態では、４５０℃以下の熱処理しか施されておらず、より高温で熱処理することについては記載されていない。
このように、Ａｌ系電極を形成した状態で熱処理を行う場合、熱処理温度を４５０℃以上に高くすると、互いに接触する電極とシリコンとの間で原子の相互拡散が生じる。しかし、逆に熱処理温度を比較的低めにすると、コレクタ層の活性化に数時間もの時間を要したり、活性化が不十分となってしまう。係る観点から、従来は熱処理温度の上限は４５０℃程度であったが、昨今、特性向上の要求に対応すべく、より高温での熱処理必要性が高まっている。そこで、４５０℃よりも高温で熱処理しても上記相互拡散が発生しにくいＡｌ系電極が求められている。また、上述の通り、はんだ接合の際は、２５０℃程度までの熱がＡｌ系電極に加わることもあるが、このような熱処理に対しても相互拡散が発生しにくいＡｌ系電極が求められている。
このような中、上述の相互拡散を抑制させる技術として、特許文献２には、Ａｌ系電極と半導体領域との界面に拡散防止層としての窒化層を配する方法が開示されている。しかし、上記窒化層は、絶縁性のＳｉＮやＡｌＮ等からなるため、界面抵抗が高まり、電力損失に繋がる。なお、上記窒化層を例えば１０ｎｍ以下に十分薄くすればトンネル現象などにより抵抗をある程度抑えられるが、そもそも絶縁体であるためこの効果には限界がある。また、上記窒化層は薄くなるほど相互拡散もしやすくなるため、拡散防止性能と界面抵抗の低減とはトレードオフの関係にある。そのため、上記方法を用いる場合は、窒化層をバランスの良い厚さに精密に制御する必要があるが、現実的には非常に困難である。
特開２００７−２４２６９９号公報 特開２００８−１０８０１号公報
本発明は、上述のような事情に基づいてなされたものであり、製造工程等で高温下に曝された場合であっても、半導体領域と電極との間での原子の相互拡散が抑制され、かつ界面抵抗の上昇が抑えられる半導体素子を提供すること、及びこのような半導体素子の製造方法を提供することを目的とする。
上記課題を解決するためになされた発明は、
シリコンを含む半導体領域、アルミニウムを主成分として含む電極、及び上記半導体領域と電極との間に介在し、ゲルマニウム並びにシリコンを含有する拡散防止層を備え、
上記拡散防止層及び電極が、ゲルマニウムを０．１原子％以上３原子％以下含有するアルミニウム合金膜の熱処理によって形成され、
上記拡散防止層のゲルマニウム含有量が２０原子％以上５０原子％以下、ゲルマニウム含有量に対するシリコン含有量の比が０．３以上３以下であり、上記拡散防止層の膜厚が１ｎｍ以上５ｎｍ以下である半導体素子である。

当該半導体素子によれば、半導体領域と電極との間に所定量のゲルマニウムを含む拡散防止層が介在するため、この間の原子の相互拡散を抑えることができる。また、当該半導体素子によれば、上記拡散防止層が半導体のゲルマニウムを含むことで、この拡散防止層の存在による界面抵抗の上昇を抑えることができる。
上記拡散防止層の少なくとも一部のゲルマニウム含有量が４原子％以上５０原子％以下であり、上記拡散防止層の膜厚が０．５ｎｍ以上１００ｎｍ以下であるとよい。上記拡散防止層の少なくとも一部のゲルマニウム含有量及び膜厚を上記範囲とすることで、生産コストを抑えつつ、優れた拡散防止能を発揮させることができる。
上記拡散防止層の少なくとも一部のゲルマニウム含有量が２０原子％以上３０原子％以下であり、上記拡散防止層の膜厚が１ｎｍ以上５ｎｍ以下であるとさらによい。上記拡散防止層の少なくとも一部のゲルマニウム含有量及び膜厚をさらに上記範囲に限定することで、上記効果をより高めることができる。
本発明の半導体素子の製造方法は、
シリコンを含む半導体領域の表面に、ゲルマニウムを含むアルミニウム合金膜を形成する工程、及び
上記アルミニウム合金膜が形成された半導体領域に熱処理を行う工程
を有する。
当該製造方法によれば、上記熱処理の際に半導体領域とアルミニウム合金膜との間に、ゲルマニウムを含む拡散防止層が形成されるため、この熱処理の際等における半導体領域とアルミニウム合金膜（電極）との間の原子の相互拡散を抑制することができる。
従って、当該製造方法により得られた半導体素子は、半導体領域とアルミニウム合金膜（電極）との間の原子の相互拡散が抑制されており、また、拡散防止層が形成されているにもかかわらず、界面抵抗の上昇が抑えられている。
ここで、元素の含有量（原子％）は、ＥＤＸ（エネルギー分散型Ｘ線分析）を用いた元素分析による値である。また、上記拡散防止層の「一部」とは、上記分析の際の一の測定における測定領域をいう。上記拡散防止層の膜厚は、ＴＥＭ（透過型電子顕微鏡）を用い、任意の５点の膜厚を測定した平均値である。
以上説明したように、本発明の半導体素子によれば、高温下に曝された場合であっても、半導体領域と電極との間における原子の相互拡散が抑制され、かつ界面抵抗の上昇が抑えられる。従って、当該半導体素子は、ＭＯＳ型半導体装置等に好適に用いることができる。また、当該製造方法によれば、上述のような半導体素子を効率的に製造することができる。
一般的なＩＧＢＴを示す模式的断面図 実施例の半導体素子における半導体領域と電極との界面を示す断面ＴＥＭ写真
以下、本発明の半導体素子及び半導体素子の製造方法の実施の形態を詳説する。
＜半導体素子＞
本発明の半導体素子は、半導体領域、電極、及び上記半導体領域と電極との間に介在する拡散防止層を備える。
上記半導体領域は、シリコンを含む。上記半導体領域は、通常、シリコンを主成分として含む公知の半導体材料（シリコン基板、シリコンカーバイド基板等）から形成される。上記半導体領域は、シリコンの他、リン、ヒ素、ホウ素等を含有することで、通常のｐ型半導体又はｎ型半導体として機能する。
上記電極は、上記拡散防止層を介して上記半導体領域と接している。後に詳述するように上記拡散防止層は絶縁性ではないため、上記電極は上記半導体領域に電気的に接続している。
上記電極は、アルミニウムを主成分として含む。上記電極としては、公知の純アルミニウム又はアルミニウム合金を用いることができる。この合金成分としては、特に限定されず、シリコン、銅、窒素、希土類元素（ネオジム、イットリウム等）などを挙げることができる。
上記拡散防止層は、上述のように半導体領域と電極との間に介在する。具体的には、例えば半導体領域がコレクタ層であり、電極がこのコレクタ層と電気的に接続するコレクタ電極である場合、上記コレクタ層とコレクタ電極との間に上記拡散防止層が介在する。また、半導体領域がエミッタ層であり、電極がこのエミッタ層と電気的に接続するエミッタ電極である場合、上記エミッタ層とエミッタ電極との間に上記拡散防止層が介在する。
上記拡散防止層は、ゲルマニウムを含む。当該半導体素子によれば、ゲルマニウムを含む拡散防止層を有することで、高温（例えば４５０℃を超える温度）での熱処理を施しても半導体領域のシリコンと電極のアルミニウムとの相互拡散を抑えることができる。
ここで、ゲルマニウムは半導体であるが、室温では抵抗率が約７０μΩ・ｃｍであり、金属に近い値を有する。従って、上記拡散防止層が仮にゲルマニウムのみから形成されている場合も、従来の絶縁性の拡散防止層（ＳｉＮ等）の場合に比べて、界面抵抗を格段に下げることができる。また、当該半導体素子においては、ゲルマニウムを含む拡散防止層が存在するため、半導体領域中のケイ素とゲルマニウムとで、共有結合性を有するＳｉ−Ｇｅ結合を形成させることができる。Ｓｉ−Ｇｅも半導体であるが、熱が加わった際、電極のアルミニウムが自動的にアクセプタとしてドーピングされ、上記拡散防止層は低抵抗化する。
このように、当該半導体素子によれば、ゲルマニウムを含む拡散防止層を有することで、この拡散防止層がゲルマニウムのみから形成されるか、他の元素（例えばケイ素等）を含むかにかかわらず、従来の拡散防止層に比して界面抵抗を下げることができる。なお、この界面抵抗は、上記拡散防止層の膜厚に対して敏感ではない。従って、当該半導体素子によれば、上記拡散防止層の膜厚を厳密に制御する必要性が高くないため、製造プロセスの制御条件を緩和でき、容易に拡散防止層を形成することができる。
上記拡散防止層の少なくとも一部におけるゲルマニウム含有量の下限としては、４原子％であり、２０原子％であることが好ましい。ゲルマニウム含有量を上記下限以上とすることで、上記拡散防止層が十分な拡散防止能を発揮することができる。
このゲルマニウム含有量の上限としては、特に限定されないが、コスト面等を考慮すると、５０原子％が好ましく、３０原子％がより好ましい。上記上限以下とした場合においても、化学量論的及び実質的に十分なＳｉ−Ｇｅ結合が形成されていると考えられ、十分な拡散防止能を発揮することができるとともに、低抵抗化を図ることができる。
上記拡散防止層におけるゲルマニウム以外の成分としては、シリコンやアルミニウムを含むことができる。
上記拡散防止層の少なくとも一部におけるシリコンの含有量の下限としては、４原子％が好ましく、２０原子％がより好ましい。一方、この上限としては、５０原子％が好ましく、３０原子％がより好ましい。また、上記一部におけるゲルマニウム含有量（原子％）に対するシリコン含有量（原子％）としては、０．３以上３以下が好ましく、０．５以上２以下がより好ましい。上記拡散防止層におけるシリコン含有量を上記範囲とすることで、拡散防止層中に十分なＳｉ−Ｇｅ結合を形成することができ、拡散防止能を高め、低抵抗化を図ることができる。
上記拡散防止層の膜厚の下限としては、０．５ｎｍが好ましく、１ｎｍがより好ましい。膜厚を上記下限以上とすることで、上記拡散防止層が十分な拡散防止能を発揮することができる。
なお、上記拡散防止層の膜厚が１ｎｍ以上であり、かつ、この拡散防止層の少なくとも一部におけるゲルマニウム含有量が２０原子％以上である場合、例えば５００℃２０分の加熱においても、ほぼ１００％の拡散防止能を発揮することができる。
この拡散防止層の膜厚の上限としては、特に限定されないが、コスト面等を考慮すると、１００ｎｍが好ましく、５ｎｍがより好ましい。
このように当該半導体素子によれば、高温下に曝された場合であっても、半導体領域と電極との間における原子の相互拡散が抑制され、かつ界面抵抗の上昇が抑えられる。その結果、本発明を用いると、例えばＩＧＢＴの製造プロセスにおいて、コレクタ層のイオン活性化等のための熱処理を４５０℃以上の高温で行うことができる。このように高温で熱処理できると、工程時間を短縮でき、製造コストが低減できる。また、当該半導体素子によれば、高温熱処理により、コレクタ層等にイオン注入されたドーパントの活性化率が上がり、特性向上を実現できる。さらに、当該半導体素子によれば、動作中に何らかの原因でサージ的に電流が流れ、そのジュール熱により局所的に温度が急上昇した場合にも、原子の相互拡散を抑制することができるため、不可逆的破壊が起こりにくくなり信頼性が高まる。
＜半導体素子の製造方法＞
当該半導体素子の製造方法としては、特に限定されず、
（１）シリコンを含む半導体領域の表面に、ゲルマニウムを含むアルミニウム合金膜を形成する工程、及び
上記アルミニウム合金膜が形成された半導体領域に熱処理を行う工程
を有する製造方法や、
（２）シリコンを含む半導体領域の表面に、スパッタ等により拡散防止層を形成する工程、及び
上記拡散防止層の表面にアルミニウム膜又はアルミニウム合金膜を形成する工程
を有する製造方法等を用いることができる。なお、上記アルミニウム膜又はアルミニウム合金膜が、得られた半導体素子において電極として機能する。
これらの製造方法の中でも、上記（１）の製造方法が好ましい。上記（１）の製造方法においては、熱処理することにより、アルミニウム合金膜から界面にゲルマニウムが析出又は濃化する。そのため、熱処理の際に、半導体領域とアルミニウム合金膜との間に、ゲルマニウムを含む拡散防止層が形成される。従って、この熱処理の際等における半導体領域とアルミニウム合金膜との間の原子の相互拡散を抑制することができる。また、上記（１）の製造方法によれば、アルミニウム合金膜中のゲルマニウム含有量を調整すること等により、形成される拡散防止層の膜厚を容易に制御することができる。この場合、例えば、５ｎｍ以下の薄い拡散防止層の形成も比較的容易に行うことができ、高価なゲルマニウムの使用量を抑えることができる。
従って、上記製造方法により得られた半導体素子は、半導体領域とアルミニウム合金膜（電極）との間の原子の相互拡散が抑制されており、また、拡散防止層が形成されているにもかかわらず、界面抵抗の上昇が抑えられている。
上記アルミニウム合金膜を成膜する方法としては、特に限定されず、公知の方法（スパッタ法、蒸着法等）を用いることができる。
上記アルミニウム合金膜におけるゲルマニウムの含有量としては、特に限定されないが、例えば、０．１原子％以上３原子％以下とすることができる。
上記熱処理の方法としては、特に限定されず、公知の方法を用いることができる。なお、上記熱処理は、半導体領域へのイオン注入後の活性化のための熱処理と兼用してもよいし、独立した熱処理を行ってもよい。
上記熱処理の温度や時間も特に限定されない。温度としては、例えば３００℃以上６００℃以下とすることができる。時間としては、例えば５分以上１時間以下とすることができる。
なお、当該半導体素子の製造において、上記工程以外（例えばイオン注入等）については、公知の方法を採用することができる。
以下、実施例によって本発明をさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
得られた半導体素子の拡散防止層における各成分の含有量及び膜厚を以下の方法にて測定した。
＜含有量＞
各成分の含有量は、ＥＤＸライン分析により行った。このＥＤＸライン分析は、電界放射型透過電子顕微鏡ＨＦ−２０００（日立製作所製）及びこれに付加したＥＤＸ分析装置Ｓｉｇｍａ（Ｋｅｖｅｘ製）を用いた。この際、ＥＤＸライン分析は約５ｎｍ間隔で測定点でデータ取得した。
なお、用いた上記装置における入射電子ビーム径は１〜２ｎｍ程度だが、試料内部での電子線散乱の影響により５ｎｍ程度に拡がり、その情報を拾う。また、ＥＤＸ分析半定量計算は、１０％程度の誤差が生じる。従って、含有量の絶対値は分析点データの絶対値の側面だけでなく、ライン分析データの相対的意味合いももつことに注意して解釈すべきである。
＜膜厚＞
ＴＥＭ（上記電界放射型透過電子顕微鏡ＨＦ−２０００（日立製作所製））を用い、拡散防止膜状の任意の５点の膜厚を測定し、この平均値をとった。
［実施例１］
半導体領域としての単結晶シリコン基板（面方位１００）表面に、マグネトロン・スパッタ法にて、ゲルマニウムを０．５原子％含むアルミニウム合金膜を成膜した。続いて、不活性ガス（Ｎ２）雰囲気下にて、５００℃２０分間保持する熱処理を行った。このようにして、シリコン基板（半導体領域）とアルミニウム合金膜（電極）との間に拡散防止層を形成し、実施例１の半導体素子を得た。
得られた半導体素子の拡散防止層における各成分の含有量及び膜厚を以下の方法にて測定した。各成分の含有量を表１に示す。また、得られた半導体素子の断面ＴＥＭ写真を図２に示す。なお、表１における「ポイント」は、図２の矢印の位置をしめす。また、膜厚は、３．０ｎｍであった。
図２の断面ＴＥＭ写真に示されるように、電極（Ａｌ）２１と半導導体領域（Ｓｉ）２２との間に、拡散防止層２３が形成されていることが確認されたとともに、ＡｌとＳｉの相互拡散は見られなかった。
この拡散防止層２３は、アルミニウム合金膜に含まれていたＧｅが、熱処理のごく初期から半導体領域の界面に凝集し、Ｓｉ−Ｇｅの共有結合により強固な層を形成したものであると考えられる。もし熱処理中に、部分的にでもＡｌとＳｉとが直接接する界面があったとすれば、ＡｌとＳｉとの拡散速度は非常に高いため、その部分から拡散が既に起こっていて然るべきである。これが観察されないという事実から、熱処理のごく初期段階で拡散防止層が形成されており、熱処理後、界面（ＡｌとＳｉとの間）にＧｅが濃化していること、その拡散防止の役割はＧｅ又はＧｅとＳｉとの結合が担っていると判断できる。
本発明の半導体素子は、ＩＧＢＴやパワーＭＯＳＦＥＴ等のＭＯＳ型半導体装置に好適に用いることができる。
１ ＩＧＢＴ
２ コレクタ層
３ ベース層
４ ボディ領域
５ エミッタ層
６ コレクタ電極
７ チャネル領域
８ ゲート絶縁膜
９ ゲート電極膜
１０ エミッタ電極
１１ 層間絶縁膜
２１ 電極（Ａｌ）
２２ 半導体領域（Ｓｉ）
２３ 拡散防止層

Claims (4)

  1. シリコンを含む半導体領域、アルミニウムを主成分として含む電極、及び上記半導体領域と電極との間に介在し、ゲルマニウム並びにシリコンを含有する拡散防止層を備え、
    上記拡散防止層及び電極が、ゲルマニウムを０．１原子％以上３原子％以下含有するアルミニウム合金膜の熱処理によって形成され、
    上記拡散防止層のゲルマニウム含有量が２０原子％以上５０原子％以下、ゲルマニウム含有量に対するシリコン含有量の比が０．３以上３以下であり、上記拡散防止層の膜厚が１ｎｍ以上５ｎｍ以下である半導体素子。
  2. 上記拡散防止層のゲルマニウム含有量が２０原子％以上３０原子％以下である請求項１に記載の半導体素子。
  3. シリコンを含む半導体領域の表面に、ゲルマニウムを０．１原子％以上３原子％以下含有するアルミニウム合金膜を形成する工程、及び
    上記アルミニウム合金膜が形成された半導体領域に熱処理を行う工程
    を有する半導体素子の製造方法。
  4. 請求項３に記載の製造方法により得られた半導体素子。
JP2011157571A 2011-07-19 2011-07-19 半導体素子及び半導体素子の製造方法 Expired - Fee Related JP5303008B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011157571A JP5303008B2 (ja) 2011-07-19 2011-07-19 半導体素子及び半導体素子の製造方法
CN201280035317.8A CN103733310B (zh) 2011-07-19 2012-07-19 半导体元件以及半导体元件的制造方法
EP12815245.1A EP2741318B1 (en) 2011-07-19 2012-07-19 Semiconductor element and method for manufacturing semiconductor element
US14/233,388 US20140151886A1 (en) 2011-07-19 2012-07-19 Semiconductor element and method for manufacturing semiconductor element
PCT/JP2012/068383 WO2013012050A1 (ja) 2011-07-19 2012-07-19 半導体素子及び半導体素子の製造方法
KR1020147001064A KR101541656B1 (ko) 2011-07-19 2012-07-19 반도체 소자 및 반도체 소자의 제조 방법
TW101126047A TWI493706B (zh) 2011-07-19 2012-07-19 Semiconductor element and manufacturing method of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011157571A JP5303008B2 (ja) 2011-07-19 2011-07-19 半導体素子及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013026308A JP2013026308A (ja) 2013-02-04
JP5303008B2 true JP5303008B2 (ja) 2013-10-02

Family

ID=47558225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011157571A Expired - Fee Related JP5303008B2 (ja) 2011-07-19 2011-07-19 半導体素子及び半導体素子の製造方法

Country Status (7)

Country Link
US (1) US20140151886A1 (ja)
EP (1) EP2741318B1 (ja)
JP (1) JP5303008B2 (ja)
KR (1) KR101541656B1 (ja)
CN (1) CN103733310B (ja)
TW (1) TWI493706B (ja)
WO (1) WO2013012050A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065734B2 (ja) * 1985-09-28 1994-01-19 新日本無線株式会社 半導体装置
JP2730265B2 (ja) * 1990-05-14 1998-03-25 日本電気株式会社 半導体装置とその製造方法
JPH04280424A (ja) * 1991-03-07 1992-10-06 Hitachi Ltd 半導体配線構造およびその製造方法
JP3804945B2 (ja) * 1996-04-29 2006-08-02 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
JP2001185571A (ja) * 1999-12-22 2001-07-06 Matsushita Electronics Industry Corp 突起電極の形成方法およびその形成装置
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2008010801A (ja) 2005-08-17 2008-01-17 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP4826290B2 (ja) 2006-03-06 2011-11-30 トヨタ自動車株式会社 半導体素子の製造方法
JP2010238800A (ja) * 2009-03-30 2010-10-21 Kobe Steel Ltd 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
CN101599522B (zh) * 2009-06-30 2011-05-25 厦门市三安光电科技有限公司 一种采用绝缘介质阻挡层的垂直发光二极管及其制备方法
JP2011035153A (ja) * 2009-07-31 2011-02-17 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
US8536043B2 (en) * 2011-01-31 2013-09-17 International Business Machines Corporation Reduced S/D contact resistance of III-V MOSFET using low temperature metal-induced crystallization of n+ Ge

Also Published As

Publication number Publication date
CN103733310B (zh) 2016-08-17
EP2741318A4 (en) 2015-03-25
EP2741318B1 (en) 2020-08-26
KR101541656B1 (ko) 2015-08-03
US20140151886A1 (en) 2014-06-05
CN103733310A (zh) 2014-04-16
EP2741318A1 (en) 2014-06-11
TW201330252A (zh) 2013-07-16
WO2013012050A1 (ja) 2013-01-24
JP2013026308A (ja) 2013-02-04
TWI493706B (zh) 2015-07-21
KR20140024460A (ko) 2014-02-28

Similar Documents

Publication Publication Date Title
JP4221012B2 (ja) 半導体装置とその製造方法
US8722487B2 (en) Semiconductor device with an electrode including an aluminum-silicon film
US10629686B2 (en) Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
WO2015076166A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6728097B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2012157688A1 (ja) 半導体装置用Ａｌ合金膜
CN105518830A (zh) 半导体装置的制造方法
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JP6690985B2 (ja) オーミック電極
JP5303008B2 (ja) 半導体素子及び半導体素子の製造方法
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2013026248A (ja) 半導体装置の製造方法
JP6686581B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2020077833A (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP2009272449A (ja) 半導体装置の製造方法
JP2009010421A (ja) 半導体装置を回路基板に実装する方法
JP2006093206A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
US20150118833A1 (en) Method of making source/drain contacts by sputtering a doped target
JP2004111760A (ja) 炭化けい素のオーミック電極構造および半導体装置
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2017157776A (ja) 電極膜、電極膜を有する半導体装置及び半導体装置の製造方法
JP3960739B2 (ja) 半導体装置とその製造方法
WO2017145694A1 (ja) オーミック電極
JP2012243878A (ja) 半導体電極構造
JP2012243877A (ja) 半導体電極構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130621

R150 Certificate of patent or registration of utility model

Ref document number: 5303008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130703

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20131029

LAPS Cancellation because of no payment of annual fees