JPH04280424A - 半導体配線構造およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体配線技術、特に
、不純物が拡散されている半導体拡散層にアルミニウム
材料（アルミニウムおよびその合金を含む。）から成る
配線が電気的に接続される技術に関し、例えば、ＭＯＳ
形半導体装置の配線構造に利用して有効なものに関する
。

【０００２】

【従来の技術】シリコン基板が用いられたＭＯＳ形半導
体装置の配線構造として、不純物が拡散されている半導
体拡散層としてのソースおよびドレインと、このソース
およびドレイン上に形成された絶縁層と、この絶縁層上
にアルミニウム材料が用いられて形成された配線と、前
記絶縁層に前記ソースおよびドレインと配線とを連絡す
るように明けられたコンタクトホールと、このコンタク
トホールに前記配線のアルミニウム材料が充填されて形
成されたコンタクト部とを備えているもの、がある。

【０００３】ところが、このような半導体配線構造にお
いては、アルミニウム材料の配線中にソースおよびドレ
インのシリコンが拡散することにより、コンタクト部に
アロイピットが形成されたり、固相エピタキシャル成長
が起きたりするため、コンタクト部の抵抗（素子−配線
間のコンタクト抵抗）が増大するという問題点があるこ
とが知られている。

【０００４】そこで、このコンタクト部の抵抗増大現象
を防止するため、コンタクトホールの底面に白金シリサ
イド（ＰｔＳｉ）やチタンタングステン（ＴｉＷ）等の
材料から成るバリアメタル層が敷設されることにより、
ソースおよびドレインのシリコンがアルミニウム配線に
浸透するのをバリアメタル層によって防止する技術が採
用されている。

【０００５】なお、このような半導体配線技術を述べて
ある例としては、日経マグロウヒル社発行「ＭＯＳ　　
ＬＳＩ製造技術」昭和６０年６月２０日発行　　Ｐ１２
１〜Ｐ１２４、がある。

【０００６】

【発明が解決しようとする課題】しかしながら、コンタ
クトホールの底面上にバリアメタル層が形成される従来
の技術においては、半導体配線構造の形成工程がきわめ
て複雑になるため、生産コストが高くなるという問題点
がある。

【０００７】本発明の目的は、生産コストの増加を抑制
しつつ、コンタクト抵抗の増加を抑制することができる
半導体配線技術を提供することにある。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。

【００１０】すなわち、不純物が拡散されている半導体
拡散層と、この拡散層上に形成された絶縁層と、この絶
縁層上にアルミニウム材料が用いられて形成された配線
と、前記絶縁層に前記拡散層と配線とを連絡するように
明けられたコンタクトホールと、このコンタクトホール
に前記配線のアルミニウム材料が充填されて形成された
コンタクト部とを備えている半導体配線構造において、
前記半導体拡散層の上層部分にこの拡散層の素地になっ
た半導体元素と同族元素であってアルミニウムと非合金
性の元素が拡散されることにより、この半導体拡散層の
上層部分に前記元素を含むバリア層部が形成されている
ことを特徴とする。

【００１１】

【作用】前記した手段によれば、半導体拡散層の上層部
分にアルミニウムと合金を構成しないバリア層部が形成
されているため、この半導体拡散層にアルミニウム材料
から成る配線が形成された後に、熱処理が施された際に
、半導体拡散層の半導体元素がアルミニウム配線中に吸
い上げられる現象はバリア層部によって阻止されること
になる。

【００１２】

【実施例】図１は本発明の一実施例である半導体装置を
示す拡大部分断面図である。

【００１３】本実施例において、本発明に係る半導体配
線構造は半導体装置の一例であるＭＯＳ・ＩＣ１０（金
属酸化膜半導体集積回路装置）にあってソースおよびド
レインの引き出し電極として構成されており、図１には
ＭＯＳ・ＩＣの素子である電界効果トランジスト（ＦＥ
Ｔ）が１個、示されている。

【００１４】図１に示されているＭＯＳ・ＩＣの素子で
あるＦＥＴ（以下、単に素子という。）１０はシリコン
基板１１上に形成されており、シリコン基板１１上に形
成された絶縁層としてのフィールド酸化膜１２を備えて
いる。シリコン基板１１上におけるフィールド酸化膜１
２に明けられた素子エリア内にはポリシリコンゲート１
４が下敷シリコン酸化膜１３を介して形成されており、
ゲート１４の外側には半導体拡散層部としてのソース１
５およびドレイン１６が形成されている。さらに、シリ
コン基板１１上にはＣＶＤ酸化膜等から成る絶縁膜１７
がゲート１４、ソース１５およびドレイン１６を被覆す
るように形成されており、この絶縁膜１７にはソース用
コンタクトホール１８およびドレイン用コンタクトホー
ル１９がソース１５およびドレイン１６に対向されて、
これらにそれぞれ貫通するようにそれぞれ明けられてい
る。さらに、絶縁膜１７上には配線２０が形成されてお
り、この配線２０はアルミニウム材料（アルミニウムま
たはその合金）が用いられて、スパッタ蒸着等の適当な
手段により被着されて、リソグラフィー処理により配線
処理されている。配線２０のアルミニウム材料は両コン
タクトホール１８および１９の内部にそれぞれ充填し、
配線２０とソース１５およびドレイン１６とをそれぞれ
接続するソース用コンタクト部２１およびドレイン用コ
ンタクト部２２をそれぞれ形成している。

【００１５】そして、本実施例において、半導体拡散層
としてのソース１５およびドレイン１６における配線２
０との接触部である上層部にはバリア層２３および２４
が形成されている。このバリア層２３および２４は、ソ
ース１５およびドレイン１６の素地になった半導体とし
てのシリコンと同族の元素であって、アルミニウムと合
金を構成しない元素の一例としてのゲルマニウム２５が
ソース１５およびドレイン１６に拡散されることにより
形成されている。例えば、このバリア層２３および２４
は図２に示されている工程図に係る半導体配線構造の製
造方法により形成される。

【００１６】図２に示されている本発明の一実施例であ
る半導体配線構造の製造方法においては、コンタクトホ
ール形成工程のリソグラフィー処理に使用されたホトレ
ジスト膜がゲルマニウム２５のソース１５およびトレイ
ン１６への拡散処理に利用されている。

【００１７】すなわち、コンタクトホールの形成工程に
おいて、絶縁膜１７上にはマスクとしてのホトレジスト
膜３０が図３に示されているように被着されており、こ
のホトレジスト膜３０には透孔３１、３２がリソグラフ
ィー処理により所定のコンタクトホール１８、１９に対
応するようにパターニングされてそれぞれ明けられてい
る。そして、この透孔３１、３２を通してコンタクトホ
ール１８、１９がソース１５およびドレイン１６に貫通
するように、ドライエッチング処理等の適当な手段によ
りそれぞれ明けられている。

【００１８】通常のコンタクトホール形成工程において
はコンタクトホール１８、１９が絶縁膜１７に明けられ
た後、このホトレジスト膜３０はアッシャ等の適当な手
段により除去される。しかし、図２に示されている本実
施例に係る半導体配線構造の製造方法においてはそのま
ま残されて、ゲルマニウム２５をソース１５およびドレ
イン１６の上層部分に打ち込むためのマスクとして兼用
される。すなわち、図４に示されているように、コンタ
クトホール１８、１９が絶縁膜１７に明けられた素子１
０は、ホトレジスト膜３０が絶縁膜１７上に被着された
状態のまま、イオン打ち込み等の適当な手段によりゲル
マニウム２５のイオン２６を照射される。そして、ホト
レジスト膜３０の透孔３１、３２に照射されたゲルマニ
ウム２５のイオン２６のみが、コンタクトホール１８、
１９を通じてソース１５およびドレイン１６の上層部に
打ち込まれることになる。このようにしてソース１５お
よびドレイン１６にゲルマニウム２５のイオン２６が打
ち込まれることにより、ソース１５およびドレイン１６
の上層部分にバリア層２３および２４がそれぞれ形成さ
れたことになる。

【００１９】その後、図５に示されているように、ホト
レジスト膜３０がアッシャ等の適当な手段により除去さ
れる。この除去工程は通常のコンタクトホール形成工程
の一部であるため、バリア層２３および２４の形成によ
り増加する工程は、ゲルマニウム２５のイオン打ち込み
工程だけに過ぎないため、従来の製造工程に比べて増加
する工程は最小限度に抑制されることになる。特に、リ
ソグラフィー処理が増加しないことは、生産性低下抑制
や歩留り低下抑制等の観点からきわめて有効である。

【００２０】図２の工程図に示されているように、ホト
レジスト膜３０が除去された後、アニール工程によりソ
ース１５およびドレイン１６にそれぞれ打ち込まれたゲ
ルマニウム２５が活性化されて、バリア層部２３および
２４が調整される。

【００２１】その後、図２の工程図に示されているよう
に、アルミニウム配線形成工程において、リソグラフィ
ー処理により、絶縁膜１７上にアルミニウム配線２０が
形成される。

【００２２】次いで、Ｓｉ−ＳｉＯ２　界面特性を改善
し、アルミニウム配線と拡散層との接触を安定にするた
め、アニール処理が実施される。

【００２３】次に作用を説明する。以上のようにして製
造された前記構成に係る半導体配線構造において、前記
アニール処理等により素子１０が加熱された際、ソース
１５およびドレイン１６のシリコンがアルミニウム配線
２０のコンタクト部２１、２２に吸い上げられようとす
る。

【００２４】しかし、本実施例においては、アルミニウ
ム配線２０のコンタクト部２１および２２に接触してい
るソース１５およびドレイン１６の上層部分にゲルマニ
ウム２５が拡散されたバリア層２３および２４が形成さ
れているため、ソース１５およびドレイン１６のシリコ
ンがアルミニウム配線２０のコンタクト部２１および２
２中に吸い上げられることは抑止ないしは抑制される。 その結果、コンタクト部２１および２２の抵抗が増加す
るのは抑制される。

【００２５】すなわち、ソースのバリア層２３およびド
レインのバリア層２４にそれぞれ含まれているゲルマニ
ウム２５はアルミニウムとの合金を生成しないため、ソ
ース用コンタクト部２１およびドレイン用コンタクト部
２２のアルミニウム中に吸い上げられることはない。バ
リア層２３および２４に含まれているシリコンはコンタ
クト部２１および２２のアルミニウム中に固溶しようと
するが、バリア層２３および２４にゲルマニウム２５が
拡散された分だけシリコンの数が少なくなっているため
、固溶はきわめて抑制される。たとえ、シリコンがアル
ミニウム配線２０のコンタクト部２１および２２中に固
溶したとしても、その量がきわめて抑制されるため、コ
ンタクト部２１および２２の抵抗の増加が障害となる程
度には至らない。

【００２６】前記実施例によれば次の効果が得られる。 ■　　ソースおよびドレインにゲルマニウムを拡散して
、ソースおよびドレインの上層部分にゲルマニウムを含
むバリア層部をそれぞれ形成することにより、ソースお
よびドレインのシリコンがアルミニウム配線のコンタク
ト部に析出するのを防止することができるため、このシ
リコン析出によるコンタクト部の抵抗の増加を防止する
ことができる。

【００２７】■　　配線とソースおよびドレインとのコ
ンタクト部におけるシリコン析出による抵抗の増加を防
止することにより、製品の品質および信頼性を高めるこ
とができるとともに、半導体装置並びに素子の微細化を
促進することができる。

【００２８】■　　コンタクト部の径に抵抗が左右され
ないため、コンタクト部の径の増加を抑制することがで
き、配線並びに素子の拡大化を抑制することができる。

【００２９】■　　ゲルマニウムのバリア層部を形成す
るのにコンタクトホール形成工程で使用されたホトレジ
スト膜を、ゲルマニウムのイオン打ち込み時のマスクと
して兼用することにより、生産性の低下および歩留り低
下を抑制することができるため、コストアップを最小限
に抑制することができる。

【００３０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００３１】例えば、半導体拡散層の上層部に拡散され
てバリア層部を形成する元素は、ゲルマニウムに限らず
、拡散層の素地を形成する半導体と同族の元素であって
、アルミニウムに対して合金を生成しない他の元素であ
ってもよい。

【００３２】構造の主要部である配線はＭＯＳ・ＩＣに
おけるソースおよびドレインに接続されるものに限らず
、信号素子を電源またはグランドに接続するためのトラ
ンジスタのソースおよびドレインに接続されるもの等で
あってもよい。

【００３３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＭＯＳ
・ＩＣに適用した場合について説明したが、それに限定
されるものではなく、バイポーラ形の半導体集積回路装
置、その他、半導体拡散層にアルミニウム配線が接続さ
れる構造を有する半導体配線構造全般に適用することが
できる。

【００３４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。

【００３５】ソースおよびドレインにゲルマニウムを拡
散して、ソースおよびドレインの上層部分にゲルマニウ
ムを含むバリア層部を形成することにより、ソースおよ
びドレインのシリコンがアルミニウム配線のコンタクト
部に析出するのを防止することができるため、このシリ
コン析出によるコンタクト部の抵抗の増加を防止するこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるＭＯＳ・ＩＣを示す拡
大部分断面図である。

【図２】本発明の一実施例である半導体配線構造の製造
方法を示す工程図である。

【図３】コンタクトホール形成工程を示す拡大部分断面
図である。

【図４】ゲルマニウムのイオン打ち込み工程を示す拡大
部分断面図である。

【図５】ホトレジスト除去後を示す拡大部分断面図であ
る。

【符号の説明】

１０…ＭＯＳ・ＩＣの素子、１１…シリコン基板、１２
…フィールド酸化膜、１３…下敷酸化膜、１４…ポリシ
リコンゲート、１５…ソース（半導体拡散層）、１６…
ドレイン（半導体拡散層）、１７…絶縁膜、１８、１９
…コンタクトホール、２０…アルミニウム配線、２１、
２２…コンタクト部、２３、２４…バリア層部、２５…
ゲルマニウム、２６…イオン、３０…ホトレジスト膜、
３１、３２…透孔。

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　不純物が拡散されている半導体拡散層
   と、この拡散層上に形成された絶縁層と、この絶縁層上
   にアルミニウム材料が用いられて形成された配線と、前
   記絶縁層に前記拡散層と配線とを連絡するように明けら
   れたコンタクトホールと、このコンタクトホールに前記
   配線のアルミニウム材料が充填されて形成されたコンタ
   クト部とを備えている半導体配線構造において、前記半
   導体拡散層の上層部分にこの拡散層の素地になった半導
   体元素と同族元素であってアルミニウムと非合金性の元
   素が拡散されることにより、この半導体拡散層の上層部
   分に前記元素を含むバリア層部が形成されていることを
   特徴とする半導体配線構造。
2. 【請求項２】　　シリコン拡散層にゲルマニウムが拡散
   されることにより、このシリコン拡散層の上層部分にゲ
   ルマニウムを含むバリア層部が形成されていることを特
   徴とする特許請求の範囲第１項記載の半導体配線構造。
3. 【請求項３】　　不純物が拡散されている半導体拡散層
   上に絶縁層が形成される絶縁層形成工程と、この絶縁層
   にコンタクトホールがリソグラフィー処理により前記半
   導体拡散層に貫通するように明けられるコンタクトホー
   ル形成工程と、前記コンタクトホール形成工程における
   前記リソグラフィー処理のホトレジスト膜を残した状態
   で、かつ、前記コンタクトホールを通じて、前記半導体
   拡散層の上層部分にこの拡散層の素地になった半導体元
   素と同族の元素であってアルミニウムと非合金性の元素
   が拡散されることにより、この半導体拡散層の上層部分
   にこの元素を含むバリア層部が形成されるバリア層部形
   成工程と、前記バリア層部形成工程で利用されたホトレ
   ジスト膜が除去されるレジスト膜除去工程と、前記絶縁
   層上にアルミニウム材料が用いられて配線が形成される
   とともに、前記コンタクトホールにこのアルミニウム材
   料の一部が充填されてコンタクト部が形成される配線形
   成工程と、を備えていることを特徴とする半導体配線構
   造の製造方法。