JPS6032361A - 半導体装置用電極配線の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置に２いて高融点金属材料を用いた
電極配線の製造方法に係シ、荷に高融点金属材料のイオ
ン打込みに対するマスク性全向上させる方法に関する。

〔発明の背景〕

従来、ＭＯＳ型集積回路においては、ＭＯＳトランジス
タのゲート電極配線材料として、多結晶シリコンが広く
用いられて＠た。多結晶シリコンは耐熱性に富み（融点
１４１５ｔｌ’）、’ｔたイオン打込みに対するマスク
性にも優れていることから、半導体基板表面上に絶縁膜
を介して形成した多結晶シリコンゲート電極配線をマス
クとしてイオン打込みを行ない、これに続いて高温熱処
理を行なう工程ヲ経る事により、トランジスタのソース
・ドレイ７ｔゲート電極の端に自動的に位置競合できる
自己整合型の素子構造を容易に実現できるのが大きな特
徴である。この事は楽棟密度の向上と素子特性の改善に
極めて有効でｈ９、今日までＭＯＳ−Ｌｆ１３Ｉの発展
全文える重要な柱となってきた。

しかし、素子寸法の微細化とそれに伴う高速化・高集積
化が進むに従い、多結晶シリコンは電気抵抗率の点で、
ゲート電極配線材料としての適性を失いつつある。すな
わち、配線幅の減少と配線長の増大はゲート電極配線抵
抗の増大をもたらし抵抗率が１ｘｉｏ−’Ω０ｍと高い
多結晶シリコンを用いた場合、この抵抗に起因した信号
遅延の増大が、ＬＳＩ全体としての動作速度に無視でき
ない影響を与えるようになってきているのである。

こうした理由から、近年、多結晶シリコンに代わる低抵
抗材料の検討が精力的に進められているが、その中でも
還移金属でるる夕／グステノ（Ｗ入モリブデン（Ｍｏ）
、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）は抵抗率が多
結晶シリコンに比べて２桁板度も低く（抵抗率は１ｘｉ
ｏ−’Ωす以下）、また耐熱性にもすぐれていることか
ら（融点は２０００Ｃ以上）、とシわけＭ１視されてい
る材料である。

しかし、上記の高融点金属材料をＭＯ８７’０セスに適
用するには、まだいくつが大きな問題点が残されている
。その中で最も重要なものの一つに、上記金属膜ｔマス
クとしてイオン打込みを行なうＳ理論から予想されるよ
シも遥かにイオン打込みに対するマスク性に乏しいとい
う現破かある。例えば、ヒ素（Ａｓ）を加速エネルギー
８０ｋｅＶでイオノ打込春する場合、ＬＳＳ理論から計
算されるＡｓ分布の投影飛程几Ｐと分散ΔＲｐば、多結
晶Ｓｉ中でＲｐ　＝　４７．３　ｎｍ、Δ几ｐ＝１６．
９ｎｍ、これに対してＷ中では几ｐ＝１５．ｏｎｍ、　
Δ几ｐ＝９．３ｎｍであシ、この数値から見る限シＷの
方が多結晶Ｓｉにくらべてイオン打込みに対するマスク
性に優れていると考えられる。しかし、現実には、ゲー
ト電極配線としてＷを従来の多結晶Ｓｉと同程度の膜厚
（３００〜３５　Ｑ　ｎｍ程度）で用いた場合には、Ａ
ｓがマスクとなるべきＷゲート電極を突き抜けてその下
の半導体基板（ＭＯＳ　トランジスタのチャネル領域）
にまで達してしまうという現象が起とシ、閾値電圧の制
御を極めて困難にしている。

第１図の特性１１はこの様子を示したものであり、基板
比抵抗１０Ω・口のＰｆｆｌ基板を用いたｎチャネルＭ
Ｏ８）ランジスタに２いて、Ｗゲート篭惚配煉の膜厚を
３５０ｎｍにした場せには、８０ｋｅＶで５　Ｘ　１０
”　’　１ｏｎｓ　／　ｃｙ！イオン打込みしたＡｓが
チャネル領域に葦でもれ、完全にデプレンンヨン型の特
性になってしまっている。Ａｓもれを防いで正常な工／
ハンスメント型の特性を得るには、Ｗゲートの膜厚音束
なくとも６００ｎｍ程度以上に必要かりるφになるが、
このように電極配線の膜厚を厚くする方向は加工性ヤ段
差形状という面から見て微細化・高集積化の流れに逆行
するｔのでる）、芙用土の大きな問題となる。

〔発明の目的〕

本発明の目的は、上記高融点金属膜のイオン打込みに対
するマスク性を同上させることにより、従来の多結晶８
ｉと同＠度の膜厚条件で容易に自己整合型のＭＯＳ）ラ
ンジスタ構造を実現できるような、高融点金属を極配源
の製造方法全提供することにるる。

し発明の概要〕 本発明は、高融点金属膜に２ける打込みイオンの突き抜
は現象が、金属膜の結晶性と強い相関をもつチャネリン
グ効果に起因することに着目したものでるる。

非晶質体に対するＬＳＳ理論によれば、高融点金属が打
込みイオンを阻止する能力は多結晶Ｓｌよりも寧ろすぐ
れていると考えられる事は先に述べたとうシでるる。し
かし、笑顔に得られる結果はこの予想とかけ離れたもの
になっている。この現象は多結晶Ｓｉ換と高融点金属膜
の結晶性の違いによるものと考えられている。

多結晶Ｓｉ膜はランダムな方向を向いた微結晶粒の集合
体であわ、打込まれたイオンに対しては非晶質体とほぼ
同等の振舞いをする。これに対し、高融点金属族は、膜
厚方向に（１００）の柱状結晶が規則正しく成長した’
ｌ’ｅｘｔｕｒｅ　構造をしている為、打込まれたイオ
ンはチャネリング効果によって柱状結晶中の深い位置葦
で侵入するのである。

従って、高融点金属膜における打込みイオンの突き抜は
現象を防ぐには、このチャネリング効果をいかに抑える
かが重要な鍵となる。テヤネリングを抑えるには、大き
く分けて二つの方法が考えられる。打込みイオンの進行
方向を高融点金属膜における柱状結晶の軸方向からずら
すのが、第１の方法である。これは、打込みターゲット
となる半導体基板をイオン打込み軸からｌθ°程度傾む
けるだけで容易に実現される。しかし、この方法では、
段差の影となる部分にイオンの打ち込まれない領域がで
きてしまうシャドウィング効果を避けられないため、自
己整合型の素子構造を実現する方法としては好ましくな
い。

第二の方法は、イオン打込みを行うに先立って予め柱状
結晶の結晶性に何らかの手段で損傷を与え、打込みイオ
ンにとってチャネルが見えないようにしておくことでる
る。打込まれたイオンは損傷領域で金属原子との衝突に
よる犬角就散乱をうけ、第一の方法でイオン打込み軸を
柱状結晶の軸方向からずらした場合と同様な効果を生ず
る。従って、損傷領域は高融点金属膜の表面近傍に存在
すれば良く、それが膜の深さ方向全体に及ぶ必要はない
。本発明はこの方法に基づくものでめシ、高エネルギー
で加速されたイオンによる照射損傷を利用する点に特徴
がめる。

照射損傷金ひき起こすイオンとしては、ネオン（Ｎｅ）
−またはアルゴン（Ａｒ）を用いる。これは、これらの
元素が金属膜中あるいは基板の半導体中で不活性であり
、その物理的・化学的な特性に何ら悪影響を及ぼすこと
なく損傷だけ全与えることができるからでｂる。損傷を
与えるためのＮｌｌるいはＡｒのイオン打込みは、半導
体基板に及ぼす影響を低減する意味から、高融点金属膜
を被着後、これを電極配線としてノくター／二／グする
前に行っておく事が望ましい。損傷効果を高める為には
、ＮｅするいはＡｒのイオン打込み方向を金属柱状結晶
の結晶軸からずらして行うことが有効であるが、これは
必ずしも必要条件ではない。イオンの加速エネルギーと
打込み量ば、照射損傷を考えるうえで当然重要なパラメ
ータであるが、加速エネルギーとしては３０　ｋｅＶ　
程度以上あれば充分であり、特に厳しい制約はない。ま
た、打込み盆に関しては、３〜５　Ｘ　１０”　１ｏｎ
ｓ　／ｃｒｌ程度以上の打込みが必要でるるが、この量
は現在のイオン打込み磯の性能から考えて犬＠な問題と
はならないと考えられる。

〔発明の実施例〕

以下、本発明の一実施例を第２図を用いて詳細に説明す
る。

第２図において、記号２１は半導体基板を示し、比抵抗
ｌＯΩ・口でＰ型（１００）面のシリコンウェハでるる
。

基板２１上に１０００Ｃ，１８分間の熱酸化で厚さ２０
０ｍのゲート酸化膜２２を形成し、酸化膜２２を通して
閾値電圧設定の為の硼素（Ｂ）イオン打込みを行った後
、Ａｒスパッタリング法でタングステン金属膜２３をウ
ェハ全面に堆積させた〔第２図（ａ）〕。Ｂイオン打込
みは、６０ｋｅＶの加速エネルギーで４ＸｌＯ口１ｏｎ
ｓ　ｌｃｒ＆だけ打込んだ。筐た、タングステン族２３
堆槓時の基板温度は３００Ｇ、スパッタＡｒ圧は１ｍＴ
ｏｒｒでるり、その膜厚は３５０ｍｍでめった。

このタングステン族２３にＡｒイオンを４０ｋｅＶの加
速エネルギーで５刈０”　ｉ　ｏｎ　ｓ　／にｇｉ打込
み、タングステン膜２３の表面に結晶性の損傷した領域
２３−１を形成したし第２図（ｂ）〕。Ａｒイオ７によ
る照射損傷効果を高める為、イオン打込みは半導体基板
２１＝イオン打込み軸からｌθ°傾むけて行った。

続いて、写真触刻法とドライエツチングの手法を用いて
タングステン族２３および２３−１の力０工を行い、ゲ
ート電極配線２４および２４−１を形成した後、これを
マスクとしてヒ素（Ａｓ　）イオンの打込みを行い、ソ
ース・ドレインとなるｎ＋型不純物領域２５．２６を形
成した〔第２図（Ｃ）〕。

タングステン膜２３および２３−１のドライエツチング
は反応性スノくンクエッチング（Ｓ　Ｆ　６に１０％の
Ｎ２を添加）を用いて行った。また、ｎ＋領域形成の為
、８０ｋｅＶの加速エネルギーで５ＸｌＯ”１ｏｎｓ／
ｃ１ｉ１のＡＳＳイン打込み金行った７１１二、ゲート
電極配嶽表面の損傷領域２４−１の効果でチャネリング
は防止され、ゲート電極配線直下チャネル領域へのＡｓ
イオン突き抜は現象は全く起こらなかった。

この後は、通常のＭＯ８型電界効果トラ／ジスタの製造
工程と同様に、化学気相堆積法にてり／ガラス２７を０
．６μｍの膜厚で堆積し、窒素雰囲気中で９５０Ｇ、３
０分間の高温熱処理を行った後、コンタクトホールを形
成し、ＡＡ電極配線２８を形成する事によ、Ｉ、ＭＯＳ
）ランジスタの製造工程を完了したし第２図（ｄ）〕。

本実施例によれば、タングステンなどの高融点金属材料
をゲート電極配線として用いても、イオンの突き抜は現
象の影響をうけずに、容易に自己整合型のＭＯＳトラン
ジスタ構造を実現することができた。第１図の特性１２
に、本実施例に従って製造したＭＯＳトランジスタの閾
値酸比特性を示す。本実施例に示したタングステン膜厚
３５０ｎｍの場合にくわえて、膜厚２５０　ｎｍの場合
に於ても閾Ｉｉ！電圧は正常なエンハンスメント型の特
性を示しておυ、チャネル領域へのＡｓイオンの突き抜
は現象がＬＳＩとして実用的な膜厚の元で完全に防止で
きる事が明らかとなった。

〔発明の効果〕

本発明によれば、高融点金属材料膜の結晶性に起因した
打込みイオンのチャネリング効果とそれに伴うイオンの
突き抜は現象を防止できるので、イオン打込みに対する
マスク性という意味で従来の多結晶Ｓｉゲートプロセス
と互換性のめる高融点金属ゲートプロセスを確立するこ
とが可能となる。

【図面の簡単な説明】

第１図は、タングステンをゲート電極配線材料として用
いたＭＯＳトランジスタにおける、夕／グヌテ７の膜厚
と閾値電圧との関係を示したものである。第２図は、本
発明の一実施例を示す工程図である。 １１・・・従来工程での閾値区圧％性、１２・・・本発
明によって得られた閾１直亀圧特性、２１・・・ｐ微生
導体基板、２２・・・ゲート酸化膜、２３・・・タング
ステン金属膜、ｚａ−ｉ・・・タングステン金属膜の中
で人ｒイオ／による照射損傷をうけ足領域、２４・・・
り７グステ／ゲートｖｔ極配線、２４−１・・・タンゲ
ステンゲート電極配線の中でＡｒイオ／による照射損傷
をうけた領域、２５．２６・・・ｎ＋型不純物奉　／　
囚 クングステンゲーＫＪＦ−”ｉ、Ｈｌ）ｆ、（餞勿）第
　２　口 （σ）

Claims (1)

1. 【特許請求の範囲】 １、高融点金属を用いた電極配線を形成する工程におい
   て、昼融点金属膜を被着した後、該高融点金属に対し半
   導体中２よび該高融点金属中で不活性な元素全イオン打
   込みする事を特徴とする半導体装置用電極配線の製造方
   法。 ２　上記の高融点金属材料としてタングステン（Ｗ）、
   モリプデ／（Ｍｏ）、ロジウム（Ｒｈ）、イリジウム（
   Ｉｒ）のいずれかを用いる事を特徴とする特許請求の範
   囲第一項に記載の半導体装置用電極配線の製造方法。 ３、　上記のイオン打込み用の元素として、ネオン（Ｎ
   ｅ）、アルボ／（Ａｒ）のいずれかを用いる事を特徴と
   する特許請求の範囲第一項に記載の半導体装置用電極配
   線の製造方法。