JPS6258544B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、イオン注入領域に対する自己整合が
可能な低抵抗の電極配線を有する半導体装置の製
造方法に関するものである。

近年、集積回路技術の発展は著しく、半導体装
置内部に素子とその電極配線とを高密度に集積さ
せるため、MOS型集積回路などでは、いわゆる
自己整合式素子形成法が用いられるようになつ
た。この方法は、不純物添加多結晶Siなどを半導
体基板への不純物イオン注入のマスクに用い、ま
たそのまま残して電極配線として利用するもので
ある。この工程について、MOSトランジスタを
例にして図面で説明する。まず、第１図ａに示す
ように、基板１に素子間分離用Si酸化膜２形成
し、ゲート酸化膜３を形成させる。その後、第１
図ｂに示すように、不純物添加多結晶Si，高融点
金属またはそのシリサイドなどを堆積させ、これ
を写真蝕刻法で加工してゲート電極４を形成す
る。次に、第１図ｃに示すように、基板１と反対
の伝導型を示す不純物イオンをゲート電極４をマ
スクにして注入し、MOSトランジスタのソース
及びドレインとなる不純物拡散領域５，６を形成
する。その後、窒素雰囲気中で1000℃程度まで加
熱して、不純物の活性化を行なう。

この工程では、イオン注入に対してゲート電極
をマスクにして自己整合させているため、従来の
自己整合を用いない技術と異なり、不純物拡散領
域と電極配線との画像合わせのための目合わせず
れに対する余裕を必要としない。従つて、素子の
占める面積が減少し、限られたベレツト面積内に
より多くの素子を形成することが可能となる。現
在、高密度化した集積回路を製作するためには、
このような自己整合式素子形成法は必須の技術と
なつている。

この自己整合式素子形成法を用いる場合には、
ゲート電極となる薄膜が注入される不純物イオン
に対してマスクとして作用し、なおかつ1000℃程
度までの加熱に耐える性質を備えていることが必
要である。

MOS型集積回路では、このようなゲート電極
配線として、従来から不純物添加多結晶Siが用い
られてきた。しかし、その比抵抗が約５×10^-4Ω
cm以上と高いため、電極配線の微細構造化によ
り、配線部分の抵抗増加に起因した信号の伝搬遅
延が問題となつてきた。このため、最近ではさら
に比抵抗の低い高融点金属をゲート電極配線に用
いる技術が注目されている。

例えば、高融点金属のMoは、薄膜に形成した
時の比抵抗が不純物添加多結晶Siより約２桁小さ
く、結晶粒径もより小さいため、これをゲート電
極に用いて集積回路の高密度化，高速化が検討さ
れている。また、原子番号が42でバルクの密度が
10.2ｇcm^-3と大きいため、イオン注入に対する阻
止能も高く、100KeVのエネルギーをもつAsイオ
ンのMo膜中での飛程は、高融点金属膜を非晶質
と仮定したLSS理論によれば、たかだか数100Å
程度と推定されている。

しかし、実際に製作した高融点金属を電極配線
とするMOSトランジスタでは、しきい値電圧の
再現性が乏しい。その原因の１つは、ゲート電極
をイオン注入のマスクに用いたときのマスク作用
が十分でないことにある。物理分折によれば、注
入したイオンの一部はゲート電極膜とゲート酸化
膜を突き抜け、Si基板にまで到達していることが
明らかになつた。すなわち、注入イオンのゲート
電極膜中での飛程は、先の推測値よりもはるかに
大きいことがわかつた。これは、基板表面に対し
て配向して成長した高融点金属の注状構造の結晶
粒の中を、注入したイオンがチヤネリング現象を
起こして透過することが一因となつている。ま
た、その結晶粒界に沿つて透過する場合もあると
考えられる。結晶粒中でチヤネリング現象を起こ
すと、注入イオンと膜との相互作用は非晶質の場
合よりははるかに小さくなり、小さいエネルギー
損失でより深部にまで到達することができる。こ
のようにしてSi基板にまで到達した不純物イオン
は、チヤネル中の不純物濃度を変える。従つて、
表面反転層を形成するのに必要なゲート印加電圧
が変化する。チヤネル部に到達する不純物イオン
の量は、ゲート電極膜の厚さやその結晶構造に強
く依存するため、不純物イオン量を正確に制御す
ることは困難である。従つて、しきい値電圧の再
現性と制御性を確保するためには、不純物イオン
のゲート電極膜中の透過を完全に防ぐ必要があ
る。

この対策として、次の３つの方法が考えられ
る。第１の方法は、電極配線の膜厚をさらに大き
くするか、または、他の阻止能の高い物質を電極
配線膜の表面に堆積させるものである。これらの
方法では、いずれもゲート電極の微細加工の精度
が悪くなり、また、後者の場合には、さらに工程
が複雑になる欠点がある。

第２の方法は、注入イオンのエネルギーを低く
して飛程を短くするものである。この方法では、
Si基板内での注入イオンの深さ方向の分布が制限
され、素子構造が限定されてしまう欠点がある。

第３の方法は、基板へ不純物イオンを注入する
時の入射角を基板表面の法線方向からずらすもの
である。この方法は、基板表面と平行な配向面を
持つ高融点金属の結晶粒に対して、不純物イオン
を斜め方向から入射させることにより、結晶粒内
の格子の列とほぼ平行にイオンが注入された時に
生ずるチヤネリング現象を回避しようとするもの
である。しかし、通常得られる高融点金属膜の結
晶構造はモザイク構造となつており、結晶粒は配
向しているものの各結晶粒の方向は完全にはそろ
つていない。従つて、10度程度まで入射角を変動
させてもその効果は小さく、さらに入射角を変動
させると短いチヤネル長を持つ微細なMOSトラ
ンジスタが形成できなくなる。従つて、この方法
も不適当である。

本発明の目的は、このような欠点を解決し、自
己整合が可能な電極配線のイオン注入に対するマ
スク性を向上させることのできる半導体装置の製
造方法を提供することである。

このような目的を達成するため、本発明では金
属薄膜堆積時に酸素を添加し、該金属元素と酸素
との化合物または混合物薄膜を電極配線として用
いることを特徴とする。

以下図面により本発明を詳細に説明する。

第２図は、本発明の実施例で、MOSトランジ
スタに応用した場合の主要な製造工程を示す断面
図である。始めに第２図ａに示すようにシリコン
基板１が用意され、このシリコン基板１上に素子
間分離用Si酸化膜２およびゲート酸化膜３を形成
する。本発明では、次の第２図ｂに示すゲート電
極膜７の堆積工程が従来と異なる。すなわち、従
来はCVD法を用いて不純物添加多結晶Siを堆積
させるか、または蒸着法，スパツタ法，CVD法
のいずれかの方法により高融点金属またはそのシ
リサイドを堆積させた。本発明ではこれら方法に
代えて、酸素含むArガス雰囲気中でMo反応性ス
パツタリングを行ない、Moと酸素との混合物ま
たはMo酸化物を堆積させる。この場合、反応性
スパツタ法で酸素入りMoを形成した場合の膜中
の酸素濃度と酸素分圧との関係の１例は第５図の
通りである。膜中に含まれる酸素の濃度は、結晶
粒径に対する効果が現われ始める10at.％から酸
化物のMoO₂の組成に対応する70at.％の範囲が適
当である。但し、第３図に示すように、比抵抗は
膜中の酸素濃度と共に増加する。第３図におい
て、曲線３１は堆積直後で熱処理前の場合を示
し、曲線３２は窒素雰囲気中において1000℃で30
分間の熱処理を行つた場合を示す。従つて、電極
として望ましい酸素濃度は、概ね50at.％以下で
ある。膜形成法としては、反応性スパツタリング
法以外に反応性蒸着法，CVD法などでも良い。
ゲート電極膜７を堆積した後は、従来工程と同様
に第２図ｃに示すように写真蝕刻法を用いてゲー
ト電極８を形成する。酸素を含むMo膜のエツチ
ングは、リン酸と硝酸を主成分とするエツチング
液を用いる湿式法やCCl₄系のガスを用いるプラ
ズマ法などによる。この後、イオン注入法により
第２図ｄに示すソース，ドレイン領域５，６を形
成し、さらに注入された不純物イオンを熱処理で
活性化する。この熱処理は、同時に膜の結晶成長
を促し、第３図に示すように比抵抗を減少させ
る。膜中には、MoO₂とMoの結晶が成長する。

このようにして形成した酸素を含むMo膜の結
晶粒径について、膜中の酸素濃度との関係を第４
図に示す。ここに示した熱処理前の膜では、Mo
以外の結晶は観測されていない。第４図から、酸
素濃度が10at.％以上になると結晶粒径を小さく
する効果が現われ、40at.％程度では、ほぼ非晶
質になつていることがわかる。このような膜では
不純物イオンのチヤネリング効果は小さく、膜厚
が3000Å程度でも不純物イオンの貫通を生ずるこ
とはない。第６図は、酸素を含むMo膜に注入し
たAsイオンを２次イオン質量分析法で分析した
結果として膜中の深さ方向のAs濃度分布を示
す。比較のために図中にはLSS理論に基づき計算
で求めた濃度分布も示す。この計算では、膜を非
晶質と仮定している。実験結果では、Mo膜中の
酸素濃度が3at.％の従来の試料では、0.4μｍ深
さまでAsの浸入が観測される。一方、酸素濃度
を増すと浸入深さは浅くなり、35at.％では非晶
質で近似した計算値に近づく。これは、第４図に
示した結晶粒径の減少が、Asイオンの浸入を阻
止するのに極めて効果的であることを示してい
る。以上の結果より、Mo膜に酸素を添加するこ
とにより、注入イオンの浸入深さを従来より著し
く低減させる効果があることは明らかである。

本実施例では、高融点金属としてMoを用いた
が、これ以外にTi，Nb，Ta，Ｗなどを使用する
ことができる。また、半導体装置としてはMOS
型に限らず、本発明の電極配線技術を使用するこ
とができることは明らかである。

以上説明したように、本発明により単体の高融
点金属の代りにこれらに酸素を添加し、該単体金
属を用いた場合よりも結晶粒径を小さくして非晶
質かまたは非晶質に近い膜を用いて電極配線を形
成し、これをマスクにして不純物イオンを注入す
れば、配向した結晶粒中での注入イオンのチヤネ
リング現象を低減でき、自己整合が可能な電極配
線のマスク作用を向上させることができる。

【図面の簡単な説明】

第１図ａ，ｂ，ｃはMOSトランジスタの従来
の製造工程を説明するための断面図、第２図ａ，
ｂ，ｃ，ｄは本発明によるMOSトランジスタの
製造工程を説明するための断面図、第３図はMo
膜中の酸素濃度と比抵抗との関係を示す特性図、
第４図は酸素を含むMo膜中のMo（110）面から
のＸ線回析ピークの半値幅を用いて求めたMo結
晶粒径とMo膜中の酸素濃度との関係を示す特性
図、第５図は反応性スパツタ法で酸素入りMoを
形成した場合の膜中の酸素濃度と酸素分圧との関
係を示す特性図、第６図は注入したAsイオンの
深さ方向の濃度分布を示す特性図である。 １……Si基板、２……素子間分離用Si酸化膜、
３……ゲート酸化膜、４……ゲート電極、５……
ソース領域、６……ドレイン領域、７……酸素を
含んだMoゲート電極膜、８……酸素を含んだMo
ゲート電極。

Claims (1)

【特許請求の範囲】
1. １ 酸素１０から70at.％含む高融点金属膜を堆
   積する工程と、該高融点金属膜を加工して高融点
   金属膜パターンを形成する工程と、該高融点金属
   膜パターンをマスクとして基板に選択的に不純物
   イオンを注入する工程とを含むことを特徴とする
   半導体装置の製造方法。