DE102006017946B4 - Siliziumkarbidhalbleitervorrichtung - Google Patents

Siliziumkarbidhalbleitervorrichtung Download PDF

Info

Publication number
DE102006017946B4
DE102006017946B4 DE102006017946.3A DE102006017946A DE102006017946B4 DE 102006017946 B4 DE102006017946 B4 DE 102006017946B4 DE 102006017946 A DE102006017946 A DE 102006017946A DE 102006017946 B4 DE102006017946 B4 DE 102006017946B4
Authority
DE
Germany
Prior art keywords
silicon carbide
layer
type
trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006017946.3A
Other languages
English (en)
Other versions
DE102006017946A1 (de
Inventor
Eiichi Okuno
Toshio Sakakibara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102006017946A1 publication Critical patent/DE102006017946A1/de
Application granted granted Critical
Publication of DE102006017946B4 publication Critical patent/DE102006017946B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Abstract

Siliziumkarbidhalbleitervorrichtung mit einem Halbleiterelement, worin das Halbleiterelement in einem Halbleitersubstrat (1–3) angeordnet ist, das eine Siliziumkarbidschicht (2, 3) eines ersten Leitfähigkeitstyps und ein Siliziumsubstrat (1) aufweist, und worin die Siliziumkarbidschicht (2, 3) eines ersten Leitfähigkeitstyps an einer Hauptoberfläche (1a) des Siliziumsubstrats (1) angeordnet ist, wobei die Vorrichtung Folgendes aufweist: einen Graben (10), der an einer Oberfläche der Siliziumkarbidschicht (2, 3) derart angeordnet ist, dass er das Siliziumsubstrat (1) erreicht; und eine leitfähige Schicht (11), die in dem Graben (10) an einem Grenzabschnitt zwischen der Siliziumkarbidschicht (2, 3) und dem Siliziumsubstrat (1) derart angeordnet ist, dass sie sowohl mit der Siliziumkarbidschicht (2, 3) als auch mit Siliziumsubstrat (1) in Verbindung steht, worin das Halbleiterelement ein Halbleiterelement des vertikalen Typs ist, so dass Strom sowohl an einem oberen Oberflächenabschnitt als auch an einem rückwärtigen Oberflächenabschnitt des Halbleitersubstrats (1–3) fließt, und der Strom durch die leitfähige Schicht (11) fließt.

Description

  • Die gegenwärtige Erfindung bezieht sich auf eine Siliziumkarbidhalbleitervorrichtung.
  • SiC gelangt unter Normaldruck nicht in die flüssige Phase, was sich von Si unterscheidet. Ein SiC-Substrat kann daher nicht unter Verwendung eines Ziehverfahrens hergestellt werden, das zur Herstellung eines Si-Substrats verwendet wird. Es wird versucht, das Aufwachsen eines SiC-Substrats durch ein Sublimations-Rekristallisations-Verfahren durchzuführen, um von einer Festkörperphase direkt in eine gasförmige Phase zu wechseln. In diesem Fall ist jedoch ein enormer erfinderischer Ansatz notwendig, um das SiC-Substrat mit hoher Qualität und großem Durchmesser herzustellen.
  • Daher wird berichtet, dass 3C-SiC-(oder β-SiC-)Material, das einen kubischen Kristall aufweist, auf einer {111}-Oberfläche des Si-Substrats gezüchtet werden kann. Dies ist beispielsweise in der Veröffentlichung der japanischen Patentanmeldung JP 2003-068 654 A offenbart. Insbesondere ist auf dem Si-Substrat eine Aussparung, das heißt eine Welligkeit, zusammen mit einer Ausrichtung bzw. Richtung ausgeformt. Auf einer Oberfläche, welche eine durch die Aussparung verursachte Unebenheit bzw. Ausnehmung aufweist, wird ein SiC-Material gezüchtet, so dass der SiC-Kristall erzielt wird, der eine niedrige Oberflächenfehlerdichte aufweist.
  • Die Veröffentlichung der japanischen Patentanmeldung JP 2003-068 654 A offenbart, dass das SiC-Material auf dem Si-Substrat epitaktisch wächst. Daher hängt ein Durchmesser des Substrats von dem Si-Substrat ab, so dass berücksichtigt wird, dass ein Durchmesser des SiC-Substrats groß werden kann.
  • Wenn jedoch zur Herstellung einer Leistungsvorrichtung ein Halbleitersubstrat (das heißt ein 3C-SiC/Si-Substrat) verwendet wird, das eine auf einem Si-Substrat ausgeformte 3C-SiC-Schicht aufweist, ist an der Schnittstelle zwischen der 3C-SiC-Schicht und dem Si-Substrat ein Bandversatz vorhanden. Somit wird ein Spannungsabfall von einigen Volt verursacht. Daher entsteht das Problem, dass die hergestellte Leistungsvorrichtung einen geringen Spannungsabfall aufweist.
  • Die JP 2002-353 452 A offenbart ein Halbleiterelement, bei welchem eine Gateelektrode, welche mit einer Grabengateelektrode verbunden ist, eine Sourceelektrode, welche ein N+-Sourcegebiet und eine P-Basis-Schicht kontaktiert, und eine Drainelektrode, welche ein N+-Draingebiet kontaktiert, auf einer Seite von Halbleitersubstraten eines U-MOSFETs angeordnet sind.
  • Es ist Aufgabe der gegenwärtigen Erfindung, eine SiC-Halbleitervorrichtung vorzusehen, welche zwischen einem Si-Substrat und einer SiC-Schicht keinen Spannungsabfall eines Bandversatzes aufweist, ohne dass das Si-Substrat entfernt wird, das heißt ohne dass ein Schritt hinzugefügt wird, bei dem das Si-Substrat entfernt wird.
  • Die Aufgabe wird durch die Merkmale von Anspruch 1 und 11 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen enthalten.
  • Eine Siliziumkarbidhalbleitervorrichtung weist ein Halbleiterelement auf. Das Halbleiterelement ist in einem Halbleitersubstrat angeordnet, das eine Siliziumkarbidschicht eines ersten Leitfähigkeitstyps und ein Siliziumsubstrat aufweist. Die Siliziumkarbidschicht eines ersten Leitfähigkeitstyps ist auf einer Hauptfläche des Siliziumsubstrats angeordnet. Die Vorrichtung weist Folgendes auf: einen Graben bzw. Trench, der auf einer Oberfläche der Siliziumkarbidschicht angeordnet ist, so dass er das Siliziumkarbidsubstrat erreicht; und eine leitfähige Schicht, die in dem Graben an einem Grenzbereich zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat derart angeordnet ist, dass sie sowohl mit der Siliziumkarbidschicht als auch mit dem Siliziumsubstrat in Verbindung steht. Das Halbleiterelement ist vom vertikalen Typ, so dass ein Strom sowohl auf einem oberen Oberflächenabschnitt als auch auf einem rückwärtigen Oberflächenabschnitt des Halbleitersubstrats fließt. Der Strom fließt durch die leitfähige Schicht.
  • Somit ist die leitfähige Schicht zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat angeordnet, so dass ein Bandversatz im Wesentlichen beseitigt wird. Daher wird das Halbleitersubstrat, in welchem das Siliziumsubstrat nicht von der Siliziumkarbidschicht entfernt wird, für die Siliziumkarbidhalbleitervorrichtung verwendet, ohne dass zwischen dem Siliziumsubstrat und der Siliziumkarbidschicht der Spannungsabfall des Bandversatzes erzeugt wird. Es wird die SiC-Halbleitervorrichtung bereitgestellt, welche zwischen dem Si-Substrat und der SiC-Schicht keinen Spannungsabfall des Bandversatzes aufweist, ohne dass das Si-Substrat entfernt wird.
  • Eine Siliziumkarbidhalbleitervorrichtung weist ferner ein Halbleiterelement auf. Das Halbleiterelement ist in einem Halbleitesubstrat angeordnet, das eine Siliziumkarbidschicht eines ersten Leitfähigkeitstyps und ein Siliziumsubstrat aufweist. Die Siliziumkarbidschicht eines ersten Leitfähigkeitstyps ist auf einer Hauptfläche des Siliziumsubstrats angeordnet. Die Vorrichtung weist Folgendes auf: einen Graben bzw. Trench, der auf einer rückwärtigen Oberfläche des Siliziumsubstrats derart angeordnet ist, dass er die Siliziumkarbidschicht erreicht; und eine rückwärtige Elektrode, die in dem Graben an einem Grenzabschnitt zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat derart angeordnet ist, dass sie sowohl mit der Siliziumkarbidschicht als auch mit dem Siliziumsubstrat in Verbindung steht. Das Halbleiterelement ist vom vertikalen Typ, so dass Strom sowohl auf einem vorderseitigen Oberflächenabschnitt als auch auf einem rückwärtigen Oberflächenabschnitt des Halbleitersubstrats fließt. Der Strom fließt durch die rückwärtige Elektrode.
  • Sogar wenn der Graben auf der rückwärtigen Oberfläche des Siliziumsubstrats derart ausgeformt ist, dass er die Siliziumkarbidschicht erreicht, und wenn die rückwärtige Elektrode in dem Graben ausgeformt ist, kann daher die Vorrichtung folgende Wirkungen erzielen. Die rückwärtige Elektrode ist insbesonders zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat angeordnet, so dass ein Bandversatz im Wesentlichen beseitigt wird. Somit wird das Halbleitersubstrat, in welchem das Siliziumsubstrat nicht von der Siliziumkarbidschicht entfernt wird, für die Siliziumkarbidhalbleitervorrichtung verwendet, ohne dass zwischen dem Siliziumsubstrat und der Siliziumkarbidschicht der Spannungsabfall des Bandversatzes erzeugt wird. Es wird die SiC-Halbleitervorrichtung bereitgestellt, welche zwischen dem Si-Substrat und der SiC-Schicht keinen Spannungsabfall des Bandversatzes aufweist, ohne dass das Si-Substrat entfernt wird.
  • Die obige und andere Aufgaben, Merkmale und Vorteile der gegenwärtigen Erfindung werden aus der folgenden detaillierten Beschreibung ersichtlicher, welche unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde.
  • Es zeigen:
  • 1 eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung darstellt, welche einen vertikalen Leistungs-MOSFET (Metall-Oxid Semiconductor Field-Effekt Transistor) vom Typ planar mit N-Kanal gemäß einer ersten Ausführungsform der gegenwärtigen Erfindung aufweist;
  • 2A bis 2C Querschnittsansichten, die ein Herstellungsverfahren der in 1 gezeigten SiC-Halbleitervorrichtung erklären;
  • 3A bis 3C Querschnittsansichten, die das Herstellungsverfahren der SiC-Halbleitervorrichtung anschließend an 2C erklären;
  • 4A und 4B Querschnittsansichten, die das Herstellungsverfahren der SiC-Halbleitervorrichtung anschließend an 3C erklären;
  • 5 eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung darstellt, welche einen vertikalen Leistungs-MOSFET mit N-Kanal und Graben bzw. Trench gemäß einer zweiten Ausführungsform der gegenwärtigen Erfindung aufweist;
  • 6 eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung darstellt, welche einen vertikalen Leistungs-MOSFET vom Typ planar und mit N-Kanal gemäß einer dritten Ausführungsform der gegenwärtigen Erfindung aufweist; und
  • 7 eine Querschnittsansicht, die ein SiC-Halbleitervorrichtung darstellt, welche einen vertikalen Leistungs-MOSFET mit N-Kanal und Graben bzw. Trench gemäß einer vierten Ausführungsform der gegenwärtigen Erfindung aufweist.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung zeigt, welche einen MOSFET des planaren Typs (das heißt einen Leistungs-MOSFET des vertikalen Typs) aufweist, der ein MOSFET vom Typ mit N-Kanal ist.
  • Gemäß 1 wird ein Halbleitersubstrat mit dem folgenden Aufbau verwendet. Der Aufbau ist so, dass auf einem Si-Substrat 1 des N+-Typs eine SiC-Schicht 2 des N-Typs und eine Schicht 3 des N+-Typs mit geringem Widerstand ausgeformt sind. Die Schicht 3 des N+-Typs mit geringem Widerstand ist zwischen dem Si-Substrat 1 des N+-Typs und der SiC-Schicht 2 des N-Typs angeordnet.
  • Das Si-Substrat 1 N+-Typs hat eine Dicke von beispielsweise 100 μm bis einige Hundert μm. Das Si-Substrat 1 N+-Typs hat eine Störstellenkonzentration des N-Typs von beispielsweise ungefähr 1019cm–3. Das Si-Substrat 1 N+-Typs hat als Hauptoberfläche 1a eine obere Oberfläche und als rückwärtige Oberfläche 1b eine untere Oberfläche, welche zu der Hauptfläche entgegengesetzt angeordnet ist. Die Hauptoberfläche 1a ist beispielsweise eine {111}-Oberfläche. Die SiC-Schicht 2 des N-Typs hat eine Dicke von beispielsweise 10 μm und eine Störstellenkonzentration des N-Typs von beispielsweise ungefähr 1016cm–3. Die Schicht 3 des N+-Typs mit geringem Widerstand hat eine Störstellenkonzentration des N-Typs in einem Bereich zwischen 1 × 1019cm–3 und 1 × 1020cm–3, so dass ein Widerstand der Schicht 3 des N+-Typs mit geringem Widerstand hinreichend niedriger wird als ein Widerstand der SiC-Schicht 2 des N-Typs. In diesem Fall wird die Dicke der Schicht 3 des N+-Typs mit geringem Widerstand nicht speziell definiert. Es ist jedoch stärker zu bevorzugen, dass die Dicke der Schicht 3 des N+-Typs mit geringem Widerstand dicker wird.
  • An einem vorgegebenen Bereich eines Oberflächenabschnitts der SiC-Schicht 2 des N-Typs sind mehrere Basisbereiche 4 des P-Typs ausgeformt. Die Basisbereiche 4 des P-Typs, welche eine vorgegebene Tiefe aufweisen, sind voneinander getrennt. An einem vorgegebenen Bereich eines Oberflächenabschnitts von jedem Basisbereich 4 des P-Typs ist ein Source-Bereich 5 des N+-Typs ausgeformt. Der Source-Bereich 5 des N+-Typs ist flacher als der Basisbereich 4 des P-Typs.
  • Ein Gate-Oxidfilm 6 (das heißt ein Gate-Isolierfilm) ist ausgeformt, um wenigstens einen Kanalbereich zu bedecken. Der Kanalbereich ist ein Bereich des Oberflächenabschnitts des Basisbereichs 4 des P-Typs, der sich zwischen dem Source-Bereich 5 des N+-Typs und der SiC-Schicht 2 des N-Typs befindet. In dieser Ausführungsform ist der Gate-Oxidfilm 6 auf der Oberfläche der SiC-Schicht 2 des N-Typs und des Kanalbereichs ausgeformt, um zwei benachbarte Source-Bereiche 5 des N+-Typs zu verbinden, die getrennt angeordnet sind. Auf der Oberfläche des Gate-Oxidfilms 6 ist eine Gate-Elektrode 7 ausgeformt. Die Gate-Elektrode 7 ist aus einem dotierten Polysilizium oder dergleichen hergestellt.
  • Ein Zwischenschichtisolierfilm 8 ist derart ausgeformt, dass er die Gate-Elektrode 7 bedeckt. Eine Source-Elektrode 9 ist durch eine Kontaktdurchgangsausnehmung bzw. ein Kontaktloch, die bzw. das in dem Zwischenschichtisolierfilm 8 ausgeformt ist, mit dem Source-Bereich 5 des N+-Typs elektrisch verbunden. Die Source-Elektrode 9 ist auch mit dem Basisbereich 4 des P-Typs an einem Kontaktbereich 4a verbunden, so dass das elektrische Potential des Basisbereichs 4 des P-Typs fest ist.
  • Der Leistungs-MOSFET des vertikalen Typs, der den obigen Aufbau hat, stellt eine Zelle bereit. Auf dem Halbleitersubstrat sind mehrere Zellen ausgeformt.
  • In dieser Ausführungsform ist zwischen zwei Leistungs-MOSFETs des vertikalen Typs ein Graben bzw. Trench 10 derart ausgeformt, dass er durch die SiC-Schicht 2 des N-Typs und die Schicht 3 des N+-Typs mit geringem Widerstand dringt und das Si-Substrat 1 des N+-Typs erreicht. In dem Graben 10 ist eine leitfähige Schicht 11 angeordnet. Ferner bildet ein Isolierfilm 12 die Seitenwandung des Grabens 10 in der SiC-Schicht 2 des N-Typs.
  • Die leitfähige Schicht 11 ist beispielsweise aus Metall hergestellt, so dass sie sowohl mit der Schicht 3 des N+-Typs mit geringem Widerstand als auch mit dem Si-Substrat des N+-Typs in ohmschen Kontakt steht. Die Schicht 3 des N+-Typs mit geringem Widerstand ist aus SiC hergestellt. Die leitfähige Schicht 11 ist beispielsweise aus Aluminium, Nickel, Kupfer oder einem Mehrschichtfilm aus Titan, Nickel und Gold hergestellt. Als Alternative ist die leitfähige Schicht 11 in jedem Teil bzw. Abschnitt aus einem anderen Material hergestellt. Beispielsweise ist ein Teil der leitfähigen Schicht 11, der auf der Oberfläche des Si-Substrats 1 des N+-Typs angeordnet ist, aus Aluminium hergestellt, und ein anderer Teil der leitfähigen Schicht 11, der auf der Oberfläche der Schicht 3 des N+-Typs mit geringem Widerstand angeordnet ist, ist aus Nickel hergestellt.
  • Der Isolierfilm 12 ist beispielsweise aus SiO2 hergestellt. Der Isolierfilm 12 hat die Funktion, die leitfähige Schicht 11 und die SiC-Schicht 2 des N-Typs voneinander zu isolieren und zu trennen. In dieser Ausführungsform erstreckt sich der Zwischenschichtisolierfilm 8 derart, dass er auf der Oberfläche des Isolierfilms 12 und der Oberfläche der leitfähigen Schicht 11 angeordnet ist. Der Zwischenschichtisolierfilm 8 isoliert und trennt die leitfähige Schicht 11 und die Source-Elektrode 9.
  • Somit ist die SiC-Halbleitervorrichtung, welche den Leistungs-MOSFET des vertikalen Typs aufweist, gemäß dieser Ausführungsform aufgebaut.
  • In der SiC-Halbleitervorrichtung mit dem obigen Aufbau hat der Leistungs-MOSFET des vertikalen Typs die Funktion einer Vorrichtung des Inversionstyps, die als Drain die Schicht 3 des N+-Typs mit geringem Widerstand und das Si-Substrat 1 des N+-Typs aufweist. Insbesondere wenn an die Gate-Elektrode 7 keine vorgegebene Spannung angelegt wird, ist der Kanalbereich auf der Oberfläche des Basisbereichs 4 des P-Typs nicht vorgesehen. Somit fließt zwischen der Source und dem Drain kein Strom. Wenn an die Gate-Elektrode 7 die vorgegebene Spannung angelegt wird, ist der Kanalbereich auf der Oberfläche des Basisbereichs des P-Typs 4 vorgesehen. Somit fließt zwischen der Source und dem Drain Strom.
  • Wenn der Strom fließt, gelangt daher ein Elektron durch den Source-Bereich 5 des N+-Typs, den Kanalbereich und die SiC-Schicht 2 des N-Typs, und anschließend fließt das Elektron in die Schicht 3 des N+-Typs mit geringem Widerstand. In diesem Fall fließt das Elektron in eine Querrichtung (das heißt in eine horizontale Richtung des Substrats), weil die Schicht 3 des N+-Typs mit geringem Widerstand einen geringen Widerstand hat. Daraufhin fließt das Elektron durch die leitfähige Schicht 11 in das Si-Substrat 1 des N+-Typs. Daher kann der Strom zwischen der Source und dem Drain fließen, ohne dass ein Bandversatz zwischen der Schicht 3 des N+-Typs mit geringem Widerstand, die aus SiC hergestellt ist, und dem Si-Substrat 1 des N+-Typs überschritten wird. Insbesondere ist die leitfähige Schicht 11, die aus Metall hergestellt ist, zwischen der Schicht 3 des N+-Typs mit geringem Widerstand, die aus SiC hergestellt ist, und dem Si-Substrat 1 des N+-Typs angeordnet. Somit ist es möglich, dass der Bandversatz praktisch verschwindet.
  • Es wird daher das Halbleitersubstrat verwendet, in welchem das SiC-Substrat 1 des N+-Typs nicht von der SiC-Schicht 2 des N-Typs entfernt wird. Ferner wird in der SiC-Halbleitervorrichtung kein Spannungsabfall des Bandversatzes zwischen dem Si-Substrat 1 des N+-Typs und der SiC-Schicht 2 des N-Typs erzeugt.
  • Im Folgenden wird ein Verfahren zur Herstellung der SiC-Halbleitervorrichtung erläutert, die den Leistungs-MOSFET des vertikalen Typs mit dem obigen Aufbau aufweist, wobei auf die Herstellungsvorgangszeichnungen der in den 2 bis 4 gezeigten SiC-Halbleitervorrichtung Bezug genommen wird.
  • Schritt, der in 2A dargestellt ist
  • Als Erstes wird das Si-Substrat 1 des N+-Typs vorbereitet, das als Hauptoberfläche 1a eine {111}-Oberfläche aufweist. Die SiC-Schicht 3 des N+-Typs mit geringem Widerstand wird auf der Hauptoberfläche 1a des Si-Substrats 1 des N+-Typs epitaktisch ausgeformt. Eine Störstelle des N-Typs (zum Beispiel N2) wird in der SiC-Schicht 3 des N+-Typs mit geringem Widerstand mit hoher Konzentration dotiert. Die Konzentration beträgt beispielsweise ungefähr 1019cm–3.
  • Schritt, der in 2B dargestellt ist
  • Anschließend erfolgt das Wachstum der SiC-Schicht 2 des N-Typs. Die Störstelle des N-Typs wird in der SiC-Schicht 2 des N-Typs dotiert. Beispielsweise erfolgt das Aufwachsen der SiC-Schicht 2 des N-Typs epitaktisch mit ungefähr 10 μm. Somit wird die SiC-Schicht 2, 3 des N-Typs, die beispielsweise aus 3C-SiC hergestellt ist, an der Hauptoberfläche 1a des Si-Substrats 1 des N+-Typs erzeugt. Es wird das Halbleitersubstrat vorbereitet, das aus dem Si-Substrat 1 des N+-Typs und der SiC-Schicht 2, 3 des N-Typs besteht.
  • Schritt, der in 2C dargestellt ist
  • Auf der Oberfläche der SiC-Schicht 2 des N-Typs wird eine Maske zur Ionenimplantation ausgeformt. Anschließend wird in der Maske an einem Bereich der SiC-Schicht 2 des N-Typs für einen auszuformenden Basisbereich 4 des P-Typs und an einem Bereich der SiC-Schicht 2 des N-Typs für den auszuformenden Source-Bereich 5 des N+-Typs eine Öffnung ausgeformt. Daraufhin wird durch die Maske mit beispielsweise einer schrägen Ionenimplantation eine Störstelle des P-Typs dotiert. Ferner wird auf die Oberfläche eine Störstelle des N-Typs senkrecht implantiert. Dann wird die Maske entfernt. Auf dem Substrat wird eine andere Maske angeordnet. Die andere Maske hat an einem Bereich eines auszuformenden Kontaktbereichs 4a eine Öffnung. Anschließend wird die Ionenimplantation auf dem Substrat in vertikaler Richtung durchgeführt, und das Ion wird durch einen thermischen Vorgang aktiviert. Daraufhin werden der Basisbereich 4 des P-Typs, der Source-Bereich 5 des N+-Typs und der Kontaktbereich 4a ausgeformt.
  • Schritt, der in 3A dargestellt ist
  • Auf der Oberfläche der SiC-Schicht 2 des N-Typs wird eine weitere andere Maske ausgeformt. In der weiteren anderen Maske ist an einem Bereich eines auszuformenden Kanals 10 und an einem Bereich eines auszuformenden Isolierfilms 12, die in der SiC-Schicht 2 des N-Typs angeordnet sind, eine Öffnung ausgeformt. Im Anschluss wird unter Verwendung der Maske ein anisotropes Ätzen durchgeführt, so dass ein Teil des Substrats von der Oberfläche zu der Unterseite der SiC-Schicht 2 des N-Typs derart entfernt wird, dass ein Graben 20 ausgeformt wird, der bis zur Schicht 3 des N+-Typs mit geringem Widerstand reicht. Daraufhin wird die Maske entfernt.
  • Schritt, der in 3B dargestellt ist
  • Anschließend wird der Isolierfilm 12, der beispielsweise aus einem Siliziumoxidfilm (das heißt aus SiO2) hergestellt ist, in den Graben 20 eingebettet. Dieser Schritt wird beispielsweise derart durchgeführt, dass der Isolierfilm 12 rückgeätzt wird, nachdem er auf einer gesamten Oberfläche der SiC-Schicht 2 des N-Typs ausgeformt worden ist, die die Innenfläche des Grabens 20 aufweist.
  • Schritt, der in 3C dargestellt ist
  • Es wird eine Maske angeordnet, welche an einem Mittelbereich des Grabens 20 eine Öffnung aufweist, und es wird unter Verwendung der Maske ein anisotroper Ätzvorgang durchgeführt. Das anisotrope Ätzen wird insbesondere derart durchgeführt, dass ein Graben 10 durch den Mittelbereich des Isolierfilms 12 und durch die Schicht 3 des N+-Typs mit geringem Widerstand hindurchdringt und das Si-Substrat 1 des N+-Typs erreicht. Somit ist der Graben 10 ausgeformt. Ferner wird ein Aufbau gebildet, bei dem der Isolierfilm 12 an der Seitenwandung des Grabens 10 verbleibt. Daraufhin wird die Maske entfernt. Anschließend wird, wenn notwendig, ein Glühvorgang oder dergleichen durchgeführt, um den Oberflächenzustand der Unterseite des Grabens 10 zu glätten.
  • Schritt, der in 4A dargestellt ist
  • Es wird ein thermischer Oxidationsvorgang durchgeführt, so dass der Gate-Oxidfilm 6 auf der Oberfläche der SiC-Schicht 2 des N-Typs ausgeformt wird. Anschließend wird ein dotierter Polysiliziumfilm oder dergleichen abgeschieden, und der dotierte Polysiliziumfilm wird derart ausgestaltet, dass die Gate-Elektrode 7 erzeugt wird.
  • Schritt, der in 4B dargestellt ist
  • Ein Abschnitt des Gate-Oxidfilms 6 wird entfernt. Der Abschnitt des Gate-Oxidfilms 6 wird an einer vorgegebenen Position angeordnet, beispielsweise an einem Abschnitt, der an der Innenwandung des Grabens 10 ausgeformt ist. Daraufhin wird die leitfähige Schicht 11 in den Graben 10 eingefügt. Es wird beispielsweise die leitfähige Schicht 11, die aus Metall, wie zum Beispiel Aluminium hergestellt ist, an der Oberfläche der SiC-Schicht 2 des N-Typs, welche die Innenwandung des Grabens 10 aufweist, ausgeformt. Anschließend wird die leitfähige Schicht 11 rückgeätzt. Somit wird die leitfähige Schicht 11 derart ausgeformt, dass sie an der unteren Seite der Oberfläche der SiC-Schicht 2 des N-Typs angeordnet ist.
  • Spätere Schritte, welche auf die obigen Schritte folgen, sind nicht dargestellt. Es wird jedoch der Zwischenschichtisolierfilm 8 derart ausgeformt, dass er die Oberfläche der Gate-Elektrode 7 bedeckt. Im Anschluss daran wird in dem Zwischenschichtisolierfilm 8 eine Kontaktdurchgangsausnehmung bzw. ein Kontaktloch ausgeformt. Daraufhin wird eine Aluminiumschicht und dergleichen ausgeformt, und die Aluminiumschicht und dergleichen wird derart ausgestaltet, dass eine Verdrahtungsschicht erzeugt wird. Die Verdrahtungsschicht steht mit der Source-Elektrode 9 und der Gate-Elektrode 7 in Verbindung. Nach einem Schritt zur Herstellung eines Schutzfilms und dergleichen ist die SiC-Halbleitervorrichtung, die den in 1 dargestellten Leistungs-MOSFET des vertikalen Typs aufweist, vollständig aufgebaut.
  • Wie oben erklärt, ist in der SiC-Halbleitervorrichtung gemäß dieser Ausführungsform die aus Metall hergestellte leitfähige Schicht 11 zwischen der aus SiC hergestellten Schicht 3 des N+-Typs mit geringem Widerstand und dem Si-Substrat 1 des N+-Typs derart angeordnet, dass der Bandversatz praktisch beseitigt wird. Obwohl das Halbleitersubstrat, in welchem das SiC-Substrat 1 des N+-Typs von der SiC-Schicht 2 des N-Typs nicht entfernt ist, verwendet wird, kann somit die SiC-Halbleitervorrichtung vorgesehen sein, welche zwischen dem Si-Substrat 1 des N+-Typs und der SiC-Schicht 2 des N-Typs keinen Spannungsabfall des Bandversatzes erzeugt.
  • Zweite Ausführungsform
  • Im Folgenden wird eine zweite Ausführungsform der gegenwärtigen Erfindung erläutert. Diese Ausführungsform unterscheidet sich von der ersten Ausführungsform darin, dass der in der SiC-Halbleitervorrichtung auszuformende Leistungs-MOSFET des vertikalen Typs an Stelle des MOSFETs des planaren Typs ein MOSFET des Grabentyps ist.
  • 5 ist eine Querschnittsansicht, welche die SiC-Halbleitervorrichtung gemäß dieser Ausführungsform zeigt. Wie darin dargestellt, sind der Basisbereich 4 des P-Typs und der Source-Bereich 5 des N+-Typs an einem Oberflächenabschnitt der SiC-Schicht 2 des N-Typs in dieser Reihenfolge ausgeformt. Der Graben 30 ist derart ausgeformt, dass er den Basisbereich 4 des P-Typs und den Source-Bereich 5 des N+-Typs durchdringt und die SiC-Schicht 2 des N-Typs erreicht. In dem Graben 30 sind der Gate-Oxidfilm 6 und die Gate-Elektrode 7 ausgeformt.
  • Bei einem solchen Aufbau wird der Graben 10 zwischen dem Leistungs-MOSFET des vertikalen Typs ausgeformt. Der Graben 10 dringt durch die SiC-Schicht 2 des N-Typs und die Schicht 3 des N+-Typs mit geringem Widerstand und erreicht das Si-Substrat 1 des N+-Typs. In dem Graben 10 ist die leitfähige Schicht 11 angeordnet. Ferner wird durch den Isolierfilm 12 ein Abschnitt der SiC-Schicht 2 des N-Typs als Seitenwandung des Grabens 10 bereit gestellt.
  • Sogar wenn ein Element, das in der SiC-Halbleitervorrichtung angeordnet ist, ein vertikaler Leistungs-MOSFET des Grabentyps ist, kann somit die Vorrichtung die gleiche Wirkung wie die erste Ausführungsform haben. In diesem Fall ist ein Herstellungsverfahren der SiC-Halbleitervorrichtung dem Verfahren der ersten Ausführungsform im Wesentlichen ähnlich. Um den Gate-Aufbau vorzusehen, wird jedoch an der Oberfläche des Source-Bereichs 5 des N+-Typs vor dem Ausformen des Gate-Oxidfilms 6 eine Maske angeordnet, welche an einem Bereich eines auszuformenden Grabens 30 eine Öffnung aufweist. Es ist notwendig, den Graben 30 unter Verwendung dieser Maske auszuformen. Was andere Schritte des Herstellungsverfahrens der Vorrichtung betrifft, sind diese denen der ersten Ausführungsform ähnlich.
  • Dritte Ausführungsform
  • Im Folgenden wird eine dritte Ausführungsform der gegenwärtigen Erfindung erklärt. Obwohl diese Ausführungsform einen anderen Aufbau hat als die erste Ausführungsform, hat die gleiche Wirkung wie die erste Ausführungsform. In einer SiC-Halbleitervorrichtung gemäß dieser Ausführungsform hat ein vertikaler Leistungs-MOSFET des planaren Typs einen Grundaufbau, der dem der ersten Ausführungsform ähnlich ist.
  • 6 ist eine Querschnittsansicht, welche die SiC-Halbleitervorrichtung gemäß dieser Ausführungsform zeigt. Wie darin dargestellt, ist der in der ersten Ausführungsform beschriebene vertikale Leistungs-MOSFET des planaren Typs in der SiC-Schicht 2 des N-Typs ausgeformt. In der Vorrichtung in 6 sind jedoch der Graben 10, die leitfähige Schicht 11 und der Isolierfilm 12, die in der ersten Ausführungsform beschrieben wurden (siehe 1), nicht ausgeformt. Als Alternative ist ein Graben 40 derart ausgeformt, dass er die Schicht 3 des N+-Typs mit geringem Widerstand von einer rückwärtigen Oberfläche 1b des Si-Substrats 1 des N+-Typs erreicht. Ferner ist eine rückwärtige Elektrode 41 derart ausgeformt, dass sie die Innenwandung des Grabens 40 bedeckt. Die rückwärtige Elektrode 41 ist beispielsweise aus Aluminium, Nickel, Kupfer, einem Mehrschichtfilm aus Titan, Nickel, Gold oder dergleichen hergestellt. Als Alternative ist die rückwärtige Elektrode 41 in jedem Teil bzw. Abschnitt aus einem unterschiedlichen Material hergestellt. Es ist beispielsweise ein Teil der rückwärtigen Elektrode 41, der an der Oberfläche des N+-Si-Substrats 1 angeordnet ist, aus Aluminium hergestellt, und ein anderer Teil der rückwärtigen Elektrode 41, der an der Oberfläche der Schicht 3 des N+-Typs mit geringem Widerstand angeordnet ist, ist aus Nickel hergestellt.
  • Im Falle des obigen Aufbaus gelangt das Elektron durch den Source-Bereich 5 des N+-Typs, den Kanalbereich und die SiC-Schicht 2 des N-Typs hindurch, wenn an die Gate-Elektrode 7 eine vorgegebene Spannung angelegt wird, so dass Strom zwischen der Source und dem Drain fließt. Anschließend fließt das Elektron direkt von der Schicht 3 des N+-Typs mit geringem Widerstand zu der rückwärtigen Elektrode 41. Daraufhin fließt das Elektron von der rückwärtigen Elektrode 41 zu einer externen Schaltung, oder das Elektron fließt von der rückwärtigen Elektrode 41 durch das Si-Substrat 1 des N+-Typs zu der externen Schaltung. Der Strom kann daher zwischen der Source und dem Drain fließen, ohne dass der Bandversatz zwischen der Schicht 3 des N+-Typs mit geringem Widerstand, die aus SiC hergestellt ist, und dem Si-Substrat 1 des N+-Typs überschritten wird. Insbesondere dadurch, dass die leitfähige Schicht 11, welche aus Metall hergestellt ist, zwischen der Schicht 3 des N+-Typs mit geringem Widerstand, die aus SiC hergestellt ist, und dem Si-Substrat 1 des N+-Typs eingefügt wird, wird der Bandversatz praktisch beseitigt.
  • Somit kann wie bei der ersten Ausführungsform die SiC-Halbleitervorrichtung bereit gestellt werden, die zwischen dem Si-Substrat 1 des N+-Typs und der SiC-Schicht 2 des N-Typs keinen Spannungsabfall des Bandversatzes erzeugt, obwohl das Halbleitersubstrat verwendet wird, in welchem das SiC-Substrat 1 des N+-Typs von der SiC-Schicht 2 des N-Typs nicht entfernt wird.
  • In einem Fall, wo die SiC-Halbleitervorrichtung gemäß dieser Ausführungsform hergestellt wird, werden die in 2A bis 2C dargestellten Schritte, die in der ersten Ausführungsform beschrieben wurden, durchgeführt. Anschließend werden die Schritte durchgeführt, die auf den in 4A dargestellten Schritt folgen, ohne dass die in den 3A bis 3C und 4A dargestellten Schritte durchgeführt werden. Daraufhin wird der Graben 40 von der rückwärtigen Oberfläche 1b des Si-Substrats 1 des N+-Typs unter Verwendung einer Maske geätzt. Im Anschluss daran wird die rückwärtige Elektrode 41 ausgeformt.
  • Vierte Ausführungsform
  • Es wird eine vierte Ausführungsform der gegenwärtigen Erfindung erklärt. Diese Ausführungsform unterscheidet sich von der dritten Ausführungsform darin, dass der in der SiC-Halbleitervorrichtung auszuformende Leistungs-MOSFET des vertikalen Typs an Stelle des MOSFETs des planaren Typs ein MOSFET des Grabentyps ist.
  • 7 ist eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung gemäß dieser Ausführungsform darstellt. Wie darin dargestellt, sind der Basisbereich 4 des P-Typs und der Source-Bereich 5 des N+-Typs an dem Oberflächenabschnitt der SiC-Schicht 2 des N-Typs in dieser Reihenfolge ausgeformt. Der Graben 30 ist derart ausgeformt, dass er durch den Basisbereich 4 des P-Typs und den Source-Bereich 5 des N+-Typs dringt und die SiC-Schicht 2 des N-Typs erreicht. In dem Graben 30 sind der Gate-Oxidfilm 6 und die Gate-Elektrode 7 ausgeformt.
  • In dem obigen Aufbau ist der Graben 40 derart ausgeformt, dass er die Schicht 3 des N+-Typs mit geringem Widerstand von der rückwärtigen Oberfläche 1b des Si-Substrats 1 des N+-Typs erreicht. Die rückwärtige Elektrode 41 ist derart ausgeformt, dass sie die Innenwandung des Grabens 40 bedeckt. Die rückwärtige Elektrode 41 ist aus Aluminium, Titan oder dergleichen hergestellt.
  • Sogar wenn ein Element, das in der SiC-Halbleitervorrichtung angeordnet ist, ein vertikaler Leistungs-MOSFET des Grabentyps ist, kann somit die Vorrichtung die gleiche Wirkung haben wie die dritte Ausführungsform. In diesem Fall ist ein Herstellungsverfahren für die SiC-Halbleitervorrichtung im Wesentlichen dem Herstellungsverfahren der dritten Ausführungsform ähnlich. Um den Graben-Gate-Aufbau bereitzustellen, wird jedoch an der Oberfläche des Source-Bereichs 5 des N+-Typs vor dem Ausformen des Gate-Oxidfilms 6 eine Maske angeordnet, welche an einem Bereich eines auszuformenden Grabens 30 eine Öffnung aufweist. Es ist notwendig, den Graben 30 unter Verwendung dieser Maske auszuformen. Andere Schritte des Herstellungsverfahrens der Vorrichtung sind denen der dritten Ausführungsform ähnlich.
  • Andere Ausführungsformen
    • (1) In den ersten bis vierten Ausführungsformen wird der vertikale Leistungs-MOSFET des planaren Typs oder des Grabentyps als eine beispielhafte Ausführungsform der gegenwärtigen Erfindung verwendet. Diese Ausführungsformen sind jedoch nur ein Beispiel. Die gegenwärtige Erfindung kann daher bei anderen Elementen angewendet werden. Beispielsweise in einer Halbleitervorrichtung, die die SiC-Schicht 2 des N-Typs aufweist, welche an der Oberfläche des Si-Substrats 1 des N+-Typs ausgeformt ist, kann die gegenwärtige Erfindung bei einem Element des vertikalen Typs angewendet werden, das einen Aufbau hat, bei dem Strom an beiden Seiten des Halbleitersubstrats fließt. Das Element des vertikalen Typs ist beispielsweise eine PN-Diode, welche eine SiC-Schicht des P-Typs aufweist, die an einem oberen Abschnitt der SiC-Schicht 2 des N-Typs ausgeformt ist, es ist beispielsweise eine Schottky-Barrier-Diode, die eine Elektrode hat, welche durch mit der SiC-Schicht 2 des N-Typs in Schottky-Kontakt steht, oder es ist beispielsweise ein bipolarer Transistor, der einen Basisbereich und einen Emitterbereich hat, die in der SiC-Schicht 2 des N-Typs ausgeformt sind.
    • (2) Obwohl es in der obigen ersten Ausführungsform in Bezug auf eine Vorderansichtgestaltung des Grabens 10 nicht speziell beschrieben wurde, kann die Gestaltung des Grabens 10 gemäß einer Gestalt bzw. Form von jeder Zelle, welche aus dem Leistungs-MOSFET des vertikalen Typs besteht, unterschiedlich geändert werden. Wenn beispielsweise jede Zelle des Leistungs-MOSFETs des vertikalen Typs eine Quadratform aufweist, hat die Gestaltung des Grabens 10 eine quadratische Form, so dass sie jede Zelle umgibt. Wenn jede Zelle des Leistungs-MOSFETs des vertikalen Typs eine Streifenform hat, hat die Gestaltung des Grabens 10 parallel zu jeder Zelle eine Streifenform. Als Alternative kann nur der Graben 10 als gepunktetes Muster bzw. gepunktete Ausführung angeordnet sein.
    • (3) Das Herstellungsverfahren der SiC-Halbleitervorrichtung, das in den ersten bis vierten Ausführungsformen beschrieben wurde, ist nur eine beispielhafte Ausführungsform. Die SiC-Halbleitervorrichtung, welche den gleichen Aufbau hat, wie die ersten bis vierten Ausführungsformen, kann durch andere Verfahren hergestellt werden. Beispielsweise wird in den in den 3A bis 3C dargestellten Schritten der Graben 20 nur an einer Position ausgeformt, welche dem Graben 10 entspricht, und ferner erreicht die Tiefe des Grabens 20 nicht die Schicht 3 des N+-Typs mit geringem Widerstand. Anschließend wird die Innenwandung (das heißt die Seitenwandung und die Unterseite) des Grabens 20 thermisch oxidiert, so dass der Isolierfilm 12 erzeugt wird. Im Anschluss daran werden die Unterseite des Isolierfilms 12 und die Schicht 3 des N+-Typs mit geringem Widerstand, welche unter dem Isolierfilm 12 angeordnet ist, geätzt. Es kann des Weiteren die Reihenfolge der Schritte bei dem Herstellungsverfahren der SiC-Halbleitervorrichtung, die in den ersten bis vierten Ausführungsformen beschrieben wurde, geändert werden.
    • (4) In den ersten bis vierten Ausführungsformen ist der vertikale Leistungs-MOSFET des N-Kanal-Typs, in welchem der erste Leitfähigkeitstyp der N-Typ und der zweite Leitfähigkeitstyp der P-Typ sind, als Beispiel erklärt. Als Alternative kann die gegenwärtige Erfindung bei einem vertikalen Leistungs-MOSFET des P-Kanal-Typs verwendet werden, in welchem der Leitfähigkeitstyp in jedem Teil umgedreht ist. Was die oben beschriebene PN-Diode, die Schottky-Barrier-Diode und den bipolaren Transistor betrifft, kann ferner der Leitfähigkeitstyp in jedem Teil umgedreht sein.
    • (5) In den ersten bis vierten Ausführungsformen ist der vertikale Leistungs-MOSFET des Inversionstyps als Beispiel erklärt. Als Alternative kann der vertikale MOSFET einen Kanal des Akkumulationstyps haben. Was in diesem Fall den Leistungs-MOSFET des vertikalen Typs betrifft, der den Kanal des Akkumulationstyps hat, ist dieser bekannt und beispielsweise in dem japanischen Patent Nr. 3385938 und in der Veröffentlichung der japanischen Patentanmeldung Nr. H10-308511 offenbart. Daher wird die Erklärung des detaillierten Aufbaus des MOSFETs, der den Kanal des Akkumulationstyps hat, ausgelassen.
    • (6) In jeder obigen Ausführungsform beinhaltet die Vorrichtung die Schicht 3 des N+-Typs mit geringem Widerstand, so dass der ohmsche Kontakt der leitfähigen Schicht 11 oder der rückwärtigen Elektrode 41 erzielt wird. In einigen Fällen von einer bestimmten Störstellenkonzentration der SiC-Schicht 2 des N-Typs kann die Vorrichtung die Schicht 3 des N+-Typs mit geringem Widerstand nicht enthalten. Wenn jedoch die Vorrichtung die Schicht 3 des N+-Typs mit geringem Widerstand nicht enthält, ist in Bezug auf die ersten und zweiten Ausführungsformen der Aufbau erforderlich, bei dem die leitfähige Schicht 11 an einer Grenze zwischen dem Siliziumsubstrat 1 des N+-Typs und der SiC-Schicht 2 des N-Typs mit sowohl der SiC-Schicht 2 des N-Typs als auch mit dem Siliziumsubstrat 1 des N+-Typs verbunden ist.
  • Die gegenwärtige Erfindung schafft die folgenden Gesichtspunkte.
  • Eine Siliziumkarbidhalbleitervorrichtung beinhaltet ein Halbleiterelement. Das Halbleiterelement ist in einem Halbleitersubstrat angeordnet, das eine Siliziumkarbidschicht eines ersten Leitfähigkeitstyps und ein Siliziumsubstrat aufweist. Die Siliziumkarbidschicht eines ersten Leitfähigkeitstyps ist an einer Hauptoberfläche des Siliziumsubstrats angeordnet. Die Vorrichtung weist Folgendes auf: einen Graben, der an einer Oberfläche der Siliziumkarbidschicht angeordnet ist, so dass er das Siliziumsubstrat erreicht; und eine leitfähige Schicht, die in dem Graben an einem Grenzabschnitt zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat angeordnet ist, so dass sie sowohl mit der Siliziumkarbidschicht als auch mit dem Siliziumsubstrat in Verbindung steht. Das Halbleiterelement ist ein Halbleiterelement des vertikalen Typs, so dass Strom sowohl an einem oberen Oberflächenabschnitt als auch an einem rückwärtigen Seitenabschnitt des Halbleitersubstrates fließt. Der Strom fließt durch die leitfähige Schicht.
  • Die leitfähige Schicht ist daher zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat angeordnet, so dass ein Bandversatz im Wesentlichen beseitigt wird. Somit wird das Halbleitersubstrat, in welchem das Siliziumsubstrat nicht von der Siliziumkarbidschicht entfernt ist, für die Siliziumkarbidhalbleitervorrichtung verwendet, ohne dass der Spannungsabfall des Bandversatz zwischen dem Siliziumsubstrat und der Siliziumkarbidschicht erzeugt wird. Es wird die SiC-Halbleitervorrichtung bereitgestellt, welche zwischen dem Si-Substrat und der SiC-Schicht keinen Spannungsabfall des Bandversatzes hat, ohne dass das Si-Substrat entfernt wird.
  • Als Alternative kann die Siliziumkarbidhalbleitervorrichtung ferner eine Schicht mit geringem Widerstand aufweisen, die an einem Grenzabschnitt zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat derart angeordnet ist, dass eine Störstellenkonzentration einer Störstelle eines ersten Leitfähigkeitstyps in der Schicht mit geringem Widerstand höher ist als die der Siliziumkarbidschicht. Der Graben dringt durch die Schicht mit geringem Widerstand und erreicht das Siliziumsubstrat, und die leitfähige Schicht ist in dem Graben angeordnet, so dass sie die Schicht mit geringem Widerstand und das Siliziumsubstrat verbindet.
  • Somit ist die Schicht mit geringem Widerstand derart angeordnet, dass der Innenwiderstand der Schicht mit geringem Widerstand an dem Spannungsabfall nicht beteiligt ist. Ferner ist es möglich, mit der leitfähigen Schicht leicht in ohmschen Kontakt zu stehen.
  • Als Alternative kann die Siliziumkarbidhalbleitervorrichtung ferner einen Isolierfilm aufweisen, der an einer Seitenwandung des Grabens angeordnet ist. Durch Ausformen des Isolierfilms kann somit die leitfähige Schicht von dem Halbleiterelement isoliert und getrennt sein.
  • Als Alternative kann das Halbleiterelement ein bipolarer Transistor sein, der einen Basisbereich und einen Emitterbereich hat, die in der Siliziumkarbidschicht angeordnet sind. Der Basisbereich hat einen zweiten Leitfähigkeitstyp, und der Emitterbereich hat den ersten Leitfähigkeitstyp. Als Alternative kann das Halbleiterelement eine PN-Diode sein, welche durch eine Schicht eines zweiten Leitfähigkeitstyps in der Siliziumkarbidschicht bereitgestellt wird. Als Alternative kann das Halbleiterelement eine Schottky-Barrier-Diode sein, welche durch eine Metallschicht an einer Oberfläche der Siliziumkarbidschicht bereitgestellt wird, und die Metallschicht steht mit der Oberfläche der Siliziumkarbidschicht in Schottky-Kontakt.
  • Als Alternative ist das Halbleiterelement ein Leistungs-MOSFET des vertikalen Typs mit: einem Basisbereich eines zweiten Leitfähigkeitstyps, der an einem Oberflächenabschnitt der Siliziumkarbidschicht angeordnet ist; einem Source-Bereich des ersten Leitfähigkeitstyps, der an einem Oberflächenabschnitt des Basisbereichs angeordnet ist; einem Gate-Isolierfilm, der an einem Kanalbereich angeordnet ist, welcher durch einen Abschnitt der Oberfläche des Basisbereichs bereitgestellt wird, wobei der Abschnitt zwischen der Siliziumkarbidschicht und dem Source-Bereich angeordnet ist; einer Gate-Elektrode, welche an dem Gate-Isolierfilm angeordnet ist; einem Zwischenschichtisolierfilm, um die Gate-Elektrode zu bedecken, worin in dem Zwischenschichtisolierfilm eine Kontaktdurchgangsausnehmung bzw. ein Kontaktloch angeordnet ist, um sowohl mit dem Source-Bereich als auch mit dem Basisbereich eine Verbindung herzustellen; und einer Source-Elektrode, um sowohl mit dem Source-Bereich als auch mit dem Basisbereich durch die Kontaktdurchgangsausnehmung in dem Zwischenschichtisolierfilm elektrisch in Kontakt zu stehen. Ferner kann der Leistungs-MOSFET des vertikalen Typs ein vertikaler Leistungs-MOSFET des planaren Typs sein, in welchem der Kanalbereich parallel zu der Hauptoberfläche des Siliziumsubstrates angeordnet ist. Darüber hinaus kann der Leistungs-MOSFET des vertikalen Typs ein vertikaler Leistungs-MOSFET des Grabentyps bzw. des Trench-Typs sein, der einen zweiten Graben hat. Der zweite Graben ist an der Oberfläche der Siliziumkarbidschicht angeordnet. Der Gate-Isolierfilm und die Gate-Elektrode sind an der Seitenwandung des zweiten Grabens angeordnet. Der Source-Bereich und der Basisbereich stehen mit der Seitenwandung des zweiten Grabens in Kontakt. Der Kanalbereich ist an der Seitenwandung des zweiten Grabens angeordnet.
  • Der obige Leistungs-MOSFET des vertikalen Typs ist beispielsweise ein MOSFET eines planaren Typs oder ein MOSFET eines Grabentyps bzw. Trench-Typs. Der MOSFET bevorzugt weder den planaren Typ noch den Grabentyp. Bei dem MOSFET des planaren Typs befindet sich der Kanalbereich parallel zu der Hauptoberfläche des Siliziumsubstrats. Der MOSFET des Grabentyps ist derart aufgebaut, dass an der Oberfläche der Siliziumkarbidschicht ein Graben ausgeformt ist; der Gate-Isolierfilm und die Gate-Elektrode sind an der Seitenwandung des Grabens ausgeformt; der Source-Bereich und der Basisbereich sind derart ausgeformt, dass sie mit der Seitenwandung des Grabens in Kontakt stehen; und der Kanalbereich ist an der Seitenwandung des Grabens angeordnet.
  • Als Alternative kann ein Teil der leitfähigen Schicht aus Titan hergestellt sein, und zwar der Teil, der mit dem Siliziumsubstrat in Kontakt steht, und ein anderer Teil der leitfähigen Schicht kann aus Nickel hergestellt sein, und zwar der andere Teil, der mit der Siliziumkarbidschicht in Kontakt steht.
  • Eine Siliziumkarbidhalbleitervorrichtung weist ferner ein Halbleiterelement auf. Das Halbleiterelement ist in einem Halbleitersubstrat angeordnet, das eine Siliziumkarbidschicht eines ersten Leitfähigkeitstyps und ein Siliziumsubstrat aufweist. Die Siliziumkarbidschicht eines ersten Leitfähigkeitstyps ist an einer Hauptoberfläche des Siliziumsubstrats angebracht. Die Vorrichtung weist Folgendes auf: einen Graben, der an einer rückwärtigen Oberfläche des Siliziumsubstrats angeordnet ist, so dass er die Siliziumkarbidschicht erreicht; und eine rückwärtige Elektrode, die in dem Graben an einem Grenzabschnitt zwischen der Siliziumkarbidschicht und dem Silikonsubstrat derart angeordnet ist, dass sie sowohl mit der Siliziumkarbidschicht als auch mit dem Siliziumsubstrat in Verbindung steht. Das Halbleiterelement ist ein Halbleiterelement des vertikalen Typs, so dass Strom sowohl an einem vorderseitigen Oberflächenabschnitt als auch an einem rückwärtigen Oberflächenabschnitt der Halbleitervorrichtung fließt. Der Strom fließt durch die rückwärtige Elektrode.
  • Sogar wenn der Graben an der rückwärtigen Oberfläche des Siliziumsubstrats ausgeformt ist, so dass er die Siliziumkarbidschicht erreicht, und die rückwärtige Elektrode in dem Graben ausgeformt ist, kann somit die Vorrichtung die folgenden Wirkungen erzielen. Die rückwärtige Elektrode ist insbesondere zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat angeordnet, so dass ein Bandversatz im Wesentlichen beseitigt wird. Somit wird das Halbleitersubstrat, bei welchem das Siliziumsubstrat nicht von der Siliziumkarbidschicht entfernt worden ist, für die Siliziumkarbidhalbleitervorrichtung verwendet, ohne dass zwischen dem Siliziumsubstrat und der Siliziumkarbidschicht der Spannungsabfall des Bandversatzes erzeugt wird. Es wird die SiC-Halbleitervorrichtung bereitgestellt, welche zwischen dem Si-Substrat und der SiC-Schicht keinen Spannungsabfall des Bandversatzes hat, ohne dass das Si-Substrat entfernt wird.
  • Als Alternative kann die Siliziumkarbidhalbleitervorrichtung ferner eine Schicht mit geringem Widerstand aufweisen, die an einem Grenzabschnitt zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat derart angeordnet ist, dass eine Störstellenkonzentration einer Störstelle eines ersten Leitfähigkeitstyps in der Schicht mit geringem Widerstand höher ist als die der Siliziumkarbidschicht. Der Graben erreicht die Schicht mit geringem Widerstand. Die rückwärtige Elektrode ist in dem Graben derart angeordnet, dass sie die Schicht mit geringem Widerstand und das Siliziumsubstrat verbindet.
  • Wie in der obigen Vorrichtung festgelegt ist, ist an einem Grenzabschnitt zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat eine Schicht mit geringem Widerstand derart ausgeformt, dass eine Störstellenkonzentration der Störstelle eines ersten Leitfähigkeitstyps in der Siliziumkarbidschicht teilweise erhöht wird. Die rückwärtige Elektrode ist in dem Graben derart ausgeformt, dass sie zwischen der Schicht mit geringem Widerstand und dem Siliziumsubstrat eine Verbindung herstellt. In dem obigen Fall kann die Vorrichtung die folgenden Wirkungen erzielen. Insbesondere ist die Schicht mit geringem Widerstand derart angeordnet, dass der Innenwiderstand der Schicht mit geringem Widerstand nicht an dem Spannungsabfall beteiligt ist. Ferner ist es möglich, mit der rückwärtigen Elektrode leicht in ohmschen Kontakt zu stehen.
  • Als Alternative kann ein Teil der rückwärtigen Elektrode aus Titan hergestellt sein, und zwar der Teil, der mit dem Siliziumsubstrat in Kontakt steht, und ein anderer Teil der rückwärtigen Elektrode kann aus Nickel hergestellt sein, und zwar der andere Teil, der mit der Siliziumkarbidschicht in Kontakt steht. In diesem Fall kann die rückwärtige Elektrode sowohl mit dem Siliziumsubstrat als auch mit der Siliziumkarbidschicht in ohmschen Kontakt stehen.
  • Die gegenwärtige Erfindung stellt eine Siliziumkarbidhalbleitervorrichtung bereit, die ein Halbleiterelement aufweist, das in einem Halbleitersubstrat angeordnet ist, welches eine Siliziumkarbidschicht eines ersten Leitfähigkeitstyps und ein Siliziumsubstrat aufweist. Die Vorrichtung weist Folgendes auf: einen Graben an der Siliziumkarbidschicht derart, dass er das Siliziumsubstrat erreicht; und eine leitfähige Schicht in dem Graben zwischen der Siliziumkarbidschicht und dem Siliziumsubstrat derart, dass sie mit beiden in Verbindung steht. Das Halbleiterelement ist ein Halbleiterelement des vertikalen Typs, so dass Strom sowohl an einem oberen Oberflächenabschnitt als auch an einem rückwärtigen Oberflächenabschnitt des Halbleitersubstrats fließt. Der Strom fließt durch die leitfähige Schicht.

Claims (19)

  1. Siliziumkarbidhalbleitervorrichtung mit einem Halbleiterelement, worin das Halbleiterelement in einem Halbleitersubstrat (1–3) angeordnet ist, das eine Siliziumkarbidschicht (2, 3) eines ersten Leitfähigkeitstyps und ein Siliziumsubstrat (1) aufweist, und worin die Siliziumkarbidschicht (2, 3) eines ersten Leitfähigkeitstyps an einer Hauptoberfläche (1a) des Siliziumsubstrats (1) angeordnet ist, wobei die Vorrichtung Folgendes aufweist: einen Graben (10), der an einer Oberfläche der Siliziumkarbidschicht (2, 3) derart angeordnet ist, dass er das Siliziumsubstrat (1) erreicht; und eine leitfähige Schicht (11), die in dem Graben (10) an einem Grenzabschnitt zwischen der Siliziumkarbidschicht (2, 3) und dem Siliziumsubstrat (1) derart angeordnet ist, dass sie sowohl mit der Siliziumkarbidschicht (2, 3) als auch mit Siliziumsubstrat (1) in Verbindung steht, worin das Halbleiterelement ein Halbleiterelement des vertikalen Typs ist, so dass Strom sowohl an einem oberen Oberflächenabschnitt als auch an einem rückwärtigen Oberflächenabschnitt des Halbleitersubstrats (1–3) fließt, und der Strom durch die leitfähige Schicht (11) fließt.
  2. Siliziumkarbidhalbleitervorrichtung nach Anspruch 1, mit des Weiteren: einer Schicht (3) mit geringem Widerstand, die an einem Grenzabschnitt zwischen der Siliziumkarbidschicht (2, 3) und dem Siliziumsubstrat (1) derart angeordnet ist, dass eine Störstellenkonzentration einer Störstelle eines ersten Leitfähigkeitstyps in der Schicht (3) mit geringem Widerstand höher ist als die der Siliziumkarbidschicht (2, 3), worin der Graben (10) die Schicht (3) mit geringem Widerstand durchdringt und das Siliziumsubstrat (1) erreicht, und die leitfähige Schicht (11) in dem Graben (10) derart angeordnet ist, dass sie zwischen der Schicht (3) mit geringem Widerstand und dem Siliziumsubstrat (1) eine Verbindung herstellt.
  3. Siliziumkarbidhalbleitervorrichtung nach Anspruch 1 oder 2, mit des Weiteren: einem Isolierfilm (12), der an einer Seitenwandung des Grabens (10) angeordnet ist.
  4. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 1 bis 3, worin das Halbleiterelement ein bipolarer Transistor ist, der einen Basisbereich und einen Emitterbereich aufweist, die in der Siliziumkarbidschicht (2, 3) angeordnet sind, der Basisbereich einen zweiten Leitfähigkeitstyp aufweist, und der Emitterbereich den ersten Leitfähigkeitstyp aufweist.
  5. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 1 bis 3, worin das Halbleiterelement eine PN-Diode ist, die durch eine Schicht eines zweiten Leitfähigkeitstyps in der Siliziumkarbidschicht (2, 3) bereitgestellt wird.
  6. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 1 bis 3, worin das Halbleiterelement eine Schottky-Barrier-Diode ist, welche durch eine Metallschicht an einer Oberfläche der Siliziumkarbidschicht (2, 3) bereitgestellt wird, und die Metallschicht mit der Oberfläche der Siliziumkarbidschicht (2, 3) in Schottky-Kontakt steht.
  7. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 1 bis 3, worin das Halbleiterelement ein Leistungs-MOSFET des vertikalen Typs ist, mit: einem Basisbereich (4), der einen zweiten Leitfähigkeitstyp hat und an einem Oberflächenabschnitt der Siliziumkarbidschicht (2, 3) angeordnet ist; einem Source-Bereich (5), der den ersten Leitfähigkeitstyp aufweist und an einem Oberflächenabschnitt des Basisbereichs (4) angeordnet ist; einen Gate-Isolierfilm (6), der an einem Kanalbereich angeordnet ist, welcher durch einen Abschnitt der Oberfläche des Basisbereichs (4) bereitgestellt wird, wobei der Abschnitt zwischen der Siliziumkarbidschicht (2, 3) und dem Source-Bereich (5) angeordnet ist; einer Gate-Elektrode (7), die an dem Gate-Isolierfilm (6) angeordnet ist; einem Zwischenschichtisolierfilm (8), um die Gate-Elektrode (7) abzudecken, worin in dem Zwischenschichtisolierfilm (8) eine Kontaktdurchgangsausnehmung angeordnet ist, um sowohl mit dem Source-Bereich (5) als auch mit dem Basisbereich (4) eine Verbindung bereitzustellen; und einer Source-Elektrode (9), um sowohl mit dem Source-Bereich (5) als auch mit dem Basisbereich (4) durch die Kontaktdurchgangsausnehmung in dem Zwischenschichtisolierfilm (8) eine elektrische Verbindung bereitzustellen.
  8. Siliziumkarbidhalbleitervorrichtung nach Anspruch 7, worin der Leistungs-MOSFET des vertikalen Typs ein vertikaler Leistungs-MOSFET des planaren Typs ist, in welchem der Kanalbereich parallel zu der Hauptoberfläche (1a) des Siliziumsubstrats (1) angeordnet ist.
  9. Siliziumkarbidhalbleitervorrichtung nach Anspruch 7, worin der Leistungs-MOSFET des vertikalen Typs ein vertikaler Leistungs-MOSFET des Grabentyps mit einem zweiten Graben (30) ist, der zweite Graben (30) an der Oberfläche der Siliziumkarbidschicht (2, 3) angeordnet ist, der Gate-Isolierfilm (6) und die Gate-Elektrode (7) an der Seitenwandung des zweiten Grabens (30) angeordnet sind, der Source-Bereich (5) und der Basisbereich (4) mit der Seitenwandung des zweiten Grabens (30) in Verbindung stehen, und der Kanalbereich an der Seitenwandung des zweiten Grabens (30) angeordnet ist.
  10. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 1 bis 9, worin ein Teil der rückwärtigen Elektrode (41) aus Titan hergestellt ist, und zwar der Teil, der mit dem Siliziumsubstrat (1) in Kontakt steht, und ein anderer Teil der rückwärtigen Elektrode (41) aus Nickel hergestellt ist, und zwar der andere Teil, der mit der Siliziumkarbidschicht (2, 3) in Kontakt steht.
  11. Siliziumkarbidhalbleitervorrichtung mit einem Halbleiterelement, worin das Halbleiterelement in einem Halbleitersubstrat (1–3) angeordnet ist, das eine Siliziumkarbidschicht (2, 3) eines ersten Leitfähigkeitstyps und ein Siliziumsubstrat (1) aufweist, und worin die Siliziumkarbidschicht (2, 3) eines ersten Leitfähigkeitstyps an einer Hauptoberfläche (1a) des Siliziumsubstrats (1) angeordnet ist, wobei die Vorrichtung Folgendes aufweist: einen Graben (40), der an einer rückwärtigen Oberfläche des Siliziumsubstrats (1) derart angeordnet ist, dass er die Siliziumkarbidschicht (2, 3) erreicht; und eine rückwärtige Elektrode (41), die in dem Graben (40) an einem Grenzabschnitt zwischen der Siliziumkarbidschicht (2, 3) und dem Siliziumsubstrat (1) derart angeordnet ist, dass sie sowohl mit der Siliziumkarbidschicht (2, 3) als auch mit dem Siliziumsubstrat (1) in Verbindung steht, worin das Halbleiterelement ein Halbleiterelement des vertikalen Typs ist, so dass Strom sowohl an einem vorderseitigen Oberflächenabschnitt als auch an einem rückwärtigen Oberflächenabschnitt des Halbleitersubstrats (1–3) fließt, und der Strom durch die rückwärtige Elektrode (41) fließt.
  12. Siliziumkarbidhalbleitervorrichtung nach Anspruch 11, mit des Weiteren: einer Schicht (3) mit geringem Widerstand, die an einem Grenzbereich zwischen der Siliziumkarbidschicht (2, 3) und dem Siliziumsubstrat (1) derart angeordnet ist, dass eine Störstellenkonzentration einer Störstelle eines ersten Leitfähigkeitstyps in der Schicht (3) mit geringem Widerstand höher ist als die der Siliziumkarbidschicht (2, 3), worin der Graben (40) die Schicht (3) mit geringem Widerstand erreicht, und die rückwärtige Elektrode (41) in dem Graben (40) derart angeordnet ist, dass sie zwischen der Schicht (3) mit geringem Widerstand und dem Siliziumsubstrat (1) eine Verbindung bereit stellt.
  13. Siliziumkarbidhalbleitervorrichtung nach Anspruch 11 oder 12, worin ein Teil der rückwärtigen Elektrode (41) aus Titan hergestellt ist, und zwar der Teil, der mit dem Siliziumsubstrat (1) in Kontakt steht, und ein anderer Teil der rückwärtigen Elektrode (41) aus Nickel hergestellt ist, und zwar der andere Teil, der mit Siliziumkarbidschicht (2, 3) in Kontakt steht.
  14. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 11 bis 13, worin das Halbleiterelement ein bipolarer Transistor ist, der einen Basisbereich und einen Emitterbereich aufweist, die in der Siliziumkarbidschicht (2, 3) angeordnet sind, der Basisbereich einen zweiten Leitfähigkeitstyp aufweist, und der Emitterbereich den ersten Leitfähigkeitstyp aufweist.
  15. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 11 bis 13, worin das Halbleiterelement eine PN-Diode ist, welche durch eine Schicht eines zweiten Leitfähigkeitstyps in der Siliziumkarbidschicht (2, 3) bereitgestellt wird.
  16. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 11 bis 13, worin das Halbleiterelement eine Schottky-Barrier-Diode ist, welche durch eine Metallschicht an einer Oberfläche der Siliziumkarbidschicht (2, 3) bereitgestellt wird, und die Metallschicht mit der Oberfläche der Siliziumkarbidschicht (2, 3) in Schottky-Kontakt steht.
  17. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 11 bis 13, worin das Halbleiterelement ein Leistungs-MOSFET des vertikalen Typs ist, mit: einem Basisbereich (4), der einen zweiten Leitfähigkeitstyp hat und an einem Oberflächenabschnitt der Siliziumkarbidschicht (2, 3) angeordnet ist; einem Source-Bereich (5), der den ersten Leitfähigkeitstyp aufweist und an einem Oberflächenabschnitt des Basisbereichs (4) angeordnet ist; einem Gate-Isolierfilm (6), der an einem Kanalbereich angeordnet ist, welcher durch einen Abschnitt der Oberfläche des Basisbereichs (4) bereitgestellt wird, wobei der Abschnitt zwischen der Siliziumkarbidschicht (2, 3) und dem Source-Bereich (5) angeordnet ist; einer Gate-Elektrode (7), die an dem Gate-Isolierfilm (6) angeordnet ist; einem Zwischenschichtisolierfilm (8), um die Gate-Elektrode (7) abzudecken, worin in dem Zwischenschichtisolierfilm (8) eine Durchgangsausnehmung angeordnet ist, um sowohl mit dem Source-Bereich (5) als auch mit dem Basisbereich (4) eine Verbindung bereitzustellen; und einer Source-Elektrode (9), um sowohl mit dem Source-Bereich (5) als auch mit dem Basisbereich (4) durch die Kontaktdurchgangsausnehmung in dem Zwischenschichtisolierfilm (8) eine elektrische Verbindung bereitzustellen.
  18. Siliziumkarbidhalbleitervorrichtung nach Anspruch 17, worin der Leistungs-MOSFET des vertikalen Typs ein vertikaler Leistungs-MOSFET des planaren Typs ist, in welchem der Kanalbereich parallel zu der Hauptoberfläche (1a) des Siliziumsubstrats (1) angeordnet ist.
  19. Siliziumkarbidhalbleitervorrichtung nach Anspruch 17, worin der Leistungs-MOSFET eines vertikalen Typs ein vertikaler Leistungs-MOSFET des Grabentyps mit einem zweiten Graben (30) ist, der zweite Graben (30) an der Oberfläche der Siliziumkarbidschicht (2, 3) angeordnet ist, der Gate-Isolierfilm (6) und die Gate-Elektrode (7) an der Seitenwandung des zweiten Grabens (30) angeordnet sind, der Source-Bereich (5) und der Basisbereich (4) mit der Seitenwandung des zweiten Grabens (30) in Verbindung stehen, und der Kanalbereich an der Seitenwandung des zweiten Grabens (30) angeordnet ist.
DE102006017946.3A 2005-04-19 2006-04-18 Siliziumkarbidhalbleitervorrichtung Expired - Fee Related DE102006017946B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-120950 2005-04-19
JP2005120950A JP4802542B2 (ja) 2005-04-19 2005-04-19 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
DE102006017946A1 DE102006017946A1 (de) 2006-10-26
DE102006017946B4 true DE102006017946B4 (de) 2016-02-04

Family

ID=37068132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006017946.3A Expired - Fee Related DE102006017946B4 (de) 2005-04-19 2006-04-18 Siliziumkarbidhalbleitervorrichtung

Country Status (5)

Country Link
US (2) US7470930B2 (de)
JP (1) JP4802542B2 (de)
KR (1) KR100758343B1 (de)
DE (1) DE102006017946B4 (de)
SE (1) SE529296C2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
EP1972008B1 (de) * 2006-01-10 2020-05-13 Cree, Inc. Gekräuseltes siliziumkarbidsubstrat
US7541640B2 (en) * 2006-06-21 2009-06-02 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
JP2008085082A (ja) * 2006-09-27 2008-04-10 Sony Corp パワーｍｏｓｆｅｔ及び同パワーｍｏｓｆｅｔを有する半導体装置及び同パワーｍｏｓｆｅｔの製造方法
SE532625C2 (sv) * 2007-04-11 2010-03-09 Transic Ab Halvledarkomponent i kiselkarbid
US8304316B2 (en) * 2007-12-20 2012-11-06 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
SG164324A1 (en) * 2009-02-20 2010-09-29 Semiconductor Energy Lab Semiconductor device and manufacturing method of the same
JP2011151350A (ja) * 2009-12-22 2011-08-04 Renesas Electronics Corp 半導体装置の製造方法、及び半導体装置
JP2012104568A (ja) 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5858934B2 (ja) 2011-02-02 2016-02-10 ローム株式会社 半導体パワーデバイスおよびその製造方法
JP6101141B2 (ja) * 2013-04-18 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2015072944A (ja) * 2013-10-01 2015-04-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353452A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63173371A (ja) * 1987-01-13 1988-07-16 Fujitsu Ltd 高耐圧絶縁ゲ−ト型電界効果トランジスタ
JP2612040B2 (ja) 1988-06-28 1997-05-21 株式会社豊田中央研究所 β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法
JPH0411775A (ja) * 1990-04-28 1992-01-16 Fujitsu Ltd 半導体装置とその製造方法
JP2616380B2 (ja) * 1993-05-14 1997-06-04 日本電気株式会社 半導体装置の製造方法
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
EP0966763B1 (de) * 1997-02-07 2005-01-12 James Albert Cooper, Jr. Struktur zur erhöhung der maximalen spannung von siliziumkarbid-leistungstransistoren
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
JP3709688B2 (ja) 1997-03-05 2005-10-26 株式会社デンソー 炭化珪素半導体装置
JP3719323B2 (ja) 1997-03-05 2005-11-24 株式会社デンソー 炭化珪素半導体装置
JP3634627B2 (ja) * 1998-06-10 2005-03-30 古河電気工業株式会社 絶縁ゲート型バイポーラトランジスタとその製造方法
DE19859502C2 (de) * 1998-12-22 2000-12-07 Siemens Ag Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
JP4075218B2 (ja) * 1999-06-16 2008-04-16 トヨタ自動車株式会社 ヘテロ接合型半導体装置
US6218254B1 (en) * 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
JP4802378B2 (ja) 2001-03-12 2011-10-26 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2003068654A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
US6657255B2 (en) * 2001-10-30 2003-12-02 General Semiconductor, Inc. Trench DMOS device with improved drain contact
US7091573B2 (en) * 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
JP2004022639A (ja) * 2002-06-13 2004-01-22 Toshiba Ceramics Co Ltd ショットキーバリアダイオード
KR100442881B1 (ko) * 2002-07-24 2004-08-02 삼성전자주식회사 고전압 종형 디모스 트랜지스터 및 그 제조방법
JP3926753B2 (ja) * 2003-03-06 2007-06-06 富士通株式会社 コネクタ基板の製造方法
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353452A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子

Also Published As

Publication number Publication date
KR100758343B1 (ko) 2007-09-14
US7763893B2 (en) 2010-07-27
JP2006303084A (ja) 2006-11-02
DE102006017946A1 (de) 2006-10-26
SE529296C2 (sv) 2007-06-26
SE0600781L (sv) 2006-10-20
JP4802542B2 (ja) 2011-10-26
US20080128711A1 (en) 2008-06-05
US20060231841A1 (en) 2006-10-19
US7470930B2 (en) 2008-12-30
KR20060110225A (ko) 2006-10-24

Similar Documents

Publication Publication Date Title
DE102006017946B4 (de) Siliziumkarbidhalbleitervorrichtung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102009016681B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE112010000882B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013106055B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung
DE102005023891B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE112009004744T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102011079268A1 (de) SIC-Halbleitervorrichtung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112011101254T5 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19739547A1 (de) Leistungs-Mosfet mit Heteroübergang und Verfahren für dessen Herstellung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE102015103211B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit ersten und zweiten feldelektrodenstrukturen
DE112018008178T5 (de) Halbleitereinheit
DE112012000609T5 (de) Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE102012205879B4 (de) Siliciumcarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20120314

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029861000

Ipc: H01L0029780000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029861000

Ipc: H01L0029780000

Effective date: 20140331

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee