JP2004022639A - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオード Download PDFInfo
- Publication number
- JP2004022639A JP2004022639A JP2002172604A JP2002172604A JP2004022639A JP 2004022639 A JP2004022639 A JP 2004022639A JP 2002172604 A JP2002172604 A JP 2002172604A JP 2002172604 A JP2002172604 A JP 2002172604A JP 2004022639 A JP2004022639 A JP 2004022639A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- schottky barrier
- barrier diode
- sic
- band gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】基板の荒れがなく、良質な結晶のショットキーバリアダイオードを提供する。
【解決手段】Ｓｉ基板上にバッファー層を介してワイドバンドギャップ半導体が形成されているショットキーバリアダイオードであって、バッファー層は、立方晶リン化ホウ素層である。ワイドバンドギャップ半導体は、ｎ型３Ｃ−ＳｉＣ又はＧａＮである。Ｓｉ基板は、低抵抗（１００）単結晶シリコンで構成されている。基板がＳｉ基板である。Ｎｉを使用して基板とワイドバンドギャップ半導体とのショットキー接合を行っている。
【選択図】 図１
【解決手段】Ｓｉ基板上にバッファー層を介してワイドバンドギャップ半導体が形成されているショットキーバリアダイオードであって、バッファー層は、立方晶リン化ホウ素層である。ワイドバンドギャップ半導体は、ｎ型３Ｃ−ＳｉＣ又はＧａＮである。Ｓｉ基板は、低抵抗（１００）単結晶シリコンで構成されている。基板がＳｉ基板である。Ｎｉを使用して基板とワイドバンドギャップ半導体とのショットキー接合を行っている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ショットキーバリアダイオードに関するものである。
【０００２】
【従来の技術】
Ｓｉやガリウム砒素（ＧａＡｓ）などの半導体にＮｉなどの金属を接合させたデバイスは公知である。
【０００３】
ＳｉＣは、半導体特性がＳｉより優れているが、Ｓｉに比べて欠陥制御技術が未熟である。そのために、ショットキーバリアダイオードにおいて、ＳｉＣについては、良質の結晶を得るには至っていない。
【０００４】
３Ｃ−ＳｉＣは、一般的にＳｉ基板上にヘテロエピタキシャル成長させて作成される。基板となるＳｉと、成長させる３Ｃ−ＳｉＣとの間には、格子不整合があり、そのためにミスフィット転位による結晶欠陥が多数発生し、デバイス作成時に問題となっている。
【０００５】
そのため、格子定数の違いによる結晶欠陥を抑制する技術の導入が必要になっている。たとえば、Ｓｉ基板表面を炭化水素ガスで炭化し、これをバッファー層としてＳｉＣを成長させる方法が知られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、基板中のＳｉ原子が炭化処理により基板表面に持ち去られ、Ｓｉ基板中に空孔が生じ、Ｓｉ基板が荒れてしまう現象が見られる。
【０００７】
さらに、エピタキシャル成長は基板の結晶性を成膜層が受け継ぐために、良質な結晶を得る上で基板の荒れは避けるべきである。
【０００８】
本発明の目的は、基板の荒れが少なく、良質な結晶を得ることができるショットキーバリアダイオードを提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明の解決手段を例示すると、次の通りである。
【００１０】
（１） 基板上にバッファー層を介してワイドバンドギャップ半導体が形成されていることを特徴とするショットキーバリアダイオード。
【００１１】
（２） バッファー層が立方晶リン化ホウ素層であることを特徴とする前述のショットキーバリアダイオード。
【００１２】
（３） ワイドバンドギャップ半導体がｎ型３Ｃ−ＳｉＣ又はＧａＮであることを特徴とする前述のショットキーバリアダイオード。
【００１３】
（４） 基板が低抵抗の単結晶シリコンで構成されていることを特徴とする前述のショットキーバリアダイオード。
【００１４】
（５） 基板がＳｉ基板であることを特徴とする前述のショットキーバリアダイオード。
【００１５】
（６） Ｎｉを使用して基板とワイドバンドギャップ半導体とのショットキー接合を行ったことを特徴とする前述のショットキーバリアダイオード。
【００１６】
（７） Ａｌを使用して基板となるＳｉにオーミックコンタクト式の電極を設けたことを特徴とする前述のショットキーバリアダイオード。
【００１７】
【発明の実施の形態】
この発明は、Ｓｉに比べて半導体機能として優れた性能を持つワイドバンドギャップ半導体を使用したショットキーバリアダイオードを提供するものである。
【００１８】
通常のダイオードは半導体のＰＮ接合を利用するが、ショットキーバリアダイオード（Ｓｈｏｏｔｋｅｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ − ＳＢＤ）は、半導体と金属の接合を利用するものである。ショットキーバリアダイオードの特徴としてあげられることは、順方向電圧降下が小さい（ＰＮ接合で０．６〜０．８Ｖ、ショットキーバリアで０．４Ｖ程度）、接合容量がないため逆回復時間が大変短い、といったことである。
【００１９】
ショットキーバリアダイオードは、単品では、損失を嫌うスイッチング電源やモータドライバのフライホイールダイオードに利用できる。また、ＴＴＬ−ＩＣ のＬＳシリーズやＡＬＳシリーズなどの内部に、このショットキーバリアダイオードを利用することができる。その場合、低消費電力化や高速化を図ることができる。
【００２０】
ＳｉＣ半導体たとえば３Ｃ−ＳｉＣ半導体は、主にＳｉ（シリコン）基板上に３Ｃ−ＳｉＣをエピタキシャル成長させることにより製造される。
【００２１】
このようなエピタキシャル成長においては、シリコン基板の結晶性を成膜層が受け継ぐ。それゆえ、良質な結晶を得る上で基板の荒れは避けるべきである。
【００２２】
そこで、基板の荒れをもたらさないように、適当な物質によるバッファー層を設けるのである。
【００２３】
閃亜鉛鉱型結晶である立方晶リン化ホウ素（ｃ−ＢＰ）の格子定数は、４．５３８オングストロームであり、３Ｃ−ＳｉＣの格子定数は、４．３５８オングストロームである。両者の格子定数は、ほぼ同等である。そのため、ｃ−ＢＰと３Ｃ−ＳｉＣを組み合わせると、格子不整合によるミスフィット転位を抑制することができる。
【００２４】
まず、Ｓｉ基板上にｃ−ＢＰをエピタキシャル成長させ、続いて、３Ｃ−ＳｉＣを成長させることにより、ミスフィット転位を抑制した結晶を得ることができる。
【００２５】
ｃ−ＢＰとＳｉは、格子定数について１６．４％の違いがあるものの、ｃ−ＢＰはＳｉ上にヘテロエピタキシャル成長を実施できるものである。
【００２６】
また、ｃ−ＢＰは電気伝導性物質であり、デバイス作成時には電気的な問題をもたらさない。
【００２７】
【実施例】
以下、本発明の好適な実施例を説明する。
【００２８】
図１には、本発明の実施例１によるショットキーバリアダイオードの構成が概念的に示されている。
【００２９】
＜実施例１＞
次に示す手順で、図１に示すデバイスを製造する。
【００３０】
（１）リン（Ｐ）ヘビードープのｎ型（１００）Ｓｉ基板を炉にセットする。
【００３１】
（２）炉内圧力は１−５０Ｔｏｒｒとし、プロセス中は均一とする。
【００３２】
（３）基板温度を１０００℃以上として、Ｓｉ表面クリーニングを行う。
【００３３】
（４）基板温度を８００−１０００℃として、ｃ−ＢＰの結晶成長を１μｍ程度以下の膜厚まで実施する。
【００３４】
（５）ジボラン、ホスフィンの供給を止め、基板温度を４００−６００℃として、モノメチルシランを導入し、３Ｃ−ＳｉＣの初期の結晶層を５０−１００ｎｍ程度の厚みまで設ける。
【００３５】
（６）基板温度を１１５０−１３５０℃として、シラン及びプロパンを導入し、３Ｃ−ＳｉＣの結晶成長を５μｍ程度以下の膜厚まで実施する。
【００３６】
（７）シラン・プロパンの供給を止めて降温する。
【００３７】
（８）Ｓｉ側にＡｌを、３Ｃ−ＳｉＣ側にＮｉを、それぞれ蒸着して電極とする。
【００３８】
＜実施例２＞
（１）リン（Ｐ）ヘビードープのｎ型（１００）Ｓｉ基板を炉にセットする。
【００３９】
（２）炉内圧力は１−５０Ｔｏｒｒとし、プロセス中は均一とする。
【００４０】
（３）基板温度を１０００℃以上として、Ｓｉ表面のクリーニングを行う。
【００４１】
（４）基板温度を５００−１０００℃として、ｃ−ＢＰの結晶成長を１μｍ程度以下の膜厚まで実施する。
【００４２】
（５）ジボラン、ホスフィンの供給を止め、基板温度を３５０−５５０℃として、トリメチルガリウムとモノメチルヒドラジンを導入し、ＧａＮの初期の結晶層を５０−１００ｎｍ程度の厚みまで設ける。
【００４３】
（６）基板温度を８００−１０００℃として、トリメチルガリウムとモノメチルヒドラジンを導入し、ＧａＮの結晶成長を５μｍ程度以下の膜厚まで実施する。
【００４４】
（８）トリメチルガリウムとモノメチルヒドラジンの供給を止めて降温する。
【００４５】
（９）Ｓｉ側にＡｌを、ＧａＮ側にＮｉを、それぞれ蒸着し電極とする。
【００４６】
なお、本発明は先述の実施例に限定されない。
【００４７】
【発明の効果】
本発明によれば、ｃ−ＢＰのバッファー層を設けて作成した３Ｃ−ＳｉＣ結晶又はＧａＮ結晶は、格子欠陥違いによるミスフィット転位が抑制される。そのため、高品質な結晶が得られる。作成されたデバイスの特性は、Ｓｉより優れたものとなる。
【図面の簡単な説明】
【図１】本発明によるショットキーバリアダイオードの構成を示す概念図。
【発明の属する技術分野】
本発明は、ショットキーバリアダイオードに関するものである。
【０００２】
【従来の技術】
Ｓｉやガリウム砒素（ＧａＡｓ）などの半導体にＮｉなどの金属を接合させたデバイスは公知である。
【０００３】
ＳｉＣは、半導体特性がＳｉより優れているが、Ｓｉに比べて欠陥制御技術が未熟である。そのために、ショットキーバリアダイオードにおいて、ＳｉＣについては、良質の結晶を得るには至っていない。
【０００４】
３Ｃ−ＳｉＣは、一般的にＳｉ基板上にヘテロエピタキシャル成長させて作成される。基板となるＳｉと、成長させる３Ｃ−ＳｉＣとの間には、格子不整合があり、そのためにミスフィット転位による結晶欠陥が多数発生し、デバイス作成時に問題となっている。
【０００５】
そのため、格子定数の違いによる結晶欠陥を抑制する技術の導入が必要になっている。たとえば、Ｓｉ基板表面を炭化水素ガスで炭化し、これをバッファー層としてＳｉＣを成長させる方法が知られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、基板中のＳｉ原子が炭化処理により基板表面に持ち去られ、Ｓｉ基板中に空孔が生じ、Ｓｉ基板が荒れてしまう現象が見られる。
【０００７】
さらに、エピタキシャル成長は基板の結晶性を成膜層が受け継ぐために、良質な結晶を得る上で基板の荒れは避けるべきである。
【０００８】
本発明の目的は、基板の荒れが少なく、良質な結晶を得ることができるショットキーバリアダイオードを提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明の解決手段を例示すると、次の通りである。
【００１０】
（１） 基板上にバッファー層を介してワイドバンドギャップ半導体が形成されていることを特徴とするショットキーバリアダイオード。
【００１１】
（２） バッファー層が立方晶リン化ホウ素層であることを特徴とする前述のショットキーバリアダイオード。
【００１２】
（３） ワイドバンドギャップ半導体がｎ型３Ｃ−ＳｉＣ又はＧａＮであることを特徴とする前述のショットキーバリアダイオード。
【００１３】
（４） 基板が低抵抗の単結晶シリコンで構成されていることを特徴とする前述のショットキーバリアダイオード。
【００１４】
（５） 基板がＳｉ基板であることを特徴とする前述のショットキーバリアダイオード。
【００１５】
（６） Ｎｉを使用して基板とワイドバンドギャップ半導体とのショットキー接合を行ったことを特徴とする前述のショットキーバリアダイオード。
【００１６】
（７） Ａｌを使用して基板となるＳｉにオーミックコンタクト式の電極を設けたことを特徴とする前述のショットキーバリアダイオード。
【００１７】
【発明の実施の形態】
この発明は、Ｓｉに比べて半導体機能として優れた性能を持つワイドバンドギャップ半導体を使用したショットキーバリアダイオードを提供するものである。
【００１８】
通常のダイオードは半導体のＰＮ接合を利用するが、ショットキーバリアダイオード（Ｓｈｏｏｔｋｅｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ − ＳＢＤ）は、半導体と金属の接合を利用するものである。ショットキーバリアダイオードの特徴としてあげられることは、順方向電圧降下が小さい（ＰＮ接合で０．６〜０．８Ｖ、ショットキーバリアで０．４Ｖ程度）、接合容量がないため逆回復時間が大変短い、といったことである。
【００１９】
ショットキーバリアダイオードは、単品では、損失を嫌うスイッチング電源やモータドライバのフライホイールダイオードに利用できる。また、ＴＴＬ−ＩＣ のＬＳシリーズやＡＬＳシリーズなどの内部に、このショットキーバリアダイオードを利用することができる。その場合、低消費電力化や高速化を図ることができる。
【００２０】
ＳｉＣ半導体たとえば３Ｃ−ＳｉＣ半導体は、主にＳｉ（シリコン）基板上に３Ｃ−ＳｉＣをエピタキシャル成長させることにより製造される。
【００２１】
このようなエピタキシャル成長においては、シリコン基板の結晶性を成膜層が受け継ぐ。それゆえ、良質な結晶を得る上で基板の荒れは避けるべきである。
【００２２】
そこで、基板の荒れをもたらさないように、適当な物質によるバッファー層を設けるのである。
【００２３】
閃亜鉛鉱型結晶である立方晶リン化ホウ素（ｃ−ＢＰ）の格子定数は、４．５３８オングストロームであり、３Ｃ−ＳｉＣの格子定数は、４．３５８オングストロームである。両者の格子定数は、ほぼ同等である。そのため、ｃ−ＢＰと３Ｃ−ＳｉＣを組み合わせると、格子不整合によるミスフィット転位を抑制することができる。
【００２４】
まず、Ｓｉ基板上にｃ−ＢＰをエピタキシャル成長させ、続いて、３Ｃ−ＳｉＣを成長させることにより、ミスフィット転位を抑制した結晶を得ることができる。
【００２５】
ｃ−ＢＰとＳｉは、格子定数について１６．４％の違いがあるものの、ｃ−ＢＰはＳｉ上にヘテロエピタキシャル成長を実施できるものである。
【００２６】
また、ｃ−ＢＰは電気伝導性物質であり、デバイス作成時には電気的な問題をもたらさない。
【００２７】
【実施例】
以下、本発明の好適な実施例を説明する。
【００２８】
図１には、本発明の実施例１によるショットキーバリアダイオードの構成が概念的に示されている。
【００２９】
＜実施例１＞
次に示す手順で、図１に示すデバイスを製造する。
【００３０】
（１）リン（Ｐ）ヘビードープのｎ型（１００）Ｓｉ基板を炉にセットする。
【００３１】
（２）炉内圧力は１−５０Ｔｏｒｒとし、プロセス中は均一とする。
【００３２】
（３）基板温度を１０００℃以上として、Ｓｉ表面クリーニングを行う。
【００３３】
（４）基板温度を８００−１０００℃として、ｃ−ＢＰの結晶成長を１μｍ程度以下の膜厚まで実施する。
【００３４】
（５）ジボラン、ホスフィンの供給を止め、基板温度を４００−６００℃として、モノメチルシランを導入し、３Ｃ−ＳｉＣの初期の結晶層を５０−１００ｎｍ程度の厚みまで設ける。
【００３５】
（６）基板温度を１１５０−１３５０℃として、シラン及びプロパンを導入し、３Ｃ−ＳｉＣの結晶成長を５μｍ程度以下の膜厚まで実施する。
【００３６】
（７）シラン・プロパンの供給を止めて降温する。
【００３７】
（８）Ｓｉ側にＡｌを、３Ｃ−ＳｉＣ側にＮｉを、それぞれ蒸着して電極とする。
【００３８】
＜実施例２＞
（１）リン（Ｐ）ヘビードープのｎ型（１００）Ｓｉ基板を炉にセットする。
【００３９】
（２）炉内圧力は１−５０Ｔｏｒｒとし、プロセス中は均一とする。
【００４０】
（３）基板温度を１０００℃以上として、Ｓｉ表面のクリーニングを行う。
【００４１】
（４）基板温度を５００−１０００℃として、ｃ−ＢＰの結晶成長を１μｍ程度以下の膜厚まで実施する。
【００４２】
（５）ジボラン、ホスフィンの供給を止め、基板温度を３５０−５５０℃として、トリメチルガリウムとモノメチルヒドラジンを導入し、ＧａＮの初期の結晶層を５０−１００ｎｍ程度の厚みまで設ける。
【００４３】
（６）基板温度を８００−１０００℃として、トリメチルガリウムとモノメチルヒドラジンを導入し、ＧａＮの結晶成長を５μｍ程度以下の膜厚まで実施する。
【００４４】
（８）トリメチルガリウムとモノメチルヒドラジンの供給を止めて降温する。
【００４５】
（９）Ｓｉ側にＡｌを、ＧａＮ側にＮｉを、それぞれ蒸着し電極とする。
【００４６】
なお、本発明は先述の実施例に限定されない。
【００４７】
【発明の効果】
本発明によれば、ｃ−ＢＰのバッファー層を設けて作成した３Ｃ−ＳｉＣ結晶又はＧａＮ結晶は、格子欠陥違いによるミスフィット転位が抑制される。そのため、高品質な結晶が得られる。作成されたデバイスの特性は、Ｓｉより優れたものとなる。
【図面の簡単な説明】
【図１】本発明によるショットキーバリアダイオードの構成を示す概念図。
Claims (7)
- 基板上にバッファー層を介してワイドバンドギャップ半導体が形成されていることを特徴とするショットキーバリアダイオード。
- バッファー層が立方晶リン化ホウ素層であることを特徴とする請求項１に記載のショットキーバリアダイオード。
- ワイドバンドギャップ半導体がｎ型３Ｃ−ＳｉＣ又はＧａＮであることを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
- 基板が低抵抗の単結晶シリコンで構成されていることを特徴とする請求項１〜３のいずれか１項に記載のショットキーバリアダイオード。
- 基板がＳｉ基板であることを特徴とする請求項１〜４のいずれか１項に記載のショットキーバリアダイオード。
- Ｎｉを使用して基板とワイドバンドギャップ半導体とのショットキー接合を行ったことを特徴とする請求項１〜５のいずれか１項に記載のショットキーバリアダイオード。
- Ａｌを使用して基板となるＳｉにオーミックコンタクト式の電極を設けたことを特徴とする請求項１〜５のいずれか１項に記載のショットキーバリアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172604A JP2004022639A (ja) | 2002-06-13 | 2002-06-13 | ショットキーバリアダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172604A JP2004022639A (ja) | 2002-06-13 | 2002-06-13 | ショットキーバリアダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004022639A true JP2004022639A (ja) | 2004-01-22 |
Family
ID=31172119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002172604A Pending JP2004022639A (ja) | 2002-06-13 | 2002-06-13 | ショットキーバリアダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004022639A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303084A (ja) * | 2005-04-19 | 2006-11-02 | Denso Corp | 炭化珪素半導体装置 |
| JP2007095858A (ja) * | 2005-09-28 | 2007-04-12 | Toshiba Ceramics Co Ltd | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス |
| US7825435B2 (en) | 2007-02-09 | 2010-11-02 | Sanken Electric Co., Ltd. | Diode-like composite semiconductor device |
| US8618462B2 (en) | 2010-05-26 | 2013-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric transducer device having a rectifier is a second transistor with diode-connected and normally on |
| US9667148B2 (en) | 2010-06-04 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric transducer device including a transistor including an oxide semiconductor layer |
-
2002
- 2002-06-13 JP JP2002172604A patent/JP2004022639A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303084A (ja) * | 2005-04-19 | 2006-11-02 | Denso Corp | 炭化珪素半導体装置 |
| JP2007095858A (ja) * | 2005-09-28 | 2007-04-12 | Toshiba Ceramics Co Ltd | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス |
| US7825435B2 (en) | 2007-02-09 | 2010-11-02 | Sanken Electric Co., Ltd. | Diode-like composite semiconductor device |
| US8618462B2 (en) | 2010-05-26 | 2013-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric transducer device having a rectifier is a second transistor with diode-connected and normally on |
| US9667148B2 (en) | 2010-06-04 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric transducer device including a transistor including an oxide semiconductor layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4917152B2 (ja) | ＩＩＩ族−窒化物のＧｅ上への形成 | |
| US6703288B2 (en) | Compound crystal and method of manufacturing same | |
| JP5346146B2 (ja) | 選択的にドーピングされたｉｉｉ−ｖ窒化物層を有する半導体装置 | |
| JP4597514B2 (ja) | 劣化を最少に抑えたＳｉＣバイポーラ半導体デバイス | |
| US8338833B2 (en) | Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same | |
| US20090302328A1 (en) | Silicon carbide semiconductor substrate and method of manufacturing the same | |
| FR2898606A1 (fr) | Film monocristallin semi-conducteur a base de nitrure | |
| WO2018160785A1 (en) | PINNING THE CONVERSION POINT BELOW THE EPILAYER INTERFACE FOR SiC POWER DEVICE | |
| JPH11162850A (ja) | 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子 | |
| US20150108504A1 (en) | Method for producing 3c-sic epitaxial layer, 3c-sic epitaxial substrate, and semiconductor device | |
| JP2004022639A (ja) | ショットキーバリアダイオード | |
| JP3508356B2 (ja) | 半導体結晶成長方法及び半導体薄膜 | |
| JPH0513342A (ja) | 半導体ダイヤモンド | |
| JPH11298039A (ja) | ＧａＮ層および緩衝層の成長法およびその構造 | |
| JP3973938B2 (ja) | ショットキーデバイス | |
| JP2004307253A (ja) | 半導体基板の製造方法 | |
| JP3603603B2 (ja) | Ｉｉｉ族窒化物半導体発光素子基板 | |
| JP4766642B2 (ja) | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 | |
| JP2020038968A (ja) | 半導体積層構造体の製造方法及び半導体積層構造体 | |
| JP3978581B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2004063635A (ja) | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス | |
| JP2006216576A (ja) | 化合物半導体デバイス | |
| JP2004056114A (ja) | 半導体装置 | |
| JP2000332294A (ja) | Ｉｉｉ族窒化物半導体素子 | |
| JP3939257B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070711 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20071127 |