DE19739547A1 - Leistungs-Mosfet mit Heteroübergang und Verfahren für dessen Herstellung - Google Patents
Leistungs-Mosfet mit Heteroübergang und Verfahren für dessen HerstellungInfo
- Publication number
- DE19739547A1 DE19739547A1 DE19739547A DE19739547A DE19739547A1 DE 19739547 A1 DE19739547 A1 DE 19739547A1 DE 19739547 A DE19739547 A DE 19739547A DE 19739547 A DE19739547 A DE 19739547A DE 19739547 A1 DE19739547 A1 DE 19739547A1
- Authority
- DE
- Germany
- Prior art keywords
- drain region
- power mosfet
- region
- drain
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 43
- 239000010410 layer Substances 0.000 description 29
- 230000015556 catabolic process Effects 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 16
- 230000005684 electric field Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die vorliegende Erfindung betrifft das Gebiet der Feld
effekttransistoren und insbesondere eine Technologie zum
Absenken des Durchlaßwiderstandes eines Leistungs-MOSFETs
mit hoher Durchbruchspannung.
Die Struktur eines herkömmlichen Lateral-Leistungs-MOSFETs
ist in Fig. 2 gezeigt. In Fig. 2 ist zwischen
einem p-Siliciumsubstrat 1 (im folgenden mit "Si" abge
kürzt) und einer p-Si-Epitaxialschicht 2 eine vergrabene
n⁺-Si-Schicht 3 mit hoher Störstellendichte ausgebildet.
In der p-Si-Epitaxialschicht 2 ist ein n-Si-Drainbereich
4 ausgebildet, der mit der vergrabenen n⁺-Si-Schicht 3
mit hoher Störstellendichte in Verbindung steht. In dem
n-Si-Drainbereich 4 sind p-Si-Basisbereiche (Kanalbe
reiche) 5 und ein n⁺-Si-Drainbereich 18 mit hoher Stör
stellendichte ausgebildet. In dem p-Si-Basisbereich 5
sind n⁺-Si-Sourcebereiche 6 mit hoher Störstellendichte
ausgebildet. Auf dem p-Si-Basisbereich 5 und auf einem
Teil des n-Si-Drainbereichs 4 ist auf einem Gateoxidfilm
7 eine Gateelektrode 11 aus Polysilicium ausgebildet.
Weiterhin ist eine Sourceelektrode 12 vorhanden, die von
der Gateelektrode 11 durch einen ersten Zwischenschicht
film 9 isoliert ist. Eine Drainelektrode 13 ist von der
Sourceelektrode 12 durch einen zweiten Zwischenschicht
film 10 isoliert.
Falls in dem in Fig. 2 gezeigten Lateral-Leistungs-MOSFET
an die Gateelektrode 11 ein vorgegebenes Potential, z. B.
ein positives Potential, unter der Bedingung angelegt
wird, daß zwischen der Drainelektrode 13 und der Source
elektrode 12 eine Spannung anliegt, wird auf einer Ober
fläche des p-Si-Basisbereichs 5 unmittelbar unterhalb der
Gateelektrode 11 eine n-Inversionsschicht gebildet, so
daß von der Draineelektrode 13 zur Sourceelektrode 12 ein
Drainstrom fließt. Wenn umgekehrt an die Gateelektrode 11
ein Potential von 0 V oder ein anderes vorgegebenes
Potential, z. B. ein negatives Potential, angelegt wird,
verschwindet diese n-Inversionsschicht, so daß der Late
ral-Leistungs-MOSFET in den Sperrzustand versetzt wird.
Um jedoch in dem in Fig. 2 gezeigten herkömmlichen Late
ral-Leistungs-MOSFET die Durchbruchspannung zwischen dem
Drain und der Source im Sperrzustand über einem vorgege
benen, hohen Wert zu halten, muß die Dichte des
n-Si-Drainbereichs 4 reduziert werden, ferner muß die Länge
zwischen dem p-Si-Basisbereich 5 und dem n⁺-Si-Drainbe
reich 18 mit hoher Störstellendichte verlängert werden.
Im Ergebnis wird der Strompfad länger und wird der Durch
laßwiderstand erhöht. Das heißt, daß im allgemeinen
zwischen der Durchbruchspannung und dem Durchlaßwider
stand des Leistungs-MOSFETs eine Kompromißbeziehung
vorhanden ist.
Wie im Stand der Technik wohlbekannt ist, steht bei einem
sogenannten abrupten Übergang, für den angenommen wird,
daß ein p⁺-Bereich mit hoher Störstellendichte mit einem
n-Bereich mit verhältnismäßig niedriger Störstellendichte
Nd verbunden ist und eine Verarmungsschicht sich ledig
lich in den n-Bereich erstreckt, eine Durchbruchsspannung
VB mit einer Störstellendichte gende Gleichung (1) ausgedrückt werden kann
und anhand eines eindimensionalen Näherungsmodells abge
leitet wird:
wobei ε die Dielektrizitätskonstante ist, q die Einheits
ladung ist und Ec ein kritisches elektrisches Feld ist.
Die Breite W der Verarmungsschicht beim Durchbruch kann
ausgedrückt werden durch
Im Gegensatz dazu ist der Widerstand Rd eines Halbleiter
bereichs mit Einheitsquerschnittsfläche und einer Länge W
gegeben durch
wobei µn die Elektronenbeweglichkeit im Körper der jewei
ligen Halbleitermaterialien ist.
Ferner ist für einen abrupten Übergang bekannt, daß für
die Störstellendichte Nd bzw. die Verarmungsschichtbreite
W für Si die durch die folgenden Gleichungen (4) und (5)
gegebenen Beziehungen näherungsweise abgeleitet werden
können:
Nd = 2,01·10¹⁸ VB -4/3 (4)
W = 2,58·10-6 VB 7/6 (5)
Falls in dem herkömmlichen Lateral-Leistungs-MOSFET nach
Fig. 2 der Leistungs-MOSFET zur 200 V-Klasse gehört,
beträgt die Störstellendichte des n-Si-Drainbereichs 4
wegen Gleichung (4) 1,7·10¹⁵ cm-3. Weiterhin wird wegen
Gleichung (5) für die Strecke W zwischen dem p-Si-Basis
bereich 5 und dem n⁺-Si-Drainbereich 18 mit hoher Stör
stellendichte ein Wert von 12,5 mm benötigt. Falls hier
bei für die Elektronenbeweglichkeit µn im Si-Substrat ein
Wert von 1340 cm²/V·s angenommen wird, nimmt der Drain
widerstand Rd wegen Gleichung (3) den hohen Wert
3,4·10-3 Ωcm² an. Da in Wirklichkeit zum Durchlaßwider
stand des Leistungs-MOSFETs weitere Widerstände wie etwa
ein Kontaktwiderstand hinzukommen, wird der Drainwider
stand Rd noch größer. Mit anderen Worten, sobald die
Strecke W zwischen dem Basisbereich und dem Drainbereich
und die Störstellendichte Nd im Drainbereich definiert
sind, können für den Leistungs-MOSFET des Standes der
Technik eine strukturell bestimmte Durchbruchspannung und
ein korrelativer Wert des Durchlaßwiderstandes abgeleitet
werden, die beide unzureichend sind.
Es ist daher die Aufgabe der vorliegenden Erfindung, die
obengenannten Probleme zu beseitigen und einen Leistungs-MOSFET
zu schaffen, bei dem der Durchlaßwiderstand unter
Beibehaltung einer hohen Durchbruchspannung zwischen den
Source- und Drainbereichen reduziert ist.
Es ist eine weitere Aufgabe der Erfindung, einen Lei
stungs-MOSFET zu schaffen, mit dem durch Teilen einer
angelegten Drainspannung in zwei Unterdrainspannungen mit
jeweils viel kleineren Werten eine höhere Drainspannung
erreicht werden kann.
Es ist eine nochmals weitere Aufgabe der Erfindung, ein
Verfahren zum Herstellen eines Leistungs-MOSFETs zu
schaffen, bei dem der Durchlaßwiderstand unter Beibehal
tung einer hohen Durchbruchspannung zwischen den Source-
und Drainbereichen reduziert werden kann.
Es ist eine nochmals weitere Aufgabe der Erfindung, ein
Verfahren zum Herstellen eines Leistungs-MOSFETs zu
schaffen, mit dem ein MOSFET mit hoher Durchbruchspannung
und niedrigem Durchlaßwiderstand einfach hergestellt
werden kann.
Diese Aufgaben werden erfindungsgemäß gelöst durch einen
Leistungs-MOSFET bzw. durch ein Verfahren für dessen
Herstellung, die die in den entsprechenden unabhängigen
Ansprüchen angegebenen Merkmale besitzen. Die abhängigen
Ansprüche sind auf zweckmäßige Ausführungsformen der
Erfindung gerichtet.
Genauer besitzt der Leistungs-MOSFET der Erfindung einen
Heteroübergang, der einen Halbleiter mit weitem Bandab
stand und einen weiteren Halbleiter mit schmälerem
Bandabstand als der Halbleiter mit weitem Bandabstand im
Drainbereich umfaßt.
Wie bereits unter Verwendung der Gleichungen (1) bis (5)
erläutert worden ist, bestehen zwischen der Durchbruch
spannung VB des MOSFETs und dem kritischen elektrischen
Feld Ec, der Breite W der Verarmungsschicht beim Durch
bruch und dem Widerstand Rd des Drainbereichs (im folgen
den als "Drainwiderstand" bezeichnet) jeweils vorgegebene
Beziehungen. Einsetzen von Gleichung (1) und von Glei
chung (2) in Gleichung (3) ergibt:
Aus Gleichung (6) geht hervor, daß bei steigendem kriti
schen elektrischen Feld Ec der Drainwiderstand Rd ab
nimmt.
Im allgemeinen besteht bei dem Halbleiter mit weitem
Bandabstand im Gegensatz zu Silicium (Eg = 1,12 eV) die
Neigung zu einem hohen kritischen elektrischen Feld Ec.
Beispielsweise besitzt Silicium ungefähr Ec = 3,7·10⁵
V/cm, während SiC (Eg = 3,0 eV) einen Wert Ec = 3·10⁶
V/cm besitzt und Diamant (Eg = 5,5 eV) einen Wert
Ec = 7·10⁶ V/cm besitzt. Daher kann der Drainwiderstand
Rd offensichtlich reduziert werden, wenn der Halbleiter
mit weitem Bandabstand wie etwa SiC, Diamant oder der
gleichen für den Drainbereich verwendet wird.
Da in der Erfindung konvexe Drainbereiche vorgesehen sind
und wenigstens ein Teil der konvexen Drainbereiche aus
einem Halbleiter mit weitem Bandabstand gebildet ist,
können die höhere Durchbruchspannung und der niedrigere
Durchlaßwiderstand gleichzeitig erhalten werden. Genauer,
wenn der Drainwiderstand, der die Hauptkomponente des
Durchlaßwiderstandes bildet, kleiner gemacht wird, können
ein niedriger Durchlaßwiderstand und die höhere Durch
bruchspannung gleichzeitig erhalten werden, was bei einem
herkömmlichen Leistungs-MOSFET nicht möglich ist. In dem
Leistungs-MOSFET gemäß dem ersten Aspekt der Erfindung
nähert sich eine Kompromißkurve zwischen der Durchbruch
spannung und dem Durchlaßwiderstand weiter dem Ursprung
an.
Gemäß dem ersten Aspekt der Erfindung sind die konvexen
Abschnitte zweckmäßig zwischen die Gateelektroden einge
fügt, so daß ein Punkt mit maximalem elektrischen Feld im
Halbleiter mit weitem Bandabstand angeordnet werden kann,
um die höhere Durchbruchspannung zu erhalten.
Was das erfindungsgemäße Herstellungsverfahren betrifft,
so ist es wohlbekannt, daß die Ausbildung des pn-Über
gangs im Halbleiter mit weitem Bandabstand wie etwa SiC
und dergleichen schwierig ist. Bei dem erfindungsgemäßen
Verfahren kann jedoch der Leistungs-MOSFET mit höherer
Durchbruchspannung und niedrigerem Durchlaßwiderstand
äußerst einfach hergestellt werden, da im Halbleiter mit
weitem Bandabstand kein pn-Übergang vorgesehen ist.
Weitere Merkmale und Vorteile der Erfindung werden deut
lich beim Lesen der folgenden Beschreibung zweckmäßiger
Ausführungsformen, die auf die beigefügten Zeichnungen
Bezug nimmt; es zeigen:
Fig. 1 eine Schnittansicht eines Lateral-Leistungs-MOSFETs
gemäß einer ersten Ausführungsform
der Erfindung;
Fig. 2 die bereits erwähnte Schnittansicht eines
Beispiels eines herkömmlichen Lateral-Lei
stungs-MOSFETs;
Fig. 3 eine schematische Schnittansicht einer Poten
tialverteilung, wenn sich der Lateral-Lei
stungs-MOSFET nach Fig. 1 im Sperrzustand be
findet;
Fig. 4A-K Schnittansichten zur Erläuterung der Schritte
des Verfahrens zum Herstellen des
Lateral-Leistungs-MOSFETs gemäß der ersten Ausfüh
rungsform der Erfindung;
Fig. 5, 6 Schnittansichten einer zweiten bzw. einer
dritten Ausführungsform des Lateral-Leis
tungs-MOSFETs der Erfindung;
Fig. 7 einen Schaltplan eines beispielhaften Elek
trodenanschlußverfahrens für den Leistungs-MOSFET
gemäß der dritten Ausführungsform der
Erfindung; und
Fig. 8-10 Schnittansichten weiterer Ausführungsformen
des Lateral-Leistungs-MOSFETs der Erfindung.
In den im folgenden beschriebenen verschiedenen Ausfüh
rungsformen der Erfindung werden für gleiche oder ähnli
che Elemente in sämtlichen Zeichnungen gleiche oder
ähnliche Bezugszeichen verwendet, ferner wird die Be
schreibung gleicher oder ähnlicher Teile nicht wieder
holt. Im allgemeinen sind die verschiedenen Zeichnungen
wie bei der Darstellung von Halbleiterbauelementen üblich
weder von einer Figur zur nächsten noch innerhalb dersel
ben Figur maßstabsgerecht, insbesondere was die Schicht
dicken betrifft, um das Lesen der Zeichnungen zu erleich
tern.
Fig. 1 ist eine Schnittansicht, die einen Lateral-Lei
stungs-MOSFET gemäß einer ersten Ausführungsform der
Erfindung zeigt. In dem in Fig. 1 gezeigten Leistungs-MOSFET
ist zwischen dem p-Si-Substrat 1 und der p-Si-Epitaxialschicht
2 die vergrabene n⁺-Si-Schicht 3 mit
hoher Störstellendichte ausgebildet. Ferner ist in der
p-Si-Epitaxialschicht 2 ein n-Halbleiterbereich, der als
n-Si-Drainbereich 4 wirkt, ausgebildet und mit der vergra
benen n⁺-Si-Schicht 3 mit hoher Störstellendichte verbun
den. Ferner sind in dem n-Si-Drainbereich 4 p-Si-Basisbe
reiche 5 ausgebildet. In den jeweiligen p-Si-Basisberei
chen 5 sind n⁺-Si-Sourcebereich 6 mit hoher Störstellen
dichte ausgebildet. Auf dem p-Si-Basisbereich 5 und auf
einem Teil des n-Si-Drainbereichs 4 sind auf einem Ga
teoxidfilm 7 Gateelektroden 11 aus Polysilicium ausgebil
det.
Weiterhin stehen vom n-Si-Drainbereich 4 konvexe n-Sili
ciumkarbid-Drainbereiche (SiC-Bereiche) 20 vor, die
jeweilige Drainbereiche mit weitem Bandabstand bilden. An
den Seitenwänden der konvexen n-Siliciumkarbid-Drainbe
reiche 20 sind Isolierfilme 8 ausgebildet. Somit ist
jeder n-SiC-Drainbereich 20 über die Isolierfilme 8
zwischen die Gateelektroden 11 eingefügt. Auf den oberen
Oberflächen der jeweiligen n-SiC-Drainbereiche 20 sind
n⁺-SiC-Drainbereiche 21 mit hoher Störstellendichte, die
jeweils als Kontaktbereich mit weitem Bandabstand dienen,
ausgebildet. Auf den Gateelektroden 11 ist ein erster
Zwischenschichtisolierfilm 9 ausgebildet. Auf dem ersten
Zwischenschichtisolierfilm 9 sind Sourceelektroden 12
ausgebildet. Die jeweiligen Sourceelektroden 12 sind
außerdem über Kontaktlöcher, die in dem ersten Zwischen
schichtisolierfilm 9 ausgebildet sind, mit den
n⁺-Si-Sourcebereichen 6 und dem p-Si-Basisbereich 5 in Kontakt.
Auf den Sourceelektroden 12 ist ein zweiter Zwischen
schichtisolierfilm 10 ausgebildet. Auf dem zweiten Zwi
schenschichtisolierfilm 10 ist eine Drainelektrode 13
ausgebildet. Die n-SiC-Drainbereiche 20 sind mit der
Drainelektrode 13 über die n⁺-SiC-Drainbereiche 21 mit
hoher Störstellendichte, die jeweils auf ihnen ausgebil
det sind, verbunden.
Falls in dem in Fig. 1 gezeigten Lateral-Leistungs-MOSFET
an die Gateelektrode 11 unter der Bedingung, daß zwischen
die Drainelektrode 13 und die Sourceelektrode 12 eine
Spannung anliegt, ein positives Potential angelegt wird,
wird auf einer Oberfläche des p-Si-Basisbereichs 5 direkt
unterhalb der Gateelektrode 11 eine n-Inversionsschicht
gebildet, mit dem Ergebnis, daß von der Drainelektrode 13
zur Sourceelektrode 12 ein Drainstrom fließt. Falls
hingegen die Gateelektrode 11 auf 0 V liegt, verschwindet
diese n-Inversionsschicht, so daß der Lateral-Leistungs-MOSFET
den Drainstrom sperrt. Im Ergebnis wird dadurch
der Lateral-Leistungs-MOSFET in den Sperrzustand ver
setzt.
Es hat sich gezeigt, daß, falls ein Teil der Drainberei
che des in Fig. 1 gezeigten Lateral-Leistungs-MOSFETs aus
einem SiC-Halbleiter gebildet ist, das kritische elektri
sche Feld Ec experimentell erhalten werden kann zu:
Ec = 1,95·10⁴ Nd 0,131 (7)
Für die Störstellendichte Nd und für die Dicke des
n-SiC-Drainbereichs 20 können für den Leistungs-MOSFET der 200
V-Klasse Entwurfswerte von 1,6·10¹⁷ cm-3 bzw. 1,2 µm
erhalten werden. In der in Fig. 1 gezeigten Struktur wird
durch die Gatespannung an der Oberfläche des n-Si-Drain
bereichs 4 direkt unter der Gateelektrode 11 eine Anrei
cherungsschicht mit niedrigem Widerstand gebildet. Daher
ist der Widerstand dieses Bereichs gegenüber dem Wider
stand des n-SiC-Drainbereichs 20 vernachlässigbar klein.
Folglich ist es ausreichend, nur den Widerstand des
n-SiC-Drainbereichs 20 zu betrachten. Wenn das kritische
elektrische Feld Ec durch Gleichung (7) berechnet wird
und der Drainwiderstand Rd anschließend durch die obige
Gleichung (4) unter der Annahme berechnet wird, daß die
Elektronenbeweglichkeit µn im SiC-Substrat 300 cm²/V·s
beträgt, wird für den Drainwiderstand Rd in SiC ein Wert
von 1,6·10-5 Ωcm² erhalten. Daraus geht hervor, daß der
Drainwiderstand im Vergleich zu dem Widerstand
Rd = 3,4 · 10-3 Ωcm² des in der Beschreibungseinleitung
und in Fig. 2 erläuterten, aus Si hergestellten herkömm
lichen Leistungs-MOSFETs um zwei Größenordnungen redu
ziert werden kann. Das heißt, daß es möglich ist, die
Dicke des Drainbereichs 20 mit weitem Bandabstand so zu
wählen, daß die gewünschte Source-Drain-Durchbruchspan
nung sichergestellt ist und daß der niedrige Durchlaßwi
derstand erhalten wird.
Im folgenden wird der Stromsperrzustand beschrieben.
Fig. 3 ist eine schematische Schnittansicht der Poten
tialverteilung, wenn zwischen den Drain und die Source
des in Fig. 1 gezeigten Lateral-Leistungs-MOSFETS ein
hohes Potential angelegt wird. Da die Gateelektrode 11
auf 0 V liegt, kann die Verarmungsschicht leicht vom
n⁺-Si-Sourcebereich 6 zum n-Si-Drainbereich 4 unmittelbar
unterhalb der Gateelektrode 11 erweitert werden. Da
weiterhin zwischen die Gateelektroden 11 ein metallurgi
scher Übergang zwischen dem n-Si-Drainbereich 4 und dem
n-SiC-Drainbereich 20 geschaltet ist, kann ein Potential
in einem solchen Übergangsbereich auf einen verhältnismä
ßig niedrigen Wert gedrückt werden. Daher befindet sich
im n-SiC-Drainbereich 20 ein Punkt mit maximalem elektri
schen Feld, weshalb der Durchlaßwiderstand unter Beibe
haltung der gewünschten Source-Drain-Durchbruchspannung
reduziert werden kann.
Im SiC-Halbleiterbereich ist ein Störstellen-Diffusions
koeffizient niedrig. Deshalb war für die Aktivierung der
Störstellen im SiC-Halbleiter eine hohe Temperatur erfor
derlich, so daß es schwierig war, im SiC-Halbleiterbe
reich einen pn-Übergang zu bilden. In der Erfindung
entsteht jedoch im Zusammenhang mit der Störstellendiffu
sion im SiC-Halbleiter kein Problem, da der pn-Übergang
im Si-Halbleiterbereich gebildet ist. Somit kann die
Herstellung des Lateral-Leistungs-MOSFETs gemäß der
ersten Ausführungsform der Erfindung vereinfacht werden.
Nun wird ein Verfahren zum Herstellen des Lateral-Lei
stungs-MOSFETs gemäß der ersten Ausführungsform der
Erfindung mit Bezug auf die Fig. 4A bis 4K erläutert.
- (a) Zunächst wird durch Diffundieren von Antimon (Sb) in einen Teil des p-Siliciumsubstrats 1 beispielsweise mittels einer Festphasendiffusion die vergrabene n⁺-Si-Schicht 3 mit hoher Störstellendichte mit einem Wert im Bereich von 10¹⁸ bis 10²⁰ cm-3 gebildet. Dann wird mit dem Dampfphasen-Epitaxialwachstumsverfahren, das bei 1000 bis 1200°C unter Verwendung von Monosilan (SiH₄), Dichlorsi lan (SiH₂Cl₂), Trichlorsilan (SiHCl₃) oder Silicium tetrachlorid (SiCl₄) als Quellgas, Wasserstoff (H₂) als Trägergas und Diborwasserstoff (B₂H₆), Bor-Tribromid (BBr₃) oder dergleichen als Dotierungsgas ausgeführt wird, auf der vergrabenen n⁺-Si-Schicht 3 die p-Si-Epita xialschicht 2 mit einer Dicke von 1 µm bis zu einigen zehn µm gebildet.
- (b) Dann wird, wie in Fig. 4B gezeigt ist, durch Dotieren von n-Störstellen in die p-Si-Epitaxialschicht 2 mittels Ionenimplantation oder dergleichen der n-Si-Drainbereich 4 mit einer Störstellendichte beispielsweise von 10¹⁴ bis 10¹⁷ cm-3 gebildet. Anschließend wird durch Abscheidung aus der Dampfphase (CVD), die bei 1200 bis 1560°C unter Verwendung von Monosilan (SiH₄) und Propan (C₃H₈) als Quellgas und Wasserstoff (H₂) als Trägergas ausgeführt wird, der n-SiC-Drainbereich 20 gebildet, der als Drain bereich mit weitem Bandabstand dient und eine Störstel lendichte von 10¹⁵ bis 10¹⁸ cm-3 und eine Dicke von 0,1 µm bis zu einigen µm besitzt. Weiterhin wird der n⁺-SiC-Drainbereich 21 mit hoher Störstellendichte, der als Kontaktbereich mit weitem Bandabstand dient, gebildet. Als n-Dotierstoff, der in den SiC-Halbleiter eingeleitet wird, kann Stickstoff (N₂) verwendet werden.
- (c) Anschließend wird auf dem n⁺-SiC-Drainbereich 21 mittels des OVD-Verfahrens oder dergleichen beispiels weise ein Oxidfilm 14 gebildet. Dann wird, wie in Fig. 4C gezeigt ist, der Oxidfilm 14 bemustert, anschließend werden der n⁺-SiC-Drainbereich 21 und der n-SiC-Drainbe reich 20 durch reaktive Ionenätzung (RIE) unter Verwen dung dieses Oxidfilms 14 als Maske selektiv bis zum n-Si-Drainbereich 4 entfernt. Im Ergebnis besitzen die n-SiC-Drainbereiche 20 eine konvexe Form, die vom n-Si-Drainbe reich 4 vorsteht, wobei jeder von ihnen eine Deckschicht aus dem n⁺-SiC-Drainbereich 21 besitzt.
- (d) Auf der gesamten Oberfläche der sich ergebenden Struktur mit konvexer Form wird ein Isolierfilm 8 wie etwa ein Oxidfilm mittels des CVD-Verfahrens oder der gleichen gebildet. Anschließend werden, wie in Fig. 4D gezeigt ist, durch gerichtetes Ätzen wie etwa durch RIE die Isolierfilme 8 an den beiden Seitenwänden des konve xen n-SiC-Drainbereichs 20 selektiv zurückgelassen. Anschließend wird, wie in Fig. 4E gezeigt ist, auf der Oberfläche des n-Si-Drainbereichs 4 der Gateoxidfilm 7 mit einer Dicke von beispielsweise 10 nm bis 200 nm gebildet. Weiterhin wird auf dem Gateoxidfilm 7 bei spielsweise mittels des CVD-Verfahrens oder dergleichen der Polysiliciumfilm 19 mit einer Dicke von 100 nm bis 700 nm gebildet, wie in Fig. 4F gezeigt ist.
- (e) Daraufhin werden durch Bemustern des Polysilicium films 19 mittels RIE oder dergleichen die Gateelektroden 11 gebildet. Der Polysiliciumfilm 19 wird geöffnet, um Diffusionsfenster für die Bildung der Basisbereiche zu erhalten. Das heißt, daß die Gateelektroden 11 auch als Diffusionsmasken dienen. Dann werden die p-Störstellenio nen wie etwa ¹¹B⁺ durch die Diffusionsfenster in den n-Si-Drainbereich 4 ionenimplantiert, wie in Fig. 4H ge zeigt ist, anschließend werden die n-Störstellenionen wie etwa ⁷⁵As⁺ unter Verwendung einer weiteren, im voraus gewählten Maske, die das Sourcemuster sowie die Diffu sionsfenster enthält, ionenimplantiert, woraufhin ein Glühen ausgeführt wird. Durch diese Doppeldiffusion können die p-Si-Basisbereiche 5, wovon jeder beispiels weise eine Tiefe von 1 µm bis 5 µm und eine Störstellen konzentration von 10¹⁶ bis 10¹⁸ cm-3 besitzt, sowie die n⁺-Si-Sourcebereiche 6 mit hoher Störstellendichte, wovon jeder beispielsweise eine Tiefe von 0,1 µm bis 1,0 µm und eine Störstellendichte von 10¹⁸ bis 10²¹ cm-3 besitzt, gebildet werden.
- (f) Anschließend wird, wie in Fig. 41 gezeigt ist, auf den Oberflächen der Gateelektroden 11 usw. der erste Zwischenschichtisolierfilm 9 gebildet, woraufhin Source kontaktfenster, die für die Bildung der Sourceelektroden verwendet werden, im ersten Zwischenschichtisolierfilm 9 gebildet werden. Der aus Wolfram (W), Molybdän (Mo), Aluminium (Al), einer Aluminiumsiliciumlegierung (Al-Si) oder dergleichen hergestellte Metallfilm wird anschlie ßend auf die gesamte Oberfläche unter Verwendung des Elektronenstrahl-Verdampfungsverfahrens (EB-Verdampfungs verfahren) oder des Sputter-Verfahrens abgelagert. Wie in Fig. 4J gezeigt ist, werden anschließend durch das RIE-Verfahren oder dergleichen unter Verwendung eines im voraus gewählten Maskenmusters die Sourceelektroden 12 gebildet. Danach wird der zweite Zwischenschichtisolier film 10 auf einer Gesamtoberfläche abgelagert, die die Oberflächen des n⁺-SiC-Drainbereichs 21 und der Source elektrode 12 umfaßt. Dann wird der zweite Zwischen schichtisolierfilm 10 selektiv nur von den Oberflächenbe reichen der n⁺-SiC-Drainbereiche 21 mit hoher Störstel lendichte entfernt, um dadurch Drainkontaktfenster zu bilden.
- (g) Schließlich wird auf der Oberfläche des zweiten Zwischenschichtisolierfilms 10 Al, Al-Si oder dergleichen durch EB-Verdampfung oder durch Sputtern aufgebracht, um die Drainelektrode 13 zu bilden. Die n⁺-SiC-Drainbereiche 21 mit hoher Störstellendichte, die in den Drainkontakt fenstern ausgebildet sind, und die Drainelektrode 13 werden miteinander verbunden.
Mit dem obenbeschriebenen Herstellungsverfahren der
Erfindung kann der Lateral-Leistungs-MOSFET mit der in
Fig. 1 gezeigten Struktur hergestellt werden.
Fig. 5 zeigt eine Schnittansicht eines Lateral-Leistungs-MOSFETs
gemäß einer zweiten Ausführungsform der Erfin
dung. Der Lateral-Leistungs-MOSFET, der das p-Si-Substrat
1 verwendet, ist in Fig. 5 gezeigt. Genauer sind in
Fig. 5 die p-Si-Epitaxialschicht 2 und die vergrabene
n⁺-Si-Schicht 3 mit hoher Störstellendichte, die in der
ersten Ausführungsform (siehe Fig. 1) vorhanden waren,
nicht vorgesehen, statt dessen sind in der Nähe der
Oberfläche des p-Si-Substrats 1 lokal die n-Si-Drainbe
reiche 4 ausgebildet und zwischen die p-Si-Basisbereiche
5 eingefügt. Die verbleibenden Teile sind jenen der in
Fig. 1 gezeigten ersten Ausführungsform ähnlich und
werden daher nicht nochmals beschrieben.
Falls in der zweiten Ausführungsform zwischen dem Drain
und der Source im Sperrzustand eine hohe Spannung an
liegt, wird die Störstellendichte des n-Si-Drainbereichs
4 so gewählt, daß die Verarmungsschicht, die sich von der
Basis-Drain-Grenze erstreckt, den n-SiC-Drainbereich 20
nicht erreicht. Das heißt, daß die Störstellendichte des
n-Si-Drainbereichs 4 so gewählt wird, daß kein "Durch
lochen" der Verarmungsschicht im n-Si-Drainbereich 4 be
wirkt wird. Falls die Störstellendichte in dieser Weise
gewählt wird, kann verhindert werden, daß an den
Si-Halbleiterbereich im Sperrzustand das hohe elektrische
Feld angelegt wird. Im Ergebnis kann die höhere
Source-Drain-Durchbruchspannung einfach erhalten werden. In der
zweiten Ausführungsform kann statt des p-Si-Substrats 1
ein n-Si-Substrat verwendet werden, um den p-Si-Basisbe
reich 5 auf dem n-Si-Substrat zu bilden.
Fig. 6 ist eine Schnittansicht, die einen Leistungs-MOSFET
gemäß einer dritten Ausführungsform der Erfindung
zeigt. In Fig. 6 wird als n-Si-Drainbereich eine n-Si-Epitaxialschicht
16 verwendet, die auf einem n⁺-Si-Substrat
15 mit hoher Störstellendichte ausgebildet ist.
Anschließend werden in einem Oberflächenbereich des
n-Si-Drainbereichs 16 p-Si-Basisbereiche 5 gebildet. Anschlie
ßend werden in entsprechenden p-Si-Basisbereichen 5
n⁺-Si-Sourcebereiche 6 mit hoher Störstellendichte gebildet.
Daraufhin wird auf dem p-Si-Basisbereich 5 und auf einem
Teil des n-Si-Drainbereichs 4 über dem Gateoxidfilm 7
eine Gateelektrode 11 aus Polysilicium gebildet. Ferner
werden wie in der ersten Ausführungsform auf einem Teil
des n-Si-Drainbereichs 16 konvexe n-SiC-Drainbereiche 20
gebildet. Auf beiden Seiten des konvexen n-SiC-Bereichs
20 werden die Isolierfilme 8 gebildet. Daraufhin wird der
konvexe n-SiC-Drainbereich 20 über die Isolierfilme 8
zwischen die Gateelektroden 11 eingefügt. Dann werden auf
den Oberflächen der jeweiligen SiC-Drainbereiche 20
n⁺-SiC-Drainbereiche 21 mit hoher Störstellendichte gebil
det. Daraufhin wird auf den Gateelektroden 11 der erste
Zwischenschichtisolierfilm 9 gebildet. Auf dem ersten
Zwischenschichtisolierfilm 9 werden die Sourceelektroden
12 gebildet. Daraufhin wird auf den Sourceelektroden 12
der zweite Zwischenschichtisolierfilm 10 gebildet. Die
erste Drainelektrode 13 ist so gebildet, daß sie durch
den zweiten Zwischenschichtisolierfilm 10 isoliert ist.
Die n-SiC-Drainbereiche 20 sind mit der ersten Drainelek
trode 13 über die darauf gebildeten n⁺-SiC-Drainbereiche
21 mit hoher Störstellendichte verbunden.
Außerdem wird in dem Leistungs-MOSFET gemäß der dritten
Ausführungsform der Erfindung an der unteren Oberfläche
des n⁺-Si-Substrats 15 mit hoher Störstellendichte eine
zweite Drainelektrode 17 gebildet und an den n-Si-Drain
bereich 16 über das n⁺-Si-Substrat 15, das einen hohen
spezifischen elektrischen Widerstand besitzt, angeschlos
sen.
Falls in der dritten Ausführungsform die zweite Drain
elektrode 17 und die erste Drainelektrode 13 im Betrieb
miteinander verbunden sind, wird die Querschnittsfläche
der Strompfade größer, weil der Strom durch die beiden
Drainelektroden 13 und 17 fließt, so daß der Durchlaßwi
derstand abgesenkt werden kann.
Falls weiterhin, wie in Fig. 7 gezeigt ist, die Drain
spannung durch den Widerstand R1 und durch den Widerstand
R2 geteilt wird und anschließend eine Spannung, die
niedriger als die zwischen die erste Drainelektrode und
die Sourceelektrode angelegte Spannung ist, zwischen die
zweite Drainelektrode und die Sourceelektrode angelegt
wird, fließt der Strom hauptsächlich durch die erste
Drainelektrode. Da jedoch der n-Si-Drainbereich zwischen
die erste Drainelektrode und die zweite Drainelektrode
geschaltet ist, zwischen denen ein niedrigeres Potential
als zwischen der ersten Drainelektrode und den Source
elektroden vorhanden ist, kann die höhere Durchbruchspan
nung des Leistungs-MOSFETs einfach erhalten werden.
Während in den ersten bis dritten Ausführungsformen die
bevorzugte Ausführung der Erfindung gezeigt ist, kann die
Erfindung selbstverständlich in weiteren Ausführungsfor
men verwirklicht werden, ohne von ihrem Geist abzuwei
chen. Die Strukturen, in denen ein Teil des konvexen
Drainbereichs zwischen die Gateelektroden eingefügt ist,
sind für die ersten bis dritten Ausführungsformen erläu
tert worden, diese Strukturen stellen jedoch lediglich
Beispiele dar, wobei es keinesfalls erforderlich ist, den
konvexen Drainbereich zwischen den Gateelektroden an zu
ordnen. Daher kann die Aufgabe der Erfindung auch etwa
durch die in den Fig. 8 bis 10 gezeigten Strukturen
gelöst werden, in denen die Gateelektroden 11 lokal um
die Basisbereiche 5 ausgebildet sind. Die Fig. 8, 9 und
10 entsprechen den Fig. 2, 5 bzw. 6. In den in den Fig. 8
bis 10 gezeigten Strukturen kann die Gatekapazität redu
ziert werden, so daß eine höhere Betriebsgeschwindigkeit
möglich ist. Der Fachmann erkennt, daß viele Veränderun
gen an den erläuterten Ausführungsformen vorgenommen wer
den können. Alle diese Veränderungen sollen in den Umfang
der Erfindung, die durch die beigefügten Ansprüche defi
niert ist, fallen.
Claims (21)
1. Leistungs-MOSFET, mit mehreren Basisbereichen
(5), Sourcebereichen (6), die in den Basisbereichen (5)
ausgebildet sind, und einem zwischen den Basisbereichen
(5) ausgebildeten Drainbereich (4),
dadurch gekennzeichnet, daß
der Drainbereich (4) einen konvexen Abschnitt (20) aufweist und
wenigstens ein Teil des konvexen Abschnitts (20) aus einem Halbleiter mit weitem Bandabstand gebildet ist, dessen Bandabstand weiter als derjenige anderer Ab schnitte ist.
der Drainbereich (4) einen konvexen Abschnitt (20) aufweist und
wenigstens ein Teil des konvexen Abschnitts (20) aus einem Halbleiter mit weitem Bandabstand gebildet ist, dessen Bandabstand weiter als derjenige anderer Ab schnitte ist.
2. Leistungs-MOSFET nach Anspruch 1, dadurch gekenn
zeichnet, daß
die konvexen Abschnitte (20) über Isolierfilme
(8) zwischen Gateelektroden (11) eingefügt sind.
3. Leistungs-MOSFET nach Anspruch 1, dadurch gekenn
zeichnet, daß
die Basisabschnitte (5) auf einer Oberfläche eines Halbleiterbereichs (4) mit zum Leitfähigkeitstyp der Basisabschnitte (5) entgegengesetztem Leitfähig keitstyp ausgebildet sind und
an einer Unterseite des Halbleiterbereichs (4) ein vergrabener Drainbereich (3) mit zum Leitfähig keitstyp der Basisbereiche (5) entgegengesetztem Leitfä higkeitstyp ausgebildet ist, der als Teil des Drainbe reichs wirkt.
die Basisabschnitte (5) auf einer Oberfläche eines Halbleiterbereichs (4) mit zum Leitfähigkeitstyp der Basisabschnitte (5) entgegengesetztem Leitfähig keitstyp ausgebildet sind und
an einer Unterseite des Halbleiterbereichs (4) ein vergrabener Drainbereich (3) mit zum Leitfähig keitstyp der Basisbereiche (5) entgegengesetztem Leitfä higkeitstyp ausgebildet ist, der als Teil des Drainbe reichs wirkt.
4. Leistungs-MOSFET nach Anspruch 2, dadurch gekenn
zeichnet, daß
die Basisabschnitte (5) auf einer Oberfläche eines Halbleiterbereichs (4) mit zum Leitfähigkeitstyp der Basisabschnitte (5) entgegengesetztem Leitfähig keitstyp ausgebildet sind und
an einer Unterseite des Halbleiterbereichs (4) ein vergrabener Drainbereich (3) mit zum Leitfähig keitstyp der Basisbereiche (5) entgegengesetztem zum Leitfähigkeitstyp ausgebildet ist, der als Teil des Drainbereichs wirkt.
die Basisabschnitte (5) auf einer Oberfläche eines Halbleiterbereichs (4) mit zum Leitfähigkeitstyp der Basisabschnitte (5) entgegengesetztem Leitfähig keitstyp ausgebildet sind und
an einer Unterseite des Halbleiterbereichs (4) ein vergrabener Drainbereich (3) mit zum Leitfähig keitstyp der Basisbereiche (5) entgegengesetztem zum Leitfähigkeitstyp ausgebildet ist, der als Teil des Drainbereichs wirkt.
5. Leistungs-MOSFET nach Anspruch 3, dadurch gekenn
zeichnet, daß
der Halbleiterbereich (4) ein diffundierter
Bereich ist, der in einer Epitaxialschicht (2) mit dem
selben Leitfähigkeitstyp wie die Basisbereiche (5) ausge
bildet ist.
6. Leistungs-MOSFET nach Anspruch 4, dadurch gekenn
zeichnet, daß
der Halbleiterbereich (4) ein diffundierter
Bereich ist, der in einer Epitaxialschicht (2) mit dem
selben Leitfähigkeitstyp wie die Basisbereiche (5) ausge
bildet ist.
7. Leistungs-MOSFET nach Anspruch 1, dadurch gekenn
zeichnet, daß
die Basisbereiche (5) auf einer Oberfläche eines
Halbleitersubstrats (1) ausgebildet sind.
8. Leistungs-MOSFET nach Anspruch 2, dadurch gekenn
zeichnet, daß
die Basisbereiche (5) auf einer Oberfläche eines
Halbleitersubstrats (1) ausgebildet sind.
9. Leistungs-MOSFET nach Anspruch 1, dadurch gekenn
zeichnet, daß
die Basisbereiche (5) auf einer Oberfläche einer Epitaxialschicht (16) ausgebildet sind, die auf einer oberen Fläche eines Substrats (15) mit hoher Störstellen dichte und zum Leitfähigkeitstyp der Basisbereiche (5) entgegengesetztem Leitfähigkeitstyp ausgebildet ist,
eine erste Drainelektrode (13) auf einem oberen Abschnitt des konvexen Abschnitts (20) ausgebildet ist, Sourceelektroden (12) auf den jeweiligen Source bereichen (6) ausgebildet sind und
an der unteren Oberfläche des Substrats (15) mit hoher Störstellendichte eine zweite Drainelektrode (17) ausgebildet ist.
die Basisbereiche (5) auf einer Oberfläche einer Epitaxialschicht (16) ausgebildet sind, die auf einer oberen Fläche eines Substrats (15) mit hoher Störstellen dichte und zum Leitfähigkeitstyp der Basisbereiche (5) entgegengesetztem Leitfähigkeitstyp ausgebildet ist,
eine erste Drainelektrode (13) auf einem oberen Abschnitt des konvexen Abschnitts (20) ausgebildet ist, Sourceelektroden (12) auf den jeweiligen Source bereichen (6) ausgebildet sind und
an der unteren Oberfläche des Substrats (15) mit hoher Störstellendichte eine zweite Drainelektrode (17) ausgebildet ist.
10. Leistungs-MOSFET nach Anspruch 2 dadurch gekenn
zeichnet, daß
die Basisbereiche (5) auf einer Oberfläche einer Epitaxialschicht (16) ausgebildet sind, die auf einer oberen Fläche eines Substrats (15) mit hoher Störstellen dichte und zum Leitfähigkeitstyp der Basisbereiche (5) entgegengesetztem Leitfähigkeitstyp ausgebildet ist,
eine erste Drainelektrode (13) auf einem oberen Abschnitt des konvexen Abschnitts (20) ausgebildet ist, Sourceelektroden (12) auf den jeweiligen Source bereichen (6) ausgebildet sind und
an der unteren Oberfläche des Substrats (15) mit hoher Störstellendichte eine zweite Drainelektrode (17) ausgebildet ist.
die Basisbereiche (5) auf einer Oberfläche einer Epitaxialschicht (16) ausgebildet sind, die auf einer oberen Fläche eines Substrats (15) mit hoher Störstellen dichte und zum Leitfähigkeitstyp der Basisbereiche (5) entgegengesetztem Leitfähigkeitstyp ausgebildet ist,
eine erste Drainelektrode (13) auf einem oberen Abschnitt des konvexen Abschnitts (20) ausgebildet ist, Sourceelektroden (12) auf den jeweiligen Source bereichen (6) ausgebildet sind und
an der unteren Oberfläche des Substrats (15) mit hoher Störstellendichte eine zweite Drainelektrode (17) ausgebildet ist.
11. Leistungs-MOSFET nach Anspruch 9, dadurch gekenn
zeichnet, daß
eine zwischen die zweite Drainelektrode (17) und
die Sourceelektroden (12) angelegte Spannung niedriger
als die zwischen die erste Drainelektrode (13) und die
Sourceelektroden (12) angelegte Spannung ist.
12. Leistungs-MOSFET nach Anspruch 10 dadurch gekenn
zeichnet, daß
eine zwischen die zweite Drainelektrode (17) und
die Sourceelektroden (12) angelegte Spannung niedriger
als die zwischen die erste Drainelektrode (13) und die
Sourceelektroden (12) angelegte Spannung ist.
13. Leistungs-MOSFET nach irgendeinem der vorangehen
den Ansprüche, dadurch gekennzeichnet, daß
der Halbleiter mit weitem Bandabstand einen
Bereich mit hoher Störstellendichte, der als Kontaktbe
reich (21) mit weitem Bandabstand dient, sowie einen
Drainbereich (20) mit weitem Bandabstand, dessen Stör
stellendichte niedriger als diejenige des Kontaktbereichs
(21) mit weitem Bandabstand ist, enthält.
14. Leistungs-MOSFET nach Anspruch 1, dadurch gekenn
zeichnet, daß
der Halbleiter mit weitem Bandabstand aus Silici
umkarbid (SiC) und der andere Abschnitt aus Silicium (Si)
gebildet ist.
15. Verfahren zum Herstellen eines Leistungs-MOSFETs,
gekennzeichnet durch die folgenden Schritte:
- (a) auf einem Halbleiterbereich, der als Drainbe reich (4) dient, Ausbilden einer Halbleiterschicht (20) mit weitem Bandabstand und demselben Leitfähigkeitstyp wie jene des Halbleiterbereichs (4), wobei ihr Bandab stand weiter als derjenige des Halbleiterbereichs (4) ist, und
- (b) selektives Entfernen der Halbleiterschicht (20) mit weitem Bandabstand und anschließend Ausbilden von Drainbereichen (20) mit weitem Bandabstand, die in der Umgebung des Halbleiterbereichs (4) aus der Halblei terschicht (20) mit weitem Bandabstand hergestellt wer den.
16. Verfahren nach Anspruch 15, dadurch gekennzeich
net, daß
der Schritt (b) die folgenden Schritte enthält:
Ausbilden eines Drainbereichs (20) mit weitem Bandabstand und mit vorgegebener Störstellendichte und
Ausbilden eines Kontaktbereichs (21) mit weitem Bandabstand und hoher Störstellendichte, die höher als die vorgegebene Störstellendichte des Drainbereichs (20) mit weitem Bandabstand ist.
der Schritt (b) die folgenden Schritte enthält:
Ausbilden eines Drainbereichs (20) mit weitem Bandabstand und mit vorgegebener Störstellendichte und
Ausbilden eines Kontaktbereichs (21) mit weitem Bandabstand und hoher Störstellendichte, die höher als die vorgegebene Störstellendichte des Drainbereichs (20) mit weitem Bandabstand ist.
17. Verfahren nach Anspruch 15, dadurch gekennzeich
net, daß
der Drainbereich (4) durch die folgenden Schritte gebildet wird:
Ausbilden eines vergrabenen Drainbereichs (3) mit demselben Leitfähigkeitstyp wie jener des Drainbereichs (4) auf einem Halbleitersubstrat (1), dessen Leitfähig keitstyp zu demjenigen des Drainbereichs (4) entgegenge setzt ist,
Ausbilden einer Epitaxialschicht (2) mit zum Leitfähigkeitstyp des Drainbereichs (4) entgegengesetztem Leitfähigkeitstyp auf dem vergrabenen Drainbereich (3) und
Diffundieren von Störstellen mit demselben Leit fähigkeitstyp wie jener des Drainbereichs (4) in die Epitaxialschicht (2).
der Drainbereich (4) durch die folgenden Schritte gebildet wird:
Ausbilden eines vergrabenen Drainbereichs (3) mit demselben Leitfähigkeitstyp wie jener des Drainbereichs (4) auf einem Halbleitersubstrat (1), dessen Leitfähig keitstyp zu demjenigen des Drainbereichs (4) entgegenge setzt ist,
Ausbilden einer Epitaxialschicht (2) mit zum Leitfähigkeitstyp des Drainbereichs (4) entgegengesetztem Leitfähigkeitstyp auf dem vergrabenen Drainbereich (3) und
Diffundieren von Störstellen mit demselben Leit fähigkeitstyp wie jener des Drainbereichs (4) in die Epitaxialschicht (2).
18. Verfahren nach Anspruch 17, dadurch gekennzeich
net, daß
im Schritt (b) ein Teil der Eipitaxialschicht (2)
freigelegt wird.
19. Verfahren nach Anspruch 18, gekennzeichnet durch
die folgenden Schritte:
Ausbilden von Isolierfilmen (8) auf beiden Seiten des konvexen Drainbereichs (20) mit weitem Bandabstand nach dem Schritt (b),
Ausbilden eines Gateoxidfilms (7) auf einer freiliegenden Oberfläche der Epitaxialschicht (2) und
Ausbilden einer Gateelektrode (11) auf dem Gateoxidfilm (7) und
Ausbilden von Basisbereichen (5) und von Source bereichen (6) mittels Doppeldiffusion durch Fensterab schnitte der Gateelektrode (11).
Ausbilden von Isolierfilmen (8) auf beiden Seiten des konvexen Drainbereichs (20) mit weitem Bandabstand nach dem Schritt (b),
Ausbilden eines Gateoxidfilms (7) auf einer freiliegenden Oberfläche der Epitaxialschicht (2) und
Ausbilden einer Gateelektrode (11) auf dem Gateoxidfilm (7) und
Ausbilden von Basisbereichen (5) und von Source bereichen (6) mittels Doppeldiffusion durch Fensterab schnitte der Gateelektrode (11).
20. Verfahren nach Anspruch 15, dadurch gekennzeich
net, daß
die Halbleiterschicht (20) mit weitem Bandabstand aus Siliciumkarbid (SiC) gebildet ist und
der Drainbereich (4) aus Silicium (Si) gebildet ist.
die Halbleiterschicht (20) mit weitem Bandabstand aus Siliciumkarbid (SiC) gebildet ist und
der Drainbereich (4) aus Silicium (Si) gebildet ist.
21. Verfahren nach Anspruch 15, dadurch gekennzeich
net, daß
die Halbleiterschicht (20) mit weitem Bandabstand
mittels eines CVD-Verfahrens gebildet wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23743796A JP3327135B2 (ja) | 1996-09-09 | 1996-09-09 | 電界効果トランジスタ |
JP8-237437 | 1996-09-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19739547A1 true DE19739547A1 (de) | 1998-03-12 |
DE19739547B4 DE19739547B4 (de) | 2007-03-22 |
Family
ID=17015354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19739547A Expired - Fee Related DE19739547B4 (de) | 1996-09-09 | 1997-09-09 | Leistungs-Mosfet mit Heteroübergang und Verfahren für dessen Herstellung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5939754A (de) |
JP (1) | JP3327135B2 (de) |
DE (1) | DE19739547B4 (de) |
GB (1) | GB2317054B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014009980A1 (de) * | 2014-07-03 | 2016-01-07 | Elmos Semiconductor Aktiengesellschaft | MOS-Transistor mit hoher Ausgangsspannungsfestigkeit und niedrigem Ein-Widerstand (Ron) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2273572B1 (de) | 1998-03-12 | 2015-04-29 | Nichia Corporation | Nitrid-Halbleitervorrichtung |
US6242784B1 (en) | 1999-06-28 | 2001-06-05 | Intersil Corporation | Edge termination for silicon power devices |
US6596593B2 (en) * | 2000-12-05 | 2003-07-22 | Seiko Instruments Inc. | Method of manufacturing semiconductor device employing oxygen implantation |
US6555883B1 (en) * | 2001-10-29 | 2003-04-29 | Power Integrations, Inc. | Lateral power MOSFET for high switching speeds |
US7217950B2 (en) * | 2002-10-11 | 2007-05-15 | Nissan Motor Co., Ltd. | Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same |
US7015104B1 (en) * | 2003-05-29 | 2006-03-21 | Third Dimension Semiconductor, Inc. | Technique for forming the deep doped columns in superjunction |
WO2005065140A2 (en) * | 2003-12-19 | 2005-07-21 | Third Dimension (3D) Semiconductor, Inc. | Method of manufacturing a superjunction device with conventional terminations |
KR20070038945A (ko) * | 2003-12-19 | 2007-04-11 | 써드 디멘존 세미컨덕터, 인코포레이티드 | 수퍼 접합 장치의 제조 방법 |
JP4999464B2 (ja) * | 2003-12-19 | 2012-08-15 | サード ディメンジョン (スリーディ) セミコンダクタ インコーポレイテッド | 広いメサを備えた超接合ディバイスの製造方法 |
JP4417962B2 (ja) * | 2003-12-19 | 2010-02-17 | サード ディメンジョン (スリーディ) セミコンダクタ インコーポレイテッド | 超接合デバイスの製造での平坦化方法 |
US7023069B2 (en) * | 2003-12-19 | 2006-04-04 | Third Dimension (3D) Semiconductor, Inc. | Method for forming thick dielectric regions using etched trenches |
US6979622B1 (en) * | 2004-08-24 | 2005-12-27 | Freescale Semiconductor, Inc. | Semiconductor transistor having structural elements of differing materials and method of formation |
US7439583B2 (en) * | 2004-12-27 | 2008-10-21 | Third Dimension (3D) Semiconductor, Inc. | Tungsten plug drain extension |
TWI401749B (zh) * | 2004-12-27 | 2013-07-11 | Third Dimension 3D Sc Inc | 用於高電壓超接面終止之方法 |
JP2008538659A (ja) * | 2005-04-22 | 2008-10-30 | アイスモス テクノロジー コーポレイション | 酸化物で内面が覆われた溝を有する超接合素子と酸化物で内面を覆われた溝を有する超接合素子を製造するための方法 |
US7446018B2 (en) * | 2005-08-22 | 2008-11-04 | Icemos Technology Corporation | Bonded-wafer superjunction semiconductor device |
KR100734143B1 (ko) * | 2006-08-30 | 2007-06-29 | 동부일렉트로닉스 주식회사 | 디모스 트랜지스터 및 그 제조방법 |
US8580651B2 (en) * | 2007-04-23 | 2013-11-12 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
US7723172B2 (en) * | 2007-04-23 | 2010-05-25 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
US20080272429A1 (en) * | 2007-05-04 | 2008-11-06 | Icemos Technology Corporation | Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices |
US8012806B2 (en) | 2007-09-28 | 2011-09-06 | Icemos Technology Ltd. | Multi-directional trenching of a die in manufacturing superjunction devices |
US7846821B2 (en) * | 2008-02-13 | 2010-12-07 | Icemos Technology Ltd. | Multi-angle rotation for ion implantation of trenches in superjunction devices |
US8030133B2 (en) * | 2008-03-28 | 2011-10-04 | Icemos Technology Ltd. | Method of fabricating a bonded wafer substrate for use in MEMS structures |
US8124983B2 (en) | 2008-08-28 | 2012-02-28 | Infineon Technologies Ag | Power transistor |
US8389348B2 (en) * | 2010-09-14 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics |
US8946814B2 (en) | 2012-04-05 | 2015-02-03 | Icemos Technology Ltd. | Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates |
CN103117309A (zh) * | 2013-02-22 | 2013-05-22 | 南京邮电大学 | 一种横向功率器件结构及其制备方法 |
WO2019191465A1 (en) * | 2018-03-28 | 2019-10-03 | Cornell University | VERTICAL GALLIUM OXIDE (Ga2O3) POWER FETS |
US11121235B2 (en) | 2018-07-25 | 2021-09-14 | National Tsing Hua University | Structure and a manufacturing method of a MOSFET with an element of IVA group ion implantation |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60142568A (ja) * | 1983-12-29 | 1985-07-27 | Sharp Corp | 炭化珪素電界効果トランジスタの製造方法 |
JPS62291179A (ja) * | 1986-06-11 | 1987-12-17 | Nec Corp | 二重拡散mosfet |
JPS6347987A (ja) * | 1986-08-18 | 1988-02-29 | Sanyo Electric Co Ltd | 光起電力装置 |
JPS6347984A (ja) * | 1986-08-18 | 1988-02-29 | Fujitsu Ltd | 半導体装置 |
FR2616966B1 (fr) * | 1987-06-22 | 1989-10-27 | Thomson Semiconducteurs | Structure de transistors mos de puissance |
JPS6433970A (en) * | 1987-07-29 | 1989-02-03 | Fujitsu Ltd | Field effect semiconductor device |
US4980303A (en) * | 1987-08-19 | 1990-12-25 | Fujitsu Limited | Manufacturing method of a Bi-MIS semiconductor device |
JP2609619B2 (ja) * | 1987-08-25 | 1997-05-14 | 三菱電機株式会社 | 半導体装置 |
US5192989A (en) * | 1989-11-28 | 1993-03-09 | Nissan Motor Co., Ltd. | Lateral dmos fet device with reduced on resistance |
US5510275A (en) * | 1993-11-29 | 1996-04-23 | Texas Instruments Incorporated | Method of making a semiconductor device with a composite drift region composed of a substrate and a second semiconductor material |
JPH07254706A (ja) * | 1993-11-29 | 1995-10-03 | Texas Instr Inc <Ti> | 高電圧デバイス構造およびその製造方法 |
JP3346076B2 (ja) * | 1995-02-03 | 2002-11-18 | 日産自動車株式会社 | パワーmosfet |
US5734180A (en) * | 1995-06-02 | 1998-03-31 | Texas Instruments Incorporated | High-performance high-voltage device structures |
US5877515A (en) * | 1995-10-10 | 1999-03-02 | International Rectifier Corporation | SiC semiconductor device |
-
1996
- 1996-09-09 JP JP23743796A patent/JP3327135B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-03 GB GB9718719A patent/GB2317054B/en not_active Expired - Fee Related
- 1997-09-08 US US08/925,048 patent/US5939754A/en not_active Expired - Lifetime
- 1997-09-09 DE DE19739547A patent/DE19739547B4/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014009980A1 (de) * | 2014-07-03 | 2016-01-07 | Elmos Semiconductor Aktiengesellschaft | MOS-Transistor mit hoher Ausgangsspannungsfestigkeit und niedrigem Ein-Widerstand (Ron) |
DE102014009980B4 (de) * | 2014-07-03 | 2019-03-21 | Elmos Semiconductor Aktiengesellschaft | MOS-Transistor mit hoher Ausgangsspannungsfestigkeit und niedrigem Ein-Widerstand (Ron) |
Also Published As
Publication number | Publication date |
---|---|
GB2317054A (en) | 1998-03-11 |
JP3327135B2 (ja) | 2002-09-24 |
GB9718719D0 (en) | 1997-11-12 |
US5939754A (en) | 1999-08-17 |
DE19739547B4 (de) | 2007-03-22 |
GB2317054B (en) | 1998-10-14 |
JPH1084113A (ja) | 1998-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19739547A1 (de) | Leistungs-Mosfet mit Heteroübergang und Verfahren für dessen Herstellung | |
DE102008055689B4 (de) | Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür | |
DE102005052731B4 (de) | Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE10000754B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE19949364B4 (de) | Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung | |
DE4107909C2 (de) | Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür | |
DE19931324B4 (de) | Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung | |
DE60132994T2 (de) | Verfahren zur herstellung eines leistungs-mosfets | |
DE4423068C1 (de) | Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung | |
DE19806838A1 (de) | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben | |
DE112011104322T5 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102007023885A1 (de) | Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben | |
DE112011101254T5 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102006017946B4 (de) | Siliziumkarbidhalbleitervorrichtung | |
DE2455730B2 (de) | Feldeffekt-Transistor | |
EP1204992B1 (de) | Verfahren zum herstellen eines trench-mos-leistungstransistors | |
DE19702110A1 (de) | Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE19701189A1 (de) | Halbleiterbauteil | |
EP0080652A2 (de) | Fototransistor in MOS-Dünnschichttechnik, Verfahren zu seiner Herstellung und Verfahren zu seinem Betrieb | |
DE102013010245A1 (de) | Halbleitervorrichtung | |
DE112018003459T5 (de) | Halbleitervorrichtung und verfahren zum herstellen derselben | |
DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
DE3242736A1 (de) | Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren | |
DE3021042C2 (de) | Widerstandselement mit hoher Durchbruchsspannung für integrierte Schaltungen | |
DE112019000863T5 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20120403 |