JP2013232560A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013232560A JP2013232560A JP2012104227A JP2012104227A JP2013232560A JP 2013232560 A JP2013232560 A JP 2013232560A JP 2012104227 A JP2012104227 A JP 2012104227A JP 2012104227 A JP2012104227 A JP 2012104227A JP 2013232560 A JP2013232560 A JP 2013232560A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- insulating film
- interlayer insulating
- film
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 132
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 131
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 121
- 239000010410 layer Substances 0.000 claims abstract description 71
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052796 boron Inorganic materials 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 25
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 23
- 239000011574 phosphorus Substances 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 42
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000002344 surface layer Substances 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- -1 NSG Chemical compound 0.000 claims 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 12
- 239000007772 electrode material Substances 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 211
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 9
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- LKTZODAHLMBGLG-UHFFFAOYSA-N alumanylidynesilicon;$l^{2}-alumanylidenesilylidenealuminum Chemical compound [Si]#[Al].[Si]#[Al].[Al]=[Si]=[Al] LKTZODAHLMBGLG-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】電極材料の層間絶縁膜への拡散を防止し、かつ電極形成不良を防止することができ、さらに、絶縁膜と半導体との接合界面における界面特性劣化を防止することができる炭化珪素半導体装置の製造方法を提供すること。
【解決手段】ｎ+型炭化珪素基板１のおもて面に堆積されたｎ型炭化珪素エピタキシャル層２の表面には、ＭＯＳ構造が形成されている。ＭＯＳ構造を構成するゲート導電膜９は、層間絶縁膜１０で覆われている。層間絶縁膜１０は、第１層間絶縁膜と、第２層間絶縁膜とが積層されてなる。第１層間絶縁膜は、リンおよびボロンを含まない絶縁体で構成される。第２層間絶縁膜は、リンおよびボロンを含む絶縁体で構成される。層間絶縁膜１０は、キャップ絶縁膜１１で覆われている。キャップ絶縁膜１１は、バリアメタル膜１２で覆われている。バリアメタル膜１２の表面の一部とコンタクトホールとを覆うように、ソース電極１３が設けられている。
【選択図】図１
【解決手段】ｎ+型炭化珪素基板１のおもて面に堆積されたｎ型炭化珪素エピタキシャル層２の表面には、ＭＯＳ構造が形成されている。ＭＯＳ構造を構成するゲート導電膜９は、層間絶縁膜１０で覆われている。層間絶縁膜１０は、第１層間絶縁膜と、第２層間絶縁膜とが積層されてなる。第１層間絶縁膜は、リンおよびボロンを含まない絶縁体で構成される。第２層間絶縁膜は、リンおよびボロンを含む絶縁体で構成される。層間絶縁膜１０は、キャップ絶縁膜１１で覆われている。キャップ絶縁膜１１は、バリアメタル膜１２で覆われている。バリアメタル膜１２の表面の一部とコンタクトホールとを覆うように、ソース電極１３が設けられている。
【選択図】図１
Description
この発明は、炭化珪素半導体装置の製造方法に関する。
従来、電力損失を大幅に低減することができるパワー半導体装置として、炭化珪素（ＳｉＣ）からなるＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）構造の炭化珪素半導体装置が公知である（例えば、下記特許文献１参照。）。下記特許文献１では、ゲート電極上に形成される層間絶縁膜として低温酸化（ＬＴＯ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄａｔｉｏｎ）膜を形成した場合、その後の熱処理工程においてクラックが発生し、ＬＴＯ膜上に形成されるおもて面電極の形状不良が発生するという問題に対して、層間絶縁膜としてＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成し、クラックや電極形成不良の発生を防止する方法を提案している。
また、下記特許文献１では、おもて面電極として形成されるソース電極の電極材料としてｎ型半導体に対してオーミック性を示す例えばニッケル（Ｎｉ）などの電極材料を用いる場合、この電極材料がＢＰＳＧ膜中に拡散し、ＢＰＳＧ膜の絶縁性が低下するという問題が確認されている。このような問題を解消する方法として、下記特許文献１では、ＢＰＳＧ膜をリフロー処理した後に、ニッケル拡散のバリア層となるＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｘｙ Ｓｉｌｉｃａｔｅ）膜をＢＰＳＧ膜上に形成することにより、ＢＰＳＧ膜上に形成されるおもて面電極の電極材料であるニッケルがＢＰＳＧ膜中に拡散することを防止する方法が提案されている。
しかしながら、上記特許文献１では、次の問題が生じる。図７は、従来のＭＯＳ型炭化珪素半導体装置の構成の一部を模式的に示す断面図である。図８は、層間絶縁膜中のリン濃度およびボロン濃度と層間絶縁膜のテーパー角度との関係を示す特性図である。図９は、従来の層間絶縁膜のリフロー温度とゲート絶縁膜・炭化珪素半導体界面の界面準位密度との関係を示す特性図である。ＢＰＳＧ膜中のリン（Ｐ）およびボロン（Ｂ）の不純物濃度が低い場合、ＢＰＳＧ膜の軟化点が高くなり、ＢＰＳＧ膜で形成された層間絶縁膜１０４のリフロー性が悪化する。
層間絶縁膜１０４のリフロー性が悪化した場合、図８に示すように層間絶縁膜１０４のテーパー角度θが例えば９０°以下となるため、層間絶縁膜１０４上に形成されるＴＥＯＳ膜のステップカバレッジが悪化する。ＴＥＯＳ膜のステップカバレッジが悪化することにより、電極形成不良の発生する虞がある。層間絶縁膜１０４のテーパー角度θとは、ゲート絶縁膜１０２を介して炭化珪素基板１０１上に形成されたゲート電極１０３により、層間絶縁膜１０４に形成された段差部１０５の、炭化珪素基板１０１主面に対する角度に対する傾きである。
層間絶縁膜１０４の平坦性は、リフロー温度を高くすることにより改善することができる。しかしながら、ＭＯＳ構造の炭化珪素半導体装置の作製（製造）において、ゲート絶縁膜１０２形成後に９００℃以上の温度で熱処理を行った場合、図９に示すようにゲート絶縁膜１０２と炭化珪素基板１０１との界面（ゲート絶縁膜・炭化珪素半導体界面）の界面準位密度が増加し、チャネル移動度が低下するという問題がある。
ソース電極の電極材料の層間絶縁膜中への拡散を防止する別の方法として、層間絶縁膜とソース電極との間にバリアメタル膜として窒化チタン（ＴｉＮ）膜、またはチタン（Ｔｉ）と窒化チタンとの積層膜を形成する方法が公知である。しかしながら、層間絶縁膜としてＢＰＳＧ膜を形成する場合、ＢＰＳＧ膜中のボロンはチタンとの密着性が悪いため、ソース電極が剥離しやすいという問題がある。
層間絶縁膜とソース電極との間にチタンを主成分とするバリアメタル膜を形成する場合、層間絶縁膜として形成するＢＰＳＧ膜中のボロン濃度を低くすることで層間絶縁膜とソース電極との密着性を改善することができる。しかしながら、上述したようにＢＰＳＧ膜中のボロン濃度を低くした場合、ＢＰＳＧ膜中のボロン濃度の低下に伴い、層間絶縁膜の平坦性が悪くなり、バリアメタル膜のステップカバレッジが悪化するという問題が生じる。
この発明は、上述した従来技術による問題点を解消するため、絶縁性の高い層間絶縁膜を有する炭化珪素半導体装置の製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、電極形成不良を防止することができる炭化珪素半導体装置の製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、絶縁膜と半導体との接合界面における界面特性劣化を防止することができる炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素基板の第１主面に、前記炭化珪素基板よりも不純物濃度が低い第１導電型炭化珪素エピタキシャル層を成長させる工程と、前記第１導電型炭化珪素エピタキシャル層の表面に、金属−酸化膜−半導体からなる絶縁ゲート構造を形成する工程と、リンおよびボロンを含まない不純物からなる第１層間絶縁膜で前記絶縁ゲート構造を構成するゲート導電膜を覆う工程と、リンおよびボロンを含む不純物からなる第２層間絶縁膜で前記第１層間絶縁膜を覆う工程と、熱処理によって、前記第２層間絶縁膜を平坦化する工程と、前記第１層間絶縁膜および前記第２層間絶縁膜を深さ方向に貫通するコンタクトホールを形成する工程と、前記第２層間絶縁膜中のボロンの拡散を防ぐためのキャップ絶縁膜で前記第２層間絶縁膜を覆う工程と、少なくともチタンを含むバリアメタル膜で前記キャップ絶縁膜を覆う工程と、前記バリアメタル膜の表面と前記コンタクトホールとを覆うように入力電極を形成する工程と、前記炭化珪素基板の第２主面に出力電極を形成する工程と、を含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２層間絶縁膜中に含まれる不純物の総不純物濃度は４ｗｔ％以上１２ｗｔ％未満であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２層間絶縁膜中のボロン濃度は２ｗｔ％以上５．５ｗｔ％未満であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記キャップ絶縁膜は、ＴＥＯＳ、ＮＳＧ、ＨＴＯ、窒化シリコン、ＬＴＯ、ＰＳＧおよびボロン濃度１ｗｔ％未満のＢＰＳＧのいずれか１つを主成分とする単層膜、もしくは２つ以上が積層されてなる積層膜からなることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記熱処理の温度は、７５０℃以上９００℃未満であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記キャップ絶縁膜の厚さは、前記第２層間絶縁膜の厚さの３０％以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、化学気相成長法により、大気圧より低い減圧状態で前記ゲート導電膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記熱処理は、水素を４ｍｏｌ％含む雰囲気中で行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記絶縁ゲート構造を形成する工程は、前記第１導電型炭化珪素エピタキシャル層の表面層に、第１の第２導電型半導体領域を選択的に形成する工程と、前記第１導電型炭化珪素エピタキシャル層および前記第１の第２導電型半導体領域の表面に、前記第１の第２導電型半導体領域よりも不純物濃度が低い第２導電型炭化珪素エピタキシャル層を成長させる工程と、前記第２導電型炭化珪素エピタキシャル層の表面層に、前記炭化珪素基板よりも不純物濃度が高い第１の第１導電型半導体領域を形成する工程と、前記第１の第１導電型半導体領域に接し、かつ前記第２導電型炭化珪素エピタキシャル層を貫通し前記第１の第２導電型半導体領域に接するように、前記第２導電型炭化珪素エピタキシャル層よりも不純物濃度が高い第２の第２導電型半導体領域を形成する工程と、前記第２導電型炭化珪素エピタキシャル層を貫通し前記第１導電型炭化珪素エピタキシャル層に達するように、前記第１導電型炭化珪素エピタキシャル層よりも不純物濃度が高く、かつ前記第１の第１導電型半導体領域よりも不純物濃度が低い第１導電型チャネル領域を形成する工程と、前記第２導電型炭化珪素エピタキシャル層の、前記第１の第１導電型半導体領域と前記第１導電型チャネル領域とに挟まれた部分の表面に、ゲート絶縁膜を介して前記ゲート導電膜を形成する工程と、を含むことを特徴とする。
上述した発明によれば、層間絶縁膜上にバリアメタル膜を形成することにより、入力電極を構成する電極材料が層間絶縁膜へ拡散することを防止することができる。これにより、層間絶縁膜の絶縁性が低下することを防止することができる。
また、上述した発明によれば、層間絶縁膜の少なくとも最表面層以外（第１層間絶縁膜）をリンおよびボロンを含まない不純物からなる絶縁体で構成することにより、層間絶縁膜中のリンおよびボロンの不純物濃度を低くすることができる。これにより、層間絶縁膜上に形成したバリアメタル膜が剥離することを防止することができる。また、層間絶縁膜の少なくとも最表面層（第２層間絶縁膜）がリンおよびボロンを含む不純物からなる絶縁体で構成されるため、熱処理により層間絶縁膜を軟化させることができ、層間絶縁膜の良好な平坦性を実現することができる。これにより、層間絶縁膜上に形成されるバリアメタル膜の良好なカバレッジを実現することができる。
また、上述した発明によれば、層間絶縁膜の最下層（第１層間絶縁膜）をリンおよびボロンを含まない不純物からなる絶縁体で構成し、かつ層間絶縁膜の表面にキャップ膜を形成することにより、層間絶縁膜中のボロンが拡散することを防止することができる。これにより、層間絶縁膜の軟化点が高くなることを防止することができる。また、層間絶縁膜の少なくとも最表面層（第２層間絶縁膜）は７００℃以上９００℃未満の低温度での熱処理で軟化可能な程度にリンおよびボロンを含む不純物からなる絶縁体で構成されるため、絶縁ゲート構造を構成するゲート絶縁膜−炭化珪素半導体界面の界面準位密度が増加することを防止することができる。したがって、チャネル移動度が低下することを防止することができる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、絶縁性の高い層間絶縁膜を有する炭化珪素半導体装置を提供することができるという効果を奏する。また、本発明にかかる炭化珪素半導体装置の製造方法によれば、電極形成不良を防止することができるという効果を奏する。また、本発明にかかる炭化珪素半導体装置の製造方法によれば、絶縁膜と半導体との接合界面における界面特性劣化を防止することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
まず、実施の形態にかかる炭化珪素半導体装置の製造方法により作製（製造）される炭化珪素半導体装置について、炭化珪素ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）を例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。図１に示すように、実施の形態にかかる炭化珪素半導体装置において、ｎ+型炭化珪素基板１のおもて面（第１主面）には、ｎ型炭化珪素エピタキシャル層（第１導電型炭化珪素エピタキシャル層）２が堆積されている。
まず、実施の形態にかかる炭化珪素半導体装置の製造方法により作製（製造）される炭化珪素半導体装置について、炭化珪素ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）を例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。図１に示すように、実施の形態にかかる炭化珪素半導体装置において、ｎ+型炭化珪素基板１のおもて面（第１主面）には、ｎ型炭化珪素エピタキシャル層（第１導電型炭化珪素エピタキシャル層）２が堆積されている。
ｎ型炭化珪素エピタキシャル層２の表面には、ＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）構造が形成されている。具体的には、ｎ型炭化珪素エピタキシャル層２のｎ+型炭化珪素基板１側に対して反対側の表面層には、ｐ+型ベース領域（第１の第２導電型半導体領域）３が選択的に設けられている。ｎ型炭化珪素エピタキシャル層２およびｐ+型ベース領域３の表面には、ｐ-型炭化珪素エピタキシャル層（第２導電型炭化珪素エピタキシャル層）４が堆積されている。ｐ-型炭化珪素エピタキシャル層４は、ｐ+型ベース領域３とともにベース領域を構成する。
ｐ-型炭化珪素エピタキシャル層４のｐ+型ベース領域３上の部分には、ｐ+型ベース領域３側に対して反対側の表面層に、ｎ+型ソース領域（第１の第１導電型半導体領域）５およびｐ+型コンタクト領域（第２の第２導電型半導体領域）６が選択的に設けられている。ｐ+型コンタクト領域６は、深さ方向にｐ-型炭化珪素エピタキシャル層４を貫通しｐ+型ベース領域３に達する。また、ｐ+型コンタクト領域６は、ｎ+型ソース領域５の、後述するｎ型チャネル領域７側に対して反対側に、ｎ+型ソース領域５に接するように設けられている。
ｐ-型炭化珪素エピタキシャル層４のｎ型炭化珪素エピタキシャル層２上の部分には、深さ方向にｐ-型炭化珪素エピタキシャル層４を貫通しｎ型炭化珪素エピタキシャル層２に達するｎ型チャネル領域７が設けられている。ｎ型チャネル領域７は、ｎ+型ソース領域５に接していない。ｎ型チャネル領域７は、ｎ型炭化珪素エピタキシャル層２とともにドリフト領域を構成する。ｐ-型炭化珪素エピタキシャル層４の、ｎ+型ソース領域５とｎ型チャネル領域７とに挟まれた部分の表面には、ゲート絶縁膜８を介してゲート導電膜（ゲート電極）９が設けられている。ゲート導電膜９は、層間絶縁膜１０で覆われている。
層間絶縁膜１０は、第１層間絶縁膜（不図示）と、第２層間絶縁膜（不図示）とがゲート導電膜９側から順に積層されてなる。第１層間絶縁膜は、リンおよびボロンを含まない不純物からなる絶縁体で構成される。具体的には、第１層間絶縁膜は、例えば、不純物を含まない酸化シリコン（ＳｉＯ2）系ガラス（ＮＳＧ：Ｎｏｎ−Ｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）からなる。第１層間絶縁膜は、層間絶縁膜１０中のボロン（Ｂ）の拡散を防ぐ機能を有する。第２層間絶縁膜は、リンおよびボロンを含む不純物からなる絶縁体で構成される。具体的には、第２層間絶縁膜は、例えば熱処理により軟化可能なＢＰＳＧ膜からなる。
層間絶縁膜１０は、キャップ絶縁膜１１で覆われている。キャップ絶縁膜１１は、例えば、ＴＥＯＳ膜、ＮＳＧ膜、熱酸化（ＨＴＯ：Ｈｏｔ Ｔｈｅｒｍａｌ Ｏｘｉｄｅ）膜、窒化シリコン（ＳｉＮ）膜、ＬＴＯ膜、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜、およびボロン濃度１ｗｔ％未満のＢＰＳＧ膜のいずれかの単層膜、またはこれら２つ以上が積層されてなる積層膜であるのがよい。キャップ絶縁膜１１は、層間絶縁膜１０中のボロン（Ｂ）の拡散を防止する機能を有する。キャップ絶縁膜１１は、少なくともチタン（Ｔｉ）を含むバリアメタル膜１２で覆われている。バリアメタル膜１２は、例えば窒化チタン（ＴｉＮ）でできていてもよい。バリアメタル膜１２は、ソース電極１３やおもて面電極層１４を構成する電極材料の層間絶縁膜１０中への拡散を防止する機能を有する。
バリアメタル膜１２、キャップ絶縁膜１１および層間絶縁膜１０を深さ方向に貫通するコンタクトホールが設けられている。バリアメタル膜１２の表面の一部とコンタクトホールとを覆い、コンタクトホールを介してｎ+型ソース領域５およびｐ+型コンタクト領域６に接するソース電極（第１電極）１３が設けられている。ソース電極１３は、層間絶縁膜１０によってゲート導電膜９と電気的に絶縁されている。ソース電極１３は、例えばニッケルからなる。
バリアメタル膜１２およびソース電極１３の表面には、例えばアルミシリサイド（Ａｌ−Ｓｉ）からなるおもて面電極層１４が設けられている。ｎ+型炭化珪素基板１の裏面（第２主面）全面には、ｎ+型炭化珪素基板１とオーミック接合を形成する例えばニッケル（Ｎｉ）およびチタン（Ｔｉ）からなる裏面オーミック電極１５が設けられている。裏面オーミック電極１５の表面には、例えばチタン、ニッケルおよび金（Ａｕ）が裏面オーミック電極１５側から順に積層されてなる裏面電極層１６が設けられている。裏面オーミック電極１５および裏面電極層１６は、ドレイン電極（出力電極）である。
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図２〜６は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、図２に示すように、例えば厚さ３４０μｍのｎ+型炭化珪素基板１を用意する。ｎ+型炭化珪素基板１は、例えば炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）からなる炭化珪素単結晶基板である。ｎ+型炭化珪素基板１のおもて面は、例えば（０００−１）面であってもよい。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
次に、ｎ+型炭化珪素基板１のおもて面に、ｎ型炭化珪素エピタキシャル層２を形成する。ｎ型炭化珪素エピタキシャル層２の不純物濃度および厚さは、例えば、それぞれ５×１０15ｃｍ-3および１０μｍであってもよい。次に、例えばアルミニウム（Ａｌ）のイオン注入によって、ｎ型炭化珪素エピタキシャル層２の表面層にｐ+型ベース領域３を選択的に形成する。ｐ+型ベース領域３の不純物濃度は、２×１０18ｃｍ-3であってもよい。
次に、ｎ型炭化珪素エピタキシャル層２およびｐ+型ベース領域３の表面に、ｐ-型炭化珪素エピタキシャル層４を形成する。ｐ-型炭化珪素エピタキシャル層４の不純物濃度および厚さは、例えばそれぞれ５×１０15ｃｍ-3および０．５μｍであってもよい。次に、例えばリン（Ｐ）のイオン注入によって、ｐ-型炭化珪素エピタキシャル層４の表面層にｎ+型ソース領域５を選択的に形成する。ｎ+型ソース領域５の不純物濃度は、例えば２×１０20ｃｍ-3であってもよい。
次に、図３に示すように、アルミニウムのイオン注入によって、ｎ+型ソース領域５に接し、かつｐ-型炭化珪素エピタキシャル層４を深さ方向に貫通しｐ+型ベース領域３に達するｐ+型コンタクト領域６を選択的に形成する。ｐ+型コンタクト領域６の不純物濃度は、例えば８×１０20ｃｍ-3であってもよい。次に、窒素（Ｎ）のイオン注入によって、ｐ-型炭化珪素エピタキシャル層４を深さ方向に貫通しｎ型炭化珪素エピタキシャル層２に達するｎ型チャネル領域７を選択的に形成する。次に、１６００℃の温度で３分間の熱処理を行い、イオン注入により導入した不純物を活性化する。
次に、図４に示すように、例えばドライ雰囲気において１１００℃の温度で熱酸化を行い、ｎ+型ソース領域５の一部からｎ型チャネル領域７にわたって、ｐ-型炭化珪素エピタキシャル層４の、ｎ+型ソース領域５とｎ型チャネル領域７とに挟まれた部分の表面にゲート絶縁膜８を厚さ５０ｎｍで形成する。次に、ゲート絶縁膜８上に、リンをドープしたポリシリコン（ｐｏｌｙ−Ｓｉ）からなるゲート導電膜９を厚さ５００ｎｍで形成する。ゲート導電膜９は、例えば、大気圧より低い減圧状態で薄膜を化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）させる減圧ＣＶＤ（ＬＰ−ＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ−ＣＶＤ）によって形成してもよい。
次に、ゲート導電膜９上に、層間絶縁膜１０として例えばＮＳＧからなる第１層間絶縁膜１０ａを厚さ２００ｎｍで形成する。さらに、第１層間絶縁膜１０ａ上に、層間絶縁膜１０として例えばリン濃度２．７ｗｔ％およびボロン濃度３．６ｗｔ％のＢＰＳＧからなる第２層間絶縁膜１０ｂを厚さ７００ｎｍで形成する。第２層間絶縁膜１０ｂ中に含まれる不純物の総不純物濃度は、４ｗｔ％以上１２ｗｔ％未満であるのが好ましい。第２層間絶縁膜１０ｂ中のボロン濃度は、２ｗｔ％以上５．５ｗｔ％未満であるのが好ましい。これにより、７５０℃以上９００℃以下程度のリフロー温度で、平坦性が良好な層間絶縁膜１０を形成することができる。
次に、図５に示すように、例えば水素（Ｈ2）を窒素（Ｎ2）で４ｍｏｌ％に希釈した気体雰囲気中において８００℃の温度で１０分間の熱アニール処理（リフロー）を行い、層間絶縁膜１０を平坦化する。次に、ドライエッチングによって、層間絶縁膜１０を選択的に除去し、ｎ+型ソース領域５およびｐ+型コンタクト領域６が露出するコンタクトホールを形成する。次に、図６に示すように、層間絶縁膜１０を覆うキャップ絶縁膜１１を厚さ１６０ｎｍで形成する。キャップ絶縁膜１１の厚さは、第２層間絶縁膜１０ｂの厚さの３０％以下であるのが好ましい。その理由は、後のシンタリングアニール時にキャップ膜にクラックが発生するのを防ぐためである。
次に、ドライエッチングによってキャップ絶縁膜１１を選択的に除去し、ｎ+型ソース領域５およびｐ+型コンタクト領域６が露出するコンタクトホールを再度形成する。次に、キャップ絶縁膜１１を覆うように窒化チタンからなるバリアメタル膜１２を厚さ１００ｎｍで形成する。次に、バリアメタル膜１２をパターニングし、コンタクトホールにｎ+型ソース領域５およびｐ+型コンタクト領域６を露出させる。次に、コンタクトホール内に埋め込むように、バリアメタル膜１２の表面の一部とコンタクトホールとを覆うソース電極１３を厚さ６０μｍで成膜する。
次に、ｎ+型炭化珪素基板１の裏面である例えば（０００１）面を清浄化する。次に、ニッケル膜とチタン膜とを順に積層し裏面オーミック電極１５を形成する。次に、水素を含む雰囲気中において９７５℃の温度で２分間の熱処理を行い、裏面オーミック電極１５をシンタリング（焼結）させる。次に、バリアメタル膜１２およびソース電極１３を覆うように、例えばアルミシリサイドからなるおもて面電極層１４を形成する。次に、裏面オーミック電極１５上に、チタン膜、ニッケル膜、および金膜を順に積層し裏面電極層１６を形成する。これにより、図１に示す炭化珪素半導体装置が完成する。
以上説明したように、実施の形態によれば、層間絶縁膜上にバリアメタル膜を形成することにより、ソース電極を構成する電極材料が層間絶縁膜へ拡散することを防止することができる。これにより、層間絶縁膜の絶縁性が低下することを防止することができる。
また、実施の形態によれば、層間絶縁膜の少なくとも最表面層以外（第１層間絶縁膜）をリンおよびボロンを含まない不純物からなる絶縁体で構成することにより、層間絶縁膜中のリンおよびボロンの不純物濃度を低くすることができる。これにより、層間絶縁膜上に形成したバリアメタル膜が剥離することを防止することができる。また、層間絶縁膜の少なくとも最表面層（第２層間絶縁膜）がリンおよびボロンを含む不純物からなる絶縁体で構成されるため、熱処理により層間絶縁膜を軟化させることができ、層間絶縁膜の良好な平坦性を実現することができる。これにより、層間絶縁膜上に形成されるバリアメタル膜の良好なカバレッジを実現することができる。したがって、ソース電極形成不良を防止することができる。
また、実施の形態によれば、層間絶縁膜の最下層（第１層間絶縁膜）をリンおよびボロンを含まない不純物からなる絶縁体で構成し、かつ層間絶縁膜の表面にキャップ膜を形成することにより、層間絶縁膜中のボロンが拡散することを防止することができる。これにより、層間絶縁膜の軟化点が高くなることを防止することができる。また、層間絶縁膜の少なくとも最表面層は７００℃以上９００℃未満の低いリフロー温度での熱処理で軟化可能な程度にリンおよびボロンを含む不純物からなる絶縁体で構成されるため、絶縁ゲート構造を構成するゲート絶縁膜−炭化珪素半導体界面の界面準位密度が増加することを防止することができる。したがって、チャネル移動度が低下することを防止することができる。
以上において本発明では、ＭＯＳＦＥＴを例に説明しているが、上述した実施の形態に限らず、ＩＧＢＴなど層間絶縁膜上に電極が形成される半導体装置にも適用することが可能である。例えば、本発明をＩＧＢＴに適用する場合、ｎ+型半導体基板に代えて、ｐ+型半導体基板を用いればよい。また、上述した実施の形態では、２層の絶縁膜が積層されてなる層間絶縁膜を例に説明しているが、本発明の趣旨を逸脱しない範囲で３層以上の絶縁膜が積層されてなる層間絶縁膜を形成してもよい。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置に使用されるパワー半導体装置に有用である。
１ ｎ+型炭化珪素基板
２ ｎ型炭化珪素エピタキシャル層
３ ｐ+ベース領域
４ ｐ-型炭化珪素エピタキシャル層
５ ｎ+ソース領域
６ ｐ+コンタクト領域
７ ｎ型チャネル領域
８ ゲート絶縁膜
９ ゲート導電膜
１０ 層間絶縁膜
１０ａ 第１層間絶縁膜
１０ｂ 第２層間絶縁膜
１１ キャップ絶縁膜
１２ バリアメタル膜
１３ ソース電極
１４ おもて面電極層
１５ 裏面オーミック電極
１６ 裏面電極層
２ ｎ型炭化珪素エピタキシャル層
３ ｐ+ベース領域
４ ｐ-型炭化珪素エピタキシャル層
５ ｎ+ソース領域
６ ｐ+コンタクト領域
７ ｎ型チャネル領域
８ ゲート絶縁膜
９ ゲート導電膜
１０ 層間絶縁膜
１０ａ 第１層間絶縁膜
１０ｂ 第２層間絶縁膜
１１ キャップ絶縁膜
１２ バリアメタル膜
１３ ソース電極
１４ おもて面電極層
１５ 裏面オーミック電極
１６ 裏面電極層
Claims (9)
- 炭化珪素基板の第１主面に、前記炭化珪素基板よりも不純物濃度が低い第１導電型炭化珪素エピタキシャル層を成長させる工程と、
前記第１導電型炭化珪素エピタキシャル層の表面に、金属−酸化膜−半導体からなる絶縁ゲート構造を形成する工程と、
リンおよびボロンを含まない不純物からなる第１層間絶縁膜で前記絶縁ゲート構造を構成するゲート導電膜を覆う工程と、
リンおよびボロンを含む不純物からなる第２層間絶縁膜で前記第１層間絶縁膜を覆う工程と、
熱処理によって、前記第２層間絶縁膜を平坦化する工程と、
前記第１層間絶縁膜および前記第２層間絶縁膜を深さ方向に貫通するコンタクトホールを形成する工程と、
前記第２層間絶縁膜中のボロンの拡散を防ぐためのキャップ絶縁膜で前記第２層間絶縁膜を覆う工程と、
少なくともチタンを含むバリアメタル膜で前記キャップ絶縁膜を覆う工程と、
前記バリアメタル膜の表面の一部と前記コンタクトホールとを覆うように入力電極を形成する工程と、
前記炭化珪素基板の第２主面に出力電極を形成する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。 - 前記第２層間絶縁膜中に含まれる不純物の総不純物濃度は４ｗｔ％以上１２ｗｔ％未満であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
- 前記第２層間絶縁膜中のボロン濃度は２ｗｔ％以上５．５ｗｔ％未満であることを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
- 前記キャップ絶縁膜は、ＴＥＯＳ、ＮＳＧ、ＨＴＯ、窒化シリコン、ＬＴＯ、ＰＳＧおよびボロン濃度１ｗｔ％未満のＢＰＳＧのいずれか１つを主成分とする単層膜、もしくは２つ以上が積層されてなる積層膜からなることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
- 前記熱処理の温度は、７５０℃以上９００℃未満であることを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
- 前記キャップ絶縁膜の厚さは、前記第２層間絶縁膜の厚さの３０％以下であることを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
- 化学気相成長法により、大気圧より低い減圧状態で前記ゲート導電膜を形成することを特徴とする請求項１〜６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
- 前記熱処理は、水素を４ｍｏｌ％含む雰囲気中で行うことを特徴とする請求項１〜７のいずれか一つに記載の炭化珪素半導体装置の製造方法。
- 前記絶縁ゲート構造を形成する工程は、
前記第１導電型炭化珪素エピタキシャル層の表面層に、第１の第２導電型半導体領域を選択的に形成する工程と、
前記第１導電型炭化珪素エピタキシャル層および前記第１の第２導電型半導体領域の表面に、前記第１の第２導電型半導体領域よりも不純物濃度が低い第２導電型炭化珪素エピタキシャル層を成長させる工程と、
前記第２導電型炭化珪素エピタキシャル層の表面層に、前記炭化珪素基板よりも不純物濃度が高い第１の第１導電型半導体領域を形成する工程と、
前記第１の第１導電型半導体領域に接し、かつ前記第２導電型炭化珪素エピタキシャル層を貫通し前記第１の第２導電型半導体領域に接するように、前記第２導電型炭化珪素エピタキシャル層よりも不純物濃度が高い第２の第２導電型半導体領域を形成する工程と、
前記第２導電型炭化珪素エピタキシャル層を貫通し前記第１導電型炭化珪素エピタキシャル層に達するように、前記第１導電型炭化珪素エピタキシャル層よりも不純物濃度が高く、かつ前記第１の第１導電型半導体領域よりも不純物濃度が低い第１導電型チャネル領域を形成する工程と、
前記第２導電型炭化珪素エピタキシャル層の、前記第１の第１導電型半導体領域と前記第１導電型チャネル領域とに挟まれた部分の表面に、ゲート絶縁膜を介して前記ゲート導電膜を形成する工程と、
を含むことを特徴とする請求項１〜８のいずれか一つに記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012104227A JP6086360B2 (ja) | 2012-04-27 | 2012-04-27 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012104227A JP6086360B2 (ja) | 2012-04-27 | 2012-04-27 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013232560A true JP2013232560A (ja) | 2013-11-14 |
| JP6086360B2 JP6086360B2 (ja) | 2017-03-01 |
Family
ID=49678740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012104227A Active JP6086360B2 (ja) | 2012-04-27 | 2012-04-27 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6086360B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016025285A (ja) * | 2014-07-23 | 2016-02-08 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| WO2016039074A1 (ja) * | 2014-09-09 | 2016-03-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2016046273A (ja) * | 2014-08-19 | 2016-04-04 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| JPWO2016114057A1 (ja) * | 2015-01-16 | 2017-08-03 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP2017168684A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP2017168687A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP2017168680A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| WO2018056233A1 (ja) * | 2016-09-20 | 2018-03-29 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018082054A (ja) * | 2016-11-16 | 2018-05-24 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法、および炭化珪素半導体装置 |
| US9997603B2 (en) | 2015-09-17 | 2018-06-12 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN109841616A (zh) * | 2017-11-28 | 2019-06-04 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
| JP2019216169A (ja) * | 2018-06-12 | 2019-12-19 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282855A (ja) * | 2001-11-16 | 2003-10-03 | Hynix Semiconductor Inc | 暗電流を減少させたイメージセンサの製造方法 |
| JP2006128526A (ja) * | 2004-11-01 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 半導体装置、その製造方法及び製造装置 |
| JP2007234925A (ja) * | 2006-03-02 | 2007-09-13 | National Institute Of Advanced Industrial & Technology | ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 |
| JP2010118637A (ja) * | 2008-10-16 | 2010-05-27 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2010272785A (ja) * | 2009-05-25 | 2010-12-02 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
-
2012
- 2012-04-27 JP JP2012104227A patent/JP6086360B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282855A (ja) * | 2001-11-16 | 2003-10-03 | Hynix Semiconductor Inc | 暗電流を減少させたイメージセンサの製造方法 |
| JP2006128526A (ja) * | 2004-11-01 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 半導体装置、その製造方法及び製造装置 |
| JP2007234925A (ja) * | 2006-03-02 | 2007-09-13 | National Institute Of Advanced Industrial & Technology | ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 |
| JP2010118637A (ja) * | 2008-10-16 | 2010-05-27 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2010272785A (ja) * | 2009-05-25 | 2010-12-02 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016025285A (ja) * | 2014-07-23 | 2016-02-08 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2016046273A (ja) * | 2014-08-19 | 2016-04-04 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| WO2016039074A1 (ja) * | 2014-09-09 | 2016-03-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JPWO2016039074A1 (ja) * | 2014-09-09 | 2017-04-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10204990B2 (en) | 2014-09-09 | 2019-02-12 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10096680B2 (en) | 2015-01-16 | 2018-10-09 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
| JPWO2016114057A1 (ja) * | 2015-01-16 | 2017-08-03 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US9997603B2 (en) | 2015-09-17 | 2018-06-12 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JP2017168687A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP2017168680A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| CN107204363A (zh) * | 2016-03-16 | 2017-09-26 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
| JP2017168684A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| WO2018056233A1 (ja) * | 2016-09-20 | 2018-03-29 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US11264490B2 (en) | 2016-09-20 | 2022-03-01 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN109314139A (zh) * | 2016-09-20 | 2019-02-05 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
| US11869961B2 (en) | 2016-09-20 | 2024-01-09 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JPWO2018056233A1 (ja) * | 2016-09-20 | 2019-06-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018082054A (ja) * | 2016-11-16 | 2018-05-24 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法、および炭化珪素半導体装置 |
| CN109841616B (zh) * | 2017-11-28 | 2023-12-29 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
| CN109841616A (zh) * | 2017-11-28 | 2019-06-04 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
| JP2019216169A (ja) * | 2018-06-12 | 2019-12-19 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP7155634B2 (ja) | 2018-06-12 | 2022-10-19 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6086360B2 (ja) | 2017-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6086360B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5588670B2 (ja) | 半導体装置 | |
| JP6197957B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5955246B2 (ja) | 半導体装置の製造方法 | |
| JP5581642B2 (ja) | 半導体装置の製造方法 | |
| TW201104862A (en) | Semiconductor device and method of producing same | |
| JP5653519B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2010171418A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5860580B2 (ja) | 半導体装置及びその製造方法 | |
| JP5408248B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| TW201246283A (en) | Method of manufacturing silicon carbide semiconductor device | |
| US9923062B2 (en) | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device | |
| JP6822089B2 (ja) | 炭化珪素半導体装置の製造方法、および炭化珪素半導体装置 | |
| JP2023080193A (ja) | トレンチ型半導体装置の製造方法 | |
| JP2009099872A (ja) | 半導体装置及びその製造方法 | |
| JPWO2015052782A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6991476B2 (ja) | 半導体装置 | |
| JP5904276B2 (ja) | 半導体装置 | |
| JP6500912B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP6690333B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2017028219A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2016111084A (ja) | 半導体装置とその製造方法 | |
| JP6582537B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6260711B2 (ja) | 半導体装置の製造方法 | |
| JP2014241426A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6086360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |