JPWO2016039074A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2016039074A1
JPWO2016039074A1 JP2016547791A JP2016547791A JPWO2016039074A1 JP WO2016039074 A1 JPWO2016039074 A1 JP WO2016039074A1 JP 2016547791 A JP2016547791 A JP 2016547791A JP 2016547791 A JP2016547791 A JP 2016547791A JP WO2016039074 A1 JPWO2016039074 A1 JP WO2016039074A1
Authority
JP
Japan
Prior art keywords
conductivity type
insulating film
region
gate electrode
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016547791A
Other languages
English (en)
Other versions
JP6588447B2 (ja
Inventor
原田　祐一
祐一 原田
保幸 星
保幸 星
明将 木下
明将 木下
大西　泰彦
泰彦 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016039074A1 publication Critical patent/JPWO2016039074A1/ja
Application granted granted Critical
Publication of JP6588447B2 publication Critical patent/JP6588447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ｎ型の炭化珪素基板（１）と、Ｎ型炭化珪素基板（１）のおもて面側に形成されたＮ型炭化珪素層（２）と、Ｎ型炭化珪素層（２）の表面層に選択的に形成されたＰ型領域（３）と、Ｐ型領域（３）内に形成されたＮ型ソース領域（４）と、Ｐ型領域（３）内に形成されたＰ型コンタクト領域（５）と、Ｎ型ソース領域（４）からＰ型領域（３）を経由してＮ型炭化珪素層（２）に至る領域の上に形成されたゲート絶縁膜（６）と、ゲート絶縁膜（６）上に形成されたゲート電極（７）と、ゲート電極（７）を覆う層間絶縁膜（８）と、Ｐ型コンタクト領域（５）およびＮ型ソース領域（４）の表面に電気的に接続するように形成された第１のソース電極（９）とを備え、ゲート電極（７）を覆う層間絶縁膜（８）の端部が所定角度の傾斜を有する。このようにすることで、おもて面側に形成する金属電極のカバレッジを改善でき、特性変動を抑制し信頼性を向上できる。

Description

本発明は、炭化珪素基板上に形成したスイッチングデバイスとして用いられる半導体装置および半導体装置の製造方法に関する。
図１３は、従来の炭化珪素によるスイッチングデバイスであるＮチャネルのＭＯＳＦＥＴの断面構造図である。Ｎ型炭化珪素（以後、ＳｉＣ）基板１のおもて面側にＮ型ＳｉＣ層２が形成され、Ｎ型ＳｉＣ層２の表面層に複数のＰ型領域３が形成される。Ｐ型領域３の表面層にはＮ型ソース領域４とＰ型コンタクト領域５形成される。Ｎ型ソース領域４の間のＰ型領域３とＮ型ＳｉＣ層２の表面には、ゲート絶縁膜６を介してゲート電極７が形成される。さらに、ゲート電極７表面には層間絶縁膜８が形成される。また、Ｎ型ソース領域４と、Ｐ型コンタクト領域５との表面には、ニッケル（Ｎｉ）を用いた第１のソース電極９が形成され、第１のソース電極９および層間絶縁膜８の表面には、第２のソース電極１０が形成される。Ｎ型ＳｉＣ基板１の裏面側にはドレイン電極１１が形成される。
図１４は、従来の表面にＰ型ＳｉＣ層を用いて形成したＮチャネルＭＯＳＦＥＴの断面構造図である。Ｎ型ＳｉＣ基板１のおもて面側にＮ型のＳｉＣ層２が形成され、Ｎ型ＳｉＣ層２表面層に複数のＰ型領域１２が形成される。また、Ｐ型領域１２の表面層にＰ型ＳｉＣ層１３が形成される。さらに、Ｐ型領域１２が形成されていないＮ型ＳｉＣ層２上のＰ型ＳｉＣ層１３にＮ型領域１４が形成され、さらにＰ型ＳｉＣ層１３の表面にはＮ型ソース領域４とＰ型コンタクト領域５が形成される。Ｎ型ソース領域４の間のＰ型ＳｉＣ層１３とＮ型ＳｉＣ層２表面にゲート絶縁膜６を介してゲート電極７が形成されている。さらに、ゲート電極７表面には層間絶縁膜８が形成される。さらにＮ型ソース領域４とＰ型コンタクト領域５との表面にＮｉを用いた第１のソース電極９が形成され、第１のソース電極９および層間絶縁膜８の表面には第２のソース電極１０が形成される。Ｎ型ＳｉＣ基板１の裏面側にはドレイン電極１１が形成されている。
図１３および図１４の構造のＭＯＳＦＥＴにおいて、第１のソース電極９に対しドレイン電極１１に正の電圧が印可された状態でゲート電極７にゲートしきい値以下の電圧が印可されている場合には、Ｐ型領域３とＮ型ＳｉＣ層２或いはＰ型ＳｉＣ層１３とＮ型領域１４の間のＰＮ接合が逆バイアスされた状態であるため電流は流れない。一方、ゲート電極７にゲートしきい値以上の電圧を印可するとゲート電極７直下のＰ型領域３またはＰ型ＳｉＣ層１３表面には反転層が形成されることにより電流が流れるため、ゲート電極７に印加する電圧によってＭＯＳＦＥＴのスイッチング動作を行うことができる（例えば、下記特許文献１参照）。
特開２０１３−０５８６０３号公報
しかしながら、上記構造のＭＯＳＦＥＴでは、ＳｉＣとのコンタクト抵抗を低減するために第１のソース電極９としてＮｉのシリサイド層を形成している。第１のソース電極９の製造工程では、Ｎｉ膜を形成した後に高温での熱処理（７００℃〜１２００℃）にてＮｉシリサイド層を形成するが、コンタクト部以外の層間絶縁膜８上やバリア膜上にＮｉが存在していると、余剰のＮｉが残る問題が生じた。
図１５，図１６は、従来のＭＯＳＦＥＴで生じる余剰のＮｉの問題を説明する断面図、図１７は、図１５の平面図である。図１６は、図１３の図にバリア膜１５を設けた構成に対応する図である。これら図１５〜図１７に示すように、コンタクト部以外の層間絶縁膜８上やバリア膜上に余剰のＮｉ２１が塊となって残ることになる。このため、つぎの製造工程でおもて面側に形成する絶縁膜やＡｌやＡｌ−Ｓｉなどの金属電極のカバレッジが悪くなり、ＭＯＳＦＥＴの特性変動や信頼性の悪化を招いた。特に、活性水素の遮断対策で用いるＴｉのカバレッジの悪化によりしきい値変動が大きくなった。
この発明は、上述した従来技術による問題点を解消するため、おもて面側に形成する金属電極のカバレッジを改善でき、特性変動を抑制し信頼性向上できることを目的とする。
上記目的を達成するため、本発明の半導体装置は、以下の特徴を有する。第１導電型炭化珪素基板のおもて面側に低濃度の第１導電型炭化珪素層が形成されている。前記第１導電型炭化珪素層の表面層に選択的に第２導電型領域が形成されている。前記第２導電型領域内に第１導電型半導体領域が形成されている。前記第２導電型領域の、前記第１導電型炭化珪素層と前記第１導電型半導体領域との間の領域に接してゲート絶縁膜が設けられている。前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側にゲート電極が設けられている。前記ゲート電極を覆う層間絶縁膜と、前記第２導電型領域および前記第１導電型半導体領域の表面に電気的に接続するように形成されたソース電極と、を備えている。そして、前記ゲート電極を覆う前記層間絶縁膜の端部が所定角度の傾斜を有する。
また、前記層間絶縁膜の前記傾斜は、ソースコンタクトホール部分に形成されていることを特徴とする。
また、前記ゲート電極は、終端部分に傾斜を有し、前記ゲート電極を覆う前記層間絶縁膜が前記ゲート電極の傾斜に対応した所定角度の傾斜を有することを特徴とする。
また、前記層間絶縁膜の前記傾斜の傾斜角は２５°〜７５°であることを特徴とする。
上記目的を達成するため、本発明の半導体装置の製造方法は、以下の特徴を有する。第１導電型炭化珪素基板のおもて面側に低濃度の第１導電型炭化珪素層が形成されている。前記第１導電型炭化珪素層の表面層に選択的に第２導電型領域が形成されている。前記第２導電型領域内に第１導電型半導体領域が形成されている。前記第２導電型領域の、前記第１導電型炭化珪素層と前記第１導電型半導体領域との間の領域に接してゲート絶縁膜が設けられている。前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側にゲート電極が設けられている。前記ゲート電極を覆う層間絶縁膜と、前記第２導電型領域および前記第１導電型半導体領域の表面に電気的に接続するように形成されたソース電極と、を備えている。このような半導体装置の製造方法において、前記ゲート電極を覆う前記層間絶縁膜の端部に所定角度の傾斜を形成する。
また、前記第１導電型炭化珪素基板のおもて面側に前記ゲート絶縁膜と前記ゲート電極を形成する第１工程と、前記第１工程の後に前記ゲート電極を覆うように前記層間絶縁膜を形成する第２工程と、前記第２工程の後に熱処理により、ソースコンタクトホール付近の前記層間絶縁膜に傾斜を形成する第３工程と、を含むことを特徴とする。
また、前記第１導電型炭化珪素基板のおもて面側に前記ゲート絶縁膜を形成し、終端部分に傾斜を有して前記ゲート電極を形成する第１工程と、前記第１工程の後に前記ゲート電極を覆うように前記層間絶縁膜を形成する第２工程と、を含むことを特徴とする。
上記構成によれば、ゲート電極を覆う層間絶縁膜がソースコンタクト部分まで傾斜を有し平坦な箇所が無く形成するため、シリサイド化の熱処理後にバリア膜や層間絶縁膜上に余剰の第１ソース電極の塊が生じることを防止することができる。これにより、層間絶縁膜上に形成する第２ソース電極のカバレッジを改善でき、特性変動を抑制し信頼性の向上を図ることができる。
本発明によれば、おもて面側に形成する金属電極のカバレッジを改善でき、特性変動を抑制し信頼性を向上できる。
図１は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴの断面構造図である。 図２は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴの製造工程を示す断面図である。（その１） 図３は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴの製造工程を示す断面図である。（その２） 図４は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴの製造工程を示す断面図である。（その３） 図５は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴの製造工程を示す断面図である。（その４） 図６は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴの製造工程を示す断面図である。（その５） 図７は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの断面構造図である。 図８は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの製造工程を示す断面図である。（その１） 図９は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの製造工程を示す断面図である。（その２） 図１０は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの製造工程を示す断面図である。（その３） 図１１は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの製造工程を示す断面図である。（その４） 図１２は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの製造工程を示す断面図である。（その５） 図１３は、従来の炭化珪素によるスイッチングデバイスであるＮチャネルのＭＯＳＦＥＴの断面構造図である。 図１４は、従来の表面にＰ型ＳｉＣ層を用いて形成したＮチャネルＭＯＳＦＥＴの断面構造図である。 図１５は、従来のＭＯＳＦＥＴで生じる余剰のＮｉの問題を説明する断面図である。（その１） 図１６は、従来のＭＯＳＦＥＴで生じる余剰のＮｉの問題を説明する断面図である。（その２） 図１７は、従来のＭＯＳＦＥＴで生じる余剰のＮｉの問題を説明する平面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。
［実施例１］
図１は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴの断面構造図である。なお、本実施例では第１導電型をＮ型、第２導電型をＰ型としているが、これを逆に形成することも可能である。
Ｎ型ＳｉＣ基板１のおもて面側に低濃度のＮ型ＳｉＣ層２が形成され、Ｎ型ＳｉＣ層２の表面層にＰ型領域３が複数形成される。Ｐ型領域３の表面層には、Ｎ型ソース領域４と高濃度のＰ型コンタクト領域５が形成される。さらに、Ｎ型ソース領域４間のＰ型領域３およびＮ型ＳｉＣ層２表面にゲート絶縁膜６を介してゲート電極７が形成され、ゲート電極７の表面に層間絶縁膜８とバリア膜１５が窒化チタン（ＴｉＮ）、または（チタン）Ｔｉ／ＴｉＮの積層で形成される。
また、Ｎ型ソース領域４とＰ型コンタクト領域５との表面にＮｉシリサイド層にて第１の第１のソース電極９が形成され、バリア膜１５および第１のソース電極９の表面にＴｉとアルミニウム（Ａｌ）或いはＡｌ−（シリコン）Ｓｉなどの積層にて第２のソース電極１０が形成される。また、Ｎ型ＳｉＣ基板１の裏面側にドレイン電極１１が形成される。
上記の層間絶縁膜８には、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）を用い、ソースコンタクトホール形成後にコンタクトリフロー（熱処理）を行い、コンタクトホール付近の層間絶縁膜８に傾斜を設け、平坦な部分を形成しない。傾斜面は直線状に限らず、図１に示すように所定の円弧形状としてもよい。従来構造では、コンタクトホールの横に層間絶縁膜８の平坦な部分があり、Ｎｉシリサイド層形成時の熱処理の際に、この平坦部分に余剰のＮｉが塊となって残った。
この点、本実施例１では、コンタクトホール付近の層間絶縁膜８に平坦な部分を形成しないことで、熱処理時にＮｉが層間絶縁膜８の傾斜によってコンタクトホース内に移動するため、Ｎｉが塊として形拡する（生じる）ことが無いため、その後形成する第２のソース電極１０のカバレッジの悪化を防止し、デバイス特性の変動抑制および信頼性の向上を図ることができる。
このように形成されたＭＯＳＦＥＴは、従来ＭＯＳＦＥＴと同様にゲート電極にしきい電圧以上の電圧を印加し、Ｐ型領域表面に反転層を形成することでオンさせることができる。
図２〜図６は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴの製造工程を示す断面図である。下記（ａ）〜（ｆ）の順に製造する。
（ａ）図２に示すように、Ｎ型ＳｉＣ基板１内に上述したＮ型ＳｉＣ層２〜Ｐ型コンタクト領域５のデバイス構造を形成する。
（ｂ）図３に示すように、基体（Ｎ型ＳｉＣ基板１およびＮ型ＳｉＣ層２）のおもて面側にゲート絶縁膜６とゲート電極７を形成し、ＢＰＳＧを用いて層間絶縁膜８を形成する。その後、８００℃以上かつＮｉシリサイド形成の熱処理以上の温度にてリフローを実施し、コンタクトホール付近の層間絶縁膜８に傾斜を形成する。この時、層間絶縁膜８の傾斜角は２５°〜７５°の範囲であることが望ましい。
（ｃ）図４に示すように、層間絶縁膜８を覆うようにバリア膜１５をＴｉＮの単層或いはＴｉ／ＴｉＮの積層膜にて形成する。
（ｄ）図５に示すように、コンタクトホール部分を覆うように第１のソース電極９となるＮｉを形成する。
（ｅ）図６に示すように、ソースコンタクト表面に、Ｎｉシリサイド層を形成するために９００℃〜１２００℃の熱処理を実施する。
（ｆ）第２のソース電極１０を形成し、裏面側にドレイン電極１１を形成して図１に示したＭＯＳＦＥＴの素子構造を得ることができる。
上記工程によれば、縦型ＭＯＳＦＥＴの形成時に余剰のＮｉの発生を防ぎ、余剰のＮｉを除去する工程を省略することができるようになる。また、第２のソース電極１０のカバレッジの悪化を防止し、デバイス特性の変動を抑制でき信頼性の向上を図ることができる。
［実施例２］
図７は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの断面構造図である。実施例２が実施例１と異なるのは、ゲート電極７の終端部分に傾斜を設けることである。この傾斜を有するゲート電極７により、ゲート電極７を覆う層間絶縁膜８についても、ソースコンタクトホール付近には傾斜が形成され、平坦な部分が形成されないようにできる。
実施例２においても、実施例１と同様に、コンタクトホール付近の層間絶縁膜８に平坦な部分を形成しないため、熱処理時にＮｉが層間絶縁膜８の傾斜によってコンタクトホース内に移動し、Ｎｉの塊を形拡することが無い。これにより、この後に形成する第２のソース電極１０のカバレッジの悪化を防止し、デバイス特性の変動を抑制でき信頼性の向上を図ることができる。このように形成されたＭＯＳＦＥＴは、従来ＭＯＳＦＥＴと同様にゲート電極にしきい値電圧以上の電圧を印加し、Ｐ型領域表面に反転層を形成することでオンさせることができる。
図８〜図１２は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの製造工程を示す断面図である。下記（ａ）〜（ｆ）の順に製造する。
（ａ）図８に示すように、Ｎ型ＳｉＣ基板１内に上述したＮ型ＳｉＣ層２〜Ｐ型コンタクト領域５のデバイス構造を形成する。
（ｂ）図９に示すように、終端部分に傾斜を設けるようにゲート電極７を形成し、ゲート電極７を覆うように層間絶縁膜８を形成する。層間絶縁膜８の下地となるゲート電極７の終端部分に傾斜があるため、層間絶縁膜８にも傾斜が形成される。
（ｃ）図１０に示すように、層間絶縁膜８を覆うようにバリア膜１５をＴｉＮの単層、或いはＴｉ／ＴｉＮの積層膜にて形成する。
（ｄ）図１１に示すように、コンタクト部分を覆うように第１のソース電極９となるＮｉを形成する。
（ｅ）図１２に示すように、ソースコンタクト表面にＮｉシリサイド層を形成するために７００℃〜１２００℃の熱処理を実施する。
（ｆ）第２のソース電極１０を形成し、裏面側にドレイン電極１１を形成して図７に示したＭＯＳＦＥＴの素子構造を得ることができる。
上記工程によれば、縦型ＭＯＳＦＥＴの形成時に余剰のＮｉの発生を防ぎ、余剰のＮｉを除去する工程を省略することができるようになる。また、第２のソース電極１０のカバレッジの悪化を防止し、デバイス特性の変動を抑制でき信頼性の向上を図ることができる。
以上説明した各実施例によれば、炭化珪素基板に形成されたＭＯＳＦＥＴにおいて、ゲート電極を覆う層間絶縁膜がコンタクト部分まで傾斜を有し、コンタクト部分に平坦な箇所が無いように形成する。これにより、シリサイド化の熱処理後に、バリア膜や層間絶縁膜上に余剰のソース電極の塊が生じることを防止できる。そして、さらにおもて面側に形成する第２のソース電極のカバレッジを改善でき、特性変動を抑制し、信頼性の向上を図ることができるようになる。
また、この発明は、上記縦型ＭＯＳＦＥＴに限らず、トレンチ構造のＭＯＳＦＥＴについても同様に適用することができる。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
１ Ｎ型炭化珪素基板
２ Ｎ型炭化珪素層
３ Ｐ型領域
４ Ｎ型ソース領域
５ Ｐ型コンタクト領域
６ ゲート絶縁膜
７ ゲート電極
８ 層間絶縁膜
９ 第１のソース電極
１０ 第２のソース電極
１１ ドレイン電極
１２ Ｐ型領域
１３ Ｐ型炭化珪素層
１４ Ｎ型領域
１５ バリア膜
２１ 余剰Ｎｉの塊

Claims (7)

  1. 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板のおもて面側に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型領域と、前記第２導電型領域内に形成された第１導電型半導体領域と、前記第２導電型領域の、前記第１導電型炭化珪素層と前記第１導電型半導体領域との間の領域に接して設けられたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側に設けられたゲート電極と、前記ゲート電極を覆う層間絶縁膜と、前記第２導電型領域および前記第１導電型半導体領域の表面に電気的に接続するように形成されたソース電極と、を備え、
    前記ゲート電極を覆う前記層間絶縁膜の端部が所定角度の傾斜を有することを特徴とする半導体装置。
  2. 前記層間絶縁膜の前記傾斜は、ソースコンタクトホール部分に形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記ゲート電極は、終端部分に傾斜を有し、
    前記ゲート電極を覆う前記層間絶縁膜が前記ゲート電極の傾斜に対応した所定角度の傾斜を有することを特徴とする請求項１に記載の半導体装置。
  4. 前記層間絶縁膜の前記傾斜の傾斜角は２５°〜７５°であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板のおもて面側に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型領域と、前記第２導電型領域内に形成された第１導電型半導体領域と、前記第２導電型領域の、前記第１導電型炭化珪素層と前記第１導電型半導体領域との間の領域に接して設けられたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記第２導電型領域の反対側に設けられたゲート電極と、前記ゲート電極を覆う層間絶縁膜と、前記第２導電型領域および前記第１導電型半導体領域の表面に電気的に接続するように形成されたソース電極と、を備えた半導体装置の製造方法において、
    前記ゲート電極を覆う前記層間絶縁膜の端部に所定角度の傾斜を形成することを特徴とする半導体装置の製造方法。
  6. 前記第１導電型炭化珪素基板のおもて面側に前記ゲート絶縁膜と前記ゲート電極を形成する第１工程と、
    前記第１工程の後に前記ゲート電極を覆うように前記層間絶縁膜を形成する第２工程と、
    前記第２工程の後に熱処理により、ソースコンタクトホール付近の前記層間絶縁膜に傾斜を形成する第３工程と、
    を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第１導電型炭化珪素基板のおもて面側に前記ゲート絶縁膜を形成し、終端部分に傾斜を有して前記ゲート電極を形成する第１工程と、
    前記第１工程の後に前記ゲート電極を覆うように前記層間絶縁膜を形成する第２工程と、
    を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
JP2016547791A 2014-09-09 2015-08-13 半導体装置および半導体装置の製造方法 Active JP6588447B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014183317 2014-09-09
JP2014183317 2014-09-09
PCT/JP2015/072912 WO2016039074A1 (ja) 2014-09-09 2015-08-13 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016039074A1 true JPWO2016039074A1 (ja) 2017-04-27
JP6588447B2 JP6588447B2 (ja) 2019-10-09

Family

ID=55458832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016547791A Active JP6588447B2 (ja) 2014-09-09 2015-08-13 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10204990B2 (ja)
JP (1) JP6588447B2 (ja)
CN (1) CN106133915B (ja)
WO (1) WO2016039074A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6692306B2 (ja) * 2017-02-09 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2018182032A (ja) * 2017-04-11 2018-11-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7419740B2 (ja) 2019-10-11 2024-01-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN111540783B (zh) * 2020-01-16 2023-09-26 重庆康佳光电科技有限公司 一种金属-氧化物半导体场效应晶体管及其制备方法
CN111883581A (zh) * 2020-07-16 2020-11-03 安徽瑞迪微电子有限公司 一种新型平面栅mos型半导体功率器件及其制造方法
CN112382659A (zh) * 2020-11-12 2021-02-19 中国科学院半导体研究所 一种元胞内带绝缘结构的功率半导体器件及制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235676A (ja) * 1994-02-24 1995-09-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000164862A (ja) * 1998-11-26 2000-06-16 Fuji Electric Co Ltd Ｍｏｓ半導体装置およびその製造方法
JP2005338746A (ja) * 2003-11-13 2005-12-08 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器
JP2008112824A (ja) * 2006-10-30 2008-05-15 Denso Corp 炭化珪素半導体装置の製造方法
JP2009004573A (ja) * 2007-06-21 2009-01-08 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009043880A (ja) * 2007-08-08 2009-02-26 Panasonic Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2012129503A (ja) * 2010-11-25 2012-07-05 Mitsubishi Electric Corp 半導体装置
JP2012160509A (ja) * 2011-01-31 2012-08-23 Renesas Electronics Corp 半導体装置の製造方法
JP2013058603A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013232560A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
WO2013180186A1 (ja) * 2012-05-30 2013-12-05 国立大学法人九州工業大学 高電圧絶縁ゲート型電力用半導体装置およびその製造方法
JP2014038899A (ja) * 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2014082519A (ja) * 2013-12-27 2014-05-08 Fuji Electric Co Ltd 半導体装置およびその製造方法
WO2014068813A1 (ja) * 2012-10-30 2014-05-08 パナソニック株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821886B1 (en) 2003-09-05 2004-11-23 Chartered Semiconductor Manufacturing Ltd. IMP TiN barrier metal process
KR20070000386A (ko) * 2003-11-25 2007-01-02 마츠시타 덴끼 산교 가부시키가이샤 반도체소자
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8367501B2 (en) 2010-03-24 2013-02-05 Alpha & Omega Semiconductor, Inc. Oxide terminated trench MOSFET with three or four masks
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
US9035395B2 (en) * 2013-04-04 2015-05-19 Monolith Semiconductor, Inc. Semiconductor devices comprising getter layers and methods of making and using the same
JP6206599B2 (ja) 2014-09-11 2017-10-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235676A (ja) * 1994-02-24 1995-09-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000164862A (ja) * 1998-11-26 2000-06-16 Fuji Electric Co Ltd Ｍｏｓ半導体装置およびその製造方法
JP2005338746A (ja) * 2003-11-13 2005-12-08 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器
JP2008112824A (ja) * 2006-10-30 2008-05-15 Denso Corp 炭化珪素半導体装置の製造方法
JP2009004573A (ja) * 2007-06-21 2009-01-08 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2009043880A (ja) * 2007-08-08 2009-02-26 Panasonic Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2012129503A (ja) * 2010-11-25 2012-07-05 Mitsubishi Electric Corp 半導体装置
JP2012160509A (ja) * 2011-01-31 2012-08-23 Renesas Electronics Corp 半導体装置の製造方法
JP2013058603A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013232560A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
WO2013180186A1 (ja) * 2012-05-30 2013-12-05 国立大学法人九州工業大学 高電圧絶縁ゲート型電力用半導体装置およびその製造方法
JP2014038899A (ja) * 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2014068813A1 (ja) * 2012-10-30 2014-05-08 パナソニック株式会社 半導体装置
JP2014082519A (ja) * 2013-12-27 2014-05-08 Fuji Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN106133915A (zh) 2016-11-16
US10204990B2 (en) 2019-02-12
CN106133915B (zh) 2020-04-07
JP6588447B2 (ja) 2019-10-09
US20170018615A1 (en) 2017-01-19
WO2016039074A1 (ja) 2016-03-17

Similar Documents

Publication Publication Date Title
JP6588447B2 (ja) 半導体装置および半導体装置の製造方法
JP6424524B2 (ja) 半導体装置および半導体装置の製造方法
JP6021032B2 (ja) 半導体素子およびその製造方法
JP6617657B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP6319057B2 (ja) 逆導通型半導体装置
JP6086360B2 (ja) 炭化珪素半導体装置の製造方法
US8269273B2 (en) Trench MOSFET with etching buffer layer in trench gate
US20180294350A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JPWO2012137914A1 (ja) 炭化珪素縦型電界効果トランジスタ
JP6125420B2 (ja) 半導体装置
CN105304708A (zh) 碳化硅半导体元件
JP2013211447A (ja) 炭化ケイ素縦型ｍｏｓｆｅｔ及びその製造方法
JP6617546B2 (ja) 半導体装置および半導体装置の製造方法
JP2018152522A (ja) 半導体装置および半導体装置の製造方法
JPWO2013172140A1 (ja) 半導体装置
US20160079413A1 (en) Semiconductor device and manufacturing method thereof
JP6260711B2 (ja) 半導体装置の製造方法
JP2016111084A (ja) 半導体装置とその製造方法
JP2019071312A (ja) 半導体装置
US20150364585A1 (en) Power semiconductor device
JP2015170818A (ja) 半導体装置および半導体装置の製造方法
JP7415413B2 (ja) 半導体装置
JP2010045158A (ja) 半導体装置
KR102019885B1 (ko) 열전 모듈 및 그 제조 방법
JP2016048735A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20161003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180710

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180717

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190912

R150 Certificate of patent or registration of utility model

Ref document number: 6588447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250