JP7047734B2

JP7047734B2 - トレンチゲート型半導体装置の製造方法

Info

Publication number: JP7047734B2
Application number: JP2018229392A
Authority: JP
Inventors: 良太水野; 文哉向井
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2018-12-06
Filing date: 2018-12-06
Publication date: 2022-04-05
Anticipated expiration: 2038-12-06
Also published as: JP2020092208A

Description

本明細書に開示の技術は、トレンチゲート型半導体装置の製造方法に関する。

特許文献１には、半導体基板と、トレンチと、ゲート絶縁膜と、ゲート電極と、層間絶縁膜と、第１金属層（アルミニウム（Ａｌ）系電極）と、第２金属層（ニッケル（Ｎｉ）系電極）を有するトレンチゲート型半導体装置が開示されている。トレンチは、半導体基板の上面に設けられている。ゲート絶縁膜は、トレンチの内面を覆っている。ゲート電極は、トレンチ内に配置されている。層間絶縁膜は、ゲート電極の上面と半導体基板の上面を覆っている。層間絶縁膜には、コンタクトホールが設けられている。コンタクトホール内に、半導体基板の上面が露出している。第１金属層は、層間絶縁膜の上面とコンタクトホールの内面を覆っている。コンタクトホール内で、第１金属層が半導体基板の上面に接している。第２金属層は、第１金属層の上面に設けられている。

特開２０１８－１４８１０７号公報

トレンチゲート型半導体装置の製造工程において、コンタクトホール内で第１金属層が欠損する場合がある。この場合、コンタクトホール内で第２金属層が半導体基板に直接接触する。以下では、第２金属層が半導体基板に直接接触している箇所を、電極異常部という。電極異常部が生じると、電極異常部においてＮｉにより半導体基板が汚染されたり、電極異常部周辺でＮｉと他の部材との腐食が生じる等の問題が生じる。従来は、第１金属層の欠損を目視で検査する必要があった。本明細書では、トレンチゲート型半導体装置の特性により電極異常部の存在を検出する技術を提案する。

本明細書が開示するトレンチゲート型半導体装置の製造方法は、上面に設けられたトレンチの内面がゲート絶縁膜に覆われているとともに前記トレンチ内にゲート電極が配置された半導体基板を準備する工程と、前記ゲート電極の上面と前記半導体基板の前記上面を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜に底部に前記半導体基板の前記上面が露出するコンタクトホールを形成する工程と、前記コンタクトホールの内面と前記層間絶縁膜の上面を覆う第１金属層を形成する工程と、前記第１金属層の上面に、前記第１金属層とは異なる金属により構成されており、ナトリウムイオンと水素イオンの少なくとも一方を含有し、ニッケルを含有する第２金属層をスパッタリングによって形成する工程を有する。

上記の製造方法は、第１金属層の上面にニッケルを含有する第２金属層をスパッタリングによって形成する工程を有する。したがって、コンタクトホール内の第１金属層に欠損が生じた場合、第１金属層が欠損している範囲では、第２金属層が半導体基板に接触する。すなわち、電極異常部が発生する。この第２金属層は、ナトリウムイオンと水素イオンの少なくとも一方を含有する。電極異常部を有するトレンチゲート型半導体装置をバーンイン試験にかけると、第２電極層に含有されるナトリウムイオンや水素イオンが層間絶縁膜を通過してゲート絶縁膜まで移動する。ゲート絶縁膜がナトリウムイオンや水素イオンを含んでいると、トレンチゲート型半導体装置にリーク電流が流れやすくなる。したがって、バーンイン試験の前後でリーク電流を測定することで、電極異常部が存在するか否かを検出することができる。すなわち、バーンイン試験でリーク電流が増加したトレンチゲート型半導体装置には、電極異常部が存在すると判定することができる。このように、上記の製造方法によりトレンチゲート型半導体装置を製造すれば、バーンイン試験を行うことで、トレンチゲート型半導体装置の特性に基づいて電極異常部の存在を検出することができる。

半導体装置１０の断面図。半導体装置１０の製造工程を説明するための図（実施例１）。半導体装置１０の製造工程を説明するための図（実施例１）。半導体装置１０の製造工程を説明するための図（実施例１）。半導体装置１０の製造工程を説明するための図（実施例１）。半導体装置１０の製造工程を説明するための図（実施例１）。バリアメタル６０、コンタクトプラグ２９及びＡｌＳｉ層７０の一部が欠損した状態を示す図。半導体装置１０の製造工程を説明するための図（実施例２）。半導体装置１０の製造工程を説明するための図（実施例３）。

図１に示す実施例１の半導体装置１０は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）である。半導体装置１０は、半導体基板１２を有している。以下では、半導体基板１２の上面１２ａに平行な一方向（図１の左右方向）をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向（図１の紙面に対して垂直な方向）をｙ方向という。図１に示すように、半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。各トレンチ２２は、ｙ方向に長く伸びている。各トレンチ２２は、ｘ方向に間隔を空けて互いに平行に伸びている。各トレンチ２２の内面は、ゲート絶縁膜２４によって覆われている。各トレンチ２２の内部には、ゲート電極２６が配置されている。ゲート電極２６は、ゲート絶縁膜２４によって半導体基板１２から絶縁されている。

ゲート電極２６の上面と半導体基板１２の上面１２ａは、層間絶縁膜２８によって覆われている。層間絶縁膜２８には、複数のコンタクトホール２８ａが形成されている。各コンタクトホール２８ａは、隣接する２つのトレンチ２２の間の範囲にそれぞれ設けられている。すなわち、コンタクトホール２８ａは、ｘ方向においてゲート電極２６が設けられていない範囲に配置されている。各コンタクトホール２８ａは、層間絶縁膜２８の上面から下面まで貫通している。コンタクトホール２８ａの底部には、半導体基板１２の上面１２ａが露出している。

各コンタクトホール２８ａの内面は、バリアメタル６０によって覆われている。バリアメタル６０は、例えば、ＴｉＮによって構成されている。バリアメタル６０は、コンタクトホール２８ａの底部で半導体基板１２の上面１２ａに接している。また、コンタクトホール２８ａの内部には、コンタクトプラグ２９が配置されている。コンタクトプラグ２９は、コンタクトホール２８ａ内に充填された金属であり、例えば、タングステン（Ｗ）によって構成されている。コンタクトプラグ２９は、バリアメタル６０の表面を覆っている。バリアメタル６０は、コンタクトプラグ２９から半導体基板１２に金属原子が拡散することを防止する。コンタクトプラグ２９は、層間絶縁膜２８によってゲート電極２６から絶縁されている。

層間絶縁膜２８の上面とコンタクトプラグ２９の上面は、ＡｌＳｉ層７０によって覆われている。ＡｌＳｉ層７０は、アルミニウムとシリコンの合金によって構成されている。ＡｌＳｉ層７０の上面は、Ｎｉ層７１によって覆われている。Ｎｉ層７１は、ニッケルによって構成されている。Ｎｉ層７１の上面は、Ａｕ層７２によって覆われている。Ａｕ層７２は、金によって構成されている。

バリアメタル６０、コンタクトプラグ２９、ＡｌＳｉ層７０、Ｎｉ層７１及びＡｕ層７２によってソース電極７３が構成されている。Ｎｉ層７１は、ソース電極７３を外部端子に半田接合するために設けられている。ＡｌＳｉ層７０は、Ｎｉ層７１が半導体基板１２に接触することを防止するために設けられている。半導体基板１２の下面１２ｂには、ドレイン電極７４が配置されている。ドレイン電極７４は、半導体基板１２の下面１２ｂの略全域に接している。

半導体基板１２の内部には、ソース領域３０、ボディ領域３２、ドリフト領域３４、ドレイン領域３５が設けられている。

ソース領域３０は、ｎ型領域であり、半導体基板１２の上面１２ａに露出するとともにゲート絶縁膜２４に接している。ソース領域３０の一部は、バリアメタル６０に接している。ボディ領域３２は、ｐ型領域であり、ソース領域３０に接している。ボディ領域３２は、２つのソース領域３０に挟まれた範囲から各ソース領域３０の下側まで伸びている。ボディ領域３２は、コンタクト領域３２ａとメインボディ領域３２ｂを有している。コンタクト領域３２ａは、メインボディ領域３２ｂよりも高いｐ型不純物濃度を有している。コンタクト領域３２ａは、２つのソース領域３０に挟まれた範囲に配置されている。コンタクト領域３２ａは、バリアメタル６０に接している。メインボディ領域３２ｂは、ソース領域３０の下側でゲート絶縁膜２４に接している。

ドリフト領域３４は、ｎ型領域であり、ボディ領域３２の下側に配置されている。ドリフト領域３４は、ボディ領域３２によってソース領域３０から分離されている。ドリフト領域３４は、ボディ領域３２の下側でゲート絶縁膜２４に接している。ドレイン領域３５は、ｎ型領域であり、ドリフト領域３４よりも高いｎ型不純物濃度を有している。ドレイン領域３５は、ドリフト領域３４の下側に配置されている。ドレイン領域３５は、半導体基板１２の下面１２ｂに露出している。ドレイン領域３５は、ドレイン電極７４に接している。

上述した半導体装置１０の使用時には、半導体装置１０と負荷（例えば、モータ）と電源が直列に接続される。半導体装置１０と負荷の直列回路に対して、電源電圧（本実施例では、約８００Ｖ）が印加される。半導体装置１０のドレイン側（ドレイン電極７４）がソース側（ソース電極７３）よりも高電位となる向きで、電源電圧が印加される。ゲート電極２６にゲートオン電位（ゲート閾値よりも高い電位）を印加すると、ゲート絶縁膜２４に接する範囲のメインボディ領域３２ｂにチャネル（反転層）が形成され、半導体装置１０がオンする。ゲート電極２６にゲートオフ電位（ゲート閾値以下の電位）を印加すると、チャネルが消滅し、半導体装置１０がオフする。

次に、半導体装置１０の製造方法について説明する。まず、図２に示すように、上面１２ａに複数のトレンチ２２が形成された半導体基板１２を準備する。各トレンチ２２内には、ゲート絶縁膜２４及びゲート電極２６が形成されている。半導体基板１２の内部には、ソース領域３０、ボディ領域３２、ドリフト領域３４、及び、ドレイン領域３５が形成されている。半導体基板１２を準備する工程は、従来公知の方法によって実施することができるため、その詳細な説明を省略する。次いで、図２に示すように、ゲート電極２６の上面と半導体基板１２の上面１２ａを覆う層間絶縁膜２８を形成する。

次に、図３に示すように、層間絶縁膜２８を選択的にエッチングすることによって、層間絶縁膜２８に複数のコンタクトホール２８ａを形成する。各コンタクトホール２８ａは、隣接する２つのトレンチ２２の間の範囲にそれぞれ形成される。すなわち、ゲート電極２６が設けられていない範囲に形成される。コンタクトホール２８ａは、層間絶縁膜２８を貫通するように形成される。したがって、コンタクトホール２８ａの底部には、半導体基板１２の上面１２ａが露出する。

次に、図４に示すように、コンタクトホール２８ａの内面にバリアメタル６０を形成する。次いで、ＣＶＤ（Chemical Vapor Deposition）法によって、コンタクトホール２８ａの内部にコンタクトプラグ２９を充填する。具体的には、コンタクトホール２８ａの内部と層間絶縁膜２８の上面にコンタクトプラグ２９の材料（例えば、タングステン）をＣＶＤ法により成長させた後、コンタクトホール２８ａの内部に当該材料が残存するようにエッチングを行うことによってコンタクトプラグ２９を形成する。このとき、コンタクトホール２８ａ内に残存するコンタクトプラグ２９の上面が層間絶縁膜２８の上面と略一致するように、エッチングを行う。

次に、図５に示すように、層間絶縁膜２８の上面とコンタクトプラグ２９の上面を覆うように、アルミニウムシリコンによって構成されたＡｌＳｉ層７０をスパッタリングによって形成する。次いで、ＡｌＳｉ層７０の上面に、ニッケルによって構成されたＮｉ層７１をスパッタリングによって形成する。

次に、図６に示すように、形成したＮｉ層７１に対して、ナトリウムイオンを注入する。これにより、結晶格子間にナトリウムイオンを含有するＮｉ層７１が形成される。

その後、Ｎｉ層７１の上面に、金によって構成されたＡｕ層７２をスパッタリングによって形成し、半導体基板１２の下面１２ｂに従来公知の方法によりドレイン電極７４を形成することにより、図１の半導体装置１０が完成する。

上述した製造工程において、半導体基板１２の上面１２ａの一部で、バリアメタル６０、コンタクトプラグ２９、ＡｌＳｉ層７０が種々の要因により欠損する場合がある。図７にこれらが欠損した欠損部を有する半導体装置を示す。このような欠損部は、例えば、半導体基板１２の上面１２ａ等に異物が付着している場合に生じ得る。半導体基板１２の上面１２ａ等に異物が付着していると、その異物を覆うようにＡｌＳｉ層７０等が形成される。その後に異物が脱落することで欠損部が生じる。ＡｌＳｉ層７０等の欠損が生じた後にＮｉ層７１が形成されると、図７に示すように、欠損部にＮｉ層７１が入り込み、Ｎｉ層７１が半導体基板１２に直接接触する電極異常部１２０が生じる。電極異常部１２０が生じると、半導体基板１２の汚染や電極異常部１２０周辺での腐食等、様々な問題が生じる。したがって、電極異常部１２０を有する半導体装置をスクリーニングするために、従来は、ＡｌＳｉ層７０等の欠損を目視で検査していた。

本実施例では、バーンイン試験（高温下で一定時間半導体装置１０に電圧を印加することにより、半導体装置１０に高い負荷をかける試験）を行うことによって、このような電極異常部１２０を検出することができる。本実施例の半導体装置１０は、Ｎｉ層７１がナトリウムイオンを含有している。このため、半導体装置１０が図７に示す電極異常部１２０を有している場合には、電極異常部１２０では、バーンイン試験中に印加される電圧によって、矢印１００に示すように、Ｎｉ層７１に含有されるナトリウムイオンが層間絶縁膜２８を通過してゲート絶縁膜２４まで移動する。ゲート絶縁膜２４がナトリウムイオンを含んでいると、半導体装置１０にリーク電流が流れやすくなる。したがって、バーンイン試験の前後で半導体装置１０のリーク電流を測定すると、バーンイン試験後の方がバーンイン試験前よりもリーク電流が大きくなる。

他方、電極異常部１２０が存在していない場合には、バーンイン試験を行っても、矢印１００のようなナトリウムイオンの移動は生じず、リーク電流の流れやすさはほとんど変化しない。このため、バーンイン試験の前後で半導体装置１０のリーク電流を測定すると、バーンイン試験の前後でリーク電流の大きさがほとんど変化しない。

したがって、本実施例の製造方法により製造された半導体装置１０に対してバーンイン試験を行い、その前後でリーク電流を測定することによって、電極異常部１２０が存在するか否かを検出することができる。すなわち、バーンイン試験を行うことによってリーク電流が増加した半導体装置１０には、電極異常部１２０が存在すると判定することができる。このように、本実施例の製造方法によれば、バーンイン試験を行うことで、半導体装置１０の特性の変動によって電極異常部１２０の存在を検出することができる。

実施例２の製造方法では、Ｎｉ層７１にナトリウムイオンを導入する方法が実施例１とは異なるが、その他の構成は実施例１の製造方法と同様である。実施例２では、実施例１の図５及び６の工程に代えて、以下の工程が実施される。実施例２の製造方法では、Ｎｉ層７１をスパッタリングで形成するにあたって、図８に示すように、真空チャンバ２００内に、ナトリウムイオンを含有するＮｉ板をターゲット８０として設置する。このターゲット８０にイオン化された不活性ガス（例えば、アルゴンガス、窒素ガス等）を衝突させることにより、Ｎｉ板からＮｉ原子とナトリウムイオンが弾き飛ばされ、半導体基板１２に到達する。これにより、ナトリウムイオンを含有するＮｉ層７１をスパッタリングによって形成することができる。

実施例３の製造方法では、Ｎｉ層７１にナトリウムイオンを導入する方法が実施例１とは異なるが、その他の構成は実施例１の製造方法と同様である。実施例３では、実施例１の図５及び６の工程に代えて、以下の工程が実施される。実施例３の製造方法では、図９に示すように、ターゲット８２はＮｉ単体により構成されており、ターゲット８２にナトリウムイオンは含有されていない。実施例３では、図９に示すように、チャンバ２００内にナトリウムイオンが存在している。すなわち、実施例３では、ナトリウムイオンが含有された雰囲気下でＮｉ層７１をスパッタリングによって形成する。実施例３では、ターゲット８２から弾き飛ばされたＮｉ原子が半導体基板１２に到達してＮｉ層７１が成膜される過程で、雰囲気中に存在するナトリウムイオンがＮｉ層７１に導入される。これにより、ナトリウムイオンを含有するＮｉ層７１をスパッタリングによって形成することができる。

上述した各実施例では、Ｎｉ層７１がナトリウムイオンを含有していた。しかしながら、Ｎｉ層７１が水素イオンを含有していてもよい。電極異常部１２０が存在する場合には、バーンイン試験において、水素イオンもナトリウムイオンと同様に、層間絶縁膜２８を通過してゲート絶縁膜２４まで移動する。したがって、Ｎｉ層７１が水素イオンを含有する場合にも、バーンイン試験の前後で半導体装置の特性を検出することで、電極異常部１２０の存在を検出することができる。なお、Ｎｉ層７１は、ナトリウムイオンと水素イオンの少なくとも一方を含有していればよく、両者を含有しても構わない。

上述した各実施例では、半導体装置１０がＭＯＳＦＥＴである場合を説明した。しかしながら、半導体装置１０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよいし、ＩＧＢＴに対して逆並列なダイオードが内蔵されたＲＣ－ＩＧＢＴ（Reverse-Conducting IGBT）であってもよい。

各実施例のバリアメタル６０、コンタクトプラグ２９及びＡｌＳｉ層７０は、請求項の「第１金属層」の一例である。各実施例のＮｉ層７１は、請求項の「第２金属層」の一例である。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体装置、１２：半導体基板、１２ａ：上面、１２ｂ：下面、２２：トレンチ、２４：ゲート絶縁膜、２６：ゲート電極、２８：層間絶縁膜、２８ａ：コンタクトホール、２９：コンタクトプラグ、３０：ソース領域、３２：ボディ領域、３４：ドリフト領域、３５：ドレイン領域、６０：バリアメタル、７０：ＡｌＳｉ層、７１：Ｎｉ層、７２：Ａｕ層、７３：ソース電極、７４：ドレイン電極、１２０：電極異常部

Claims

トレンチゲート型半導体装置の製造方法であって、
上面にトレンチが設けられており、前記トレンチの内面がゲート絶縁膜に覆われており、前記トレンチ内にゲート電極が配置された半導体基板を準備する工程と、
前記ゲート電極の上面と前記半導体基板の前記上面を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、底部に前記半導体基板の前記上面が露出するコンタクトホールを形成する工程と、
前記コンタクトホールの内面と前記層間絶縁膜の上面を覆う第１金属層を形成する工程と、
前記第１金属層の上面に、前記第１金属層とは異なる金属により構成されており、ナトリウムイオンと水素イオンの少なくとも一方を含有し、ニッケルを含有する第２金属層をスパッタリングによって形成する工程、
を有する、製造方法。