JP7548232B2 - 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 Download PDF

Info

Publication number
JP7548232B2
JP7548232B2 JP2021533082A JP2021533082A JP7548232B2 JP 7548232 B2 JP7548232 B2 JP 7548232B2 JP 2021533082 A JP2021533082 A JP 2021533082A JP 2021533082 A JP2021533082 A JP 2021533082A JP 7548232 B2 JP7548232 B2 JP 7548232B2
Authority
JP
Japan
Prior art keywords
film
silicon carbide
contact hole
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021533082A
Other languages
English (en)
Other versions
JPWO2021010405A1 (ja
Inventor
秀人 玉祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2021010405A1 publication Critical patent/JPWO2021010405A1/ja
Application granted granted Critical
Publication of JP7548232B2 publication Critical patent/JP7548232B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/0115—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10P50/667—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、炭化珪素半導体装置の製造方法及び炭化珪素半導体装置に関する。
本出願は、２０１９年７月１７日出願の日本出願第２０１９－１３１８０３号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
炭化珪素半導体装置の製造工程においては、ドレイン電極等を形成する際に、炭化珪素基板の表面にＮｉ（ニッケル）膜を形成し、熱処理をすることにより、炭化珪素基板に含まれるＳｉ（シリコン）とＮｉとにより合金化し、オーミック電極を形成する工程がある。
日本国特開２００５－２７６９７８号公報 日本国特開２０１７－１７５１１５号公報 日本国特開２０１２－９９５９８号公報
本開示の炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程と、炭化珪素基板の一方の主面に絶縁膜を形成する工程と、前記絶縁膜にコンタクトホールを形成し、前記コンタクトホールの底面において、前記炭化珪素基板の一方の主面を露出させる工程と、コンタクトホールの底面の上にＳｉ膜を形成する工程と、を有する。更に、Ｓｉ膜の上にＮｉ膜を形成する工程と、前記Ｎｉ膜を形成する工程の後、ＮｉとＳｉとが反応する第１の温度で第１の熱処理を行う工程と、第１の熱処理の後、ウェットエッチングにより、前記Ｎｉ膜のうち前記Ｓｉ膜と反応していない未反応部を除去する工程と、前記未反応部を除去する工程の後、第１の温度よりも高い第２の温度で第２の熱処理を行う工程と、を有する。
図１は、半導体装置の製造方法の説明図（１）である。 図２は、半導体装置の製造方法の説明図（２）である。 図３は、半導体装置の製造方法の説明図（３）である。 図４は、半導体装置の製造方法の説明図（４）である。 図５は、半導体装置の製造方法の説明図（５）である。 図６は、本開示の第１の実施形態の半導体装置の製造方法のフローチャートである。 図７は、本開示の第１の実施形態の半導体装置の製造方法の説明図（１）である。 図８は、本開示の第１の実施形態の半導体装置の製造方法の説明図（２）である。 図９は、本開示の第１の実施形態の半導体装置の製造方法の説明図（３）である。 図１０は、本開示の第１の実施形態の半導体装置の製造方法の説明図（４）である。 図１１は、本開示の第１の実施形態の半導体装置の製造方法の説明図（５）である。 図１２は、本開示の第１の実施形態の半導体装置の製造方法の説明図（６）である。 図１３は、本開示の第１の実施形態の半導体装置の製造方法の説明図（７）である。 図１４は、本開示の第１の実施形態の半導体装置の製造方法の説明図（８）である。 図１５は、本開示の第１の実施形態の半導体装置の変形例１の製造方法の説明図（１）である。 図１６は、本開示の第１の実施形態の半導体装置の変形例１の製造方法の説明図（２）である。 図１７は、本開示の第１の実施形態の半導体装置の変形例２の製造方法の説明図（１）である。 図１８は、本開示の第１の実施形態の半導体装置の変形例２の製造方法の説明図（２）である。 図１９は、本開示の第１の実施形態の半導体装置の変形例３の製造方法の説明図である。 図２０は、本開示の第１の実施形態の半導体装置の説明図である。 図２１は、本開示の第２の実施形態の半導体装置の製造方法の説明図（１）である。 図２２は、本開示の第２の実施形態の半導体装置の製造方法の説明図（２）である。 図２３は、本開示の第２の実施形態の半導体装置の製造方法の説明図（３）である。 図２４は、本開示の第２の実施形態の半導体装置の製造方法の説明図（４）である。 図２５は、本開示の第２の実施形態の半導体装置の製造方法の説明図（５）である。 図２６は、本開示の第２の実施形態の半導体装置の製造方法の説明図（６）である。 図２７は、本開示の第２の実施形態の半導体装置の製造方法の説明図（７）である。 図２８は、本開示の第２の実施形態の半導体装置の変形例の製造方法の説明図（１）である。 図２９は、本開示の第２の実施形態の半導体装置の変形例の製造方法の説明図（２）である。 図３０は、本開示の第２の実施形態の半導体装置の変形例の製造方法の説明図（３）である。 図３１は、本開示の第２の実施形態の半導体装置の変形例の製造方法の説明図（４）である。
［本開示が解決しようとする課題］
炭化珪素基板は、Ｓｉの他にＣ（炭素）が含まれているため、炭化珪素に含まれるＳｉがＮｉとの合金化に用いられると、未反応のＣが生じ、この未反応のＣが合金化されたオーミック電極の表面等に析出する場合がある。このように、オーミック電極の表面にＣが析出すると、オーミック電極の上に、金属配線層を形成した際に、信頼性の低下等を招くおそれがある。
このため、オーミック電極の表面に炭素が析出することなく、オーミック電極を形成できる炭化珪素半導体装置の製造方法が求められている。
［本開示の効果］
本開示によれば、炭化珪素基板の表面にオーミック電極を形成する際に、炭素がオーミック電極の表面に析出することを抑制できる。
実施するための形態について、以下に説明する。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
〔１〕 本開示の一態様に係る半導体装置の製造方法は、炭化珪素基板を準備する工程と、前記炭化珪素基板の一方の主面に絶縁膜を形成する工程と、前記絶縁膜にコンタクトホールを形成し、前記コンタクトホールの底面において、前記炭化珪素基板の一方の主面を露出させる工程と、前記コンタクトホールの底面の上にＳｉ膜を形成する工程と、前記Ｓｉ膜の上にＮｉ膜を形成する工程と、前記Ｎｉ膜を形成する工程の後、ＮｉとＳｉとが反応する第１の温度で第１の熱処理を行う工程と、前記第１の熱処理の後、ウェットエッチングにより、前記Ｎｉ膜のうち前記Ｓｉ膜と反応していない未反応部を除去する工程と、前記未反応部を除去する工程の後、前記第１の温度よりも高い第２の温度で第２の熱処理を行う工程と、を有する。
これにより、オーミック電極の表面において炭素を析出させることなく、炭化珪素基板の表面にオーミック電極を形成できる。
〔２〕 前記コンタクトホールの底面の上にＳｉ膜を形成する工程は、前記コンタクトホールの底面及び側面と、前記絶縁膜の上面とに第１Ｓｉ膜を形成する工程と、前記第１Ｓｉ膜を形成する工程の後、少なくとも前記絶縁膜の上面の前記第１Ｓｉ膜をドライエッチングにより除去する工程と、を有する。
これにより、ニッケルシリサイドの反応前駆体が形成される領域が決定される。一般的にドライエッチングが難しいＮｉではドライエッチングによる微細加工ができないが、第１Ｓｉ膜をドライエッチングすることにより、ニッケルシリサイドの反応前駆体をドライエッチングと同等の微細加工精度で形成できる。
〔３〕 前記第１の温度は、２００℃以上、４００℃以下である。
これにより、ニッケルシリサイドの反応前駆体層を形成できる。
〔４〕 前記第２の温度は、８００℃以上、１１００℃以下である。
これにより、反応前駆体層により、炭化珪素基板の主面と接触している部分にオーミック電極を形成できる。
〔５〕 前記コンタクトホールの底面における前記Ｓｉ膜の膜厚は、５ｎｍ以上、１００ｎｍ以下である。
Ｓｉ膜が５ｎｍより薄いと、面内の局所ばらつきが、数ｎｍのばらつきであっても、影響を無視することができず、プロセスを制御しにくくなる。また、膜厚が１００ｎｍより厚くなると、Ｎｉ膜との反応するには量が多くなりすぎ、不均一な反応前駆体ができてしまうからである。
〔６〕 前記コンタクトホールの底面における前記Ｎｉ膜の膜厚は、５ｎｍ以上、１００ｎｍ以下である。
Ｎｉ膜が５ｎｍより薄いと、面内の局所ばらつきが、数ｎｍのばらつきであっても、影響を無視することができず、プロセスを制御しにくくなる。また、膜厚が１００ｎｍより厚くなると、Ｓｉ膜との反応するには量が多くなりすぎ、不均一な反応前駆体ができてしまうからである。
〔７〕 前記Ｓｉ膜は、前記コンタクトホールの側面にも形成されている。
一般にドライエッチングは垂直方向にエッチングレートが早く、横方向のエッチングレートが遅いため、コンタクトホールの底面だけ残そうとしても、側面にも残ることがある。もちろんプロセスを工夫することで除去することも可能である。
〔８〕 前記Ｓｉ膜の上に前記Ｎｉ膜が形成された状態の前記コンタクトホールの底面において、前記Ｓｉ膜に含まれる厚さ方向に積算される単位面積当たりのＳｉ原子の数をＮＳｉ、前記Ｎｉ膜に含まれる厚さ方向に積算される単位面積当たりのＮｉ原子の数をＮＮｉとしたとき、ＮＮｉ≧ＮＳｉ／２の関係が成り立つ。
炭化珪素とニッケル単体を反応させたときオーミック電極を作ったとき、Ｎｉ２Ｓｉが主成分として形成される。本実施形態において反応前駆体をこの組成に合わせるために原子数をＮｉ：Ｓｉ＝２：１に合わせる必要がある。また、この組成からＮｉの量を増やすことで炭化珪素との反応性がよくなる。逆にこの組成からＮｉが減ると、Ｎｉが不足気味になり炭化珪素と反応しにくくなるからである。
〔９〕 主面を有する炭化珪素基板と、前記炭化珪素基板の主面上に設けられた絶縁膜と、前記絶縁膜に設けられたコンタクトホールと、前記コンタクトホールの底面の一部に設けられ、前記炭化珪素基板と接触している第１の電極と、前記コンタクトホールの側面に、前記第１の電極から離れて設けられた第２の電極と、を有し、前記第１の電極は、ＳｉとＮｉとを含み、前記炭化珪素基板とオーミックコンタクトしている。
コンタクトホール底面に必要最小限の範囲でオーミック電極を形成し、不要な箇所には形成しないことができる。特にコンタクトホールの側面はエッチングダメージが残りやすいため、第２の電極をバリア膜として活用できる。またコンタクトホールの底面と、コンタクトホールの側面の電極を分離することで、基板や絶縁膜にかかる応力を緩和できるからである。
〔１０〕 前記コンタクトホールの底面において、前記第１の電極と前記第２の電極との間の距離は、０．１μｍ以上、１μｍ以下である。
０．１μｍより短いと加工精度の問題により局所的に分離できない箇所が発生し始める。また１μｍ以下であれば一般的な加工精度のばらつきでマージンをもって対応できるし、１μｍを超えるとデバイスの抵抗が高くなるからである。
［本開示の実施形態の詳細］
以下、本開示の一実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。
〔第１の実施形態〕
最初に、炭化珪素半導体装置の製造方法において、炭化珪素基板の表面にオーミック電極を形成する工程について説明する。炭化珪素基板の表面に、オーミック電極を形成する際には、炭化珪素基板の表面に、スパッタリングによりＮｉ膜を形成した後、ウェットエッチング等により、不要なＮｉ膜を除去する。この後、加熱することにより、炭化珪素基板に含まれるＳｉとＮｉとを合金化させて、オーミック電極となるニッケルシリサイド膜を形成する。この際、Ｎｉとの合金化のために炭化珪素基板の表面のＳｉが奪われるため、未反応のＣがニッケルシリサイド膜の表面に析出する。この後、スパッタリングによりＡｌ膜を形成し配線層を形成した場合、オーミック電極となるニッケルシリサイド膜の表面にＣが析出していると、Ａｌ膜が剥がれやすいため、信頼性の低下を招く。
このための対策として様々な方法が検討されている。
例えば、炭化珪素基板の表面に、ＮｉとＳｉを含む膜を形成した後、所望の領域以外のＮｉとＳｉを含む膜を除去して、熱処理をする方法が考えられる。この方法では、ＮｉとＳｉを含む膜のＮｉとＳｉとを合金化させ、オーミック電極を形成する。このため、オーミック電極を形成する際に、炭化珪素基板に含まれるＳｉが奪われることは殆どないため、Ｃの析出を極力防ぐことができる。
しかしながら、Ｎｉはドライエッチングによる除去が困難であり、Ｓｉはウェットエッチングによる除去が困難であるため、ＮｉとＳｉを含む膜は、ドライエッチングでもウェットエッチングでも除去することが困難である。また、所望の領域にＮｉとＳｉを含む膜を形成する方法としては、リフトオフにより形成する方法が挙げられるが、リフトオフでは、剥離した膜が再付着する場合があり、信頼性の低下を招くため好ましくはない。
従って、炭化珪素基板の表面に、ＮｉとＳｉを含む膜を形成して熱処理をする方法では、所望の領域以外の領域のＮｉとＳｉを含む膜を除去することは困難であるため、所望の領域にＮｉとＳｉを含む膜を残すことは容易ではない。
また、上記以外の方法としては、レジスト等を用いることなくオーミック電極を形成する方法が考えられる。
具体的には、最初に、図１に示されるように、炭化珪素基板１０の表面となる主面１０ａに、コンタクトホール２１を有する層間絶縁膜となる絶縁膜２０を形成し、コンタクトホール２１及び絶縁膜２０を覆うＴｉＮ膜３０を形成する。この後、コンタクトホール２１の底面２１ａのＴｉＮ膜３０を除去することにより開口部３０ａを形成し、炭化珪素基板１０の主面１０ａを露出させる。これにより、コンタクトホール２１の側面２１ｂの絶縁膜２０及び絶縁膜２０の上面２０ａは、ＴｉＮ膜３０により覆われる。
次に、図２に示されるように、スパッタリングによりＮｉ膜４０を形成する。これにより、コンタクトホール２１の底面２１ａにおいて露出している炭化珪素基板１０の主面１０ａ、及び、ＴｉＮ膜３０の上に、Ｎｉ膜４０が形成される。
次に、図３に示されるように、５００℃～７００℃の温度で熱処理をすることにより、炭化珪素基板１０とＮｉ膜４０との界面において、ＮｉとＳｉとが合金化したニッケルシリサイドの反応前駆体層４１が形成される。尚、ＴｉＮ膜３０は、この熱処理において、Ｎｉが絶縁膜２０に進入することを防ぐために設けられている。
次に、図４に示されるように、Ｎｉ膜４０を希塩酸や希硝酸を用いたウェットエッチングにより除去する。これにより、ＴｉＮ膜３０の開口部３０ａの炭化珪素基板１０の主面１０ａには、反応前駆体層４１が残る。
次に、図５に示すように、反応前駆体層４１を約１０００℃の温度で熱処理をすることにより、オーミック電極４１ａが形成される。
このように形成されるオーミック電極４１ａは、厚さが数ｎｍと極めて薄いため、この後の工程において、配線層を形成する際の逆スパッタリングにより、オーミック電極４１ａが除去されてしまう場合がある。また、この方法では、オーミック電極４１ａの表面に未反応のＣが析出してしまう。
（半導体装置の製造方法）
次に、第１の実施形態における半導体装置の製造方法について、図６から図１４に基づき説明する。図６は、本開示の第１の実施形態の半導体装置の製造方法のフローチャートである。図７～図１４は、本開示の第１の実施形態の半導体装置の製造方法の工程図である。
最初に、図７に示されるように、一方の主面１０ａと、他方の主面１０ｂとを有する炭化珪素基板１０を準備し（ステップＳ１）、炭化珪素基板１０の一方の主面１０ａに、層間絶縁膜となる膜厚が０．８μｍの絶縁膜２０をＣＶＤ（chemical vapor deposition）法により形成する（ステップＳ２）。絶縁膜２０は、酸化シリコンにより形成されている。
次に、図８に示されるように、絶縁膜２０にコンタクトホール２１を形成する（ステップＳ３）。具体的には、絶縁膜２０の上面２０ａに、フォトレジストを塗布し、露光装置による露光及び現像を行うことにより、コンタクトホール２１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ（Reactive Ion Etching）等のドライエッチングにより、レジストパターンの形成されていない領域の絶縁膜２０を除去し、炭化珪素基板１０の主面１０ａを露出させることによりコンタクトホール２１を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。これにより、底面２１ａが炭化珪素基板１０の主面１０ａとなり、側面２１ｂが絶縁膜２０となるコンタクトホール２１が形成される。
次に、図９に示されるように、コンタクトホール２１の底面２１ａ及び側面２１ｂ、絶縁膜２０の上面２０ａを覆うＳｉ膜１３０をスパッタリングにより形成する（ステップＳ４）。形成されるＳｉ膜１３０の膜厚ｔ１は、５ｎｍ以上、１００ｎｍ以下である。Ｓｉ膜１３０の膜厚ｔ１は、Ｓｉ膜１３０のうちコンタクトホール２１の底面２１ａにおける厚さである。
次に、図１０に示されるように、絶縁膜２０の上面２０ａのＳｉ膜１３０を除去する（ステップＳ５）。具体的には、コンタクトホール２１の底面２１ａを覆う不図示のレジストパターンを形成し、ＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域のＳｉ膜１３０を除去する。エッチングガスには、フッ素系、または、塩素系のエッチングガスを用いる。この後、レジストパターンは有機溶剤等により除去する。これにより、コンタクトホール２１の底面２１ａ及び側面２１ｂを覆うＳｉ膜１３０が残る。ＲＩＥ等のドライエッチングは、異方性を有するエッチングである。このため、レジストパターンの形成されていない領域の絶縁膜２０の上面２０ａのＳｉ膜１３０が完全に除去されても、コンタクトホール２１の側面２１ｂを覆うＳｉ膜１３０は、完全には除去することはできず薄く残る。
次に、図１１に示されるように、コンタクトホール２１の底面２１ａ及び側面２１ｂにおけるＳｉ膜１３０の上、絶縁膜２０の上面２０ａに、Ｎｉ膜１４０をスパッタリングにより形成する（ステップＳ６）。形成されるＮｉ膜１４０の膜厚ｔ２は、５ｎｍ以上、１００ｎｍ以下である。Ｎｉ膜１４０の膜厚ｔ２は、Ｎｉ膜１４０のうちコンタクトホール２１の底面２１ａにおける厚さである。Ｓｉ膜１３０及びＮｉ膜１４０は、コンタクトホール２１の底面２１ａにおいて、Ｓｉ膜１３０に含まれる厚さ方向に積算される単位面積当たりのＳｉ原子の数をＮＳｉ、Ｎｉ膜１４０に含まれる厚さ方向に積算される単位面積当たりのＮｉ原子の数をＮＮｉとしたとき、ＮＮｉ≧ＮＳｉ／２の関係が成り立つような膜厚で形成する。尚、厚さ方向とは、Ｓｉ膜１３０及びＮｉ膜１４０の膜厚方向を意味するものとし、Ｓｉ膜１３０及びＮｉ膜１４０の膜面に対し垂直な方向である。
次に、図１２に示されるように、２００℃以上、４００℃以下、例えば、約３５０℃の温度で第１の熱処理を行う（ステップＳ７）。これにより、コンタクトホール２１の底面２１ａ及び側面２１ｂにおけるＳｉ膜１３０のＳｉとＮｉ膜１４０のＮｉとが反応しニッケルシリサイドの反応前駆体層１４１が形成される。第１の熱処理における温度は、ＳｉとＮｉとは反応するが、ＳｉＣに含まれるＳｉとＮｉとは反応しない温度である。本願においては、この温度を第１の温度と記載する場合がある。Ｎｉ膜１４０は、絶縁膜２０の上面２０ａにも形成されているが、この工程の熱処理の温度である約３５０℃では、Ｎｉ膜１４０に含まれるＮｉが、絶縁膜２０の内部に進入することはない。第１の温度は炭化珪素基板１０の温度である。例えば、第１の熱処理は炉を用いて行われ、炭化珪素基板１０の温度は炉内温度と実質的に等しい。
次に、図１３に示されるように、ウェットエッチングにより、絶縁膜２０の上面２０ａの未反応のＮｉ膜１４０、すなわちＮｉ膜１４０のうちＳｉ膜１３０と反応していない部分を除去する（ステップＳ８）。これにより、コンタクトホール２１の底面２１ａ及び側面２１ｂには、反応前駆体層１４１が残る。
次に、図１４に示されるように、８００℃以上、１１００℃以下、例えば、約１０００℃の温度で第２の熱処理を行うことにより（ステップＳ９）、反応前駆体層１４１により、電極層１４２を形成する。電極層１４２は、炭化珪素基板１０の主面１０ａとオーミック接触するオーミック領域１４２ａを含む。オーミック領域１４２ａはオーミック電極として機能し得る。この工程における温度は、第１の温度よりも高く、ＳｉＣに含まれるＳｉとＮｉとが反応する温度である。本願においては、この熱処理の工程の温度を第２の温度と記載する場合がある。第２の温度は炭化珪素基板１０の温度である。例えば、第２の熱処理は炉を用いて行われ、炭化珪素基板１０の温度は炉内温度と実質的に等しい。
電極層１４２において、オーミック領域１４２ａでは、炭化珪素基板１０に含まれていたＳｉが進入している。
本実施形態では、電極層１４２のオーミック領域１４２ａを形成しているニッケルシリサイドは、殆どがＳｉ膜１３０に含まれるＳｉと、Ｎｉ膜１４０に含まれるＮｉとにより形成されている。このため、第２の熱処理において、オーミック領域１４２ａを形成する際には、反応前駆体層１４１に含まれる未反応の僅かなＮｉが、炭化珪素基板１０から供給されるＳｉと反応する。このため、炭化珪素基板１０から供給されるＳｉの量は僅かである。よって、未反応のＣが生成される量も僅かであるため、電極層１４２の表面にＣが析出することは殆どない。従って、電極層１４２の上にＡｌ等の配線層を形成しても、電極層１４２の表面より剥がれることはない。尚、配線層は、ＴｉＮとＡｌとを順で積層した膜であってもよい。
また、本実施形態においては、図１に示されるようなＴｉＮ膜の形成が不要となるため、炭化珪素半導体装置を製造する際の製造工程の工程数を減らすことができ、コストダウンを図ることができる。
また、本実施形態においては、図１１に示される状態では、コンタクトホール２１の側面２１ｂは、Ｓｉ膜１３０により覆われているため、コンタクトホール２１の側面２１ｂを形成する酸化シリコンとＮｉ膜１４０とは直接接触していない。よって、約１０００℃の温度で第２の熱処理を行っても、絶縁膜２０にＮｉが進入することはなく、絶縁膜２０が劣化することはない。尚、酸化シリコンにより形成された絶縁膜にＮｉ膜が直接接触している場合には、加熱温度が５００℃程度で、絶縁膜にＮｉが進入するため、絶縁膜が劣化する。
（変形例）
次に、本実施形態の変形例について説明する。
本変形例は、図９に示す工程の後、Ｓｉ膜１３０の上に形成される不図示のレジストパターンの大きさを変えることにより、残存するＳｉ膜１３０の大きさを変えたものである。
例えば、図９に示す工程（ステップＳ４）の後、図１５に示されるように、コンタクトホール２１の底面２１ａよりも狭い領域のＳｉ膜１３０の上に、レジストパターン１５１を形成し、レジストパターン１５１の形成されていない領域のＳｉ膜１３０を除去する。この後、上記と同様の工程（ステップＳ５～Ｓ９）を行うことにより、図１６に示されるように、コンタクトホール２１の底面２１ａと接する第１の電極１４２ｂと、コンタクトホール２１の側面２１ｂと接する第２の電極１４２ｃとが、互いから離れて形成される。即ち、コンタクトホール２１の底面２１ａにおいて、第１の電極１４２ｂと第２の電極１４２ｃとが互いから離れて形成される。第１の電極１４２ｂと第２の電極１４２ｃとの間の距離Ｌは、０．１μｍ以上、１μｍ以下が好ましい。尚、図１６に示されるように、絶縁膜２０の上面２０ａには、絶縁膜２０と接触するＮｉ膜は存在してはいない。
尚、第１の電極１４２ｂには炭化珪素基板１０に含まれるＳｉが進入しており、第１の電極１４２ｂはオーミック電極として機能し得る。第２の電極１４２ｃは、炭化珪素基板１０に含まれるＳｉが進入したオーミック領域１４２ｄを、炭化珪素基板１０の主面１０ａの近傍に含み、オーミック領域１４２ｄはオーミック電極として機能し得る。第２の電極１４２ｃにおいて、オーミック領域１４２ｄよりも炭化珪素基板１０の主面１０ａから離れた部分ではＳｉの進入はない。従って、第２の電極１４２ｃは、第１の電極１４２ｂよりも、含まれるＳｉの少ない部分が存在しており、よって、第２の電極１４２ｃには、第１の電極１４２ｂよりもＳｉの濃度の低い部分が存在している。
第１の電極１４２ｂが形成される際には、炭化珪素基板１０より僅かにＳｉが進入するため、これに伴い、炭化珪素基板１０に含まれる未反応のＣも第１の電極１４２ｂに進入する。これに対し、第２の電極１４２ｃにおいては、炭化珪素基板１０の主面１０ａの近傍では、未反応のＣが進入する場合はあるが、第２の電極１４２ｃにおいて、炭化珪素基板１０の主面１０ａから離れた部分では、未反応のＣが進入することはない。従って、第２の電極１４２ｃには、Ｃを含まない領域が存在しており、よって、第１の電極１４２ｂのＣの濃度よりも低い濃度の領域が存在している。
また、図９に示す工程（ステップＳ４）の後、図１７に示されるように、コンタクトホール２１の底面２１ａよりも広い領域のＳｉ膜１３０の上に、レジストパターン１５２を形成し、レジストパターン１５２の形成されていない領域のＳｉ膜１３０を除去する。この後、上記と同様の工程（ステップＳ５～Ｓ９）を行うことにより、図１８に示されるように、電極層１４２は、コンタクトホール２１の底面２１ａ及び側面２１ｂと、コンタクトホール２１の近傍の絶縁膜２０の上面２０ａに形成される。
また、図１５に示されるように、コンタクトホール２１の底面２１ａよりも狭い領域のＳｉ膜１３０の上に、レジストパターン１５１を形成し、等方性のドライエッチングによりレジストパターン１５１が形成されていない領域のＳｉ膜１３０を除去してもよい。この場合には、Ｓｉ膜１３０は、側面２１ｂには形成されず、コンタクトホール２１の底面２１ａに形成されるため、図１９に示すように、コンタクトホール２１の底面２１ａにのみオーミック電極となる電極層１４２が形成される。
（半導体装置）
次に、第１の実施形態における半導体装置の一例について説明する。本実施形態における半導体装置は、図２０に示されるように、例えば、縦型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。具体的には、本実施形態における半導体装置は、炭化珪素基板１０と、電極層１４２と、配線層７０と、ゲート絶縁膜２５と、ゲート電極７１とを有し、ゲート電極７１は、層間絶縁膜となる絶縁膜２０に覆われている。炭化珪素基板１０は、第１のｎ層１１、第２のｎ層１２、ｐボディ層１３、ｎソース領域１４、ｐ領域１８を有する。第１のｎ層１１及びｎソース領域１４は、第２のｎ層１２よりも多く不純物元素がドープされている。ｐ領域１８は、ｐボディ層１３よりも多くの不純物元素がドープされている。
電極層１４２は、本実施形態における製造方法により製造されており、炭化珪素基板１０の一方の主面１０ａ（図中の上面）上において、ｎソース領域１４にオーミックコンタクトしている。電極層１４２の厚さは、例えば、１００～２００ｎｍ程度である。電極層１４２の上及び絶縁膜２０の上面２０ａには、配線層７０が形成されている。
ゲート電極７１は、炭化珪素基板１０の一方の主面１０ａ（図中の上面）上にゲート絶縁膜２５を介して設けられており、ｐボディ層１３の表面側であるチャネル領域１３ａに対向している。また炭化珪素基板１０の他方の主面１０ｂ（図中の下面）上にはドレイン電極７２が設けられている。
本実施形態によれば、電極層１４２より配線層７０が剥離しにくい縦型ＭＯＳＦＥＴを得ることができる。
尚、炭化珪素基板１０のドレイン電極７２に面する側にｐコレクタ層を形成することにより、縦型ＭＯＳＦＥＴの代わりに縦型ＩＧＢＴ（Insulated Gate Bipolar Transistor）としてもよい。また炭化珪素基板に形成されたトレンチ内にゲート絶縁膜を介してゲート電極が埋め込まれる構造（トレンチゲート構造）であってもよい。
〔第２の実施形態〕
次に、第２の実施形態における半導体装置の製造方法について、図２１から図２７に基づき説明する。
最初に、図２１に示されるように、炭化珪素基板１０の主面１０ａに、コンタクトホール２１を有する絶縁膜２０を形成し、コンタクトホール２１及び絶縁膜２０を覆うＴｉＮ膜１２０をスパッタリングにより形成する。この後、コンタクトホール２１の底面２１ａに形成されているＴｉＮ膜１２０を一部除去し、炭化珪素基板１０の主面１０ａを露出させる。尚、形成されるＴｉＮ膜１２０の膜厚は、１０ｎｍ以上、２００ｎｍ以下である。
次に、図２２に示されるように、露出している炭化珪素基板１０の主面１０ａ、ＴｉＮ膜１２０の上に、スパッタリングによりＳｉ膜１３０を形成する。
次に、図２３に示されるように、ＴｉＮ膜１２０を介した絶縁膜２０の上面２０ａの上に形成されたＳｉ膜１３０を除去する。この際、コンタクトホール２１の近傍においては、ＴｉＮ膜１２０を介した絶縁膜２０の上面２０ａの上に、Ｓｉ膜１３０の一部が残存していてもよい。これにより、コンタクトホール２１の底面２１ａ及び側面２１ｂを覆うＳｉ膜１３０が残る。
次に、図２４に示されるように、ＴｉＮ膜１２０及びＳｉ膜１３０の上に、Ｎｉ膜１４０をスパッタリングにより形成する。
次に、図２５に示されるように、３００℃～４００℃、例えば、約３５０℃の温度で第１の熱処理を行う。これにより、Ｓｉ膜１３０のＳｉと、Ｓｉ膜１３０の上のＮｉ膜１４０のＮｉとにより、ニッケルシリサイドの反応前駆体層１４１が形成される。尚、ＴｉＮ膜１２０の上のＮｉ膜１４０がシリサイド化することはない。
次に、図２６に示されるように、ウェットエッチングにより未反応のＮｉ膜１４０を除去する。これにより、コンタクトホール２１の底面２１ａ及び側面２１ｂには、反応前駆体層１４１が残る。
次に、図２７に示されるように、約１０００℃の温度で第２の熱処理を行うことにより、反応前駆体層１４１により、電極層１４２が形成される。電極層１４２は、炭化珪素基板１０の主面１０ａとオーミック接触するオーミック領域１４２ａを含む。オーミック領域１４２ａを形成する際に、炭化珪素基板１０より供給されるＳｉは僅かであるため、電極層１４２の表面にＣが析出することは殆どない。よって、電極層１４２の上にＡｌ等の配線層を形成しても、配線層が電極層１４２の表面より剥がれることはない。尚、配線層は、ＴｉＮとＡｌとを順で積層した膜であってもよい。
（変形例）
本変形例では、上記の図２１に示す工程において、図２８に示すように、ＴｉＮ膜１２０をコンタクトホール２１の側面２１ｂにのみに形成してもよい。この後、図２９に示すように、ＴｉＮ膜１２０、コンタクトホール２１の底面２１ａ及び絶縁膜２０を覆うＳｉ膜１３０をスパッタリングにより形成する。この後、図３０に示すように、コンタクトホール２１の底面２１ａよりも狭い領域のＳｉ膜１３０の上に、レジストパターン１５３を形成し、レジストパターン１５３の形成されていない領域のＳｉ膜１３０を除去する。この後、上記と同様の工程（ステップＳ５～Ｓ９）を行うことにより、図３１に示されるように、コンタクトホール２１の底面２１ａにおいて、第１の電極１４２ｂと第２の電極１４２ｃとが互いから離れて形成される。
尚、上記以外の内容については、第１の本実施形態と同様である。
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１０ 炭化珪素基板
１０ａ 一方の主面
１０ｂ 他方の主面
１１ 第１のｎ層
１２ 第２のｎ層
１３ ｐボディ層
１４ ｎソース領域
１８ ｐ領域
２０ 絶縁膜
２０ａ 上面
２１ コンタクトホール
２１ａ 底面
２１ｂ 側面
２５ ゲート絶縁膜
３０ ＴｉＮ膜
３０ａ 開口部
４０ Ｎｉ膜
４１ 反応前駆体層
４１ａ オーミック電極
７０ 配線層
７１ ゲート電極
７２ ドレイン電極
１２０ ＴｉＮ膜
１３０ Ｓｉ膜
１４０ Ｎｉ膜
１４１ 反応前駆体層
１４２ 電極層
１４２ａ オーミック領域
１４２ｂ 第１の電極
１４２ｃ 第２の電極
１４２ｄ オーミック領域
１５１、１５２、１５３ レジストパターン

Claims (10)

  1. 炭化珪素基板を準備する工程と、
    前記炭化珪素基板の一方の主面に絶縁膜を形成する工程と、
    前記絶縁膜にコンタクトホールを形成し、前記コンタクトホールの底面において、前記炭化珪素基板の一方の主面を露出させる工程と、
    前記コンタクトホールの底面の上にＳｉ膜を形成する工程と、
    前記Ｓｉ膜の上にＮｉ膜を形成する工程と、
    前記Ｎｉ膜を形成する工程の後、ＮｉとＳｉとが反応する第１の温度で第１の熱処理を行う工程と、
    前記第１の熱処理の後、ウェットエッチングにより、前記Ｎｉ膜のうち前記Ｓｉ膜と反応していない未反応部を除去する工程と、
    前記未反応部を除去する工程の後、前記第１の温度よりも高い第２の温度で第２の熱処理を行う工程と、
    を有する炭化珪素半導体装置の製造方法。
  2. 前記コンタクトホールの底面の上にＳｉ膜を形成する工程は、
    前記コンタクトホールの底面及び側面と、前記絶縁膜の上面とに第１Ｓｉ膜を形成する工程と、
    前記第１Ｓｉ膜を形成する工程の後、少なくとも前記絶縁膜の上面の前記第１Ｓｉ膜をドライエッチングにより除去する工程と、
    を有する請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第１の温度は、２００℃以上、４００℃以下である請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記第２の温度は、８００℃以上、１１００℃以下である請求項１から請求項３のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  5. 前記コンタクトホールの底面における前記Ｓｉ膜の膜厚は、５ｎｍ以上、１００ｎｍ以下である請求項１から請求項４のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  6. 前記コンタクトホールの底面における前記Ｎｉ膜の膜厚は、５ｎｍ以上、１００ｎｍ以下である請求項１から請求項５のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  7. 前記Ｓｉ膜は、前記コンタクトホールの側面にも形成されている請求項１から請求項６のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  8. 前記Ｓｉ膜の上に前記Ｎｉ膜が形成された状態の前記コンタクトホールの底面において、前記Ｓｉ膜に含まれる厚さ方向に積算される単位面積当たりのＳｉ原子の数をＮＳｉ、前記Ｎｉ膜に含まれる厚さ方向に積算される単位面積当たりのＮｉ原子の数をＮＮｉとしたとき、ＮＮｉ≧ＮＳｉ／２の関係が成り立つ請求項１から請求項７のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  9. 主面を有する炭化珪素基板と、
    前記炭化珪素基板の主面上に設けられた絶縁膜と、
    前記絶縁膜に設けられたコンタクトホールと、
    前記コンタクトホールの底面の一部に設けられ、前記炭化珪素基板と接触している第１の電極と、
    前記コンタクトホールの側面に、前記第１の電極から離れて設けられた第２の電極と、
    を有し、
    前記第１の電極は、ＳｉとＮｉとを含み、前記炭化珪素基板とオーミックコンタクトしている炭化珪素半導体装置。
  10. 前記コンタクトホールの底面において、前記第１の電極と前記第２の電極との間の距離は、０．１μｍ以上、１μｍ以下である請求項９に記載の炭化珪素半導体装置。
JP2021533082A 2019-07-17 2020-07-14 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 Active JP7548232B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019131803 2019-07-17
JP2019131803 2019-07-17
PCT/JP2020/027413 WO2021010405A1 (ja) 2019-07-17 2020-07-14 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021010405A1 JPWO2021010405A1 (ja) 2021-01-21
JP7548232B2 true JP7548232B2 (ja) 2024-09-10

Family

ID=74210901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021533082A Active JP7548232B2 (ja) 2019-07-17 2020-07-14 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US12100739B2 (ja)
JP (1) JP7548232B2 (ja)
WO (1) WO2021010405A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7647216B2 (ja) * 2021-03-22 2025-03-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276978A (ja) 2004-03-24 2005-10-06 Nissan Motor Co Ltd オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置
JP2010103229A (ja) 2008-10-22 2010-05-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2013058587A (ja) 2011-09-08 2013-03-28 Seiko Epson Corp 半導体素子の製造方法
JP2018050008A (ja) 2016-09-23 2018-03-29 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953696B2 (ja) 1999-12-24 2007-08-08 新日本無線株式会社 半導体装置の製造方法
JP2003158259A (ja) 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
JP5418466B2 (ja) 2010-11-01 2014-02-19 住友電気工業株式会社 半導体装置およびその製造方法
JP7047250B2 (ja) 2016-03-16 2022-04-05 富士電機株式会社 炭化珪素半導体素子の製造方法
JP6705231B2 (ja) 2016-03-16 2020-06-03 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7006118B2 (ja) 2017-10-17 2022-01-24 富士電機株式会社 半導体装置及びその製造方法
WO2021010382A1 (ja) * 2019-07-17 2021-01-21 住友電気工業株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276978A (ja) 2004-03-24 2005-10-06 Nissan Motor Co Ltd オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置
JP2010103229A (ja) 2008-10-22 2010-05-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2013058587A (ja) 2011-09-08 2013-03-28 Seiko Epson Corp 半導体素子の製造方法
JP2018050008A (ja) 2016-09-23 2018-03-29 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US12100739B2 (en) 2024-09-24
US20220208971A1 (en) 2022-06-30
WO2021010405A1 (ja) 2021-01-21
JPWO2021010405A1 (ja) 2021-01-21

Similar Documents

Publication Publication Date Title
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US7829416B2 (en) Silicon carbide semiconductor device and method for producing the same
JPS584924A (ja) 半導体装置の電極形成方法
JP2003324197A (ja) 半導体装置およびその製造方法
JP6178106B2 (ja) 炭化珪素半導体装置の製造方法
US9704743B2 (en) Method for manufacturing silicon carbide semiconductor device
US20170271486A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7548232B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
WO2015045627A1 (ja) 炭化珪素半導体装置の製造方法
JP7459875B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JPWO2008117430A1 (ja) 半導体装置の製造方法、半導体装置
WO2016169162A1 (zh) 一种制作阵列基板的方法及其阵列基板和显示装置
JP6395299B2 (ja) 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
JP5561343B2 (ja) 炭化珪素半導体装置の製造方法
JP7647216B2 (ja) 炭化珪素半導体装置の製造方法
JP5014749B2 (ja) 炭化珪素半導体装置の製造方法
JP2000252472A (ja) 薄膜半導体素子及びその製造方法
US20230009078A1 (en) Method of manufacturing silicon carbide semiconductor device
JPH0126172B2 (ja)
WO2020004067A1 (ja) 炭化珪素半導体装置
CN118173587B (zh) 一种半导体器件及其制作方法
JP5037095B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JPS5961147A (ja) 半導体装置の製造方法
JPH09162392A (ja) 半導体装置
KR100659116B1 (ko) 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240812

R150 Certificate of patent or registration of utility model

Ref document number: 7548232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150