DE102019127654A1 - Hexagonale bornitrid-einkristallschicht und verfahren zur bildung derselben - Google Patents

Hexagonale bornitrid-einkristallschicht und verfahren zur bildung derselben Download PDF

Info

Publication number
DE102019127654A1
DE102019127654A1 DE102019127654.3A DE102019127654A DE102019127654A1 DE 102019127654 A1 DE102019127654 A1 DE 102019127654A1 DE 102019127654 A DE102019127654 A DE 102019127654A DE 102019127654 A1 DE102019127654 A1 DE 102019127654A1
Authority
DE
Germany
Prior art keywords
film
hbn
copper layer
single crystal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019127654.3A
Other languages
English (en)
Inventor
Tse-An CHEN
Chih-Piao CHUU
Lain-Jong Li
Wen-hao Chang
Chien-Chih Tseng
Chao-Kai Wen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019127654A1 publication Critical patent/DE102019127654A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0895—Tunnel injectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

Ein Verfahren umfasst das Abscheiden/Aufbringen einer Kupferschicht über einem ersten Substrat, das Tempern der Kupferschicht, das Abscheiden/Aufbringen eines hexagonalen Bornitrid- (hBN-) Films auf der Kupferschicht und das Entfernen des hBN-Films von der Kupferschicht. Der hBN-Film kann auf ein zweites Substrat übertragen werden.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der provisorischen US-Patentanmeldung Nr. 62/852,019 , eingereicht am 23. Mai 2019, unter dem Titel „Hexagonale Bornitrid-Einkristall-Monoschichten auf Waferebene aufgewachsen auf Cu(111)-Dünnschichten“; welche hierin durch Verweis aufgenommen wird.
  • ALLGEMEINER STAND DER TECHNIK
  • In der jüngsten Entwicklung integrierter Schaltungen wurden zweidimensionale (2D) elektronische Halbleitervorrichtungen erforscht. Ein 2D-Transistor kann einen 2D -Kanal aufweisen, welcher einen Kanal mit einer Dicke in atomarer Größe aufweist, wobei der Kanal zwischen zwei Isolierschichten gebildet ist,. Die Umsetzung von 2D-Transistoren auf physischen Wafern stößt jedoch auf Schwierigkeiten. In einem früheren Forschungsansatz wurde zum Beispiel die Verwendung hexagonaler Bornitrid- (hBN-) Filme als die Isolatoren untersucht. Die früheren hBN-Filme waren jedoch polykristallin, was zu einer Verschlechterung der Leistung der 2D-Transistoren führt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten verständlich aus der folgenden ausführlichen Beschreibung gelesen in Zusammenhang mit den beigefügten Figuren. Dabei ist festzuhalten, dass im Einklang mit der gängigen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. In der Tat können die Abmessungen der verschiedenen Merkmale zum Zwecke größerer Klarheit der Erörterung beliebig vergrößert oder verkleinert werden.
    • Die 1 bis 3 stellen die perspektivischen Ansichten von Zwischenstufen bei der Bildung eines hexagonalen Bornitrid- (hBN-) Films im Einklang mit einigen Ausführungsformen dar.
    • Die 4 bis 8 stellen die perspektivischen Ansichten von Zwischenstufen bei der Übertragung eines hBN-Films im Einklang mit einigen Ausführungsformen dar.
    • Die 9 bis 16 stellen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Transistors basierend auf einem hBN-Film im Einklang mit einigen Ausführungsformen dar.
    • 17 stellt schematisch eine Monoschicht eines Übergangsmetall-Dichalkogenids (TMD) im Einklang mit einigen Ausführungsformen dar.
    • 18 stellt einen Prozessablauf zum Bilden eines hBN-Films und eines Transistors basierend auf dem hBN-Film im Einklang mit einigen Ausführungsformen dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt zahlreiche verschiedene Ausführungsformen, oder Beispiele, zum Umsetzen verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich nur Beispiele und nicht als Einschränkung auszulegen. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste Merkmal und das zweite Merkmal in direktem Kontakt miteinander gebildet sind, und kann ebenfalls Ausführungsformen umfassen, in welchen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal gebildet sein können, sodass das erste Merkmal und das zweite Merkmal nicht in direktem Kontakt miteinander sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -Zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Ausdrücke räumlicher Beziehungen, wie zum Beispiel „darunterliegend“, „unterhalb“, „untere/r“, „darüberliegend“ „obere/r“ und dergleichen, hierin für eine einfachere Beschreibung verwendet sein, um die Beziehung eines Elements oder Merkmals zu (einem) anderen in den Figuren gezeigten Element/en oder Merkmal/en zu beschreiben. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
  • Ein hexagonaler Bornitrid- (hBN-) Film und das Verfahren zur Bildung desselben sind im Einklang mit einigen Ausführungsformen bereitgestellt. Ein Verfahren zum Bilden eines Transistors basierend auf dem hBN-Film und die entsprechende Vorrichtung sind bereitgestellt. Eine Reihe von Variationen einiger Ausführungsformen werden erörtert. Hierin erörterte Ausführungsformen sollen Beispiele bereitstellen, um das Herstellen oder Verwenden des Gegenstands dieser Offenbarung zu ermöglichen, und durchschnittlich geschulte Fachleute werden problemlos Modifikationen erkennen, die vorgenommen werden können, ohne den vorgesehenen Umfang verschiedener Ausführungsformen zu verlassen. In den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden ähnliche Bezugsziffern zur Kennzeichnung ähnlicher Elemente verwendet. Obwohl Ausführungsformen des Verfahrens in einer bestimmten Reihenfolge erörtert sein können, können weitere Ausführungsformen des Verfahrens in jeglicher beliebigen logischen Reihenfolge durchgeführt werden. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung wird ein Kupfer- (Cu-) Film (eine Schicht) aufweisend eine (111)-Oberflächenausrichtung auf einem Saphirsubstrat gebildet. Der abgeschiedene Kupferfilm kann ein polykristalliner Filme sein. Der polykristalline Cu-Film wird getempert, um die polykristalline Struktur in eine einkristalline Struktur umzuwandeln. Dann wird ein einkristalliner hBN-Film auf dem einkristallinen Kupferfilm aufgewachsen. Der einkristalline hBN-Film kann auf ein Substrat übertragen werden, und eine Übergangsmetall-Dichalkogenid- (TMD-) Schicht kann auf dem hBN-Film gebildet oder auf diesen übertragen werden. Basierend auf der TMD-Schicht und dem hBN-film kann ein Transistor gebildet werden.
  • Die 1 bis 3 stellen die perspektivischen Ansichten von Zwischenstufen bei der Bildung eines hBN-Films im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung dar. Die entsprechenden Prozesse sind auch im Prozessablauf 200, der in 18 gezeigt ist, schematisch wiedergegeben.
  • Bezugnehmend auf 1 ist ein Substrat 20 bereitgestellt. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung, weist das Substrat 20 ein Saphirsubstrat auf oder ist ein solches. Das Saphirsubstrat 20 kann ein c-Ebenen-Saphirsubstrat (manchmal als ein c-Saphirsubstrat bezeichnet) sein. Im Einklang mit alternativen Ausführungsformen können auch die Substrate mit anderen Ebenen (wie zum Beispiel M-Ebene, R-Ebene oder A-Ebene) angewendet werden. Das Substrat 20 kann die Form eines Wafers aufweisen, und kann in der Draufsicht eine runde Form oder eine rechteckige Form aufweisen. Der Durchmesser des Substrats 20 kann 3 Zoll, 12 Zoll oder mehr betragen. Das Saphirsubstrat 20 ist ein einkristallines Substrat im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung.
  • Bezugnehmend auf 2 wird ein Kupferfilm 22 auf dem Substrat 20 aufgebracht. Der entsprechende Prozess ist als Prozess 202 im Prozessablauf, der in 18 gezeigt ist, dargestellt. Im Einklang mit einigen Ausführungsformen wird die Abscheidung durch Zerstäubungs- oder ähnliche Verfahren erzielt. Während der Abscheidung kann Argon als das Prozess-/Sputtergas verwendet werden. Der Druck des Prozessgases kann in einem Bereich von zwischen ungefähr 0,05 mTorr und ungefähr 3 Torr liegen. Der entstehende Kupferfilm 22 weist vorzugsweise eine gute kristalline Struktur auf. Folglich wird die Abscheidungsrate kontrolliert, damit sie nicht zu hoch wird, um eine gute kristalline Struktur zu erzielen. Andernfalls kann sich eine amorphe Struktur bilden. Andererseits kann das abgeschiedene Kupfer verdampfen, da die Abscheidung bei einer hohen Temperatur vorgenommen wird. Falls die Abscheidungsrate zu niedrig ist, kann die Verdampfungsrate die Abscheidungsrate überschreiten, und anstatt mit fortschreitender Abscheidung die Dicke zu vergrößern, kann die Kupferschicht eine Nettoreduzierung der Dicke erleiden. Im Einklang mit einigen Ausführungsformen wird die Abscheidungsrate derart ausgewählt, dass sie niedriger als ungefähr 5 nm ist, und kann im Bereich von zwischen ungefähr 0,05 nm und ungefähr 5 nm liegen. Ferner wird die Dicke T1 des Kupferfilms 22 derart gesteuert, dass sie innerhalb eines bestimmten Bereichs liegt. Es versteht sich, dass sich mit der Zunahme der Dicke T1 des Kupferfilms 22 mehr Körnchen im Kupferfilm 22 bilden können, was bedeutet, dass die Korngröße zunehmend kleiner wird, und sich somit die Qualität der neu aufgewachsenen oberen Abschnitte des Kupferfilms 22 im Vergleich zu den unteren Abschnitten des Kupferfilms 22 verschlechtert. Falls der Kupferfilm 22 andererseits zu dünn ist, kann die Verdampfung des Kupferfilms 22 in nachfolgenden Hochtemperaturprozessen, wie zum Beispiel dem Temperprozess, bewirken, dass der Kupferfilm 22 zu dünn ist. Im Einklang mit einigen Ausführungsformen wird die Dicke T1 derart ausgewählt, dass sie im Bereich von zwischen ungefähr 400 nm und ungefähr 600 nm liegt.
  • Die Abscheidung des Kupferfilms 22 kann durch Zerstäubung von Kupfer aus einem Kupfer-Target unter Verwendung von Argon erfolgen. Auch Wasserstoff (H2) kann während der Abscheidung des Kupferfilms 22 als ein Prozessgas hinzugefügt werden. Das Hinzufügen von Wasserstoff kann die unerwünschte Oxidation des Kupferfilms 22 verhindern. Während der Abscheidung kann der Druck des Prozessgases im Bereich von zwischen ungefähr 1 Torr und ungefähr 500 Torr liegen. Die Temperatur des Substrats 20 wird derart ausgewählt, dass sie in einem bestimmten Bereich liegt. Versuchsergebnisse zeigten, dass der Kupferfilm 22 keine kristalline Struktur aufweisen kann oder die Qualität der kristallinen Struktur des Kupferfilms 22 zu gering ist, wenn die Temperatur zu niedrig ist. Anders ausgedrückt können die Korngrößen des Kupferfilms 22 zu klein oder der Kupferfilm amorph werden, falls die Abscheidungstemperatur zu niedrig ist. Ist die Temperatur zum Beispiel niedriger als 900 °C, kann sich die Ausrichtung der kristallinen Struktur in benachbarten Körnchen gegeneinander verdrehen (um 60 Grad), wodurch diese verschiedene Ausrichtungen aufweisen. Folglich entstehen Grenzen zwischen den benachbarten Körnchen. Ist die Aufwachstemperatur hingegen zu hoch (zum Beispiel höher als ungefähr 1.000 °C), kann der Kupferfilm 22 verdampfen, während er abgeschieden wird. Außerdem zerstört eine zu hohe Temperatur die kristalline Struktur, indem sie zum Beispiel das teilweise Aufschmelzen des Kupferfilms 22 bewirkt. Folglich wird die Temperatur des Substrats 20 derart ausgewählt, dass sie im Bereich von zwischen ungefähr 900 °C und ungefähr 1.100 °C liegt.
  • Der Kupferfilm 22 kann beim Abscheiden eine polykristalline Struktur aufweisen. Ein Temperprozess (dargestellt durch die Pfeile 23) wird dann ausgeführt, um die polykristalline Struktur des Kupferfilms 22 in eine einkristalline Struktur umzuwandeln. Der entsprechende Prozess ist als Prozess 204 im Prozessablauf, der in 18 gezeigt ist, dargestellt. Im Einklang mit einigen Ausführungsformen wird der Temperprozess in einer Kammer mit Wasserstoff (H2) als ein Prozessgas durchgeführt. Die Verwendung von Wasserstoff als das Tempergas kann jeglichen oxidierten Teil des Kupferfilms 22 wieder zurück zu elementarem Kupfer reduzieren und die Oxidation des Kupferfilms 22 verhindern. Die Tempertemperatur kann im Bereich von zwischen ungefähr 500 °C und ungefähr 1.100 °C liegen. Versuchsergebnisse haben auch gezeigt, dass der Effekt der Strukturumwandlung nicht zufriedenstellend ist, wenn die Tempertemperatur zu niedrig ist (zum Beispiel niedriger als ungefähr 500°C), oder dass das Tempern zu lange dauern kann, um die polykristalline Struktur vollständig in die einkristalline Struktur umzuwandeln. Falls die Tempertemperatur andererseits zu hoch ist (zum Beispiel höher als ungefähr 1.100 °C), kann der Kupferfilm 22 mit fortschreitendem Temperprozess verdampfen. Außerdem bewirkt eine zu hohe Temperatur die Zerstörung der kristallinen Struktur, indem sie zum Beispiel das teilweise Aufschmelzen des Kupferfilms 22 bewirkt.
  • Um den polykristallinen Kupferfilm 22 wirksam in Einkristall umzuwandeln, ist die Tempertemperatur vorzugsweise hoch (aber nicht übermäßig hoch), wie zuvor erwähnt. Dies kann die Verdampfung von Kupfer und die Reduzierung der Dicke des Kupferfilms 22 bewirken. Um die Verdampfung zu reduzieren, wird der Kupferfilm 22 während des Temperns (wie in 2 gezeigt) nach unten zeigend angeordnet, was bedeutet, dass das Substrat 20 während des Temperns über dem Kupferfilm 22 angeordnet ist. Dies ermöglicht ein Erhöhen der Tempertemperatur, während die Verdampfungsrate gleichzeitig unter Kontrolle bleibt. Ferner kann auch die Erhöhung des Kammerdrucks die Verdampfung reduzieren. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung liegt während des Temperprozesses der Druck des Prozessgases im Bereich von zwischen ungefähr 760 Torr und ungefähr 0,1 Torr. Die Dauer des Temperns kann im Bereich von zwischen ungefähr 10 Minuten und ungefähr 480 Minuten liegen.
  • Nach dem Temperprozess kann der Kupferfilm 22 einen einkristallinen Film aufweisen. Die Oberflächenausrichtung des Kupferfilms 22 kann in (111)-Richtung angeordnet sein. In dieser Beschreibung wird der Kupferfilm aufweisend die (111)-Oberflächenausrichtung alternativ auch als ein Cu-(111)-Film bezeichnet. Es versteht sich, dass der Kupferfilm 22 mit der (111)-Oberflächenausrichtung eine niedrige Oberflächenenergie aufweist, und es somit relativ einfach ist, einen einkristallinen Cu-(111)-Film zu bilden. Ferner ist auch die Gitterkonstante von Cu-(111)-Film sehr ähnlich der Gitterkonstante des nachfolgend gebildeten hBN-Films, und somit kann der auf Cu-(111)-Film aufgewachsene hBN-Film weniger Fehler aufweisen. Folglich werden das Material des Substrats 20, die Oberflächenausrichtung des Substrats 20 und die Prozessbedingungen zur Bildung des Kupferfilms 22 derart ausgewählt, dass im nachfolgend gebildeten hBN-Film eine (111)-Oberflächenausrichtung erzeugt werden kann.
  • Bezugnehmend auf 3 wird ein hBN-Film 24 aufgebracht. Der entsprechende Prozess ist als Prozess 206 im Prozessablauf, der in 18 gezeigt ist, dargestellt. Der hBN-Film 24 weist eine Honigwabenstruktur auf. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung wird der hBN-Film 24 unter Verwendung eines Abscheidungsverfahrens, wie zum Beispiel chemischer Dampfabscheidung (CVD), chemischer Niederdruck-Dampfabscheidung (LPCVD) oder dergleichen, aufgebracht. Die Prozessgase (Vorläufer) können Wasserstoff (H2) und einen weiteren Vorläufer, wie zum Beispiel Ammoniak-Boran (BH3N), Borazin (B3H6N3) und/oder dergleichen, aufweisen. Während des Abscheidens kann die Temperatur des Substrats 20 im Bereich von zwischen ungefähr 900 °C und ungefähr 1.080 °C liegen. Die Temperatur der Vorläufergase kann im Bereich von zwischen ungefähr 60 °C und ungefähr 1.30 °C liegen. Die Dauer des Abscheidens kann im Bereich von zwischen ungefähr 5 Minuten und ungefähr 180 Minuten liegen.
  • Im Einklang mit einigen Ausführungsformen wirken während der Abscheidung des hBN-Films 24 die freiliegenden Kupferatome des Kupferfilms 22 als ein Katalysator zum Aktivieren der BH3N-Moleküle, sodass es möglich wird, eine Bornitrid-Monoschicht auf dem Kupferfilm 22 aufzuwachsen. Wenn ein Abschnitt des freiliegenden Kupferfilms 22 mit der Bornitrid-Monoschicht bedeckt ist, ist es schwierig, noch mehr Bornitrid auf die bereits abgeschiedene Bornitrid-Monoschicht aufzubringen, da keine freiliegenden Kupferatome mehr vorhanden sein, welche als der Katalysator wirken. Folglich kann eine Monoschicht des hBN-Films 24 aufgebracht werden, und die Abscheidung kann selbststoppend sein. Im Einklang mit einigen Ausführungsformen liegt die Dicke T2 der Monoschicht des hBN-Films 24 im Bereich von zwischen ungefähr 3 Å und ungefähr 10 Å. Im Einklang mit alternativen Ausführungsformen kann die Dicke des hBN-films 24 weiter zunehmen, wenn andere Abscheidungsverfahren und/oder Prozessbedingungen verwendet werden. Zum Beispiel kann das Erhöhen des Drucks in der betreffenden Prozesskammer ermöglichen, dass hBN-Film 24 mit der Zeit weiterwächst, während die einkristalline Struktur nach wie vor erhalten bleibt. In der Folge kann der hBN-Film 24 im Einklang mit einigen Ausführungsformen eine Mehrzahl von hBN-Monoschichten aufweisen, und die Dicke T2 kann im Bereich von zwischen ungefähr 10 Å und ungefähr 200 Å liegen.
  • Da der hBN-Film 24 auf dem einkristallinen Kupferfilm 22 aufgewachsen wird, kann der hBN-Film 24 unter geeigneten Prozessbedingungen für die Abscheidung derart gebildet werden, das er bei der Abscheidung eine einkristalline Struktur aufweist. Ein einkristalliner hBN-Film 24 ist vorteilhaft für die Bildung von Vorrichtungen, wie zum Beispiel Transistoren. Falls der hBN-Film 24 oder der hBN-Film 50 (16) im Transistor 77 zum Beispiel eine polykristalline Struktur aufweist, so ereignet sich eine Trägerstreuung an der Grenze der Körnchen der polykristallinen Struktur des hBN-Films 24 und des hBN-Films 50, wenn Träger (wie zum Beispiel Elektronen) im Kanalmaterial 44 zwischen dem hBN-Film 24 und dem hBN-Film 50 fließen, was zur Verschlechterung der Leistung des entstehenden Transistors führt. Folglich ist das Aufweisen einer einkristallinen Struktur vorteilhaft für die entstehenden Vorrichtungen, welche basierend auf dem hBN-Film 24 gebildet werden.
  • Nach der Bildung des hBN-Films 24, kann der hBN-Film 24 auf einen Wafer übertragen werden, und kann bei der Bildung integrierter Schaltungen, wie zum Beispiel Transistoren, verwendet werden. Der entsprechende Übertragungsprozess ist in den 4 bis 8 dargestellt. Die betreffenden Prozesse sind auch im Prozessablauf, der in 18 gezeigt ist, gezeigt. 4 stellt die Vorbereitung für die Übertragung des hBN-Films 24 auf einen Wafer dar. Bezugnehmend auf 4 wird ein Schutzfilm 26 auf dem hBN-Film 24 gebildet. Der Schutzfilm 26 weist die Funktion auf, den hBN-Film 24 vor Beschädigungen während des Übertragungsprozesses zu schützen. Der entsprechende Prozess ist als Prozess 208 im Prozessablauf, der in 18 gezeigt ist, dargestellt. Im Einklang mit einigen Ausführungsformen umfasst der Schutzfilm 26 Polymethylmethacrylat (PMMA), welches in einer fließbaren Form vorliegt, und wird zum Beispiel unter Verwendung von Rotationsbeschichtung auf den hBN-Film 24 aufgebracht. Der beschichtete PMMA-Film 26 wird gehärtet und verfestigt. Im Einklang mit alternativen Ausführungsformen können auch andere Arten von fließbarem und härtbarem Material oder Trockenfilm, welcher Schutz bereitstellen kann, verwendet werden. Danach wird der PMMA-Film 26 mit thermisch lösbarem Band 28 überzogen. Der entsprechende Prozess ist als Prozess 210 im Prozessablauf, der in 18 gezeigt ist, dargestellt. Das thermisch ablösbare Band 28 kann aus einem Material gebildet sein, welches unter Temperatur- oder anderen Bedingungen (wie zum Beispiel Strahlung) eine lose Haftung aufweist. In der gesamten Beschreibung wird die Struktur aufweisend das Substrat 20, den Kupferfilm 22, den hBN-Film 24, den PMMA-film 26 und das thermisch lösbare Band 28 als ein Verbundwafer 30 bezeichnet.
  • Als nächstes wird, wie in 5 gezeigt, ein elektrochemischer Delaminationsprozess durchgeführt, um den Kupferfilm 22 vom hBN-Film 24 zu trennen. Der entsprechende Prozess ist als Prozess 212 im Prozessablauf, der in 18 gezeigt ist, dargestellt. Der elektrochemische Delaminationsprozess wird durchgeführt, indem der Verbundwafer 30 in elektrochemische Lösung 34 gelegt wird, welche im Behälter 36 enthalten ist. Im Einklang mit einigen Ausführungsformen umfasst die elektrochemische Lösung 34 die wässrige Lösung von NaOH als den Elektrolyten, oder kann die wässrige Lösung anderer Arten von Chemikalien, wie zum Beispiel K2SO4, Tetramethylammoniumhydroxid (TMAH) oder dergleichen, umfassen. Die Konzentration von NaOH in elektrochemischer Lösung 34 kann im Bereich von zwischen ungefähr 0,2 mol/l und ungefähr 5 mol/l liegen. Im Einklang mit einigen Ausführungsformen wird eine Metallplatte 32 als die Anode verwendet, und der Verbundwafer 30 wird als die Kathode verwendet. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung kann die Metallplatte 32 (die Anode) aus Platin oder einer anderen Art von Metall gebildet sein oder dieses enthalten. Die Anode und die Kathode sind jeweils mit einem positiven Ende und einem negativen Ende der Spannungsquelle 38 verbunden. Das negative Ende der Spannungsquelle 38 ist elektrisch mit dem Kupferfilm 22 im Verbundwafer 30 verbunden.
  • Während des elektrochemischen Delaminationsprozesses dringt die elektrochemische Delaminationslösung 34 von den Rändern des Verbundwafers 30 zu dessen Zentrum vor, und Wasserstoffgasblasen werden aus dem Wasser in der eingedrungenen elektrochemischen Delaminationslösung 34 erzeugt. Ferner werden die Wasserstoffgasblasen zwischen dem Kupferfilm 22 und dem hBN-Film 24 erzeugt. Folglich wird der Kupferfilm 22 vom hBN-Film 24 getrennt. Die Dauer des elektrochemischen Delaminationsprozesses hängt von verschiedenen Faktoren ab, darunter der Größe des Verbundwafers 30, der angelegten Spannung und dergleichen. Zum Beispiel kann ein Erhöhen der Spannung V die Trenngeschwindigkeit erhöhen. Eine zu hohe Spannung V kann jedoch zur Entstehung von Fehlern, wie zum Beispiel der Delamination des hBN-Films 24 von der Schutzschicht 26, führen, und somit eine Beschädigung des hBN-Films 24 verursachen. Ist die Spannung hingegen zu niedrig, so ist auch die Trenngeschwindigkeit zu niedrig, und auch der Verbundwafer 30 wird der elektrochemischen Delaminationslösung 34 für einen längeren Zeitraum ausgesetzt, was ebenfalls zur Beschädigung der Schichten, wie zum Beispiel des hBN-Films 24 im Verbundwafer 30, führt. Im Einklang mit einigen Ausführungsformen liegt die Spannung V im Bereich von zwischen ungefähr 1 V und ungefähr 10 V, kann aber auch im Bereich von zwischen ungefähr 3 V und ungefähr 5 V liegen.
  • Der in 5 gezeigte elektrochemische Delaminationsprozess führt zur Trennung des Verbundwafers 30 in zwei Waferteile 30A und 30B, wie in den 5 und 6 gezeigt. Der Waferteil 30A weist das Substrat 20 und den Kupferfilm 24 auf, und der Waferteil 30B weist den hBN-Film 24, die Schutzschicht 26 und das thermisch lösbare Band 28 auf. Da sowohl der hBN-Film 24 als auch die Schutzschicht 26 dünn sind, weist in dieser Phase das thermisch lösbare Band 28 die Funktion auf, ein Zusammenfalten des Waferteils 30B zu verhindern. Das Substrat 20, welches im Waferteil 30A angeordnet ist, bleibt unbeschädigt. Folglich kann das Substrat 20 zum Beispiel durch Entfernen des Kupferfilms 22 durch Ätzen wiederverwendet werden. Das entstehende Substrat 20 kann wiederverwendet werden, um die in den 2 bis 6 gezeigten Prozesse auszuführen.
  • Bezugnehmend auf 7 wird der Waferteil 30B auf das Substrat 40 geklebt. Das Substrat 40 kann im Wafer 42 angeordnet sein, welcher das Substrat 40 enthält, und kann andere Schichten aufweisen, oder auch nicht. Der betreffende Prozess ist im Prozessablauf, der in 18 gezeigt ist, als Prozess 214 dargestellt. Im Einklang mit einigen Ausführungsformen ist der hBN-Film 24 in physischem Kontakt mit dem Substrat 40 im Wafer 42, und somit daran festgeklebt. Im Einklang mit alternativen Ausführungsformen ist der hBN-Film 24 in physischem Kontakt mit dem Oberflächenmaterial des Substrats 40, wobei das Oberflächenmaterial zum Beispiel ein Halbleitermaterial, wie Silizium, ein dielektrisches Material, wie Siliziumoxid, Siliziumnitrid oder dergleichen sein kann. Das Substrat 40 kann ein Halbleitersubstrat, wie zum Beispiel ein Grundhalbleitersubstrat, ein Halbleiter-auf-Isolator-(SOI-) Substrat oder dergleichen, sein, welches dotiert (z.B. mit einem p-Dotierstoff oder einem n-Dotierstoff) oder undotiert sein kann. Im Einklang mit einigen Ausführungsformen kann das Halbleitermaterial des Halbleitersubstrats 40 Silizium, Germanium oder einen Verbundhalbleiter enthaltend Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid enthalten. Das Halbleitersubstrat 40 kann auch aus einem Legierungshalbleiter, wie zum Beispiel SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon gebildet sein oder diese umfassen.
  • In nachfolgenden Prozessen werden das thermisch lösbare Band 28 und die Schutzschicht 26 entfernt. Der betreffende Prozess ist im Prozessablauf, der in 18 gezeigt ist, als die Prozesse 216 und 218 dargestellt. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung wird das thermisch lösbare Band 28 entfernt, indem die in 7 gezeigte Struktur gebrannt wird, zum Beispiel bei einer Temperatur im Bereich von zwischen ungefähr 160 °C und ungefähr 200 °C, sodass das thermisch lösbare Band 28 seine Haftfähigkeit verliert und somit von der Schutzschicht 26 entfernt werden kann. Das Brennen kann ausgeführt werden, indem die in 7 gezeigte Struktur auf eine Heizplatte (nicht gezeigt) gelegt wird. Als nächstes wird die Schutzschicht 26 entfernt, zum Beispiel durch Ätzen oder Auflösen. Im Einklang mit einigen Ausführungsformen, in welchen die Schutzschicht 26 aus PMMA gebildet ist, wird die Schutzschicht 26 durch Eintauchen der Struktur in heißes Aceton, zum Beispiel für einen Zeitraum im Bereich von zwischen ungefähr 30 Minuten und ungefähr 50 Minuten, entfernt. Die Temperatur des heißen Acetons kann im Bereich von zwischen ungefähr 30 °C und ungefähr 100 °C liegen.
  • Nach dem Entfernen der Schutzschicht 26 ist der hBN-Film 24 freigelegt, wie in 8 gezeigt. Es versteht sich, dass der hBN-Film 24 ein kristalliner Film ist, unabhängig vom Material und der Gitterstruktur des darunterliegenden Materials, wie zum Beispiel des Substrats 40. Dies ist vorteilhaft gegenüber dem Aufwachsen eines hBN-Films auf dem Substrat 40 oder einer anderen Oberflächenschicht des Wafers 42, da es unmöglich ist, einen einkristallinen hBN-Film aus dem Wafer 42 aufzuwachsen. Dies liegt an verschiedenen Einschränkungen, wie zum Beispiel, ob die darunterliegende Schicht, aus welcher der hBN-Film aufgewachsen wird, einkristallin ist, oder nicht, ob die Gitterkonstanten des hBN und der darunterliegenden Schicht zusammenpassen oder dergleichen.
  • Die 9 bis 16 zeigen die Querschnittsansicht einer Zwischenstufe der Bildung einer 2D-Vorrichtung, welche im Einklang mit einigen Ausführungsformen ein Transistor ist. Die betreffenden Prozesse sind auch im in 18 gezeigten Prozessablauf gezeigt. 9 zeigt eine Querschnittsansicht der in 8 gezeigten Struktur, wobei diese Struktur den hBN-Film 24 und das Substrat 40 aufweist.
  • Bezugnehmend auf 10 wird die TMD-Schicht 44 auf den hBN-Film 24 übertragen oder auf diesem gebildet. Der betreffende Prozess ist im Prozessablauf, der in 18 gezeigt ist, als Prozess 220 dargestellt. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung, umfasst die TMD-Schicht 44 die Verbindung aus einem Übergangsmetall und einem Element der Gruppe VIA. Das Übergangsmetall kann Wolfram (W), Molybdän (Mo), Ti oder dergleichen enthalten. Das Element der Gruppe VIA kann Schwefel (S), Selen (Se), Tellur (Te) oder dergleichen sein. Zum Beispiel kann die TMD-Schicht 44 MoS2, MoSe2, WS2, WSe2 oder dergleichen enthalten.
  • Die TMD-Schicht 44 kann eine Monoschicht sein, oder kann mehrere Monoschichten aufweisen. 17 zeigt eine schematische Ansicht einer Monoschicht eines Beispiel-TMD im Einklang mit einigen Beispielausführungsformen. In 17 bilden die Atome des Übergangsmetalls 46 eine Schicht in der Mitte, die Atome der Gruppe VIA 48 bilden eine erste Schicht über der Schicht der Atome 46 und eine zweite, unter der Schicht der Atome 46 angeordnete Schicht. Im Einklang mit einigen Ausführungsformen können die Atome 46 W-Atome, Mo-Atome oder Ti-Atome sein, und die Atome 48 können S-Atome, Se-Atome oder Te-Atome sein. In den gezeigten Beispielausführungsformen ist jedes der Atome 46 an vier Atome 48 gebunden, und jedes der Atome 48 ist an zwei Atome 46 gebunden. In dieser gesamten Beschreibung werden die gezeigten vernetzten Schichten aufweisend eine Schicht aus Atomen 46 und zwei Schichten aus Atomen 48 zusammen als eine TMD-Monoschicht bezeichnet.
  • Erneut bezugnehmend auf 10 weist die TMD-Schicht 44 im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung eine einkristalline Struktur mit einer einzigen Monoschicht (17) auf. Im Einklang mit alternativen Ausführungsformen der vorliegenden Offenbarung weist die TMD-Schicht 44 mehrere Monoschichten (zum Beispiel zwei bis fünf Schichten) auf, und wird daher als eine Mehrschichtstruktur aufweisend bezeichnet. In der Mehrschichtstruktur sind mehrere Monoschichten (17) gestapelt. Im Einklang mit einigen Ausführungsformen ist die Gesamtanzahl der Monoschichten in der Mehrfachschicht klein, um die Gatesteuerung des entstehenden Transistors zu verbessern, wobei die Gatesteuerung für die Fähigkeit des/der Gate(s) steht, den Kanal des entstehenden Transistors zu steuern. In einigen Beispielausführungsformen kann die Gesamtanzahl der Monoschichten in der Mehrfachschicht kleiner als ungefähr 5 sein. Im Einklang mit alternativen Ausführungsformen der vorliegenden Offenbarung kann die Gesamtanzahl größer als 5 sein. Im Einklang mit einigen Beispielausführungsformen kann die Dicke T3 der TMD-Schicht 44 im Bereich von zwischen ungefähr 0,5 nm und ungefähr 5 nm liegen.
  • Die TMD-Schicht 44 kann unter Verwendung von CVD mit MoO3 und S als Prozessgase und N2 als ein Trägergas aufgebracht werden. Im Einklang mit alternativen Ausführungsformen wird PECVD oder ein anderes anwendbares Verfahren verwendet. Die Bildungstemperatur kann im Einklang mit einigen Beispielausführungsformen im Bereich von zwischen ungefähr 600 °C und ungefähr 700 °C liegen, und auch höhere oder tiefere Temperaturen können verwendet werden. Die Prozessbedingungen werden kontrolliert, um die gewünschte Gesamtanzahl an Monoschichten zu erzielen. Im Einklang mit alternativen Ausführungsformen wird die TMD-Schicht 44 auf einem weiteren Substrat gebildet und dann auf den hBN-Film 24 übertragen.
  • 11 zeigt das Übertragen eines weiteren hBN-Films 50 auf die TMD-Schicht 44. Der betreffende Prozess ist im Prozessablauf, der in 18 gezeigt ist, als Prozess 222 dargestellt. Im Einklang mit einigen Ausführungsformen kann der hBN-Film 50 in physischem Kontakt mit der TMD-Schicht 44 sein. Der hBN-Film 50 kann unter Verwendung im Wesentlichen derselben Prozesse, wie in den 1 bis 3 gezeigt, gebildet werden, und somit können die Materialien und Eigenschaften des hBN-Films 50 im Wesentlichen dieselben sein, wie jene des hBN-Films 24. Der hBN-Film 50 kann auch eine einkristalline Schicht sein und kann eine Monoschicht sein. Alternativ dazu kann der hBN-Film 50 eine Mehrzahl von Bornitrid-Monoschichten aufweisen. Nach der Bildung des hBN-Films 50 unter Verwendung der in den 1 bis 3 gezeigten Prozesse werden die Prozesse, die in den 4 bis 8 gezeigt sind, ausgeführt, um den hBN-Film 50 auf die TMD-Schicht 44 zu übertragen.
  • In nachfolgenden Prozessen werden der hBN-Film 50, die TMD-Schicht 44 und möglicherweise der hBN-Film 24 strukturiert, und die strukturierten Abschnitte werden für die Bildung von 2D-Transistoren verwendet. Man geht davon aus, dass der hBN-Film 50, die TMD-Schicht 44 und möglicherweise der hBN-Film 24, wie in den folgenden Figuren gezeigt, die verbleibenden strukturierten Abschnitte darstellen. Im Beispielbildungsprozess eines 2D-Transistors gemäß der folgenden Erörterung wird ein Gate-Last-Prozess als ein Beispiel verwendet, in welchem der (Ersatz-) Gatestapel nach der Bildung des Zwischenschichtdielektrikums gebildet wird. Es versteht sich, dass auch ein Gate-First-Prozess gebildet werden kann, in welchem ein Gatestapel des Transistors vor der Bildung des Zwischenschichtdielektrikums gebildet wird.
  • 12 zeigt die Bildung des Gatestapels 58. Der betreffende Prozess ist im Prozessablauf, der in 18 gezeigt ist, als Prozess 224 dargestellt. Der Gatestapel 58 kann ein Gate-Dielektrikum 54 und eine Gateelektrode 56 über dem Gatedielektrikum 54 aufweisen. Im Einklang mit einigen Ausführungsformen ist der Gatestapel 58 ein Dummy-Gatestapel, welcher in nachfolgenden Prozessen durch einen Ersatz-Gatestapel ersetzt wird. Im Einklang mit einigen Ausführungsformen kann das entsprechende Gatedielektrikum 54 aus Siliziumoxid gebildet werden oder solches enthalten, und die entsprechende Gateelektrode 56 kann aus Polysilizium gebildet werden oder solches enthalten. Im Einklang mit alternativen Ausführungsformen, in welchen der Gatestapel 58 kein Dummy ist und als der Gatestapel 58 des endgültigen 2D-Transistors dient, kann das entsprechende Gatedielektrikum 54 aus Siliziumoxid und einer dielektrischen Schicht mit hohem k gebildet werden oder diese aufweisen, und die entsprechende Gateelektrode 56 kann aus Polysilizium, einem Metall oder einer Metallverbindung gebildet werden oder diese enthalten. Die Bildung des entsprechenden Gatestapels 58 umfasst das Abscheiden der entsprechenden Schichten und das darauffolgende Ausführen eines Strukturierungsprozesses an den abgeschiedenen Schichten. Das Strukturieren kann ohne Strukturierung des hBN-Films 50 ausgeführt werden, sodass der hBN-Film 50 als eine Kappenschicht zum Schutz der darunterliegenden TMD-Schicht 44 vor der in den verschiedenen angewendeten Prozessen, wie zum Beispiel Reinigungsprozessen, entstehenden Beschädigung verwendet werden kann.
  • 13 zeigt die Bildung von Gate-Abstandselementen 60, Ätzstoppschicht (ESL) 62 und Zwischenschicht-Dielektrikum (ILD) 64 über der ESL 62. Der betreffende Prozess ist im Prozessablauf, der in 18 gezeigt ist, als Prozess 226 dargestellt. Die Gate-Abstandselemente 60 können aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Verbundschichten daraus und/oder Kombinationen davon gebildet werden. Die ESL 62 kann Siliziumkarbid, Siliziumnitrid, Siliziumoxynitrid, Silizium-Karbonitrid oder Mehrfachschichten davon gebildet sein oder diese umfassen. Ferner umfasst das ILD 64 im Einklang mit einigen Ausführungsformen Siliziumoxid, Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), fluordotiertes Silikatglas (FSG) oder dergleichen. Das ILD 64 kann unter Verwendung von Rotationsbeschichtung, fließbarer chemischer Dampfabscheidung (FCVD) oder dergleichen gebildet werden. Im Einklang mit alternativen Ausführungsformen der vorliegenden Offenbarung wird das ILD 64 unter Verwendung eines Abscheidungsverfahrens, wie zum Beispiel PECVD, chemische Niederdruck-Dampfabscheidung (LPCVD) oder dergleichen, gebildet.
  • 14 zeigt den Prozess zum Ersetzen des Gatestapels 58 (falls es sich um einen Dummy-Gatestapel handelt) in 13 durch das Ersatzgate 70. Der betreffende Prozess ist im Prozessablauf, der in 18 gezeigt ist, als Prozess 228 dargestellt. Der Prozess umfasst das Ausführen von Ätzprozesses zum Entfernen des Dummy-Gatestapels 58 in 13, das Abscheiden einer konformen dielektrischen Gateschicht, welche sich in den statt des entfernten Dummy-Gatestapels 58 verbleibenden Graben erstreckt, das Abscheiden einer oder einer Mehrzahl von leitfähigen Schichten auf der konformen dielektrischen Gateschicht und das Ausführen eines Planarisierungsprozesses zum Entfernen überschüssiger Abschnitte der konformen dielektrischen Gateschicht und der leitfähigen Schichten. Das entstehende Gate-Dielektrikum 66 kann ein dielektrisches Material mit hohem k ausgewählt aus der Gruppe umfassend HfO2, HfSiOx, HfZrOx, Al2O3, TiO2, LaOx, BaSrTiOx (BST), PbZrxTiyOz (PZT), Mehrfachschichten daraus und/oder Kombinationen davon umfassen. Die entstehende Gateelektrode 68 kann ein Metall, wie zum Beispiel Nickel (Ni), Palladium (Pd), Scandium (Sc), Titan (Ti) oder Legierungen davon, umfassen. Die Verfahren zur Bildung des Gate-Dielektrikums 66 und der Gateelektrode können CVD, PECVD, ALD und dergleichen umfassen. Im Einklang mit einigen Ausführungsform wird das Ersatzgate 70 eingelassen, um die dielektrische Hartmaske 72 zu bilden, welche planarisiert wird, sodass ihre obere Fläche komplanar mit der oberen Fläche des ILD 64 sein kann.
  • Bezugnehmend auf 15 sind die Source- und die Drain-Bereiche (im Folgenden bezeichnet als Source-/Drain-Bereiche) 76 derart gebildet, dass sie das ILD 64 und die ESL 62 durchdringen. Der betreffende Prozess ist im Prozessablauf, der in 18 gezeigt ist, als Prozess 230 dargestellt. Im Einklang mit einigen Ausführungsformen sind die Source-/Drain-Bereiche 76 aus einem leitfähigen Material ausgewählt aus der Gruppe umfassend Wolfram, Kobalt, Palladium (Pd), Silber (Ag), Nickel (Ni), Gold (Au), Titan (Ti), Gadolinium (Gd) oder Legierungen davon gebildet oder umfassen diese. Die Bildung kann das Ätzen des ILD 64 und der ESL 62 (und möglicherweise darunterliegender Schichten) zum Bilden von Öffnungen, das Füllen eines leitfähigen Materials in die entsprechenden Öffnungen und dann das Ausführen eines Planarisierungsprozesses, zum Beispiel eines chemisch-mechanischen Polier- (CMP-) Prozesses oder eines mechanischen Schleifprozesses, zum Entfernen überschüssiger Abschnitte des leitfähigen Materials über dem ILD 64, umfassen. Die Source-/Drain-Bereiche 76 können eine Barriereschicht gebildet aus Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen aufweisen, oder auch nicht.
  • Im Einklang mit einigen Ausführungsformen weisen die Source-/Drain-Bereiche 76 untere Flächen auf, welche auf der oberen Fläche des hBN-Films 50 aufgesetzt werden und somit in Kontakt mit dieser angeordnet sind. Da der hBN-Film 50 sehr dünn ist, zum Beispiel in der Größenordnung von wenigen Nanometern oder noch dünner, können Träger den hBN-Film 50 durchdringen, um die TMD-Schicht 44 zu erreichen. Folglich können Träger (wie zum Beispiel Elektronen) durch den Tunneleffekt vom Source-Bereich 76 in den Kanalbereich und von dort in den Drain-Bereich 76 fließen, obwohl der hBN-Film 50 (der eine dielektrische Schicht ist) zwischen den Source-/Drain-Bereichen 76 und der TMD-Schicht 44 angeordnet ist. Im Einklang mit alternativen Ausführungsformen können die Source-/Drain-Bereiche 76 das ILD 64, die ESL 62 und den hBN-Film 50 durchdringen, um physisch mit der oberen Fläche der TMD-Schicht 44 in Kontakt zu sein. Im Einklang mit weiteren alternativen Ausführungsformen können die Source-/Drain-Bereiche 76 das ILD 64, die ESL 62, den hBN-Film 50 und die TMD-Schicht 44 durchdringen, sodass seitliche Kontakte zwischen den Seitenwänden der Source-/Drain-Bereiche 76 und der TMD-Schicht 44 gebildet werden. Gestrichelte Linien 76' stellen die Seitenwände der erweiterten Abschnitt der Source-/Drain-Bereiche 76 dar, wenn die Source-/Drain-Bereiche 76 die TMD-Schicht 44 durchdringen. Dadurch wird der Transistor 77 gebildet.
  • 16 zeigt die Bildung der Kontaktätzstoppschicht (CESL) 78 über und in Kontakt mit dem ILD 64, und der ILD 80 über in Kontakt mit der CESL 78. Der betreffende Prozess ist im Prozessablauf, der in 18 gezeigt ist, als Prozess 232 dargestellt. Die Materialien und Verfahren zur Bildung des ILD 80 und der CESL 78 können aus den für das ILD 64 beziehungsweise die ESL 62 vorgeschlagenen Materialien und Bildungsverfahren ausgewählt werden. Ein Gate-Kontaktanschluss 82 und Source/drain-Kontaktanschlüsse 84 werden gebildet, um eine Verbindung mit der Gateelektrode 68 beziehungsweise mit den Source-/Drain-Bereichen 76 herzustellen. Der betreffende Prozess ist im Prozessablauf, der in 18 gezeigt ist, als Prozess 234 dargestellt. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung werden der Gate-Kontaktanschluss 82 und die Source-/Drain-Kontaktanschlüsse 84 aus einem leitfähigen Material ausgewählt aus der Gruppe umfassend Wolfram, Aluminium, Kupfer, Titan, Tantal, Titannitrid, Tantalnitrid, Legierungen davon und/oder Mehrfachschichten davon gebildet.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung sind sowohl der hBN-Film 24 als auch der hBN-Film 50 einkristalline Schichten, zwischen welchen die TMD-Schicht 44 geschichtet ist. Der Abschnitt 44' (der TMD-Schicht 44) direkt unter der Gateelektrode 68 wirkt als der Kanal des Transistors 77. Die kristallinen Strukturen der hBN-Filme 24 und 50 sind vorteilhaft für die Leistung des Transistors 77. Falls die hBN-Filme 24 und 50 polykristalline Schichten sind, gibt es Körnchen und Grenzen zwischen den Körnchen. Diese Grenzen können zur Trägerstreuung führen, und die Leistung des Transistors 77 wird verschlechtert, falls die hBN-Filme 24 und 50 keine einkristallinen Schichten sind. Sind die hBN-Filme 24 und 50 amorphe Schichten, wird die Streuung noch stärker sein. Durch Vorbilden und Übertragen der einkristallinen hBN-Filme 24 und 50 ist es möglich, sowohl im hBN-Film 24 als auch im hBN-Film 50 gute einkristalline Strukturen zu erlangen. Andernfalls, falls der hBN-Film 24 auf dem Substrat 20 aufgebracht/aufgewachsen wird, ist es aufgrund der Gitterfehlanpassung schwierig, die einkristalline Struktur zu erlangen. Außerdem ist es schwierig, den einkristallinen hBN-Film 50 auf der TMD-Schicht 44 aufzuwachsen.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Durch Bilden eines einkristallinen Kupferfilms wird eine gute Basisstruktur zum Aufbringen/Aufwachsen eines einkristallinen hBN-Films darauf gebildet. Der Temperprozess am Kupferfilm stellt sicher, dass sich die einkristalline Struktur bildet. Die gebildete einkristalline hBN-Schicht kann zum Bilden von 2D-Vorrichtungen auf eine Halbleitervorrichtung übertragen werden. Ferner dient das Verfahren im Einklang mit den Ausführungsformen der vorliegenden Offenbarung hervorragend zum Bilden von Transistoren mit mehreren TMD-Schichten, da die Fehler in unteren Schichten nicht auf die entsprechenden oberen Schichten übertragen werden. Darüber hinaus kann der einkristalline hBN-Film auf Waferebene gebildet werden, was die Massenproduktion integrierter Schaltungen ermöglicht.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Abscheiden einer Kupferschicht auf ein erstes Substrat; das Tempern der Kupferschicht; das Abscheiden eines hBN-Films auf der Kupferschicht; und das Entfernen des hBN-Films von der Kupferschicht. In einer Ausführungsform wird die Kupferschicht derart aufgebracht, dass sie eine polykristalline Struktur aufweist, und nach dem Tempern wird die polykristalline Struktur in eine einkristalline Struktur umgewandelt. In einer Ausführungsform wird die Kupferschicht derart aufgebracht, dass sie eine (111)-Oberflächenebene aufweist. In einer Ausführungsform wird das Tempern mit der nach unten zeigend angeordneten Kupferschicht durchgeführt, wobei das erste Substrat über der Kupferschicht angeordnet ist. In einer Ausführungsform umfasst das Entfernen des hBN-Films von der Kupferschicht das Bilden einer Schutzschicht über und in Kontakt mit dem hBN-Film; das Bilden eines thermisch lösbaren Bands auf der Schutzschicht; und das Trennen des hBN-Films von der Kupferschicht. In einer Ausführungsform umfasst das Verfahren ferner nach dem Trennen des hBN-Films von der Kupferschicht das Kleben des hBN-Films auf ein zweites Substrat. In einer Ausführungsform umfasst das Verfahren ferner das Aufbringen oder Übertragen einer Übergangsmetall-Dichalkogenid- (TMD-) Schicht über dem hBN-Film, der auf dem zweiten Substrat angeordnet ist, und das Übertragen eines zusätzlichen hBN-Films auf die TMD-Schicht. In einer Ausführungsform wird der hBN-Film durch elektrochemische Delamination von der Kupferschicht getrennt.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Bilden einer einkristallinen Kupferschicht auf einem ersten Substrat; das Abscheiden eines ersten einkristallinen hBN-Films über der einkristallinen Kupferschicht; das Übertragen des ersten einkristallinen hBN-Films auf ein Substrat, das Bilden einer Übergangsmetall-Dichalkogenid- (TMD-) Schicht über dem hBN-Film; das Übertragen eines zweiten einkristallinen hBN-Films auf die TMD-Schicht; und das Bilden eines Transistors umfassend die TMD-Schicht als einen Kanal. In einer Ausführungsform umfasst das Bilden des Transistors das Bilden eines Source-/Drain-Bereichs über und in Kontakt mit dem zweiten einkristallinen hBN-Film, wobei der Source-/Drain-Bereich durch den zweiten einkristallinen hBN-Film physisch von der TMD-Schicht getrennt ist. In einer Ausführungsform umfasst das Bilden des Transistors das Bilden eines Source-/Drain-Bereichs aufweisend eine erste Seitenwand in Kontakt mit einer zweiten Seitenwand des zweiten einkristallinen hBN-Films und einer dritten Seitenwand der TMD-Schicht. In einer Ausführungsform ist das Abscheiden/Aufbringen des ersten einkristallinen hBN-Films selbststoppend, und der einkristalline hBN-Film ist ein Monoschichtfilm. In einer Ausführungsform umfasst das Bilden der einkristallinen Kupferschicht das Abscheiden einer polykristallinen Kupferschicht; und das Ausführen eines Temperprozesses zum Umwandeln der polykristallinen Kupferschicht in die einkristalline Kupferschicht. In einer Ausführungsform wird der Temperprozess bei einer Temperatur in einem Bereich von zwischen ungefähr 500 °C und ungefähr 1.100 °C durchgeführt.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Abscheiden eines ersten einkristallinen hBN-Films über einer Kupferschicht; das Bilden einer Schutzschicht über und in Kontakt mit dem ersten einkristallinen hBN-Film; das Ausführen eines elektrochemischen Delaminationsprozesses zum Trennen des ersten einkristallinen hBN-Films und der Schutzschicht von der Kupferschicht; das Kleben des ersten hBN-Films und der Schutzschicht auf ein Substrat, wobei der erste hBN-Film in Kontakt mit dem Substrat angeordnet wird; und das Entfernen der Schutzschicht vom ersten hBN-Film. In einer Ausführungsform weist die Kupferschicht eine Dicke in einem Bereich von zwischen ungefähr 400 nm und ungefähr 600 nm auf. In einer Ausführungsform weist die Kupferschicht eine einkristalline Struktur auf, wobei der erste einkristalline hBN-Film auf eine (111)-Fläche der Kupferschicht aufgebracht wird. In einer Ausführungsform umfasst das Verfahren ferner das Abscheiden einer polykristallinen Kupferschicht; und das Ausführen eines Temperprozesses zum Umwandeln der polykristallinen Kupferschicht in die Kupferschicht aufweisend eine einkristalline Struktur. In einer Ausführungsform wird der Temperprozess bei einer Temperatur in einem Bereich von zwischen ungefähr 500 °C und ungefähr 1.100 °C durchgeführt. In einer Ausführungsform ist der einkristalline hBN-Film ein Monoschicht-hBN-Film.
  • Das Vorstehende stellt Merkmale mehrerer Ausführungsformen dar, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachleute sollten ferner erkennen, dass derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie zahlreiche Änderungen, Ersetzungen und Neugestaltungen vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62852019 [0001]

Claims (20)

  1. Verfahren umfassend: Abscheiden einer Kupferschicht über einem ersten Substrat; Tempern der Kupferschicht; Abscheiden eines hexagonalen Bornitrid- (hBN-) Films auf der Kupferschicht; und Entfernen des hBN-Films von der Kupferschicht.
  2. Verfahren nach Anspruch 1, wobei die Kupferschicht derart aufgebracht wird, dass sie eine polykristalline Struktur aufweist, und nach dem Tempern die polykristalline Struktur in eine einkristalline Struktur umgewandelt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Kupferschicht derart aufgebracht wird, dass sie eine (111)-Oberflächenebene aufweist.
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei das Tempern mit der nach unten zeigenden Kupferschicht und mit dem ersten Substrat über der Kupferschicht durchgeführt wird.
  5. Verfahren nach einem der vorstehenden Ansprüche, wobei das Entfernen des hBN-Films von der Kupferschicht umfasst: Bilden einer Schutzschicht über und in Kontakt mit dem hBN-Film; Bilden eines thermisch lösbaren Bands auf der Schutzschicht; und Trennen des hBN-Films von der Kupferschicht.
  6. Verfahren nach Anspruch 5, ferner umfassend nach dem Trennen des hBN-Films von der Kupferschicht das Kleben des hBN-Films auf ein zweites Substrat.
  7. Verfahren nach Anspruch 6, ferner umfassend: Abscheiden oder Übertragen einer Übergangsmetall-Dichalkogenid- (TMD-) Schicht auf den hBN-Film, der auf dem zweiten Substrat angeordnet ist; und Übertragen eines zusätzlichen hBN-Films auf die TMD-Schicht.
  8. Verfahren nach einem der Ansprüche 5 bis 7, wobei der hBN-Film durch elektrochemische Delamination von der Kupferschicht getrennt wird.
  9. Verfahren umfassend: Bilden einer einkristallinen Kupferschicht auf einem ersten Substrat; Abscheiden eines ersten einkristallinen hexagonalen Bornitrid- (hBN-) Films über der einkristallinen Kupferschicht; Übertragen des ersten einkristallinen hBN-Films auf ein Substrat; Bilden einer Übergangsmetall-Dichalkogenid- (TMD-) Schicht über dem hBN-Film; Übertragen eines zweiten einkristallinen hBN-Films auf die TMD-Schicht; und Bilden eines Transistors aufweisend die TMD-Schicht als einen Kanal.
  10. Verfahren nach Anspruch 9, wobei das Bilden des Transistors umfasst: Bilden eines Source-/Drain-Bereichs über und in Kontakt mit dem zweiten einkristallinen hBN-Film, wobei der Source-/Drain-Bereich durch den zweiten einkristallinen hBN-Film von der TMD-Schicht physisch getrennt ist.
  11. Verfahren nach Anspruch 9, wobei das Bilden des Transistors umfasst: Bilden eines Source-/Drain-Bereichs aufweisend eine erste Seitenwand in Kontakt mit einer zweiten Seitenwand des zweiten einkristallinen hBN-Films und einer dritten Seitenwand der TMD-Schicht.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei das Abscheiden des ersten einkristallinen hBN-Films selbststoppend ist und der einkristalline hBN-Film ein Monoschichtfilm ist.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei das Bilden der einkristallinen Kupferschicht umfasst: Abscheiden einer polykristallinen Kupferschicht; und Ausführen eins Temperprozesses zum Umwandeln der polykristallinen Kupferschicht in die einkristalline Kupferschicht.
  14. Verfahren nach Anspruch 13, wobei der Temperprozess bei einer Temperatur in einem Bereich von zwischen ungefähr 500 °C und ungefähr 1.100 °C ausgeführt wird.
  15. Verfahren umfassend: Abscheiden eines ersten einkristallinen hexagonalen Bornitrid- (hBN-) Films über einer Kupferschicht; Bilden einer Schutzschicht über und in Kontakt mit dem ersten einkristallinen hBN-Film; Ausführen eines elektrochemischen Delaminationsprozesses zum Trennen des ersten einkristallinen hBN-Films und der Schutzschicht von der Kupferschicht; Kleben des ersten hBN-Films und der Schutzschicht auf ein Substrat, wobei der erste hBN-Film in Kontakt mit dem Substrat ist; und Entfernen der Schutzschicht vom ersten hBN-Film.
  16. Verfahren nach Anspruch 15, wobei die Kupferschicht eine Dicke in einem Bereich von zwischen ungefähr 400 nm und ungefähr 600 nm aufweist.
  17. Verfahren nach Anspruch 15 oder 16, wobei die Kupferschicht eine einkristalline Struktur aufweist, wobei der erste einkristalline hBN-Film auf eine (111)-Fläche der Kupferschicht aufgebracht wird.
  18. Verfahren nach Anspruch 17, ferner umfassend: Abscheiden einer polykristallinen Kupferschicht; und Ausführen eines Temperprozesses zum Umwandeln der polykristallinen Kupferschicht in die Kupferschicht aufweisend eine einkristalline Struktur.
  19. Verfahren nach Anspruch 18, wobei der Temperprozess bei einer Temperatur in einem Bereich von zwischen ungefähr 500 °C und ungefähr 1.100 °C ausgeführt wird.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei der einkristalline hBN-Film ein Monoschicht-hBN-Film ist.
DE102019127654.3A 2019-05-23 2019-10-15 Hexagonale bornitrid-einkristallschicht und verfahren zur bildung derselben Pending DE102019127654A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962852019P 2019-05-23 2019-05-23
US62/852,019 2019-05-23
US16/594,853 2019-10-07
US16/594,853 US11289582B2 (en) 2019-05-23 2019-10-07 Single-crystal hexagonal boron nitride layer and method forming same

Publications (1)

Publication Number Publication Date
DE102019127654A1 true DE102019127654A1 (de) 2020-11-26

Family

ID=73052564

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019127654.3A Pending DE102019127654A1 (de) 2019-05-23 2019-10-15 Hexagonale bornitrid-einkristallschicht und verfahren zur bildung derselben

Country Status (5)

Country Link
US (1) US11289582B2 (de)
KR (1) KR102378230B1 (de)
CN (1) CN111986999A (de)
DE (1) DE102019127654A1 (de)
TW (1) TWI737171B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522392B2 (en) * 2017-05-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
US11264419B2 (en) * 2019-12-30 2022-03-01 Omnivision Technologies, Inc. Image sensor with fully depleted silicon on insulator substrate
US20220199783A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Transition metal dichalcogenide nanosheet transistors and methods of fabrication

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253451A (ja) * 2005-03-11 2006-09-21 Alps Electric Co Ltd 磁気検出素子
US8158200B2 (en) 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US8592291B2 (en) * 2010-04-07 2013-11-26 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
CN102849961B (zh) * 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
CN103733308B (zh) 2011-09-05 2016-08-17 日本电信电话株式会社 氮化物半导体结构以及其制作方法
KR101878746B1 (ko) 2011-12-06 2018-07-17 삼성전자주식회사 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자
JP6274103B2 (ja) * 2012-07-18 2018-02-07 ソニー株式会社 画像処理装置および方法
US9190509B2 (en) * 2013-03-11 2015-11-17 The United States Of America As Represented By The Secretary Of The Army High mobility, thin film transistors using semiconductor/insulator transition-metal dichalcogenide based interfaces
KR101528664B1 (ko) * 2013-03-22 2015-06-18 국립대학법인 울산과학기술대학교 산학협력단 저압 화학기상증착방법을 이용한 단일층의 육방정계 질화붕소의 제조방법
SG11201510807VA (en) * 2013-05-01 2016-02-26 Koninkl Philips Nv Method of manufacturing a partially freestanding graphene crystal film and device comprising such a film
ES2968152T3 (es) 2013-05-09 2024-05-08 Globalwafers Co Ltd Formación directa y secuencial de monocapas de nitruro de boro y grafeno sobre sustratos
KR101480817B1 (ko) * 2013-09-24 2015-01-13 한국과학기술연구원 보라진 다량체를 전구체로 활용하여 금속촉매 효과로 성장된 고품질의 질화 붕소막 및 그 제조방법
EP3347914A4 (de) * 2015-09-08 2019-09-25 Massachusetts Institute of Technology Systeme und verfahren für graphenbasierte schichtübertragung
KR101692514B1 (ko) 2015-09-21 2017-01-03 한국과학기술연구원 기재 위에 대면적, 단결정, 단일층의 h-BN 박막을 형성하는 방법 및 그로부터 제조된 h-BN 박막 적층체
US9812525B2 (en) 2015-12-10 2017-11-07 Massachusetts Institute Of Technology Universal methodology to synthesize diverse two-dimensional heterostructures
KR20170100984A (ko) 2016-02-26 2017-09-05 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 및 그 제조방법
KR101797182B1 (ko) * 2016-03-17 2017-11-13 한국표준과학연구원 대면적 단결정 단원자층 hBN의 제조 방법, 장치 및 이를 이용한 단원자층 그래핀 성장을 위한 기판
KR20180004551A (ko) 2016-07-04 2018-01-12 포항공과대학교 산학협력단 금속 기판 패터닝을 통한 질화붕소 화합물 반도체의 선택적 영역 성장 방법
US11339499B2 (en) * 2018-10-08 2022-05-24 Korea Institute Of Science And Technology Method for epitaxial growth of single crystalline heterogeneous 2D materials and stacked structure

Also Published As

Publication number Publication date
TW202044581A (zh) 2020-12-01
KR102378230B1 (ko) 2022-03-25
TWI737171B (zh) 2021-08-21
KR20200135716A (ko) 2020-12-03
US20200373409A1 (en) 2020-11-26
CN111986999A (zh) 2020-11-24
US11289582B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE112018004626T5 (de) Nanoblatttransistoren mit verschiedenen gatedielektrika undaustrittsarbeitsmetallen
DE102019118385B4 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE102017128255B4 (de) Halbleitervorrichtung und Verfahren
DE102017118199A1 (de) Finfet-vorrichtung und ausbildungsverfahren
DE102012222116B4 (de) Halbleiterstruktur mit Doppelschicht-Gate-Dielektrikum mit geringer äquivalenter Oxiddicke, Graphen-Halbleiterbauelemente und ein Verfahren
DE102017117796A1 (de) Verfahren zur bildung von kontaktsteckern mit verringerter korrosion
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE102019127654A1 (de) Hexagonale bornitrid-einkristallschicht und verfahren zur bildung derselben
DE102012111822B4 (de) Vorrichtung und Verfahren für Multi-Gate-Transistoren
DE112013001404T5 (de) Verhindern eines Kurzschliessens von benachbarten Einheiten
DE102019121278B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung
DE102019123627A1 (de) Finnen-feldeffekttransistorvorrichtung und verfahren zu deren herstellung
DE102020100942A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102021101880A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102019121152A1 (de) Sperrfreier ansatz zur bildung von kontaktstiften
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020109756A1 (de) Transistoren mit kanälen gebildet aus niedrigdimensionalenmaterialien und verfahren zum bilden derselben
DE112019006336T5 (de) Halbleitervorrichtung, herstellungsverfahren davon und elektronisches gerät
EP1181723B1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102021105456A1 (de) Halbleitervorrichtung und verfahren
DE102019214644B4 (de) Verfahren zu Herstellung einer Finfet-Struktur mit einem einen dielektrischen Streifen umfassenden Gate zur Reduzierung der effektiven Kapazität
DE102021114139A1 (de) Mehrschichtige photoätzmaske mit organischen und anorganischen materialien
DE102021110375A1 (de) Vergrösserung von abscheidungsfenster

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication