KR102378230B1 - 단결정질 육방정계 붕소 질화물층 및 그 형성 방법 - Google Patents

단결정질 육방정계 붕소 질화물층 및 그 형성 방법 Download PDF

Info

Publication number
KR102378230B1
KR102378230B1 KR1020200003575A KR20200003575A KR102378230B1 KR 102378230 B1 KR102378230 B1 KR 102378230B1 KR 1020200003575 A KR1020200003575 A KR 1020200003575A KR 20200003575 A KR20200003575 A KR 20200003575A KR 102378230 B1 KR102378230 B1 KR 102378230B1
Authority
KR
South Korea
Prior art keywords
film
hbn
layer
single crystalline
forming
Prior art date
Application number
KR1020200003575A
Other languages
English (en)
Other versions
KR20200135716A (ko
Inventor
체-안 첸
치-피아오 추우
라인-종 리
웬-하오 창
치엔치 쳉
차오-카이 웬
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20200135716A publication Critical patent/KR20200135716A/ko
Application granted granted Critical
Publication of KR102378230B1 publication Critical patent/KR102378230B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0895—Tunnel injectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

방법은, 구리층을 제1 기판 위에 성막하는 단계; 구리층을 어닐링하는 단계; 육방정계 붕소 질화물(Hexagonal Boron Nitride, hBN)막을 구리층 위에 성막하는 단계; 및 hBN막을 구리층에서 제거하는 단계를 포함한다. HBN막은 제2 기판으로 전사될 수 있다.

Description

단결정질 육방정계 붕소 질화물층 및 그 형성 방법{SINGLE-CRYSTAL HEXAGONAL BORON NITRIDE LAYER AND METHOD FORMING SAME}
우선권 주장 및 교차 참조
본 출원은 2019년 5월 23일 출원되고, 발명의 명칭이 "Single-crystal wafer-scale hexagonal boron nitride monolayers grown on Cu(111) thin films"인 미국 가출원 제62/852,019호의 이익을 주장하며, 여기서 참조용으로 사용되었다.
최근 집적 회로의 개발에서, 2차원(Two Dimensional, 2D) 반도체 전자 장치가 연구되었다. 2D 트랜지스터는 2D 채널을 포함할 수 있고, 2D 채널은 원자 규모의 두께를 갖는 채널을 포함하고, 채널은 두 개의 절연층 사이에 형성된다. 그러나, 물리적 웨이퍼 상에 2D 트랜지스터를 구현하면 문제가 발생한다. 예를 들어, 이전의 연구 결과에서, 육방정계 붕소 질화물(Hexagonal Boron Nitride, hBN)막을 절연체로 이용하기 위한 연구가 수행되었다. 그러나, 이전의 hBN막은 다결정질이어서, 2D 트랜지스터의 성능이 저하되었다.
본 개시의 양태는 첨부 도면과 함께 다음의 상세한 설명을 읽으면 가장 잘 이해할 것이다. 본 산업계에서의 표준 관행에 따라, 다양한 특징부는 일정한 비율로 도시되지 않았다는 점에 유의한다. 실제로, 다양한 특징부의 치수는 설명의 명료성을 위해 임의로 증가 또는 감소될 수 있다.
도 1 내지 도 3은, 일부 실시예에 따른 육방정계 붕소 질화물(Hexagonal Boron Nitride, hBN)막의 형성에서 중간 단계의 사시도를 도시한다.
도 4 내지 도 8은, 일부 실시예에 따른 hBN막의 전사에서 중간 단계의 사시도를 도시한다.
도 9 내지 도 16은 일부 실시예에 따른 hBN막에 기초한 트랜지스터의 형성에서 중간 단계의 단면도를 도시한다.
도 17은 일부 실시예에 따른 전이 금속 디칼코게나이드(Transition Metal Dichalcogenide, TMD)의 단일층을 개략적으로 도시한다.
도 18은 일부 실시예에 따른 hBN막 및 hBN막에 기초한 트랜지스터를 형성하기 위한 공정 흐름을 도시한다.
아래의 개시는 본 개시의 다양한 특징부를 구현하기 위한 많은 다양한 실시예 또는 예를 제공한다. 본 개시를 간단히 하도록 구성 요소 및 배치 중 특정 예가 이하에 설명된다. 물론, 이는 단지 예일 뿐이며, 한정하려는 의도가 아니다. 예컨대, 다음의 설명에서 제2 특징부 상의 또는 그 위의 제1 특징부의 형성은, 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시예를 포함할 수도 있고, 또한 부가적인 특징부가 제1 및 제2 특징부 사이에 형성되어 제1 및 제2 특징부가 직접 접촉하지 않는 실시예를 포함할 수도 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순성 및 명료성을 위한 것이며, 논의되는 다양한 실시예 및/또는 구성 간의 관계를 그 자체로 나타내지 않는다.
또한, "하위의(underlying)", "아래에(below)", "하부의(lower)", "상부의(overlying)", "상위의(upper)" 등과 같은 공간적으로 상대적인 용어가, 도면에 도시되는 하나의 구성 요소 또는 특징부와 다른 구성 요소(들) 또는 특징부(들) 간의 관계를 설명하는 데 있어서, 설명의 편의를 위해 이용될 수도 있다. 공간적으로 상대적인 용어는, 도면에 나타난 방향 외에도, 이용 또는 작업 중인 장치의 다른 방향을 망라한다. 장비는 다른 방향으로(90도 회전되거나 다른 방향으로 회전) 배치될 수 있고, 본 개시에서 이용되는 공간적으로 상대적인 서술어는 이에 따라 마찬가지로 해석될 수 있다.
육방정계 붕소 질화물(Hexagonal Boron Nitride, hBN)막 및 그 형성 방법이 일부 실시예에 따라 제공된다. HBN막을 기초로 트랜지스터를 형성하는 방법 및 해당 장치가 제공된다. 일부 실시예의 일부 변형이 논의된다. 본 개시에서 논의되는 실시예는 본 개시의 주제를 이루거나 이용할 수 있는 예를 제공하기 위한 것이며, 당업자는 고려된 범위 내에 여전히 속하도록 다양한 실시예에서 이루어질 수 있는 수정을 쉽게 이해할 것이다. 다양한 도면 및 예시적인 실시예에서, 유사한 참조 번호는 유사한 구성 요소를 지정하도록 이용된다. 방법 실시예가 특정 순서로 수행되는 것으로 논의될 수 있지만, 다른 방법 실시예는 임의의 로직 순서로 수행될 수 있다. 본 개시의 일부 실시예에 따르면, (111) 표면 배향을 갖는 구리(Cu)막(층)이 사파이어 기판 상에 형성된다. 구리막은, 성막(deposit)되면, 다결정질막일 수 있다. 다결정질 Cu막은 어닐링되어, 다결정질 구조물이 단결정질 구조물로 변환된다. 단결정질 구리막 상에서, 단결정질 hBN막이 성장한다. 단결정질 hBN막은 기판으로 전사될 수 있고, 전이 금속 디칼코게나이드(Transition Metal Dichalcogenide, TMD)층이 hBN막 상에 형성되거나 전사될 수 있다. TMD층 및 hBN막에 기초하여 트랜지스터가 형성될 수 있다.
도 1 내지 도 3은, 본 개시의 일부 실시예에 따른 hBN막의 형성에서 중간 단계의 사시도를 도시한다. 상응하는 공정은 또한 도 18에 도시된 공정 흐름(200)에 개략적으로 반영된다.
도 1을 참조하면, 기판(20)이 제공된다. 본 개시의 일부 실시예에 따르면, 기판(20)은 사파이어 기판을 포함하거나 사파이어 기판이다. 사파이어 기판(20)은 c-평면 사파이어(때로는 c-사파이어라고도 함) 기판일 수 있다. 대안적인 실시예에 따르면, 다른 평면(예를 들어, M 평면, R 평면 또는 A 평면)을 갖는 기판이 채택될 수 있다. 기판(20)은 웨이퍼 형태일 수 있고, 둥근 평면도 형상 또는 직사각형 평면도 형상을 가질 수 있다. 기판(20)의 직경은 3인치, 12인치 또는 이보다 클 수 있다. 사파이어 기판(20)은 본 개시의 일부 실시예에 따른 단결정질 기판이다.
도 2를 참조하면, 구리막(22)이 기판(20) 상에 성막된다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(202)으로 도시된다. 일부 실시예에 따르면, 성막은 스퍼터링 또는 이와 유사한 방법을 통해 달성된다. 성막하는 동안, 아르곤이 공정/스퍼터링 가스로서 이용될 수 있다. 공정 가스의 압력은 약 0.05 mTorr 내지 약 3 mTorr의 범위일 수 있다. 결과적인 구리막(22)은 바람직하게 양호한 결정질 구조물을 가진다. 따라서, 양호한 결정질 구조물을 달성하기 위해 성막 속도가 너무 높지 않도록 제어된다. 그렇지 않으면, 비정질 구조물이 형성될 수 있다. 한편, 성막은 고온에서 수행되므로, 성막되는 구리가 증발될 수 있다. 성막 속도가 너무 낮으면 증발 속도가 성막 속도를 초과할 수 있고, 성막이 진행됨에 따라 두께가 증가하는 대신, 구리층의 두께의 순 감소를 초래하여 불리해질 수 있다. 일부 실시예에 따르면, 성막 속도는 약 5 nm보다 낮도록 선택되고, 약 0.05 nm 내지 약 5 nm의 범위일 수 있다. 또한, 구리막(22)의 두께(T1)는 특정 범위 이내로 제어된다. 구리막(22)의 두께(T1)가 증가함에 따라, 구리막(22) 내에서 더 많은 결정 입자(grain)가 생성되는 경향이 있으며, 이는 결정 입자 크기가 점점 더 작아지고, 따라서 새롭게 성장하는 구리막(22)의 상부의 품질이 구리막(22)의 하부보다 저하됨을 의미한다. 한편, 구리막(22)이 너무 얇으면, 어닐링 공정과 같은 후속하는 고온 공정에서, 구리막(22)의 증발로 인해 구리막(22)이 너무 얇아질 수 있다. 일부 실시예에 따르면, 두께(T1)는 약 400 nm 내지 약 600 nm의 범위로 선택된다.
구리막(22)의 성막은, 아르곤을 이용하여 구리 타겟으로부터 구리를 스퍼터링함으로써 수행될 수 있다. 또한, 구리막(22)이 성막되는 동안, 수소(H2)가 공정 가스로서 첨가될 수 있다. 수소의 첨가는 구리막(22)의 바람직하지 않은 산화를 방지할 수 있다. 성막하는 동안, 공정 가스의 압력은, 약 1 Torr 내지 약 500 Torr의 범위일 수 있다. 기판(20)의 온도는 특정 범위 이내로 선택된다. 실험 결과는, 온도가 너무 낮을 때 구리막(22)이 결정질 구조물을 갖지 않을 수 있거나 구리막(22)의 결정질 구조물의 품질이 너무 낮다는 것을 나타냈다. 다시 말해서, 성막 온도가 너무 낮으면 구리막(22)의 결정 입자 크기가 너무 작아지거나 구리막(22)이 비정질이 될 수 있다. 예를 들어, 온도가 900℃보다 낮은 경우, 이웃하는 결정 입자에서 결정질 구조물의 배향은 서로에 대해 (60도만큼) 회전될 수 있고, 따라서 상이한 배향을 가질 수 있다. 이에 따라, 인접하는 결정 입자 사이에 경계가 생성된다. 한편, 성장 온도가 너무 높으면(예를 들어, 약 1,100℃보다 높으면), 구리막(22)은 성막되는 동시에 증발할 수 있다. 너무 높은 온도는 또한 결정질 구조물을 파괴하여, 예를 들어, 구리막(22)의 적어도 부분적인 용융을 야기한다. 따라서, 기판(20)의 온도는 약 900℃ 내지 약 1,100℃의 범위로 선택된다.
구리막(22)은 성막되면 다결정질 구조물을 가질 수 있다. 다음으로, 구리막(22)의 다결정질 구조물을 단결정질 구조물로 변환하기 위해 어닐링 공정(화살표(23)로 표시)이 수행된다. 각각의 공정은, 도 18에 도시된 공정 흐름에서 공정(204)으로 도시된다. 일부 실시예에 따르면, 어닐링 공정은, 공정 가스로 수소(H2)를 갖는 챔버 내에서 수행된다. 어닐링 가스로서 수소의 이용은, 구리막(22)의 산화된 부분을 구리 원소로 다시 환원시킬 수 있고 구리막(22)의 산화를 방지할 수 있다. 어닐링 온도는 약 500℃ 내지 약 1,100℃의 범위일 수 있다. 실험 결과는 또한, 어닐링 온도가 너무 낮을 때(예를 들어 약 500℃보다 낮을 때), 구조물 변환의 효과가 만족스럽지 않거나, 다결정질 구조물을 단결정질 구조물로 완전히 변환시키기에 어닐링이 너무 오래 걸릴 수 있음을 나타냈다. 한편, 어닐링 온도가 너무 높으면(예를 들어, 약 1,100℃보다 높으면), 어닐링 공정의 진행으로 구리막(22)이 증발될 수 있다. 또한, 온도가 너무 높으면 결정질 구조물이 파괴되어, 예를 들어 구리막(22)의 적어도 부분적인 용융을 야기한다.
전술한 바와 같이, 다결정질 구리막(22)을 단결정질로 효과적으로 변환시키기 위해, 어닐링 온도는 높은 것이(그러나 지나치게 높지는 않는 것이) 바람직하다. 이는 구리의 증발 및 구리막(22)의 두께 감소를 야기할 수 있다. 증발을 감소시키기 위해, 구리막(22)은 어닐링 동안 (도 2에 도시된 바와 같이) 아래로 향하게 배치되며, 이는 어닐링 동안 기판(20)이 구리막 위에 위치함을 의미한다. 이는 증발 속도를 확인하면서 어닐링 온도를 높일 수 있도록 한다. 게다가, 챔버 압력의 증가 또한 증발을 감소시킬 수 있다. 본 개시의 일부 실시예에 따르면, 어닐링 공정 동안, 공정 가스의 압력은 약 760 Torr 내지 약 0.1 Torr의 범위이다. 어닐링 지속 시간은 약 10분 내지 약 480분의 범위일 수 있다.
어닐링 공정 후에, 구리막(22)은 단결정질막을 가질 수 있다. 구리막(22)의 표면 배향은 (111) 방향일 수 있다. 설명 전체에 걸쳐, (111) 표면 배향을 갖는 구리막은 대안적으로 Cu (111) 막으로 지칭된다. (111) 표면 배향을 갖는 구리막(22)은 낮은 표면 에너지를 가지므로, 단결정질 Cu (111) 막을 형성하는 것이 비교적 쉽다는 것을 알 수 있다. 또한, Cu (111) 막의 격자 상수는 이후에 형성되는 hBN막의 격자 상수에 가깝고, 이로 인해 Cu (111) 막 상에서 성장하는 hBN막은 결함이 더 적을 수 있다. 따라서, 이후에 형성되는 hBN막에서 (111) 표면 배향이 생성될 수 있도록, 기판(20)의 재료, 기판(20)의 표면 배향, 및 구리막(22)을 형성하기 위한 공정 조건이 선택된다.
도 3을 참조하면, hBN막(24)이 성막된다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(206)으로 도시된다. HBN막(24)은 벌집 구조를 갖는다. 본 개시의 일부 실시예에 따르면, hBN막(24)은 화학적 기상 증착(Chemical Vapor Deposition, CVD), 저압 화학적 기상 증착(Low Pressure Chemical Vapor Deposition, LPCVD) 등과 같은 증착 방법을 이용하여 성막된다. 공정 가스(전구체)는 수소(H2), 및 암모니아 보란(BH3N), 보라진(B3H6N3) 등과 같은 다른 전구체를 포함할 수 있다. 성막하는 동안, 기판(20)의 온도는 약 900℃ 내지 약 1,080℃의 범위일 수 있다. 전구체의 온도는 약 60℃ 내지 약 130℃의 범위일 수 있다. 성막 시간은 약 5분 내지 약 180분의 범위일 수 있다.
일부 실시 양태에 따르면, hBN막(24)이 성막되는 동안, 구리막(22)의 노출되는 구리 원자는 BH3N 분자를 활성화시키는 촉매로서 작용하여, 붕소 질화물 단일층이 구리막(22) 상에 성장될 수 있도록 한다. 노출되는 구리막(22)의 일부가 붕소 질화물 단일층으로 덮이는 경우, 촉매로서 작용하는 노출된 구리 원자가 없기 때문에, 이미 성막된 붕소 질화물 단일층 상에 더 많은 붕소 질화물이 성막되기 어렵다. 따라서, hBN막(24)의 단일층이 성막될 수 있고, 성막은 자기 정지(self-stopping)될 수 있다. 일부 실시예에 따르면, 단일층 hBN막(24)의 두께(T2)는 약 3 Å 내지 약 10 Å의 범위이다. 다른 성막 방법 및/또는 공정 조건이 이용되는 대안적인 실시예에 따르면, hBN막(24)은 계속 두께가 증가할 수 있다. 예를 들어, 해당 공정 챔버에서 압력을 증가시키면, hBN막(24)은 단결정질 구조를 유지하면서 시간이 지남에 따라 성장할 수 있다. 결과적으로, 일부 실시예에 따르면, hBN막(24)은 복수의 hBN 단일층을 포함할 수 있고, 두께(T2)는 약 10 Å 내지 약 200 Å의 범위일 수 있다.
hBN막(24)은, 성막을 위한 적절한 공정 조건에서, 단결정질 구리막(22) 상에서 성장하기 때문에, hBN막(24)은, 성막되면, 단결정질 구조물을 갖도록 형성될 수 있다. 단결정질 hBN막(24)은 트랜지스터와 같은 장치의 형성에 유리하다. 예를 들어, 트랜지스터(77) 내의 hBN막(24) 또는 hBN막(50)(도 16)이 다결정질 구조물을 갖는 경우, 캐리어(예를 들어, 전자)가 hBN막(24)과 hBN막(50) 사이의 채널 재료(44) 내에 흐를 때, hBN막(24)과 hBN막(50)의 다결정질 구조물의 결정 입계(boundary of grains)에서 캐리어 산란이 발생하여, 결과적인 트랜지스터의 성능을 저하시킨다. 따라서, 단결정질 구조물을 갖는 것이 hBN막(24)에 기초하여 형성되는 결과적인 장치에 유리하다.
hBN막(24)의 형성 후에, hBN막(24)은 웨이퍼 위로 전사될 수 있고, 트랜지스터와 같은 집적 회로의 형성에 이용될 수 있다. 상응하는 전사 공정이 도 4 내지 도 8에 도시된다. 각각의 공정은 또한 도 18에 도시된 공정 흐름에서 도시된다. 도 4는 hBN막(24)을 웨이퍼 위로 전사하기 위한 준비를 도시한다. 도 4를 참조하면, 보호막(26)이 hBN막(24) 상에 형성된다. 보호막(26)은 전사 공정 동안 손상으로부터 hBN막(24)을 보호하는 기능을 한다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(208)으로 도시된다. 일부 실시예에 따르면, 보호막(26)은 유동성 형태인 폴리메틸 메타크릴레이트(Polymethyl Methacrylate, PMMA)를 포함하고, 예를 들어 스핀 코팅을 이용하여 hBN막(24) 상에 코팅된다. 코팅된 PMMA막(26)은 경화 및 응고(sodify)된다. 대안적인 실시예에 따르면, 보호를 제공할 수 있는 다른 유형의 유동성 및 경화성 재료 또는 건조막도 이용될 수 있다. 다음으로, 열 박리 테이프(thermal release tape)(28)가 PMMA막(26) 상에 덮인다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(210)으로 도시된다. 열 박리 테이프(28)는 열 조건 또는 다른 조건(방사선 등) 아래서 접착성을 잃을 수 있는 재료로 형성될 수 있다. 설명 전체에서, 기판(20), 구리막(22), hBN막(24), PMMA막(26) 및 열 박리 테이프(28)를 포함하는 구조물은 복합 웨이퍼(30)로 지칭된다.
다음으로, 도 5에 도시된 바와 같이, hBN막(24)으로부터 구리막(22)을 분리하기 위해 전기 화학적 박리(delamination) 공정이 수행된다. 각각의 처리는 도 18에 도시된 공정 흐름에서 공정(212)으로 도시된다. 복합 웨이퍼(30)를 용기(36) 내에 들어있는 전기 화학적 박리 용액(34)에 넣어서 전기 화학적 박리 공정이 수행된다. 일부 실시예에 따르면, 전기 화학적 박리 용액(34)은 전해질로서 NaOH의 수용액을 포함하거나 K2SO4, 테트라메틸 암모늄 하이드록사이드(Tetramethyl ammonium Hydroxide, TMAH) 등과 같은 다른 유형의 화학물의 수용액을 포함할 수 있다. 전기 화학적 박리 용액(34)에서 NaOH의 농도는 약 0.2 mol/L 내지 약 5 mol/L의 범위일 수 있다. 일부 실시예에 따르면, 금속판(32)이 애노드로서 이용되고, 복합 웨이퍼(30)가 캐소드로서 이용된다. 본 개시의 일부 실시예에 따르면, 금속판(32)(양극)은 백금 또는 다른 유형의 금속으로 형성되거나 이를 포함할 수 있다. 애노드 및 캐소드는 각각 전압원(38)의 양극 단부 및 음극 단부에 연결된다. 전압원(38)의 음극 단부는 복합 웨이퍼(30) 내의 구리막(22)에 전기적으로 연결된다.
전기 화학적 박리 공정 동안, 전기 화학적 박리 용액(34)은 복합 웨이퍼(30)의 에지로부터 중심을 향하여 침투(permeate)되고, 침투되는 전기 화학적 박리 용액(34) 내의 물로부터 수소 가스 버블이 생성된다. 또한, 수소 가스 버블이 구리막(22)과 hBN막(24) 사이에서 생성된다. 따라서, 구리막(22)은 hBN막(24)으로부터 분리된다. 전기 화학적 박리 공정의 지속 시간은 복합 웨이퍼(30)의 크기, 인가되는 전압 등을 포함하는 다양한 인자와 관련된다. 예를 들어, 전압(V)을 증가시키면 분리 속도를 높일 수 있다. 그러나, 너무 높은 전압(V)은, hBN막(24)이 보호층(26)에서 박리되는 것과 같은 결함이 발생하여 hBN막(24)의 손상을 야기할 수 있다. 반면에, 전압이 너무 낮으면, 분리 속도가 너무 낮아서, 복합 웨이퍼(30)가 전기 화학적 박리 용액(34)에 긴 시간 동안 노출되어, 복합 웨이퍼(30) 내의 hBN막(24)과 같은 층의 손상을 또한 초래한다. 일부 실시예에 따르면, 전압(V)은 약 1 V 내지 약 10 V의 범위이고, 또한 약 3 V 내지 약 5 V의 범위일 수 있다.
도 5에 도시된 바와 같은 전기 화학적 박리 공정은, 도 5 및 도 6에 도시된 바와 같이 복합 웨이퍼(30)를 두 개의 웨이퍼부(30A, 30B)로 분리시킨다. 웨이퍼부(30A)는 기판(20) 및 구리막(24)을 포함하고, 웨이퍼부(30B)는 hBN막(24), 보호층(26) 및 열 박리 테이프(28)를 포함한다. 이 단계에서, hBN막(24) 및 보호층(26)은 모두 얇기 때문에, 열 박리 테이프(28)는 웨이퍼부(30B)가 접히는 것을 방지하는 기능을 갖는다. 웨이퍼부(30A) 내에 위치하는 기판(20)은 손상되지 않는다. 따라서, 예를 들어 에칭을 통해 구리막(22)을 제거함으로써, 기판(20)은 재이용될 수 있다. 결과적인 기판(20)은 도 2 내지 도 6에 도시된 바와 같은 공정을 수행하기 위해 재이용될 수 있다.
도 7을 참조하면, 웨이퍼부(30B)는 기판(40)에 접착된다. 기판(40)은 기판(40)을 포함하는 웨이퍼(42) 내에 위치할 수 있고, 다른 층을 포함하거나 포함하지 않을 수 있다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(214)으로 도시된다. 일부 실시예에 따르면, hBN막(24)은 웨이퍼(42) 내의 기판(40)과 물리적으로 접촉하고, 따라서 이에 접착된다. 대안적인 실시예에 다르면, hBN막(24)은 기판(40)의 표면 재료와 물리적으로 접촉하며, 표면 재료는 예를 들어 실리콘과 같은 반도체 재료, 실리콘 산화물과 같은 유전체 재료, 실리콘 질화물 등일 수 있다. 기판(40)은, (예를 들어, p형 또는 n형 도펀트로) 도핑되거나 미도핑된 벌크 반도체, 절연체 상 반도체(Semiconductor-On-Insulator, SOI) 기판 등과 같은 반도체 기판일 수 있다. 일부 실시예에 따르면, 기판(40)의 반도체 재료는, 실리콘; 게르마늄; 또는 실리콘 탄화물, 갈륨 비화물, 갈륨 인화물, 인듐 인화물, 인듐 비화물 및/또는 인듐 안티몬화물을 포함하는 화합물 반도체를 포함할 수 있다. 기판(40)은 또한 SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP 및/또는 GaInAsP를 포함하는 합금 반도체; 또는 이의 조합으로 형성되거나 이를 포함할 수 있다.
후속 공정에서, 열 박리 테이프(28) 및 보호층(26)이 제거된다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(216, 218)으로 도시된다. 본 개시의 일부 실시예에 따르면, 열 박리 테이프(28)는, 열 박리 테이프(28)가 접착성을 상실하고, 따라서 보호층(26)으로부터 제거될 수 있도록, 예를 들어 약 160℃ 내지 약 200℃의 범위의 온도에서, 도 7에 도시되는 구조물을 베이킹함으로써 제거된다. 베이킹은, 도 7에 도시된 바와 같은 구조물을 핫플레이트(미도시) 상에 배치함으로써 수행될 수 있다. 다음으로, 예를 들어 에칭 또는 분해를 통해 보호층(26)이 제거된다. 보호층(26)이 PMMA로 형성되는 일부 실시예에 따르면, 보호층(26)은, 예를 들어 약 30분 내지 약 50분의 범위의 시간 동안 핫 아세톤에 구조물을 침지시킴으로써 제거된다. 핫 아세톤의 온도는 약 30℃ 내지 약 100℃의 범위일 수 있다.
보호층(26)을 제거한 후에, 도 8에 도시된 바와 같이 hBN막(24)이 노출된다. 기판(40)과 같은 하위 물질의 재료 및 격자 구조에 관계없이, hBN막(24)은 결정질막인 것으로 이해할 것이다. 웨이퍼(42)로부터 단결정질 hBN막을 성장시키는 것이 불가능하기 때문에, 기판(40) 또는 웨이퍼(42)의 다른 표면층 상에 hBN막을 성장시키는 것보다 이것이 유리하다. 그 이유는 hBN막의 하위층(hBN막이 이로부터 성장한 층)이 단결정질인지 여부, hBN층 및 그 하위층의 격자 상수가 정합하는지 여부 등과 같은 다양한 제한 때문이다.
도 9 내지 도 16은 일부 실시예에 따른 트랜지스터인 2D 장치의 형성에서 중간 단계의 단면도를 도시한다. 각각의 공정은 또한 도 18에 도시된 공정 흐름에 도시된다. 도 9는, hBN막(24) 및 기판(40)을 포함하는 도 8에 도시되는 구조물의 단면도를 도시한다.
도 10을 참조하면, TMD층(44)은 hBN막(24) 상으로 전사되거나 hBN막(24) 상에 형성된다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(220)으로 도시된다. 본 개시의 일부 실시예에 따르면, TMD층(44)은 전이 금속 및 VIA족 원소의 화합물을 포함한다. 전이 금속은 텅스텐(W), 몰리브덴(Mo), Ti 등을 포함할 수 있다. VIA족 원소는 황(S), 셀레늄(Se), 텔루륨(Te) 등일 수 있다. 예를 들어, TMD층(44)은 MoS2, MoSe2, WS2, WSe2 등을 포함할 수 있다.
TMD층(44)은 단일층일 수 있거나 소수의 단일층을 포함할 수 있다. 도 17은 일부 예시적인 실시예에 따른 예시적인 TMD의 단일층의 개략도를 도시한다. 도 17에서, 전이 금속 원자(46)는 중간에 층을 형성하고, VIA족 원자(48)는 원자(46)의 층 위에 제1층, 및 그 원자(46)의 층 아래에 제2층을 형성한다. 일부 실시예에 따르면, 원자(46)는 W 원자, Mo 원자 또는 Ti 원자이고, 원자(48)는 S 원자, Se 원자 또는 Te 원자일 수 있다. 도시되는 예시적인 실시예에서, 각각의 원자(46)는 네 개의 원자(48)에 결합되고, 각각의 원자(48)는 두 개의 원자(46)에 결합된다. 설명 전체에서, 원자(46)의 한 개 층 및 원자(48)의 두 개 층의 조합을 포함하는, 도시된 교차 결합층은 TMD의 단일층으로 지칭된다.
도 10을 다시 참조하면, 본 개시의 일부 실시예에 따르면, TMD층(44)은 단일 단일층(도 17)을 갖는 단결정질 구조물을 갖는다. 본 개시의 대안적인 실시예에 따르면, TMD층(44)은 여러 단일층(예를 들어, 두 개 내지 다섯 개의 층)을 포함하고, 따라서 다층 구조물을 갖는 것으로 지칭된다. 다층 구조물에는, 여러 개의 단일층(도 17)이 적층된다. 일부 실시예에 따르면, 결과적인 트랜지스터의 게이트 제어를 개선하기 위해, 다층 내의 단일층의 총 개수는 작으며, 게이트 제어는 게이트(들)이 결과적인 트랜지스터의 채널을 제어하는 능력을 반영한다. 일부 예시적인 실시예에서, 다층 내의 단일층의 총 개수는 약 5 미만일 수 있다. 본 개시의 대안적인 실시예에 따르면, 총 개수는 5를 초과할 수 있다. 일부 예시적인 실시예에 따르면, TMD층(44)의 두께(T3)는 약 0.5 nm 내지 약 5 nm의 범위일 수 있다.
TMD층(44)은 공정 가스로서 MoO3 및 S를, 그리고 캐리어 가스로서 N2를 이용하고, CVD를 이용하여 성막될 수 있다. 대안적인 실시예에 따르면, PECVD 또는 다른 적용 가능한 방법이 이용된다. 일부 예시적인 실시예에 따라, 형성 온도는 약 600℃ 내지 약 700℃의 범위일 수 있고, 더 높거나 더 낮은 온도가 이용될 수 있다. 공정 조건은 단일층의 바람직한 총 개수를 달성하도록 제어된다. 대안적인 실시예에 따르면, TMD층(44)은 다른 기판 상에 형성된 다음, hBN막(24) 상으로 전사된다.
도 11은, 다른 하나의 hBN막(50)을 TMD층(44) 위로 전사하는 단계를 도시한다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(222)으로 도시된다. 일부 실시예에 따르면, hBN막(50)은 TMD층(44)과 물리적으로 접촉할 수 있다. HBN막(50)은 도 1 내지 도 3에 도시되는 것과 본질적으로 동일한 공정을 이용하여 형성될 수 있고, 따라서 hBN막(50)의 재료 및 특성은 hBN막(24)의 재료 및 특성과 본질적으로 동일할 수 있다. HBN막(50)은 또한 단결정질층일 수 있고, 단일층일 수 있다. 대안적으로, hBN막(50)은 복수의 붕소 질화물 단일층을 포함할 수 있다. 도 1 내지 도 3에 도시된 공정을 이용하여 hBN막(50)을 형성한 후에, 도 4 내지 도 8에 도시된 공정을 수행하여 hBN막(50)을 TMD층(44) 위로 전사한다.
후속 공정에서, hBN막(50), TMD층(44) 및 가능하게는 hBN막(24)이 패터닝되고, 패터닝된 부분은 2D 트랜지스터의 형성에 이용된다. 후속 도면에 도시된 바와 같이, hBN막(50), TMD층(44) 및 가능하게는 hBN막(24)은 나머지 패터닝되는 부분을 나타내는 것으로 가정한다. 이후에 논의되는 2D 트랜지스터의 예시적인 형성 공정에서, 게이트 라스트 공정이 예로서 이용되며, 여기서 층간 유전체의 형성 후에, (대체) 게이트 스택이 형성된다. 층간 유전체의 형성 전에 트랜지스터의 게이트 스택이 형성되는 게이트 우선 공정 또한 이용될 수 있다는 것을 이해할 것이다.
도 12는 게이트 스택(58)의 형성을 도시한다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(224)으로 도시된다. 게이트 스택(58)은 게이트 유전체(54) 위의 게이트 유전체(54) 및 게이트 전극(56)을 포함할 수 있다. 일부 실시예에 따르면, 게이트 스택(58)은 더미 게이트 스택이며, 이는 후속 공정에서 대체 게이트 스택으로 대체된다. 일부 실시예에 따르면, 상응하는 게이트 유전체(54)는 실리콘 산화물로 형성되거나 이를 포함할 수 있고, 상응하는 게이트 전극(56)은 폴리 실리콘으로 형성되거나 이를 포함할 수 있다. 게이트 스택(58)이 더미가 아니고, 최종 2D 트랜지스터의 게이트 스택(58)으로서 작용하는 대안적인 실시예에 따르면, 상응하는 게이트 유전체(54)는 실리콘 산화물 및 고-k 유전층으로 형성되거나 이를 포함할 수 있고, 상응하는 게이트 전극(56)은 폴리 실리콘, 금속 또는 금속 화합물로 형성되거나 이를 포함할 수 있다. 상응하는 게이트 스택(58)의 형성은, 상응하는 층을 성막하는 단계에 이어서, 성막된 층에 패터닝 공정을 수행하는 단계를 포함한다. hBN막(50)이 그 하위 TMD층(44)을 세정 공정과 같은 다양한 수반 공정에서 발생하는 손상으로부터 보호하는 캡핑층으로서 이용될 수 있도록, HBN막(50)을 패터닝하지 않고 패터닝이 수행될 수 있다.
도 13은, 게이트 스페이서(60), 에칭 정지층(Etch Stop Layer, ESL)(62) 및 ESL(62) 위의 층간 유전체(Inter-Layer Dielectric, ILD)(64)의 형성을 도시한다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(226)으로 도시된다. 게이트 스페이서(60)는 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물, 이의 복합층 및/또는 이의 조합으로 형성될 수 있다. ESL(62)은, 실리콘 탄화물, 실리콘 질화물, 실리콘 산화질화물, 실리콘 탄화질화물 또는 이의 다층으로 형성되거나 이를 포함할 수 있다. 또한, 일부 실시예에 따르면, ILD(64)는, 실리콘 산화물, 포스포 실리케이트 유리(Phospho Silicate Glass, PSG), 보로실리케이트 유리(Borosilicate Glass, BSG), 붕소 도핑된 포스포 실리케이트 유리(Boron-doped Phospho Silicate Glass; BPSG), 불소 도핑된 실리케이트 유리(Fluorine-doped Silicate Glass; FSG) 등을 포함한다. ILD(64)는 스핀 코팅, 유동성 화학적 기상 증착(Flowable Chemical Vapor Deposition, FCVD) 등을 이용하여 형성될 수 있다. 본 개시의 대안적인 실시예에 따르면, ILD(64)는, PECVD, 저압 화학적 기상 증착(Low Pressure Chemical Vapor Deposition, LPCVD) 등과 같은 성막 방법을 이용하여 형성된다.
도 14는, 도 13의 게이트 스택(58)(더미 게이트 스택인 경우)을 대체 게이트(70)로 대체하는 공정을 도시한다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(228)으로 도시된다. 공정은, 도 13에서 더미 게이트 스택(58)을 제거하도록 에칭 공정을 수행하는 단계, 제거된 더미 게이트 스택(58)에 의해 남은 트렌치 내로 연장되는 컨포멀 게이트 유전층을 성막하는 단계, 컨포멀 게이트 유전층 상에 하나 또는 복수의 도전층을 성막하는 단계; 및 컨포멀 게이트 유전층 및 도전층의 과잉 부분을 제거하도록 평탄화 공정을 수행하는 단계를 포함한다. 결과적인 게이트 유전체(66)는, HfO2, HfSiOx, HfZrOx, Al2O3, TiO2, LaOx, BaSrTiOx(BST), PbZrxTiyOz(PZT), 이의 다층 및/또는 이의 조합으로부터 선택되는 고-k 유전체 재료를 포함할 수 있다. 결과적인 게이트 전극(68)은 니켈(Ni), 팔라듐(Pd), 스칸듐(Sc), 티타늄(Ti) 또는 이의 합금과 같은 금속을 포함할 수 있다. 게이트 유전체(66) 및 게이트 전극의 형성 방법은 CVD, PECVD, ALD 등을 포함할 수 있다. 일부 실시예에 따르면, 대체 게이트(70)는 유전체 하드 마스크(72)를 형성하기 위해 리세스되고, 평탄화되어, 그 최상면은 ILD(64)의 최상면과 동일 평면에 위치할 수 있다.
도 15를 참조하면, 소스 및 드레인 영역(이하 소스/드레인 영역으로 지칭됨)(76)은 ILD(64) 및 ESL(62)을 관통하도록 형성된다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(230)으로 도시된다. 일부 실시예에 따르면, 소스/드레인 영역(76)은 텅스텐, 코발트, 팔라듐(Pd), 은(Ag), 니켈(Ni), 금(Au), 티타늄(Ti), 가돌리늄(Gd) 또는 이의 합금으로부터 선택된 도전성 재료로 형성되거나 이를 포함한다. 형성은, 개구부를 형성하도록 ILD(64) 및 ESL(62) (그리고 가능하게는 하위층)을 에칭하는 단계, 각각의 개구부 내로 도전성 재료를 충전하는 단계에 이어서, ILD(64) 위의 도전성 재료의 과잉 부분을 제거하도록 화학적 기계적 연마(Chemical Mechanical Polish, CMP) 공정 또는 기계적 그라인딩 공정과 같은 평탄화 공정을 수행하는 단계를 포함할 수 있다. 소스/드레인 영역(76)은, 티타늄, 티타늄 질화물, 탄탈럼, 탄탈럼 질화물 등으로 형성되는 배리어층을 포함하거나 포함하지 않을 수 있다.
일부 실시예에 따르면, 소스/드레인 영역(76)은 hBN막(50)의 최상면에 올라서고(land on), 따라서 그와 접촉하는 최하부를 갖는다. HBN막(50)은, 예를 들어 수 나노미터 또는 그보다 얇은 규모로 매우 얇기 때문에, 캐리어는 hBN막(50)을 통해 터널링하여 TMD층(44)에 도달할 수 있다. 따라서, 소스/드레인 영역(76)과 TMD층(44) 사이에 hBN막(50)(유전층)이 위치하지만, 캐리어(전자와 같은)는 소스 영역(76)으로부터 채널 영역으로, 그리고 이어서 터널링을 통해 드레인 영역(76)으로 유동할 수 있다. 대안적인 실시예에 따르면, 소스/드레인 영역(76)은, TLD층(44)의 최상면과 물리적으로 접촉하도록, ILD(64), ESL(62) 및 hBN막(50)을 관통할 수 있다. 또 다른 실시예에 따르면, 소스/드레인 영역(76)과 TMD층(44)의 측벽간에 측면 접촉이 이루어지도록, 소스/드레인 영역(76)은 ILD(64), ESL(62), hBN막(50), 및 TMD층(44)을 관통할 수 있다. 점선 라인(76')은 소스/드레인 영역(76)이 TMD층(44)을 관통하는 경우, 소스/드레인 영역(76)의 연장되는 부분의 측벽을 나타낸다. 따라서 트랜지스터(77)가 형성된다.
도 16은, ILD(64) 위에 위치하고 이에 접촉하는 컨택 에칭 정지층(Contact Etch Stop Layer, CESL)(78), 및 CESL(78) 위에 위치하고 이에 접촉하는 ILD(80)의 형성을 도시한다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(232)으로 도시된다. ILD(80) 및 CESL(78)의 재료 및 형성 방법은, 각각 ILD(64) 및 ESL(62)의 후보 재료 및 형성 방법으로부터 선택될 수 있다. 게이트 컨택 플러그(82) 및 소스/드레인 컨택 플러그(84)는, 각각 게이트 전극(68) 및 소스/드레인 영역(76)에 전기적으로 연결되도록 형성된다. 각각의 공정은 도 18에 도시된 공정 흐름에서 공정(234)으로 도시된다. 본 개시의 일부 실시예에 따르면, 게이트 컨택 플러그(82) 및 소스/드레인 컨택 플러그(84)는 텅스텐, 알루미늄, 구리, 티타늄, 탄탈럼, 티타늄 질화물, 탄탈럼 질화물, 이의 합금 및/또는 이의 다층으로부터 선택되는 도전성 재료로 형성된다.
본 개시의 일부 실시예에 따르면, hBN막(24, 50)은 모두 단결정질층이며, TMD층(44)이 그 사이에 위치한다. 게이트 전극(68) 바로 아래의 (TMD층(44)의) 일부(44')는 트랜지스터(77)의 채널로서 작용한다. HBN막(24, 50)의 결정질 구조물은 트랜지스터(77)의 성능에 유리하다. HBN막(24, 50)이 다결정질층이면 결정 입자, 및 결정 입자 사이에 경계(결정립계)가 있을 수 있다. 경계는 캐리어 산란을 초래할 수 있고, hBN막(24, 50)이 단결정질층이 아닌 경우 트랜지스터(77)의 성능이 저하될 것이다. HBN막(24, 50)이 비정질층이면, 산란은 악화될 것이다. 단결정질 hBN막(24, 50)을 예비 성형 및 전사시킴으로써, hBN막(24, 50) 모두가 양호한 단결정질 구조물을 가질 수 있다. 그렇지 않고, hBN막(24)이 기판(20) 상에서 성장하는 경우, 격자 부정합으로 인해 단결정질 구조물을 갖기 어렵다. TMD층(44) 상에서 단결정질 hBN막(50)을 성장시키는 것 또한 쉽지 않다.
본 개시의 실시예는 몇몇 유리한 특징을 갖는다. 단결정질 구리막을 형성함으로써, 단결정질 hBN막을 그 상에 성장시키기 위한 양호한 베이스 구조물이 형성된다. 구리막 위의 어닐링 공정은 단결정질 구조물이 형성되는 것을 보장한다. 형성된 단결정질 hBN층은, 2D 장치를 형성하기 위해 반도체 장치로 전사될 수 있다. 또한, 본 개시의 실시예에 따른 방법은, 하부층의 결함이 각각의 상부층으로 전파되지 않기 때문에, 다수의 TMD층을 갖는 트랜지스터를 형성하는 데 우수하다. 또한, 단결정질 hBN막은 웨이퍼 규모로 형성될 수 있어, 집적 회로의 대량 생산이 가능하다.
본 개시의 일부 실시예에 따르면, 방법은, 구리층을 제1 기판 위에 성막하는 단계; 구리층을 어닐링하는 단계; hBN막을 구리층 상에 성막하는 단계; 및 hBN막을 구리층에서 제거하는 단계를 포함한다. 일 실시예에서, 구리층은 다결정질 구조물을 갖도록 성막되고, 어닐링 후에, 다결정질 구조물은 단결정질 구조물로 변환된다. 일 실시예에서, 구리층은 (111) 표면 배향을 갖도록 성막된다. 일 실시예에서, 어닐링하는 단계는, 구리층이 아래를 향하고 제1 기판이 구리층 위에 위치하는 채로 수행된다. 일 실시예에서, hBN막을 구리층에서 제거하는 단계는, hBN막 위에 위치하고 이에 접촉하는 보호층을 형성하는 단계; 보호층 상에 열 박리 테이프를 형성하는 단계; 및 hBN막을 구리층에서 분리하는 단계를 포함한다. 일 실시예에서, 방법은, hBN막이 구리층으로부터 분리된 후에, hBN막을 제2 기판에 접착시키는 단계를 더 포함한다. 일 실시예에서, 방법은, 전이 금속 디칼코게나이드(Transition Metal Dichalcogenide, TMD)층을 제2 기판 상에 위치하는 hBN막 위에 성막 또는 전사하는 단계; 및 추가의 hBN막을 TMD층 위로 전사하는 단계를 더 포함한다. 일 실시예에서, hBN막은 전기 화학적 박리를 통해 구리층으로부터 분리된다.
본 개시의 일부 실시예에 따르면, 방법은, 단결정질 구리층을 제1 기판 상에 형성하는 단계; 제1 단결정질 hBN막을 단결정질 구리층 위에 성막하는 단계; 제1 단결정질 hBN막을 기판 위로 전사하는 단계; 전이 금속 디칼코게나이드(Transition Metal Dichalcogenide, TMD)층을 hBN막 위에 형성하는 단계; 제2 단결정질 hBN막을 TMD층 위에 전사하는 단계; 및 TMD층을 채널로서 포함하는 트랜지스터를 형성하는 단계를 포함한다. 일 실시예에서, 트랜지스터를 형성하는 단계는, 제2 단결정질 hBN막 위에 위치하고 이에 접촉하는 소스/드레인 영역을 형성하는 단계를 포함하고, 소스/드레인 영역은 제2 단결정질 hBN막에 의해 TMD층으로부터 물리적으로 분리된다. 일 실시예에서, 트랜지스터를 형성하는 단계는, 제2 단결정질 hBN막의 제2 측벽 및 TMD층의 제3 측벽과 접촉하는 제1 측벽을 갖는 소스/드레인 영역을 형성하는 단계를 포함한다. 일 실시예에서, 제1 단결정질 hBN막을 성막하는 단계는 자기 정지되고, 단결정질 hBN막은 단일층막이다. 일 실시예에서, 단결정질 구리층을 형성하는 단계는, 다결정질 구리층을 성막하는 단계; 및 다결정질 구리층을 단결정질 구리층으로 변환하도록 어닐링 공정을 수행하는 단계를 포함한다. 일 실시예에서, 어닐링 공정은 약 500℃ 내지 약 1,100℃ 범위의 온도에서 수행된다.
본 개시의 일부 실시예에 따르면, 방법은, 제1 단결정질 hBN막을 구리층 위에 성막하는 단계; 제1 단결정질 hBN막 위에 위치하고 이에 접촉하는 보호층을 형성하는 단계; 제1 단결정질 hBN막과 보호층을 구리층으로부터 분리하도록 전기 화학적 박리 공정을 수행하는 단계; 제1 hBN막이 기판에 접촉하는 채로, 제1 hBN막과 보호층을 기판에 접착시키는 단계; 및 보호층을 제1 hBN막에서 제거하는 단계를 포함한다. 일 실시예에서, 구리층은 약 400 nm 내지 약 600 nm 범위의 두께를 갖는다. 일 실시예에서, 제1 단결정질 hBN막은 구리층의 (111) 표면 상에 성막되고, 구리층은 단결정질 구조물을 가진다. 일 실시예에서, 방법은, 다결정질 구리층을 성막하는 단계; 및 다결정질 구리층을 단결정질 구조물을 갖는 구리층으로 변환하도록 어닐링 공정을 수행하는 단계를 더 포함한다. 일 실시예에서, 어닐링 공정은 약 500℃ 내지 약 1,100℃ 범위의 온도에서 수행된다. 일 실시예에서, 단결정질 hBN막은 단일층 hBN막이다.
전술한 바는 몇몇 실시예의 특징부를 개략적으로 설명하여 당업자가 본 개시의 양태를 더 잘 이해할 수 있도록 한다. 당업자는 본 개시에서 소개하는 실시예와 동일한 목적을 수행하고/하거나 동일한 장점을 달성하기 위한 다른 공정 및 구조물을 디자인 또는 변화하기 위한 기초로서 본 개시를 용이하게 이용할 수 있다는 것을 이해할 것이다. 당업자는 또한 이러한 균등 구성물이 본 개시의 사상 및 범위를 벗어나지 않는다는 것과, 본 개시의 사상 및 범위를 벗어나지 않고 다양한 변경, 치환 및 수정을 행할 수 있음을 알 것이다.
<부기>
1. 방법으로서,
구리층을 제1 기판 위에 성막(deposit)하는 단계;
상기 구리층을 어닐링하는 단계;
상기 구리층 상에 육방정계 붕소 질화물(hexagonal boron nitride, hBN)막을 성막하는 단계; 및
상기 hBN막을 상기 구리층으로부터 제거하는 단계
를 포함하는 방법.
2. 제1항에 있어서, 상기 구리층은 다결정질 구조를 갖도록 성막되고, 상기 어닐링하는 단계 후에, 상기 다결정질 구조는 단결정질 구조로 변환되는 것인, 방법.
3. 제1항에 있어서, 상기 구리층은 (111) 표면 평면(surface plane)을 갖도록 성막되는 것인, 방법.
4. 제1항에 있어서, 상기 어닐링하는 단계는, 상기 구리층이 아래를 향하고 상기 제1 기판이 상기 구리층 위에 있는 채로 수행되는 것인, 방법.
5. 제1항에 있어서, 상기 hBN막을 상기 구리층으로부터 제거하는 단계는,
상기 hBN막 위에 위치하고 상기 hBN막과 접촉하는 보호층을 형성하는 단계;
상기 보호층 상에 열 박리 테이프(thermal release tape)를 형성하는 단계; 및
상기 hBN막을 상기 구리층으로부터 분리하는 단계
를 포함하는 것인, 방법.
6. 제5항에 있어서, 상기 hBN막이 상기 구리층으로부터 분리된 후에, 상기 hBN막을 제2 기판에 접착시키는 단계를 더 포함하는 방법.
7. 제6항에 있어서, 전이 금속 디칼코게나이드(Transition Metal Dichalcogenide, TMD)층을, 상기 제2 기판 상인 상기 hBN막 위에 성막 또는 전사하는 단계; 및
상기 TMD층 위에 추가의 hBN막을 전사하는 단계
를 더 포함하는 방법.
8. 제5항에 있어서, 상기 hBN막은 전기 화학적 박리(electrochemical delamination)를 통해 상기 구리층으로부터 분리되는 것인, 방법.
9. 방법으로서,
단결정질 구리층을 제1 기판 상에 형성하는 단계;
상기 단결정질 구리층 위에 제1 단결정질 육방정계 붕소 질화물(hBN)막을 성막하는 단계;
상기 제1 단결정질 hBN막을 기판 상으로 전사하는 단계;
상기 hBN막 위에 전이 금속 디칼코게나이드(TMD)층을 형성하는 단계;
상기 TMD층 위에 제2 단결정질 hBN막을 전사하는 단계; 및
상기 TMD층을 채널로서 포함하는 트랜지스터를 형성하는 단계
를 포함하는 방법.
10. 제9항에 있어서, 상기 트랜지스터를 형성하는 단계는,
상기 제2 단결정질 hBN막 위에 위치하고 상기 제2 단결정질 hBN막과 접촉하는 소스/드레인 영역을 형성하는 단계를 포함하고, 상기 소스/드레인 영역은 상기 제2 단결정질 hBN막에 의해 상기 TMD층으로부터 물리적으로 분리되는 것인, 방법.
11. 제9항에 있어서, 상기 트랜지스터를 형성하는 단계는,
상기 제2 단결정질 hBN막의 제2 측벽 및 상기 TMD층의 제3 측벽과 접촉하는 제1 측벽을 갖는 소스/드레인 영역을 형성하는 단계를 포함하는 것인, 방법.
12. 제9항에 있어서, 상기 제1 단결정질 hBN막을 성막하는 단계는 자기 정지되고, 상기 단결정질 hBN막은 단일층막인 것인, 방법.
13. 제9항에 있어서, 상기 단결정질 구리층을 형성하는 단계는,
다결정질 구리층을 성막하는 단계; 및
상기 다결정질 구리층을 상기 단결정질 구리층으로 변환하도록 어닐링 공정을 수행하는 단계
를 포함하는 것인, 방법.
14. 제13항에 있어서, 상기 어닐링 공정은 약 500℃ 내지 약 1,100℃ 범위의 온도에서 수행되는 것인, 방법.
15. 방법에 있어서,
제1 단결정질 육방정계 붕소 질화물(Hexagonal Boron Nitride, hBN)막을 구리층 위에 성막하는 단계;
상기 제1 단결정질 hBN막 위에 위치하고 상기 제1 단결정질 hBN막과 접촉하는 보호층을 형성하는 단계;
상기 제1 단결정질 hBN막과 상기 보호층을 상기 구리층으로부터 분리하도록 전기 화학적 박리 공정을 수행하는 단계;
상기 제1 hBN막이 기판에 접촉한 상태로, 상기 제1 hBN막과 상기 보호층을 상기 기판에 접착시키는 단계; 및
상기 보호층을 상기 제1 hBN막으로부터 제거하는 단계
를 포함하는 방법.
16. 제15항에 있어서, 상기 구리층은 약 400 nm 내지 약 600 nm 범위의 두께를 갖는 것인, 방법.
17. 제15항에 있어서, 상기 구리층은 단결정질 구조물을 갖고, 상기 제1 단결정질 hBN막은 상기 구리층의 (111) 표면 상에 성막되는 것인, 방법.
18. 제17항에 있어서,
다결정질 구리층을 성막하는 단계; 및
상기 다결정질 구리층을 단결정질 구조물을 갖는 구리층으로 변환하도록 어닐링 공정을 수행하는 단계
를 더 포함하는 방법.
19. 제18항에 있어서, 상기 어닐링 공정은 약 500℃ 내지 약 1,100℃ 범위의 온도에서 수행되는 것인, 방법.
20. 제15항에 있어서, 상기 단결정질 hBN막은 단일층 hBN막인, 방법.

Claims (10)

  1. 방법으로서,
    제1 기판 위에 구리층을 성막(deposit)하는 단계;
    상기 구리층을 어닐링하는 단계;
    상기 구리층 상에 육방정계 붕소 질화물(hexagonal boron nitride, hBN)막을 성막하는 단계 - 상기 구리층은 단결정질 구조를 갖고, 상기 hBN막은 상기 구리층의 (111) 표면 평면(surface plane) 상에 성막됨 - ;
    상기 hBN막을 상기 구리층으로부터 제거하는 단계; 및
    전이 금속 디칼코게나이드(Transition Metal Dichalcogenide, TMD)층을 상기 hBN막 상에 성막 또는 전사하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 구리층은 다결정질 구조를 갖도록 성막되고, 상기 어닐링하는 단계 후에, 상기 다결정질 구조는 단결정질 구조로 변환되는 것인, 방법.
  3. 제1항에 있어서, 상기 구리층은 상기 (111) 표면 평면을 갖도록 성막되는 것인, 방법.
  4. 제1항에 있어서, 상기 어닐링하는 단계는, 상기 구리층이 아래를 향하고 상기 제1 기판이 상기 구리층 위에 있는 채로 수행되는 것인, 방법.
  5. 제1항에 있어서, 상기 hBN막을 상기 구리층으로부터 제거하는 단계는,
    상기 hBN막 위에 위치하고 상기 hBN막과 접촉하는 보호층을 형성하는 단계;
    상기 보호층 상에 열 박리 테이프(thermal release tape)를 형성하는 단계; 및
    상기 hBN막을 상기 구리층으로부터 분리하는 단계
    를 포함하는 것인, 방법.
  6. 방법으로서,
    단결정질 구리층을 제1 기판 상에 형성하는 단계;
    상기 단결정질 구리층 위에 제1 단결정질 육방정계 붕소 질화물(hBN)막을 성막하는 단계;
    상기 제1 단결정질 hBN막을 제2 기판 상으로 전사하는 단계;
    상기 제1 단결정질 hBN막 위에 전이 금속 디칼코게나이드(Transition Metal Dichalcogenide, TMD)층을 형성하는 단계;
    상기 TMD층 위에 제2 단결정질 hBN막을 전사하는 단계; 및
    상기 TMD층을 채널로서 포함하는 트랜지스터를 형성하는 단계
    를 포함하는 방법.
  7. 제6항에 있어서, 상기 트랜지스터를 형성하는 단계는,
    상기 제2 단결정질 hBN막 위에 위치하고 상기 제2 단결정질 hBN막과 접촉하는 소스/드레인 영역을 형성하는 단계를 포함하고, 상기 소스/드레인 영역은 상기 제2 단결정질 hBN막에 의해 상기 TMD층으로부터 물리적으로 분리되는 것인, 방법.
  8. 제6항에 있어서, 상기 트랜지스터를 형성하는 단계는,
    상기 제2 단결정질 hBN막의 제2 측벽 및 상기 TMD층의 제3 측벽과 접촉하는 제1 측벽을 갖는 소스/드레인 영역을 형성하는 단계를 포함하는 것인, 방법.
  9. 제6항에 있어서, 상기 제1 단결정질 hBN막을 성막하는 단계는 자기 정지(self-stopping)되고, 상기 제1 단결정질 hBN막은 단일층막인 것인, 방법.
  10. 방법에 있어서,
    제1 단결정질 육방정계 붕소 질화물(hBN)막을 구리층 위에 성막하는 단계 - 상기 구리층은 단결정질 구조를 갖고, 상기 제1 단결정질 hBN막은 상기 구리층의 (111) 표면 상에 성막됨 - ;
    상기 제1 단결정질 hBN막 위에 위치하고 상기 제1 단결정질 hBN막과 접촉하는 보호층을 형성하는 단계;
    상기 제1 단결정질 hBN막과 상기 보호층을 상기 구리층으로부터 분리하도록 전기 화학적 박리(electrochemical delamination) 공정을 수행하는 단계;
    상기 제1 단결정질 hBN막이 기판에 접촉한 상태로, 상기 제1 단결정질 hBN막과 상기 보호층을 상기 기판에 접착시키는 단계;
    상기 보호층을 상기 제1 단결정질 hBN막으로부터 제거하는 단계; 및
    전이 금속 디칼코게나이드(Transition Metal Dichalcogenide, TMD)층을 상기 제1 단결정질 hBN막 위에 성막 또는 전사하는 단계
    를 포함하는 방법.
KR1020200003575A 2019-05-23 2020-01-10 단결정질 육방정계 붕소 질화물층 및 그 형성 방법 KR102378230B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962852019P 2019-05-23 2019-05-23
US62/852,019 2019-05-23
US16/594,853 US11289582B2 (en) 2019-05-23 2019-10-07 Single-crystal hexagonal boron nitride layer and method forming same
US16/594,853 2019-10-07

Publications (2)

Publication Number Publication Date
KR20200135716A KR20200135716A (ko) 2020-12-03
KR102378230B1 true KR102378230B1 (ko) 2022-03-25

Family

ID=73052564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200003575A KR102378230B1 (ko) 2019-05-23 2020-01-10 단결정질 육방정계 붕소 질화물층 및 그 형성 방법

Country Status (5)

Country Link
US (1) US11289582B2 (ko)
KR (1) KR102378230B1 (ko)
CN (1) CN111986999A (ko)
DE (1) DE102019127654A1 (ko)
TW (1) TWI737171B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522392B2 (en) * 2017-05-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
US11264419B2 (en) * 2019-12-30 2022-03-01 Omnivision Technologies, Inc. Image sensor with fully depleted silicon on insulator substrate
US20220199783A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Transition metal dichalcogenide nanosheet transistors and methods of fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110045282A1 (en) 2009-08-18 2011-02-24 Jeffry Kelber Graphene/(multilayer) boron nitride heteroepitaxy for electronic device applications
KR101692514B1 (ko) * 2015-09-21 2017-01-03 한국과학기술연구원 기재 위에 대면적, 단결정, 단일층의 h-BN 박막을 형성하는 방법 및 그로부터 제조된 h-BN 박막 적층체
US20170170260A1 (en) 2015-12-10 2017-06-15 Massachusetts Institute Of Technology Universal Methodology to Synthesize Diverse Two-Dimensional Heterostructures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253451A (ja) * 2005-03-11 2006-09-21 Alps Electric Co Ltd 磁気検出素子
US8592291B2 (en) * 2010-04-07 2013-11-26 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
CN102849961B (zh) * 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
WO2013035325A1 (ja) 2011-09-05 2013-03-14 日本電信電話株式会社 窒化物半導体構造及びその作製方法
KR101878746B1 (ko) 2011-12-06 2018-07-17 삼성전자주식회사 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자
US20150181232A1 (en) * 2012-07-18 2015-06-25 Sony Corporation Image processing device and method
US9190509B2 (en) * 2013-03-11 2015-11-17 The United States Of America As Represented By The Secretary Of The Army High mobility, thin film transistors using semiconductor/insulator transition-metal dichalcogenide based interfaces
KR101528664B1 (ko) * 2013-03-22 2015-06-18 국립대학법인 울산과학기술대학교 산학협력단 저압 화학기상증착방법을 이용한 단일층의 육방정계 질화붕소의 제조방법
WO2014177408A1 (en) * 2013-05-01 2014-11-06 Koninklijke Philips N.V. Method of manufacturing a partially freestanding two-dimensional crystal film and device comprising such a film
JP6228293B2 (ja) 2013-05-09 2017-11-08 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 基板上の窒化ホウ素およびグラフェンの直接および連続形成
KR101480817B1 (ko) * 2013-09-24 2015-01-13 한국과학기술연구원 보라진 다량체를 전구체로 활용하여 금속촉매 효과로 성장된 고품질의 질화 붕소막 및 그 제조방법
CN108140552A (zh) * 2015-09-08 2018-06-08 麻省理工学院 基于石墨烯的层转移的系统和方法
KR20170100984A (ko) 2016-02-26 2017-09-05 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 및 그 제조방법
KR101797182B1 (ko) * 2016-03-17 2017-11-13 한국표준과학연구원 대면적 단결정 단원자층 hBN의 제조 방법, 장치 및 이를 이용한 단원자층 그래핀 성장을 위한 기판
KR20180004551A (ko) 2016-07-04 2018-01-12 포항공과대학교 산학협력단 금속 기판 패터닝을 통한 질화붕소 화합물 반도체의 선택적 영역 성장 방법
US11339499B2 (en) * 2018-10-08 2022-05-24 Korea Institute Of Science And Technology Method for epitaxial growth of single crystalline heterogeneous 2D materials and stacked structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110045282A1 (en) 2009-08-18 2011-02-24 Jeffry Kelber Graphene/(multilayer) boron nitride heteroepitaxy for electronic device applications
KR101692514B1 (ko) * 2015-09-21 2017-01-03 한국과학기술연구원 기재 위에 대면적, 단결정, 단일층의 h-BN 박막을 형성하는 방법 및 그로부터 제조된 h-BN 박막 적층체
US20170170260A1 (en) 2015-12-10 2017-06-15 Massachusetts Institute Of Technology Universal Methodology to Synthesize Diverse Two-Dimensional Heterostructures

Also Published As

Publication number Publication date
US11289582B2 (en) 2022-03-29
TWI737171B (zh) 2021-08-21
US20200373409A1 (en) 2020-11-26
KR20200135716A (ko) 2020-12-03
TW202044581A (zh) 2020-12-01
DE102019127654A1 (de) 2020-11-26
CN111986999A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
US11581185B2 (en) Field effect transistor using transition metal dichalcogenide and a method for forming the same
US9768313B2 (en) Devices having transition metal dichalcogenide layers with different thicknesses and methods of manufacture
KR102378230B1 (ko) 단결정질 육방정계 붕소 질화물층 및 그 형성 방법
TW201914032A (zh) 半導體裝置及方法
US12009200B2 (en) Treatment for adhesion improvement
TWI760990B (zh) 半導體裝置及其製造方法
US20240105515A1 (en) Transistors with channels formed of low-dimensional materials and method forming same
CN110970306A (zh) 鳍式场效应晶体管器件及其形成方法
US11855215B2 (en) Semiconductor device structure with high contact area
US11785760B2 (en) Gate-all-around semiconductor device with dielectric-all-around capacitor and method for fabricating the same
US20230066449A1 (en) Transistor, manufacturing method of semiconductor device, and manufacturing method of hbnc layer
CN112447908A (zh) 半导体器件及其形成方法
CN110660726B (zh) 半导体装置及其形成方法
CN113228282B (zh) 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺
US11574928B2 (en) Semiconductor memory structure and method for forming the same
US11710665B2 (en) Semiconductor device and method of manufacture
US20230261063A1 (en) Semiconductor device and method of forming the same
US10170308B1 (en) Fabricating semiconductor devices by cross-linking and removing portions of deposited HSQ
TW202238733A (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant