DE102020109756A1 - Transistoren mit kanälen gebildet aus niedrigdimensionalenmaterialien und verfahren zum bilden derselben - Google Patents

Transistoren mit kanälen gebildet aus niedrigdimensionalenmaterialien und verfahren zum bilden derselben Download PDF

Info

Publication number
DE102020109756A1
DE102020109756A1 DE102020109756.5A DE102020109756A DE102020109756A1 DE 102020109756 A1 DE102020109756 A1 DE 102020109756A1 DE 102020109756 A DE102020109756 A DE 102020109756A DE 102020109756 A1 DE102020109756 A1 DE 102020109756A1
Authority
DE
Germany
Prior art keywords
layer
low
dimensional
insulator
dimensional layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020109756.5A
Other languages
English (en)
Inventor
Chao-Ching Cheng
Tzu-Ang Chao
Chun-Chieh Lu
Hung-Li Chiang
Tzu-Chiang CHEN
Lain-Jong Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/837,261 external-priority patent/US11417729B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020109756A1 publication Critical patent/DE102020109756A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode

Abstract

Ein Verfahren umfasst das Bilden einer ersten niedrigdimensionalen Schicht über einer Isolationsschicht, das Bilden eines ersten Isolators über der ersten niedrigdimensionalen Schicht, das Bilden einer zweiten niedrigdimensionalen Schicht über dem ersten Isolator, das Bilden eines zweiten Isolators über der zweiten niedrigdimensionalen Schicht und das Strukturieren der ersten niedrigdimensionalen Schicht, des ersten Isolators, der zweiten niedrigdimensionalen Schicht und des zweiten Isolators in eine hervorstehende Finne. Verbleibende Abschnitte der ersten niedrigdimensionalen Schicht, des ersten Isolators, der zweiten niedrigdimensionalen Schicht und des zweiten Isolators bilden einen ersten niedrigdimensionalen Streifen, einen ersten Isolatorstreifen, einen zweiten niedrigdimensionalen Streifen beziehungsweise einen zweiten Isolatorstreifen. Dann wird ein Transistor basierend auf der hervorstehenden Finne gebildet.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/893,233 , eingereicht am 29. August 2019 unter dem Titel „Transistoren mit Kanälen gebildet aus niedrigdimensionalen Materialien und Verfahren zum Bilden derselben“, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleitervorrichtungen werden in einer Vielzahl elektronischer Anwendungen, wie zum Beispiel Personalcomputern, Mobiltelefonen, Digitalkameras und anderen elektronischen Vorrichtungen, verwendet. Halbleitervorrichtungen werden typischerweise durch sequentielles Abscheiden von isolierenden oder dielektrischen Schichten, leitfähigen Schichten und halbleitenden Schichten aus Material über einem Halbleitersubstrat, und Strukturieren der verschiedenen Materialschichten unter Verwendung von Lithografie zur Bildung von Schaltungskomponenten und Elementen auf diesen, gefertigt.
  • Transistoren sind Schaltungskomponenten oder Elements, welche häufig auf Halbleitervorrichtungen gebildet werden. Zusätzlich zu Kondensatoren, Induktoren, Widerständen, Dioden, Leiterbahnen oder anderen Elementen können abhängig vom Schaltungsdesign zahlreiche Transistoren auf einem Halbleitersubstrat gebildet werden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • Die 1-5, 6A, 6B, 6C, 7A, 7B, 8, 9A und 9B zeigen die perspektivischen Ansichten und Querschnittsansichten von Zwischenstufen bei der Bildung von Transistoren im Einklang mit einigen Ausführungsformen.
    • 10A zeigt eine Draufsicht bei der Bildung ausgerichteter Kohlenstoffnanoröhren aus einem Katalysatorband im Einklang mit einigen Ausführungsformen.
    • 10B zeigt eine Querschnittsansicht der ausgerichteten Kohlenstoffnanoröhren und des Katalysatorbands im Einklang mit einigen Ausführungsformen.
    • 11 zeigt eine Draufsicht der strukturierten ausgerichteten Kohlenstoffnanoröhren und des Isolators im Einklang mit einigen Ausführungsformen.
    • 12 zeigt die Draufsicht der Gates und Source-/Drain-Kontakte eines Transistors im Einklang mit einigen Ausführungsformen.
    • 13 zeigt die schematische Draufsicht der Kohlenstoffnanoröhrennetzwerke im Einklang mit einigen Ausführungsformen.
    • Die 14 und 15 zeigen die Querschnittsansichten von Kanälen und Gate-Abschnitten von Rundum-Gate-Transistoren im Einklang mit einigen Ausführungsformen.
    • 16 zeigt einen Prozessablauf zum Bilden eines Transistors im Einklang mit einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt zahlreiche verschiedene Ausführungsformen, oder Beispiele, zum Umsetzen verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind selbstverständlich nur Beispiele und nicht als Einschränkung auszulegen. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste Merkmal und das zweite Merkmal in direktem Kontakt miteinander gebildet sind, und kann ebenfalls Ausführungsformen umfassen, in welchen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal gebildet sein können, sodass das erste Merkmal und das zweite Merkmal nicht in direktem Kontakt miteinander sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -Zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Ausdrücke räumlicher Beziehungen, wie zum Beispiel „darunterliegend“, „unterhalb“, „untere/r“, „darüberliegend“, „obere/r“ und dergleichen, hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen in den Figuren gezeigten Element/en oder Merkmal/en zu beschreiben. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
  • Transistoren aufweisend niedrigdimensionale Kanäle und das Verfahren zum Bilden derselben werden im Einklang mit einigen Ausführungsformen bereitgestellt. Die Zwischenstufen bei der Bildung der Transistoren sind im Einklang mit einigen Ausführungsformen gezeigt. Einiger Variationen verschiedener Ausführungsformen werden erörtert. Hierin erörterte Ausführungsformen sollen Beispiele bereitstellen, um das Herstellen oder Verwenden des Gegenstands dieser Offenbarung zu ermöglichen, und durchschnittlich geschulte Fachleute werden problemlos Modifikationen erkennen, die vorgenommen werden können, ohne den vorgesehenen Umfang verschiedener Ausführungsformen zu verlassen. In den verschiedenen Ansichten und veranschaulichenden Ausführungsformen sind dieselben/ähnliche Bezugsziffern zur Kennzeichnung derselben/ähnlicher Elemente verwendet worden. Obwohl Ausführungsformen des Verfahrens in einer bestimmten Reihenfolge erörtert sein können, können weitere Ausführungsformen des Verfahrens in jeder beliebigen logischen Reihenfolge durchgeführt werden.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung wird eine Mehrzahl von Schichten niedrigdimensionaler Materialien gebildet. Eine Mehrzahl von Isolatoren wird gebildet, um die Mehrzahl von Schichten niedrigdimensionaler Materialien voneinander zu trennen. Die niedrigdimensionalen Materialschichten können Kohlenstoffnanoröhrennetzwerke, ausgerichtete Kohlenstoffnanoröhren, halbleiterähnliche zweidimensionale Materialien (2D-Materialien), wie zum Beispiel Übergangsmetalldichalkogenide (TMDs), oder dergleichen aufweisen. Die niedrigdimensionalen Materialien und die Isolatoren werden als eine Finne, welche über eine Isolationsschicht hervorsteht, gestapelt und strukturiert. Finnenfeldeffekttransistoren (FinFET) oder Rundum-Gate-Transistoren (GAA-Transistoren) können basierend auf der hervorstehenden Finne gebildet werden.
  • Die 1-5, 6A, 6B, 6C, 7A, 7B, 8, 9A und 9B zeigen die perspektivischen Ansichten und Querschnittsansichten von Zwischenstufen bei der Bildung von Transistoren im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung. Die entsprechenden Prozesse sind auch im Prozessablauf, welcher in 16 gezeigt ist, schematisch wiedergegeben.
  • In 1 wird ein Wafer 10, welcher ein Substrat 20 aufweist, bereitgestellt. Das Substrat 20 kann ein Halbleitersubstrat, wie zum Beispiel ein Grundhalbleitersubstrat, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen, sein. Das Substrat 20 kann dotiert (z.B. mit einem p- oder einem n-Dotierstoff) oder undotiert sein. Das Halbleitersubstrat 20 kann ein Teil des Wafers 10, zum Beispiel eines Siliziumwafers, sein. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial gebildet auf einer Isolatorschicht. Die Isolatorschicht kann zum Beispiel eine vergrabene Oxid-Schicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht wird auf einem Substrat, typischerweise einem Silizium- oder Glassubstrat, bereitgestellt. Andere Substrate, wie zum Beispiel ein mehrschichtiges oder ein Gradientensubstrat, können ebenfalls verwendet werden. In einigen Ausführungsformen kann das Halbleitermaterial des Halbleitersubstrats 20 Silizium; Germanium; einen Verbindungshalbleiter umfassend Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter umfassend SiGe, SiC, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon enthalten. Das Substrat 20 kann auch aus anderen Materialien, wie zum Beispiel Saphir, Indium-Zinnoxid (ITO) oder dergleichen, gebildet werden.
  • Die Isolationsschicht 22 wird über dem Substrat 20 gebildet. Der betreffende Prozess ist im Prozessablauf 200, der in 16 gezeigt ist, als Prozess 202 dargestellt. Im Einklang mit einigen Ausführungsformen steht die Isolationsschicht 22 in physischem Kontakt mit dem Substrat 20. Im Einklang mit alternativen Ausführungsformen können zwischen der Isolationsschicht 22 und dem Substrat 20 weitere Schichten und Vorrichtungen, unter anderem, aber nicht beschränkt auf, dielektrische Schichten, Metallmerkmale oder dergleichen, angeordnet sein. Zum Beispiel können dort Zwischenschichtdielektrika, Zwischenmetalldielektrika (welche dielektrische Schichten mit niedrigem k aufweisen können) und/oder dergleichen angeordnet werden. Zwischen der Isolationsschicht 22 und dem Substrat 20 können integrierte Schaltungsvorrichtungen, wie zum Beispiel passive Vorrichtungen (Kondensatoren, Widerstände, Induktoren oder dergleichen) und/oder aktive Vorrichtungen (Transistoren, Dioden oder dergleichen) gebildet werden, oder auch nicht.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung wird die Isolationsschicht 22 aus einem Oxid, wie zum Beispiel Siliziumoxid, einem Nitrid, wie zum Beispiel Siliziumnitrid, hexagonales Bornitrid (hBN), einem dielektrischen Material mit hohem k, wie zum Beispiel ein Aluminiumoxid, Hafniumoxid, Zirconiumoxid, Lanthanoxid, oder dergleichen, gebildet oder umfasst ein solches. Die Isolationsschicht 22 kann eine kristalline Schicht (einkristallin oder polykristallin) oder eine amorphe Schicht sein. Die Isolationsschicht 22 kann eine einschichtige Struktur oder eine Verbundstruktur, welche eine Mehrzahl von Schichten aufweist, sein. Zum Beispiel kann die Isolationsschicht 22 eine zweischichtige Struktur, eine dreischichtige Struktur, oder dergleichen aufweisen. Die zweischichtige Struktur kann zwei Schichten gebildet aus unterschiedlichen Materialien, zum Beispiel eine Siliziumoxidschicht und eine Siliziumnitridschicht über der Siliziumoxidschicht, aufweisen. Die dreischichtige Struktur kann drei Schichten gebildet aus unterschiedlichen Materialien, zum Beispiel eine SiO2/SiN/SiO2-Struktur, eine HfO2/SiO2/HfO2-Struktur oder dergleichen, aufweisen.
  • Der Bildungsprozess der Isolationsschicht 22 kann einen oder eine Mehrzahl von Abscheidungsprozessen, wie zum Beispiel einen plasmaverstärkten chemischen Dampfabscheidungsprozess (PECVD-Prozess), einen Atomlagenabscheidungsprozess (ALD-Prozess), einen chemischen Dampfabscheidungsprozess (CVD-Prozess) oder dergleichen, umfassen. Im Einklang mit einigen Ausführungsformen kann die Isolationsschicht 22, wenn sie Siliziumoxid enthält, auch durch thermische Oxidation, chemische Oxidation oder dergleichen gebildet werden. Die Isolationsschicht 22 kann auch durch Übertragung gebildet werden. Wenn die Isolationsschicht 22 hBN umfasst, kann die hBN-Schicht zum Beispiel auf einem anderen Substrat, wie zum Beispiel einem Saphirsubstrat, einem Kupfersubstrat oder dergleichen, gebildet und dann auf das Substrat 20 übertragen werden. Im Einklang mit einigen Ausführungsformen kann die Dicke der Isolationsschicht 22 größer als ungefähr 0,5 nm sein, und kann im Bereich von zwischen ungefähr 0,5 nm und ungefähr 15 nm liegen.
  • Bezugnehmend auf 2 wird eine erste niedrigdimensionale Schicht 24-1 (auch mit 24 gekennzeichnet) gebildet. Der betreffende Prozess ist im Prozessablauf 200, der in 16 gezeigt ist, als Prozess 204 gezeigt. In der gesamten Beschreibung bezieht sich der Begriff „niedrigdimensional“ auf die Schichten, deren Dicken gering sind, zum Beispiel geringer als ungefähr 10 nm, geringer als ungefähr 5 nm oder geringer als ungefähr 1 nm. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung weist die niedrigdimensionale Schicht 24-1 eine Dicke T1 von weniger als ungefähr 5,0 nm auf, und Dicke T1 kann im Bereich von zwischen ungefähr 0,5 nm und ungefähr 5,0 nm liegen.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst die niedrigdimensionale Schicht 24-1 ein Kohlenstoffnanoröhrennetzwerk, welches Kohlenstoffnanoröhren aufweist, welche als ein Netzwerk miteinander verbunden sind. In einer Draufsicht kann das Kohlenstoffnanoröhrennetzwerk wie eine Mehrzahl gerader (oder leicht gekrümmter), zufällig angeordneter Röhren (mit unterschiedlichen Längen) aussehen. Zum Beispiel zeigt 13 schematisch eine Draufsicht eines Kohlenstoffnanoröhrennetzwerks im Einklang mit einigen Ausführungsformen, welche eine Mehrzahl von Kohlenstoffnanoröhren 26, welche physisch und elektrisch miteinander verbunden sind, aufweist. Das verbundene Netzwerk dient somit als eine Schicht mit den Eigenschaften einer Halbleiterschicht. Die niedrigdimensionale Schicht 24-1 kann eine Schicht oder mehrere Schichten von Kohlenstoffnanoröhren aufweisen. Obwohl in der Makroansicht die niedrigdimensionale Schicht 24-1 eine Abdeckschicht bildet, weisen in einer Mikroansicht die Kohlenstoffnanoröhren in der niedrigdimensionalen Schicht 24-1 Räume zwischen den Kohlenstoffnanoröhren auf.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung weist die niedrigdimensionale Schicht 24-1 (wenn sie aus dem Kohlenstoffnanoröhrennetzwerk gebildet wird) einwandige Kohlenstoffnanoröhren aus halbleitendem Kohlenstoff (sc-SWCNTs) auf, welche durch einen Eintauchprozess gebildet werden. Während des Eintauchprozesses wird der Wafer 10 derart in eine Tauchlösung eingetaucht, dass die niedrigdimensionale Schicht 24-1 auf der Isolationsschicht 22 aufgewachsen wird. Ein Beispielzubereitungsprozess der Tauchlösung ist der folgende, bei welchem einige Beispielgewichte und -volumina genannt werden. Es versteht sich, dass die hierin genannten Gewichte und Volumina proportional erhöht werden können, wenn mehr Tauchlösung vorzubereiten ist. Zunächst werden ungefähr 8 mg bis 12 mg Bogenentladungs-SWCNTs und ungefähr 3 mg bis ungefähr 7 mg Poly-(9, 9-dioctylfluoren)-Derivat auf Isoindigo-Basis (PFO-Derivat) (PFIID) in 10 ml Toluol dispergiert. Dann durchläuft die Mischung eine Sonden-Ultraschallbehandlung für ungefähr 20 bis ungefähr 40 Minuten. Dann wird die entstehende Lösung zentrifugiert, zum Beispiel für ungefähr 0,5 Stunden bis ungefähr 1,5 Stunden, sodass Metallspezies und große Bündel von SWCNTs entfernt werden. Der Überstand in der Lösung wird dann unter Verwendung einer Spritze abgezogen. Dann wird die Lösung mit ungefähr 70 ml bis 90 ml Toluol verdünnt, und die entstehende Lösung durchläuft eine weitere Sonden-Ultraschallbehandlung, zum Beispiel für 8 Minuten bis ungefähr 12 Minuten. Damit ist die Tauchlösung bereit für den Eintauchprozess.
  • Dann wird der Wafer 10 vorbereitet, zum Beispiel durch einen Vorbehandlungsprozess auf Sauerstoffbasis. Der Vorbehandlungsprozess kann unter Verwendung des Plasmas von O2 durchgeführt werden, oder durch eine Ozonbehandlung, sodass die Oberfläche der Isolationsschicht 22 behandelt wird und das Kohlenstoffnanoröhrennetzwerk darauf aufwachsen kann. Dann wird der Eintauchprozess durchgeführt. Die Eintauchdauer kann im Bereich von zwischen ungefähr 20 Stunden und 28 Stunden liegen. Beim Eintauchprozess kann die Temperatur der Tauchlösung ungefähr bei Raumtemperatur liegen, zum Beispiel im Bereich von zwischen ungefähr 20°C und 25 °C. Beim Eintauchprozess werden die Kohlenstoffnanoröhren, welche SWCNTs sein können, auf der Isolationsschicht 22 aufgewachsen. Nach dem Eintauchprozess wird der Wafer 10 in einer Reinigungslösung, wie zum Beispiel Toluol, gespült, gefolgt von einem Ausblasen, zum Beispiel unter Verwendung von Stickstoff (N2), zum Entfernen von restlichem Polymer. Der Wafer 10 kann dann zum Entfernen von Toluol gebacken/gebrannt werden, zum Beispiel bei einer Temperatur im Bereich von zwischen ungefähr 100 °C und ungefähr 130°C für einen Zeitraum von zwischen ungefähr 20 Minuten und ungefähr 40 Minuten. Im Einklang mit einigen Ausführungsformen wird die niedrigdimensionale Schicht 24-1 auf dem gesamten Wafer 10 gebildet. Das entstehende Kohlenstoffnanoröhrennetzwerk ist als ein Beispiel in 13 gezeigt.
  • Im Einklang mit alternativen Ausführungsformen, wie in 10A gezeigt, werden ausgerichtete Kohlenstoffnanoröhren 26 gebildet, welche im Allgemeinen in derselben Richtung (Y-Richtung in 10A) ausgerichtete Längsrichtungen aufweisen. Die ausgerichteten Kohlenstoffnanoröhren 26 werden gemeinsam als niedrigdimensionale Schicht 24-1 bezeichnet. Abhängig vom Bildungsprozess können die ausgerichteten Kohlenstoffnanoröhren 26 näher aneinander angeordnet (und viel dichter als dargestellt) oder weiter voneinander beabstandet sein als dargestellt. Es kann eine einzelne Schicht ausgerichteter Kohlenstoffnanoröhren 26 vorhanden sein, oder es können mehrere Schichten ausgerichteter Kohlenstoffnanoröhren 26 vorhanden sein, wie in 10B gezeigt.
  • Die 10A und 10B zeigen eine Draufsicht und eine Querschnittsansicht der ausgerichteten Kohlenstoffnanoröhren 26 im Einklang mit einigen Ausführungsformen. Zum Bilden der ausgerichteten Kohlenstoffnanoröhren wird zunächst ein Katalysatorband 30 im Einklang mit einigen Ausführungsformen gebildet. Das Katalysatorband 30 kann aus einem Metall, wie zum Beispiel Eisen, Nickel, Kupfer, Molybdän, Wolfram oder dergleichen, gebildet werden, und kann aus einem der genannten Metalle in reiner oder im Wesentlichen reiner Form, zum Beispiel mit einem Metallatomprozentsatz von mehr als ungefähr 95 Prozent, gebildet werden. Die Bildung des Katalysatorbands 30 kann einen Abhebeprozess umfassen, welcher das Bilden und Strukturieren einer Opferschicht (nicht gezeigt) und das Abscheiden der Metallschicht umfassen kann. Die Opferschicht weist Gräben darin auf, um die darunterliegende Isolationsschicht zu enthüllen. Einige Abschnitte der Metallschicht werden über der strukturierten Opferschicht gebildet, und einige andere Abschnitte werden durch die Gräben in der Opferschicht direkt auf der Isolationsschicht 22 gebildet. Dann wird die Opferschicht zusammen mit den darauf gebildeten Abschnitten der Metallschicht entfernt (daher der Name Abhebung). Wodurch die Abschnitte der Metallschicht auf der Isolationsschicht 22 verbleiben. Alternativ dazu kann die Bildung des Katalysatorbands 30 einen Abscheidungsprozess zum Abscheiden einer Abdeckmetallschicht gefolgt von einer Strukturierung der Metallschicht umfassen. Der Abscheidungsprozess kann einen physischen Aufdampfungsprozess (PVD-Prozess), einen chemischen Dampfabscheidungsprozess (CVD-Prozess) oder dergleichen umfassen. Dann wird die Abdeckmetallschicht unter Verwendung eines Fotolithografieprozesses strukturiert, um das Katalysatorband 30 zu bilden. Ein Beispielkatalysatorband 30 ist in den 10A und 10B gezeigt. Wie in 10A gezeigt, kann das Katalysatorband 30 ein längserstreckter Streifen sein, welcher angrenzend an die Position gebildet wird, wo die ausgerichteten Kohlenstoffnanoröhren 26 zu bilden sind. Die Breite W1 des Katalysatorbands 30 kann geringer als ungefähr 10 µm sein, und kann im Bereich von zwischen ungefähr 1 µm und ungefähr 10 µm liegen. Die Länge L1 des Katalysatorbands 30 wird basierend auf der Größe und der Position der Bereiche zum Bilden von Transistoren bestimmt, und kann im Einklang mit einigen Ausführungsformen zum Beispiel im Bereich von zwischen ungefähr 100 µm und ungefähr 1.000 µm liegen.
  • Bezugnehmend auf 10B ist eine Querschnittsansicht des Katalysatorbands 30 gezeigt. Die Querschnittsansicht wird aus dem Referenzquerschnitt 10B - 10B in 10A erlangt. Die Dicke T2 des Katalysatorbands 30 ist gering genug, um die niedrigdimensionale Eigenschaft der ausgerichteten Kohlenstoffnanoröhren 26 beizubehalten, und die Dicke T2 kann gleich oder geringer als die gewünschte Dicke der niedrigdimensionalen Schicht 24-1 sein. Im Einklang mit einigen Ausführungsformen liegt die Dicke T2 im Bereich von zwischen ungefähr 0,2 nm und ungefähr 1 nm.
  • Die ausgerichteten Kohlenstoffnanoröhren 26 werden unter Verwendung eines kohlenstoffhaltigen Vorläufers, wie zum Beispiel CH4, C2H6O, C3H8O, Kombinationen davon oder dergleichen, aufgewachsen. Die Temperatur des Wafers 10 kann im Bereich von zwischen ungefähr 600 °C und ungefähr 1.000 °C liegen, sodass sich der Vorläufer zersetzt und Kohlenstoff beginnend vom Katalysatorband 30 zum Bilden der ausgerichteten Kohlenstoffnanoröhren 26 aufgewachsen wird. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung liegt der Druck des Vorläufers während des Aufwachsens der ausgerichteten Kohlenstoffnanoröhren 26 im Bereich von zwischen ungefähr 1 Torr und ungefähr 760 Torr. Die Dauer für den Prozess des Aufwachsens kann im Bereich von zwischen ungefähr 30 Minuten und ungefähr 300 Minuten liegen. Das Trägergas kann ein Gasgemisch aus H2 mit N2 oder Ar sein. Das Verhältnis der Durchflussrate von H2 zur Durchflussrate von N2 kann im Bereich von zwischen ungefähr 0,05 und ungefähr 0,08 liegen. Die Durchflussrate von H2 zur Durchflussrate von Ar kann im Bereich von zwischen ungefähr 0,05 und ungefähr 0,08 liegen.
  • Wie in 10A gezeigt, werden die ausgerichteten Kohlenstoffnanoröhren 26 aus dem Katalysatorband 30 aufgewachsen, welches als ein Katalysator für die Reaktion zum Bilden der ausgerichteten Kohlenstoffnanoröhren 26 verwendet wird. Aufgrund der Van der Waals-Kraft wird das Wachstum auf die kristalline Richtung der darunterliegenden Isolationsschicht 22 ausgerichtet. Zum Beispiel können die ausgerichteten Kohlenstoffnanoröhren 26 in Richtung [100] aufgewachsen werden, wenn die Oberflächenebene der darunterliegenden Isolationsschicht 22 eine Ebene (111) ist. Das Aufwachsen der ausgerichteten Kohlenstoffnanoröhren 26 erfolgt im Allgemeinen in der Richtung lotrecht zur Seitenwand des Katalysatorbands 30 und parallel zur oberen Fläche des Isolators 22. Wie in 10A gezeigt, sind die langen Seitenwände des Katalysatorbands 30 zum Beispiel in der X-Richtung ausgerichtet, und die ausgerichteten Kohlenstoffnanoröhren 26 werden in der Y-Richtung aufgewachsen. Es versteht sich, dass die ausgerichteten Kohlenstoffnanoröhren 26 während des Aufwachsens leicht von der Y-Richtung abweichen können. Dies bewirkt, dass die ausgerichteten Kohlenstoffnanoröhren 26 im Allgemeinen, jedoch nicht zur Gänze, gerade sind. Die Abweichung kann auch bewirken, dass sich ein kleiner Abschnitt benachbarter ausgerichteter Kohlenstoffnanoröhren 26 kreuzt. Die benachbarten ausgerichteten Kohlenstoffnanoröhren 26 können voneinander beabstandet oder in Kontakt miteinander sein. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung liegt der Durchmesser der ausgerichteten Kohlenstoffnanoröhren 26 im Bereich von zwischen ungefähr 0,5 nm und ungefähr 1 nm. Es kann eine einzelne Schicht der ausgerichteten Kohlenstoffnanoröhren 26 gebildet werden. Abhängig von der Prozessbedingung zum Bilden der ausgerichteten Kohlenstoffnanoröhren 26 können auch zwei oder mehr Schichten der ausgerichteten Kohlenstoffnanoröhren 26 gebildet werden.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung werden die ausgerichteten Kohlenstoffnanoröhren 26 in einem Vorrichtungsbereich aus einem einzelnen Katalysatorband 30 aufgewachsen. Im Einklang mit alternativen Ausführungsformen werden die ausgerichteten Kohlenstoffnanoröhren 26 in einem Vorrichtungsbereich aus zwei ausgerichteten Kohlenstoffnanoröhren 26 aufgewachsen, welche nahe beieinander und parallel zueinander angeordnet sind. Zum Beispiel zeigt 10A Katalysatorbänder 30' unter Verwendung gestrichelter Linien, wobei die Katalysatorbänder 30' parallel zum Katalysatorband 30 angeordnet sind. Wenn die ausgerichteten Kohlenstoffnanoröhren 26 aus dem Katalysatorband 30 aufgewachsen werden, werden folglich auch aus den Katalysatorbändern 30' ausgerichtete Kohlenstoffnanoröhren 26 (nicht gezeigt) aufgewachsen. Die ausgerichteten Kohlenstoffnanoröhren 26, welche aus den Katalysatorbändern 30' entstehen, erstrecken sich zu den Katalysatorbändern 30, und die ausgerichteten Kohlenstoffnanoröhren 26, welche aus den Katalysatorbändern 30 entstehen, erstrecken sich zu den Katalysatorbändern 30'. Folglich weist die niedrigdimensionale Schicht 24-1 im Vorrichtungsbereich zwischen dem Katalysatorband 30 und den benachbarten Katalysatorbändern 30' die ausgerichteten Kohlenstoffnanoröhren 26 aufgewachsen sowohl aus den Katalysatorbändern 30 als auch 30' auf. Dieses Schema führt dazu, dass sich die Dichte der ausgerichteten Kohlenstoffnanoröhren 26 ohne Verlängerung der Zeit des Aufwachens verdoppelt.
  • Im Einklang mit einigen Ausführungsformen wird nach dem Aufwachsen der ausgerichteten Kohlenstoffnanoröhren 26 das Katalysatorband 30 in einem Ätzprozess entfernt, welcher ein Nassätzprozess oder ein Trockenätzprozess sein kann. Statt des Entfernens des Katalysatorbands 30 zu diesem Zeitpunkt, wird das Katalysatorband 30 (und 30', falls gebildet) im Einklang mit alternativen Ausführungsformen in einem nachfolgenden Prozess entfernt, wie in den 6A und 6B gezeigt. Folglich deckt der nachfolgende gebildete Isolator 28-1 ( 3) das Katalysatorband 30 ab und kontaktiert dieses.
  • Erneut bezugnehmend auf 2, weist die niedrigdimensionale Schicht 24-1 im Einklang mit noch weiteren Ausführungsformen der vorliegenden Offenbarung eine Übergangsmetalldichalkogenid-Schicht (TMD-Schicht) auf. Die TMD-Schicht weist die Verbindung eines Übergangsmetalls und eines Elements der Gruppe VIA auf. Das Übergangsmetall kann W, Mo, Ti, V, Co, Ni, Zr, Tc, Rh, Pd, Hf, Ta, Re, Ir, Pt oder dergleichen enthalten. Das Element der Gruppe VIA kann Schwefel (S), Selen (Se), Tellur (Te) oder dergleichen sein. Zum Beispiel kann die TMD-Schicht MoS2, MoSe2, WS2, WSe2 oder dergleichen enthalten.
  • Die TMD-Schicht kann eine Monoschicht sein, oder kann einige Monoschichten aufweisen. Im Einklang mit einigen Ausführungsformen bilden die Atome des Übergangsmetalls eine Schicht in der Mitte, die Atome der Gruppe VIA bilden eine erste Schicht unter der Schicht der Übergangsmetallatome, und eine zweite Schicht über der Schicht von Übergangsmetallatomen. Im Einklang mit einigen Ausführungsformen können die Übergangsmetallatome W-Atome, Mo-Atome oder Ti-Atome sein, und die Atome der Gruppe VIA können S-Atome, Se-Atome oder Te-Atome sein. Jedes der Übergangsmetallatome ist an vier Atome der Gruppe VIA gebunden, und jedes der Atome der Gruppe VIA ist an zwei Übergangsmetallatome gebunden. Die Kombination aus einer Schicht von Übergangsmetallatomen und zwei Schichten der Atome der Gruppe VIA wird als eine Monoschicht des TMD bezeichnet.
  • Im Einklang mit einigen Ausführungsformen wird die TMD-Schicht 24-1 unter Verwendung von CVD auf der Isolationsschicht 22 aufgebracht, wobei MoO3-Pulver und Se-Pulver als Vorläufer und N2 als Trägergas verwendet werden. Die Durchflussrate sowohl des MoO3-Pulvers als auch des Se-Pulvers kann im Bereich von zwischen ungefähr 5 sccm und ungefähr 100 sccm liegen. Im Einklang mit alternativen Ausführungsformen wird PECVD oder ein anderes anwendbares Verfahren verwendet. Die Abscheidungstemperatur kann im Einklang mit einigen Ausführungsformen im Bereich von zwischen ungefähr 750 °C und ungefähr 1.000 °C liegen, wobei auch höhere oder tiefere Temperaturen verwendet werden können. Die Dauer des Aufwachsens kann im Bereich von zwischen ungefähr 10 Minuten und ungefähr 1 Stunde liegen. Die Prozessbedingungen werden kontrolliert, um die gewünschte Gesamtanzahl von Monoschichten zu erzielen.
  • Im Einklang mit alternativen Ausführungsformen wird die TMD-Schicht 24-1 auf einem weiteren Substrat gebildet und dann auf die Isolationsschicht 22 übertragen. Zum Beispiel kann die TMD-Schicht 24-1 auf einer Siliziumoxidschicht abgeschieden werden, welche ferner über einem weiteren Substrat, wie zum Beispiel einem Siliziumsubstrat (nicht abgebildet) angeordnet ist. Die Abscheidung kann durch CVD erzielt werden, gefolgt von einer Beschichtung der entstandenen TMD-Schicht 24-1 mit einer Polymethylmethacrylatschicht (PMMA-Schicht). Dann wird die Siliziumoxidschicht geätzt, zum Beispiel unter Verwendung einer heißen NaOH-Lösung, sodass die PMMA-Schicht und die TMD-Schicht 24-1 von dem Siliziumsubstrat gelöst werden. Dann werden die PMMA-Schicht und die TMD-Schicht 24-1 auf die Isolationsschicht 22 geklebt. Dann wird die PMMA-Schicht entfernt, zum Beispiel in einem Nassätzprozess, während die TMD-Schicht 24-1 auf der Isolationsschicht 22 verbleibt.
  • 3 zeigt die Bildung des Isolators 28-1 (auch mit 28 gekennzeichnet). Der betreffende Prozess ist im Prozessablauf 200, der in 16 gezeigt ist, als Prozess 206 gezeigt. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung wird der Isolator 28-1 aus einem Oxid, wie zum Beispiel Siliziumoxid, einem Nitrid, wie zum Beispiel Siliziumnitrid, hBN, einem dielektrischen Material mit hohem k, wie zum Beispiel Aluminiumoxid, Hafniumoxid, Zirconiumoxid, Lanthanoxid, oder dergleichen, gebildet oder umfasst ein solches. Der Isolator 28-1 kann eine kristalline Schicht (einkristallin oder polykristallin) oder eine amorphe Schicht sein. Der Isolator 28-1 kann eine einschichtige Struktur oder eine Verbundstruktur, welche eine Mehrzahl von Schichten aufweist, sein. Zum Beispiel kann der Isolator 28-1 eine zweischichtige Struktur, eine dreischichtige Struktur oder dergleichen aufweisen. Die zweischichtige Struktur kann zwei Schichten gebildet aus unterschiedlichen Materialien, zum Beispiel eine Siliziumoxidschicht und eine Siliziumnitridschicht über der Siliziumoxidschicht, aufweisen. Die dreischichtige Struktur kann drei aus unterschiedlichen Materialien gebildete Schichten aufweisen. Zum Beispiel kann die dreischichtige Struktur eine SiO2/SiN/SiO2-Struktur, eine HfO2/SiO2/HfO2-Struktur oder dergleichen aufweisen. Der Bildungsprozess kann einen (oder mehrere) Abscheidungsprozess(e), zum Beispiel, einen PECVD-Prozess, einen ALD-Prozess oder dergleichen, umfassen. Wenn die niedrigdimensionale Schicht 24-1 ein Kohlenstoffnanoröhrennetzwerk oder ausgerichtete Nanoröhren aufweist, kann der Isolator 28-1 den Raum zwischen den Nanoröhren in der niedrigdimensionalen Schicht 24-1 ausfüllen, wie in 6B gezeigt. Der Isolator 28-1 kann auch durch Transfer gebildet werden, zum Beispiel wenn der Isolator 28-1 aus hBN gebildet wird oder dieses umfasst. Im Einklang mit diesen Ausführungsformen kann der Isolator 28-1 auf einem weiteren Substrat gebildet werden, welches ein Saphirsubstrat oder ein Kupfersubstrat sein kann, und dann auf die niedrigdimensionale Schicht 24-1 übertragen werden. Im Einklang mit einigen Ausführungsformen kann die Dicke des Isolators 28-1 größer als ungefähr 0,5 nm sein, und kann im Bereich von zwischen ungefähr 0,5 nm und ungefähr 15 nm liegen.
  • Bezugnehmend auf 4 wird die niedrigdimensionale Schicht 24-2 (auch mit 24 gekennzeichnet) über dem Isolator 28-1 gebildet. Der betreffende Prozess ist im Prozessablauf 200, der in 16 gezeigt ist, als Prozess 208 gezeigt. Die niedrigdimensionale Schicht 24-2 wird aus einem Material gebildet, welches aus derselben Gruppe möglicher Materialien ausgewählt wird, wie jene zum Bilden der niedrigdimensionalen Schicht 24-1. Zum Beispiel kann die niedrigdimensionale Schicht 24-2 Kohlenstoffnanoröhrennetzwerke, ausgerichtete Kohlenstoffnanoröhren, eine TMD-Schicht oder dergleichen aufweisen. Die Dicke der niedrigdimensionalen Schicht 24-2 kann ebenfalls gleich jener der niedrigdimensionalen Schicht 24-1 sein, und kann im Bereich von zwischen ungefähr 0,5 nm und ungefähr 5 nm liegen. Der Bildungsprozess der niedrigdimensionalen Schicht 24-2 kann aus den zum Bilden der niedrigdimensionalen Schicht 24-1 möglichen Prozessen ausgewählt werden.
  • Die niedrigdimensionale Schicht 24-2 kann aus derselben Art von niedrigdimensionalem Material gebildet werden, wie die niedrigdimensionale Schicht 24-1, oder kann aus einer anderen Art von niedrigdimensionalem Material als die niedrigdimensionale Schicht 24-1 gebildet werden. Wenn die niedrigdimensionale Schicht 24-1 zum Beispiel Kohlenstoffnanoröhrennetzwerke aufweist, kann die niedrigdimensionale Schicht 24-2 Kohlenstoffnanoröhrennetzwerke aufweisen, welche vom selben Typ sind, wie die niedrigdimensionale Schicht 24-1. Wenn die niedrigdimensionale Schicht 24-1 Kohlenstoffnanoröhrennetzwerke aufweist, kann die niedrigdimensionale Schicht 24-2 andererseits ausgerichtete Kohlenstoffnanoröhren oder eine TMD-Schicht aufweisen, welche sich von jenen der niedrigdimensionalen Schicht 24-1 unterscheiden. Niedrigdimensionale Schichten 24-1 und 24-2 gebildet aus derselben Art niedrigdimensionalen Materials können die Herstellungskosten verringern. Andererseits kann das Aufweisen niedrigdimensionaler Schichten 24-1 und 24-2 gebildet aus unterschiedlichen Arten niedrigdimensionaler Materialien Prozessabweichungen ausgleichen und die Gleichförmigkeit der Vorrichtung über den gesamten Wafer 10 verbessern.
  • Bezugnehmend auf 5 wird der Isolator 28-2 (auch mit 28 gekennzeichnet) über der niedrigdimensionalen Schicht 24-2 gebildet. Der betreffende Prozess ist im Prozessablauf 200, der in 16 gezeigt ist, als Prozess 210 gezeigt. Der Isolator 28-2 kann aus einem Material ausgewählt aus derselben Gruppe möglicher Materialien wie jener zum Bilden des Isolators 28-1 gebildet werden. Zum Beispiel kann der Isolator 28-2 aus Siliziumoxid, einem dielektrischen Material mit hohem k oder hBN gebildet werden, oder er kann eine Verbundstruktur aufweisen. Die Isolatoren 28-1 und 28-2 können auch aus einem selben dielektrischen Material oder aus verschiedenen dielektrischen Materialien gebildet werden. Die Dicke des Isolators 28-2 kann ebenfalls gleich jener des Isolators 28-1 sein, und kann im Bereich von zwischen ungefähr 0,5 nm und ungefähr 15 nm liegen. Der Bildungsprozess des Isolators 28-2 kann auch aus den möglichen Prozessen zum Bilden des Isolators 28-1 ausgewählt werden, und kann einen Abscheidungsprozess, wie zum Beispiel CVD, ALD, PECVD, einen Übertragungsprozess oder dergleichen umfassen.
  • 5 zeigt ferner die Bildung einer Mehrzahl niedrigdimensionaler Schichten und eine Vielzahl von Isolatoren, welche abwechselnd gebildet werden. Zum Beispiel umfassen die niedrigdimensionalen Schichten 24-3 bis 24-k, und die Isolatoren umfassen 28-3 bis 28-k, wobei k eine ganze Zahl gleich oder größer 4 darstellt. Es versteht sich, dass die gestapelten Schichten auch zwei oder drei abwechselnde Schichten umfassen können, was bedeutet, dass die Nummer k gleich 2 oder 3 ist. Die niedrigdimensionalen Schichten 24-3 bis 24-k können aus einem Material gebildet werden, welches aus derselben Gruppe möglicher Materialen ausgewählt werden, wie jene zum Bilden der niedrigdimensionalen Schicht 24-1. Die Materialien beliebiger zwei der niedrigdimensionalen Schichten 24-1 bis 24-k können dieselben sein, oder sich voneinander unterscheiden. Die Isolatoren 28-3 bis 28-k können aus einem Material ausgewählt aus derselben Gruppe möglicher Materialien wie jener zum Bilden des Isolators 28-1 gebildet werden. Die Materialien beliebiger zwei der Isolatoren 28-1 bis 28-k können dieselben sein, oder sich voneinander unterscheiden. Die Dicken und die Bildungsverfahren der niedrigdimensionalen Schichten 24-3 bis 24-k und der Isolatoren 28-3 bis 28-k können gleich jenen der niedrigdimensionalen Schicht 24-1 beziehungsweise des Isolators 28-1 sein. Die Einzelheiten dazu werden hierin nicht wiederholt. In der gesamten Beschreibung werden die niedrigdimensionalen Schichten 24-1 bis 24-k zusammen und einzeln als niedrigdimensionale Schichten 24 bezeichnet, und die Isolatoren 28-1 bis 28-k werden zusammen als Isolatoren 28 bezeichnet.
  • Bezugnehmend auf 6A wird ein Strukturierungsprozess durchgeführt, um die niedrigdimensionalen Schichten 24 und die Isolatoren 28 in eine hervorstehende Finne 32 zu strukturieren, welche weiter hervorragt als die Isolationsschicht 22. Der betreffende Prozess ist im Prozessablauf 200, der in 16 gezeigt ist, als Prozess 212 gezeigt. Die verbleibenden Abschnitte der niedrigdimensionalen Schichten 24 in der hervorstehenden Finne 32 werden im Folgenden als niedrigdimensionale Streifen 24-1' bis 24-k' bezeichnet, welche zusammen und einzeln als niedrigdimensionale Streifen 24' bezeichnet werden. Die verbleibenden Abschnitte der Isolatoren 28-1 bis 28-k in der hervorstehenden Finne 32 werden als Isolatorstreifen 28-1' bis 28-k' bezeichnet, welche zusammen und einzeln als Isolatorstreifen 28' bezeichnet werden. Die Breite W2 der hervorstehenden Finne 32 ist vorzugsweise gering, sodass die in der Folge gebildeten Gate-Elektrode die Kanalmaterialien (wie zum Beispiel die Kohlenstoffnanoröhren) in der Mitte (zwischen dem linken und dem rechten Rand) jedes der niedrigdimensionalen Streifen 24-1' bis 24-k' effektiv ansteuern können. Im Einklang mit einigen Ausführungsformen ist die Breite W2 geringer als ungefähr 8 nm, und kann im Bereich von zwischen ungefähr 2 nm und ungefähr 20 nm liegen.
  • 11 zeigt eine Draufsicht jeweils eines der niedrigdimensionalen Streifen 24' und der Isolatoren 28'. Die Nanoröhren 26, welche zusammen die niedrigdimensionalen Streifen 24' bilden, sind ebenfalls gezeigt.
  • Im Einklang mit einigen Ausführungsformen umfasst der Strukturierungsprozess das Auswählen geeigneter Ätzgase zum abwechselnden Ätzen der niedrigdimensionalen Schichten 24 und der Isolatoren 28. Wenn die niedrigdimensionalen Schichten 24 zum Beispiel Kohlenstoffnanoröhrennetzwerke aufweisen, kann ein Ätzgas auf Sauerstoffbasis, wie zum Beispiel O2, O3 oder Kombinationen davon, verwendet werden. Inertgase, wie zum Beispiel Argon, können hinzugefügt werden, um eine gewisse Beschusswirkung einzuführen. Wenn die Isolatoren 28 Siliziumoxid enthalten, kann das Strukturieren der Isolatoren 28 unter Verwendung eines Gemischs aus den Gasen NF3 und NH3, oder eines Gemischs aus den Gasen HF und NH3, durchgeführt werden. Wenn die Isolatoren 28 Siliziumnitrid enthalten, kann das Strukturieren der Isolatoren 28 unter Verwendung eines fluorhaltigen Gases, wie zum Beispiel eines Gemisches aus CF4, O2 und N2, eines Gemischs aus NF3 und O2, SF6, eines Gemischs aus SF6 und O2 oder Kombinationen davon, durchgeführt werden. Im Einklang mit einigen Ausführungsformen, in welchen zum Zeitpunkt des Strukturierens Katalysatorbänder 30 ( 10A) verbleiben, werden auch die Katalysatorstreifen 30 durch Auswählen eines geeigneten Ätzgases geätzt.
  • 6B zeigt eine Querschnittsansicht der Finne 32, welche die Kohlenstoffnanoröhren 26 (die zusammen als die niedrigdimensionalen Schichten 24' bezeichnet werden) als Kohlenstoffnanoröhrennetzwerke oder ausgerichtete Kohlenstoffnanoröhren aufweist. Im Einklang mit einigen Ausführungsformen werden die Isolatorschichten 28 (5) durch Abscheidung gebildet. Folglich können die Isolatorstreifen 28' die Räume zwischen Kohlenstoffnanoröhren 26 ausfüllen. Anders ausgedrückt sind die Kohlenstoffnanoröhren 26 in die jeweiligen Isolatorstreifen 28' eingebettet. Es versteht sich, dass in jeder der Schichten aus niedrigdimensionalem Material 24' eine einzige oder mehr als eine Schicht aus Kohlenstoffnanoröhren 26 angeordnet sein kann, welche in die jeweilige Schicht von Isolatorstreifen 28' eingebettet sind.
  • 6C zeigt eine Querschnittsansicht der hervorstehenden Finne 32, welche TMD-Streifen 24' aufweist. Jeder der TMD-Streifen 24' kann eine gleichmäßige Dicke aufweisen.
  • Die nachfolgenden 7A, 7B, 8, 9A und 9B zeigen die Bildung von weiteren Merkmalen des Transistors im Einklang mit einigen Ausführungsformen. Der gezeigte Prozess ist ein Gate-First-Prozess, in welchem der Gate-Stapel des Transistors vor der Bildung der Source-/Drain-Bereiche des Transistors gebildet wird. Im Einklang mit alternativen Ausführungsformen kann ein Gate-Last-Prozess festgelegt werden, in welchem ein Dummy-Gate-Stapel gebildet wird, welcher zu einem Zeitpunkt nach der Bildung der Source-/Drain-Bereiche des Transistors durch einen Ersatz-Gate-Stapel ersetzt wird.
  • Bezugnehmend auf 7A wird die dielektrische Gate-Schicht 34 aufgebracht/abgeschieden. Der betreffende Prozess ist im Prozessablauf 200, der in 16 gezeigt ist, als Prozess 214 gezeigt. Im Einklang mit einigen Ausführungsformen enthält die dielektrische Gate-Schicht 34 Siliziumoxid, ein dielektrisches Material mit hohem k, wie zum Beispiel HfO2, ZrO2, HfZrOx, HfSiOx, HfSiON, ZrSiOx, HfZrSiOx, Al2O3, HfAlOx, HfAlN, ZrAlOx, La2O3, TiO2, Yb2O3, Siliziumnitrid oder dergleichen, oder Verbundschichten daraus. Zum Beispiel kann die dielektrische Gate-Schicht 34 eine Siliziumoxidschicht und eine dielektrische Schicht mit hohem k über der Siliziumoxidschicht aufweisen. Die Gate-Elektrode 36 wird über der dielektrischen Gate-Schicht 34 gebildet. Der betreffende Prozess ist im Prozessablauf 200, der in 16 gezeigt ist, als Prozess 216 gezeigt. Der Bildungsprozess kann das Abscheiden einer Abdeck-Gate-Elektrodenschicht und das Strukturieren der Abdeck-Gate-Elektrodenschicht umfassen, wodurch die Gate-Elektrode 36 zurückbleibt, welche Abschnitte an den Seitenwänden und über der oberen Fläche der hervorstehenden Finne 32 aufweist.
  • 7B zeigt eine Querschnittsansicht der Struktur, welche in 7A gezeigt ist, wobei die Querschnittsansicht vom Referenzquerschnitt 7B - 7B in 7A erlangt wird. Die dielektrische Gate-Schicht 34 kontaktiert die Seitenwände sowohl der niedrigdimensionalen Streifen 24' als auch der Isolatorstreifen 28'. Die niedrigdimensionalen Streifen 24' dienen als die Kanalmaterialien zur Stromführung.
  • 8 zeigt die Bildung von Gate-Abstandhaltern 38 im Einklang mit einigen Ausführungsformen. Der betreffende Prozess ist im Prozessablauf 200, der in 16 gezeigt ist, als Prozess 218 gezeigt. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung, werden Gate-Abstandhalter 38 aus einem dielektrischen Material, wie zum Beispiel Siliziumnitrid, Siliziumoxid, Siliziumkarbonitrid, Siliziumoxynitrid, Siliziumoxykarbonitrid oder dergleichen gebildet, und können eine einschichtige Struktur oder eine mehrschichtige Struktur umfassend eine Mehrzahl dielektrischer Schichten aufweisen. Es versteht sich, dass Finnenabstandhalter (nicht gezeigt) an den Seitenwänden hervorstehender Finnen 32 angeordnet sein können, wenn die hervorstehende Finne 32 hoch ist.
  • 9A zeigt die Bildung von Source-/Drain-Kontakten 40 im Einklang mit einigen Ausführungsformen. Der betreffende Prozess ist im Prozessablauf 200, der in 16 gezeigt ist, als Prozess 220 gezeigt. Im Einklang mit einigen Ausführungsformen, in welchen niedrigdimensionale Streifen 24' Kohlenstoffnanoröhrennetzwerke oder TMD-Schichten aufweisen, können Seitenkontakte festgelegt werden, wobei die Teile der niedrigdimensionalen Streifen 24' auf der Gate-Elektrode 36 gegenüberliegenden Seiten als die Source-/Drain-Bereiche 42 dienen (9B), und die Source-/Drain-Kontakte 40 mit den Seitenwänden der Source-/Drain-Bereiche 42 in Kontakt sind. Die Source-/Drain-Bereiche 42 und die Source-/Drain-Kontakte 40 sind in 9B gezeigt, welche eine Querschnittsansicht des Referenzquerschnitts 9B - 9B aus 9A zeigt. Damit ist der Transistor 46, welcher ein FinFET sein kann, gebildet worden.
  • Im Einklang mit einigen Ausführungsformen umfasst die Bildung der Source-/Drain-Kontakte 40 das Bilden und Strukturieren einer Ätzmaske, wie zum Beispiel eines Fotolacks (nicht gezeigt), sodass die Bereiche 44A (9B), in welchen die Source-/Drain-Kontakte 40 zu bilden sind, freigelegt sind, während andere Bereiche 44B durch die Ätzmaske abgedeckt sind. Die Abschnitte der dielektrischen Gate-Schicht 34 in den Bereichen 44B sind durch die Öffnungen in der Ätzmaske freigelegt. Als nächstes werden die freigelegten Abschnitte der dielektrischen Gate-Schicht 34 in einem Ätzprozess entfernt. Falls Finnen-Abstandhalter gebildet worden sind, da Finnen-Abstandhalter verhindern können, dass die unteren niedrigdimensionalen Streifen 24' mit den Source-/Drain-Kontakten 40 in Kontakt sind, werden auch die Finnen-Abstandhalter geätzt, und zwar entweder in einem selben Ätzprozess oder in einem Ätzprozess, der sich vom Ätzprozess für das Ätzen der dielektrischen Gate-Schicht 34 unterscheidet. Dann wird eine leitfähige Schicht, wie zum Beispiel eine Metallschicht (zum Beispiel aufweisend Wolfram, Kobalt oder dergleichen), als eine Abdeckschicht aufgebracht. Ein Abhebeprozess wird durchgeführt, wobei die Ätzmaske abgehoben wird, und auch die Abschnitte der leitfähigen Schicht auf der Ätzmaske werden entfernt, wodurch die Source-/Drain-Kontakte 40 zurückbleiben, wie in den 9A und 9B gezeigt.
  • Im Einklang mit alternativen Ausführungsformen, zum Beispiel wenn ausgerichtete Kohlenstoffnanoröhren gebildet werden, wird ein Neuaufwachsprozess durchgeführt, um sicherzustellen, dass sämtliche der niedrigdimensionalen Schichten 24' in den Source-/Drain-Bereichen 42 mit den Source-/Drain-Kontakten 40 in Kontakt kommen können. Im Einklang mit einigen Ausführungsformen wird eine Ätzmaske gebildet und strukturiert, und die Abschnitte der hervorstehenden Finne 32 in den Bereichen 44A (9B) werden durch Ätzen entfernt, um Vertiefungen in der hervorstehenden Finne 32 zu bilden. Dann wird ein leitfähiges Material in die entstandenen Vertiefungen abgeschieden. Das leitfähige Material kann ein Metall, wie zum Beispiel Wolfram, Kobalt oder dergleichen, enthalten. Das leitfähige Material bildet somit die Source-/Drain-Bereiche des entstandenen Transistors. 12 zeigt die entstandenen Source-/Drain-Bereiche 40 und die Nanoröhren 26 im Einklang mit einigen Ausführungsformen. Im Einklang mit diesen Ausführungsformen werden die Source-/Drain-Bereiche 42 eher mit den Enden als den Seitenwänden der Nanoröhren 26 verbunden.
  • Die 14 und 15 zeigen die Querschnittsansichten von Kanal- und Gate-Abschnitten einiger Rundum-Gate-Transistoren (GAA-Transistoren) 46 im Einklang mit einigen Ausführungsformen. Die Querschnittsansichten werden vom selben Referenzquerschnitt erlangt, wie der Querschnitt 7B - 7B gemäß 7A. 14 zeigt einen Transistor, dessen niedrigdimensionale Streifen 24' TMD-Schichten sind. Im Einklang mit einigen Ausführungsformen umfassen die Bildungsprozesse das Bilden eines Dummy-Gate-Staples an der hervorstehenden Finne 32. Nach der Bildung der Gate-Abstandhalter 38 und der Source-/Drain-Kontakte 42 werden eine Kontaktätzstoppschicht (CESL) und ein Zwischenschichtdielektrikum (nicht gezeigt) derart gebildet, dass die hervorstehende Finne 32, die Gate-Abstandhalter und die Source-/Drain-Kontakte 42 in der CESL und dem ILD vergraben sind. Dann wird der Dummy-Gate-Stapel entfernt, wodurch die Seitenwände der Isolatorstreifen 28' und der niedrigdimensionalen Streifen 24' enthüllt werden. Die Isolatorstreifen 28' werden dann entfernt, wodurch die niedrigdimensionalen Streifen 24' zurückbleiben. Dann wird ein konformer Abscheidungsprozess durchgeführt, um das Ersatz-Gate-Dielektrikum 48 zu bilden, gefolgt von der Bildung der Gate-Elektrode 50, welche eine oder eine Mehrzahl leitfähiger Schichten aufweisen kann.
  • 15 zeigt den GAA-Transistor aufweisend Kohlenstoffnanoröhren 26 (als Kohlenstoffnetzwerke oder ausgerichtete Kohlenstoffnanoröhren) als Kanäle im Einklang mit einigen Ausführungsformen. Die Prozesse sind ähnlich den Ausführungsformen, welche in 14 gezeigt sind, abgesehen davon, dass nach dem Entfernen der Isolatorstreifen 28', Kohlenstoffnanoröhren 26 zurückbleiben, statt feste Folien niedrigdimensionaler Streifen 24'. Folglich wird ein Ersatz-Gate-Dielektrikum 48 gebildet, um die Kohlenstoffnanoröhren 26 zu umgeben, und das Metall-Gate 50 füllt den Rest der Vertiefungen aus.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Die Transistoren im Einklang mit den Ausführungsformen der vorliegenden Offenbarung setzen niedrigdimensionale Materialien als Kanalmaterialien ein. Die niedrigdimensionalen Materialien weisen hohe Trägerbeweglichkeitswerte und große Energiebandlückenwerte auf, wodurch die entstehenden Transistoren hohe Ströme aufweisen. Außerdem ist die Kanaldicke aufgrund der geringen Dicken der niedrigdimensionalen Materialien gering. Kurzkanaleffekte werden somit verringert. Der Bildungsprozess ist kompatibel mit dem derzeitigen Bildungsprozess integrierter Schaltungen auf Siliziumsubstraten.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Bilden einer ersten niedrigdimensionalen Schicht über einer Isolationsschicht, das Bilden eines ersten Isolators über der ersten niedrigdimensionalen Schicht, das Bilden einer zweiten niedrigdimensionalen Schicht über dem ersten Isolator, das Bilden eines zweiten Isolators über der zweiten niedrigdimensionalen Schicht und das Strukturieren der ersten niedrigdimensionalen Schicht, des ersten Isolators, der zweiten niedrigdimensionalen Schicht und des zweiten Isolators in eine hervorstehende Finne. Verbleibende Abschnitte der ersten niedrigdimensionalen Schicht, des ersten Isolators, der zweiten niedrigdimensionalen Schicht und des zweiten Isolators bilden einen ersten niedrigdimensionalen Streifen, einen ersten Isolatorstreifen, einen zweiten niedrigdimensionalen Streifen beziehungsweise einen zweiten Isolatorstreifen. Dann wird ein Transistor basierend auf der hervorstehenden Finne gebildet.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung weist eine Vorrichtung ein Substrat; eine erste niedrigdimensionale Schicht über dem Substrat; eine zweite niedrigdimensionale Schicht, welche die erste niedrigdimensionale Schicht überlappt, wobei die zweite niedrigdimensionale Schicht von der ersten niedrigdimensionalen Schicht vertikal beabstandet ist; ein Gate-Dielektrikum aufweisend einen ersten oberen Abschnitt, welcher die erste niedrigdimensionale Schicht und die zweite niedrigdimensionale Schicht überlappt; und Seitenwandabschnitte an gegenüberliegenden Seiten der, und auf denselben Ebenen wie die, erste(n) niedrigdimensionale(n) Schicht und zweite(n) niedrigdimensionale(n) Schicht; eine Gate-Elektrode aufweisend einen zweiten oberen Abschnitt, welcher den ersten oberen Abschnitt des Gate-Dielektrikums überlappt; und einen Source-/Drain-Bereich auf einer Seite der ersten niedrigdimensionalen Schicht und der zweiten niedrigdimensionalen Schicht, welcher die erste niedrigdimensionale Schicht und die zweite niedrigdimensionale Schicht elektrisch koppelt, auf. In einer Ausführungsform weist das Gate-Dielektrikum einen mittleren Abschnitt zwischen der ersten niedrigdimensionalen Schicht und der zweiten niedrigdimensionalen Schicht auf. In einer Ausführungsform weisen die erste niedrigdimensionale Schicht und die zweite niedrigdimensionale Schicht Kohlenstoffnanoröhrennetzwerke auf. In einer Ausführungsform weisen die erste niedrigdimensionale Schicht und die zweite niedrigdimensionale Schicht ausgerichtete Kohlenstoffnanoröhren auf. In einer Ausführungsform weist der Source-/Drain-Bereich ein Metall auf, und kontaktiert Enden der ausgerichteten Kohlenstoffnanoröhren. In einer Ausführungsform weisen die erste niedrigdimensionale Schicht und die zweite niedrigdimensionale Schicht eine TMD-Schicht auf.
  • Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung weist eine Vorrichtung eine Isolationsschicht; eine erste Kohlenstoffnanoröhrenschicht über der Isolationsschicht; eine zweite Kohlenstoffnanoröhrenschicht, welche die erste Kohlenstoffnanoröhrenschicht überlappt, wobei die zweite Kohlenstoffnanoröhrenschicht von der ersten Kohlenstoffnanoröhrenschicht vertikal beabstandet ist; ein Gate-Dielektrikum aufweisend einen oberen Abschnitt, welcher die zweite Kohlenstoffnanoröhrenschicht überlappt; und Seitenwandabschnitte an gegenüberliegenden Seiten der, und auf denselben Ebenen wie die, erste(n) Kohlenstoffnanoröhrenschicht und zweite(n) Kohlenstoffnanoröhrenschicht; eine Gate-Elektrode am Gate-Dielektrikum; und einen Source-Bereich sowie einen Drain-Bereich an gegenüberliegenden Seiten der Gate-Elektrode, wobei der Source-Bereich und der Drain-Bereich mit der ersten Kohlenstoffnanoröhrenschicht und der zweiten Kohlenstoffnanoröhrenschicht elektrisch verbunden sind, auf. In einer Ausführungsform weist die erste Kohlenstoffnanoröhrenschicht Kohlenstoffnanoröhren auf. In einer Ausführungsform bilden die Kohlenstoffnanoröhren ein Kohlenstoffnanoröhrennetzwerk. In einer Ausführungsform bilden die Kohlenstoffnanoröhren ausgerichtete Kohlenstoffnanoröhren. In einer Ausführungsform umgibt das Gate-Dielektrikum die Kohlenstoffnanoröhren, wobei benachbarte Kohlenstoffnanoröhren durch Abschnitte des Gate-Dielektrikums und der Gate-Elektrode voneinander getrennt sind. In einer Ausführungsform weist die Vorrichtung ferner einen Isolator auf, welcher die erste Kohlenstoffnanoröhrenschicht überlappt, wobei der Isolator ferner von der zweiten Kohlenstoffnanoröhrenschicht überlappt wird.
  • Das Vorstehende umreißt Merkmale verschiedener Ausführungsformen derart, dass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten verstehen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage zum Entwerfen oder Modifizieren weiterer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder zum Erlangen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachleute sollten auch erkennen, dass derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie verschiedenste Änderungen, Ersetzungen und Neugestaltungen daran vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/893233 [0001]

Claims (20)

  1. Verfahren umfassend: Bilden einer ersten niedrigdimensionalen Schicht über einer Isolationsschicht; Bilden eines ersten Isolators über der ersten niedrigdimensionalen Schicht; Bilden einer zweiten niedrigdimensionalen Schicht über dem ersten Isolator; Bilden eines zweiten Isolators über der zweiten niedrigdimensionalen Schicht; Strukturieren der ersten niedrigdimensionalen Schicht, des ersten Isolators, der zweiten niedrigdimensionalen Schicht und des zweiten Isolators zu einer hervorstehenden Finne, wobei verbleibende Abschnitte der ersten niedrigdimensionalen Schicht, des ersten Isolators, der zweiten niedrigdimensionalen Schicht und des zweiten Isolators ein erster niedrigdimensionaler Streifen, ein erster Isolatorstreifen, ein zweiter niedrigdimensionaler Streifen beziehungsweise ein zweiter Isolatorstreifen sind; und Bilden eines Transistors basierend auf der hervorstehenden Finne.
  2. Verfahren nach Anspruch 1, wobei das Bilden der ersten niedrigdimensionalen Schicht das Aufwachsen eines Kohlenstoffnanoröhrennetzwerks durch einen Eintauchprozess umfasst.
  3. Verfahren nach Anspruch 1, wobei das Bilden der ersten niedrigdimensionalen Schicht das Aufwachsen ausgerichteter Kohlenstoffnanoröhren umfasst.
  4. Verfahren nach Anspruch 3, ferner umfassend: Bilden eines Katalysatorbands, wobei die ausgerichteten Kohlenstoffnanoröhren aus dem Katalysatorband erzeugt werden.
  5. Verfahren nach irgendeinem der vorstehenden Ansprüche, wobei das Bilden der ersten niedrigdimensionalen Schicht das Abscheiden einer Übergangsmetalldichalkogenid-Schicht (TMD-Schicht) umfasst.
  6. Verfahren nach irgendeinem der vorstehenden Ansprüche, ferner umfassend das Abscheiden der Isolationsschicht auf einem Halbleitersubstrat.
  7. Verfahren nach irgendeinem der vorstehenden Ansprüche, wobei das Bilden des Transistors umfasst: Abscheiden eines Gate-Dielektrikums auf einer oberen Fläche und Seitenwänden der hervorstehenden Finne; und Bilden einer Gate-Elektrode auf dem Gate-Dielektrikum.
  8. Verfahren nach irgendeinem der vorstehenden Ansprüche, wobei das Bilden des Transistors umfasst: Entfernen des ersten Isolators und des zweiten Isolators; und Abscheiden eines Gate-Dielektrikums, wobei das Gate-Dielektrikum einen oberen Abschnitt, welcher den ersten Isolator und den zweiten Isolator überlappt, und einen unteren Abschnitt, welcher sowohl vom ersten Isolator als auch vom zweiten Isolator überlappt wird, aufweist.
  9. Vorrichtung aufweisend: ein Substrat; eine erste niedrigdimensionale Schicht über dem Substrat; eine zweite niedrigdimensionale Schicht, welche die erste niedrigdimensionale Schicht überlappt, wobei die zweite niedrigdimensionale Schicht von der ersten niedrigdimensionalen Schicht vertikal beabstandet ist; ein Gate-Dielektrikum aufweisend: einen ersten oberen Abschnitt, welcher die erste niedrigdimensionale Schicht und die zweite niedrigdimensionale Schicht überlappt; und Seitenwandabschnitte, welche gegenüberliegende Seitenwände der ersten niedrigdimensionalen Schicht und der zweiten niedrigdimensionalen Schicht kontaktieren; eine Gate-Elektrode aufweisend einen zweiten oberen Abschnitt, welcher den ersten oberen Abschnitt des Gate-Dielektrikums überlappt; und einen Source-/Drain-Bereich an einer Seite, und elektrisch gekoppelt mit, der ersten niedrigdimensionalen Schicht und der zweiten niedrigdimensionalen Schicht.
  10. Vorrichtung nach Anspruch 9, wobei das Gate-Dielektrikum einen mittleren Abschnitt zwischen der ersten niedrigdimensionalen Schicht und der zweiten niedrigdimensionalen Schicht aufweist.
  11. Vorrichtung nach Anspruch 9 oder 10, wobei die erste niedrigdimensionale Schicht und die zweite niedrigdimensionale Schicht Kohlenstoffnanoröhrennetzwerke aufweisen.
  12. Vorrichtung nach irgendeinem der vorstehenden Ansprüche 9 bis 11, wobei die erste niedrigdimensionale Schicht und die zweite niedrigdimensionale Schicht ausgerichtete Kohlenstoffnanoröhren aufweisen.
  13. Vorrichtung nach Anspruch 12, wobei der Source-/Drain-Bereich ein Metall aufweist und Enden der ausgerichteten Kohlenstoffnanoröhren kontaktiert.
  14. Vorrichtung nach irgendeinem der vorstehenden Ansprüche 9 bis 13, wobei die erste niedrigdimensionale Schicht und die zweite niedrigdimensionale Schicht Übergangsmetalldichalkogenid-Schichten (TMD-Schichten) aufweisen.
  15. Vorrichtung aufweisend: eine Isolationsschicht; eine erste Kohlenstoffnanoröhrenschicht über der Isolationsschicht; eine zweite Kohlenstoffnanoröhrenschicht, welche die erste Kohlenstoffnanoröhrenschicht überlappt, wobei die zweite Kohlenstoffnanoröhrenschicht von der ersten Kohlenstoffnanoröhrenschicht vertikal beabstandet ist; ein Gate-Dielektrikum aufweisend: einen oberen Abschnitt, welcher die zweite Kohlenstoffnanoröhrenschicht überlappt; und Seitenwandabschnitte an Seitenwänden der ersten Kohlenstoffnanoröhrenschicht und der zweiten Kohlenstoffnanoröhrenschicht; eine Gate-Elektrode auf dem Gate-Dielektrikum; und einen Source-Bereich und einen Drain-Bereich an gegenüberliegenden Seiten der Gate-Elektrode, wobei der Source-Bereich und der Drain-Bereich mit der ersten Kohlenstoffnanoröhrenschicht und der zweiten Kohlenstoffnanoröhrenschicht elektrisch verbunden sind.
  16. Vorrichtung nach Anspruch 15, wobei die erste Kohlenstoffnanoröhrenschicht Kohlenstoffnanoröhren aufweist.
  17. Vorrichtung nach Anspruch 16, wobei die Kohlenstoffnanoröhren ein Kohlenstoffnanoröhrennetzwerk bilden.
  18. Vorrichtung nach Anspruch 16, wobei die Kohlenstoffnanoröhren ausgerichtete Kohlenstoffnanoröhren bilden.
  19. Vorrichtung nach irgendeinem der vorstehenden Ansprüche 16 bis 18, wobei das Gate-Dielektrikum die Kohlenstoffnanoröhren umgibt, wobei benachbarte Kohlenstoffnanoröhren durch Abschnitte des Gate-Dielektrikums und der Gate-Elektrode voneinander getrennt sind.
  20. Vorrichtung nach irgendeinem der vorstehenden Ansprüche 15 bis 19, ferner aufweisend einen Isolator, welcher die erste Kohlenstoffnanoröhrenschicht überlappt, wobei der Isolator ferner von der zweiten Kohlenstoffnanoröhrenschicht überlappt wird.
DE102020109756.5A 2019-08-29 2020-04-08 Transistoren mit kanälen gebildet aus niedrigdimensionalenmaterialien und verfahren zum bilden derselben Pending DE102020109756A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962893233P 2019-08-29 2019-08-29
US62/893,233 2019-08-29
US16/837,261 US11417729B2 (en) 2019-08-29 2020-04-01 Transistors with channels formed of low-dimensional materials and method forming same
US16/837,261 2020-04-01

Publications (1)

Publication Number Publication Date
DE102020109756A1 true DE102020109756A1 (de) 2021-03-04

Family

ID=74564952

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020109756.5A Pending DE102020109756A1 (de) 2019-08-29 2020-04-08 Transistoren mit kanälen gebildet aus niedrigdimensionalenmaterialien und verfahren zum bilden derselben

Country Status (3)

Country Link
US (2) US11854895B2 (de)
KR (1) KR102397037B1 (de)
DE (1) DE102020109756A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020116005B4 (de) 2020-05-29 2022-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Finnen-feldeffekttransistorvorrichtung mit niedrigdimensionalem material und verfahren

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230037989A (ko) * 2021-09-10 2023-03-17 삼성전자주식회사 멀티 브릿지 채널 전계 효과 트랜지스터 및 그 제조 방법
US20230099214A1 (en) * 2021-09-27 2023-03-30 International Business Machines Corporation Nanosheet device with tri-layer bottom dielectric isolation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
JP5443756B2 (ja) 2005-06-28 2014-03-19 ザ ボード オブ リージェンツ オブ ザ ユニバーシティ オブ オクラホマ カーボンナノチューブを成長および収集するための方法
EP2120274B1 (de) 2008-05-14 2018-01-03 Tsing Hua University Dünnfilmtransistor auf Basis von Kohlenstoffnanoröhrchen
CN101591015B (zh) 2008-05-28 2013-02-13 清华大学 带状碳纳米管薄膜的制备方法
US8421050B2 (en) 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US8772782B2 (en) 2011-11-23 2014-07-08 International Business Machines Corporation Transistor employing vertically stacked self-aligned carbon nanotubes
CN104126228B (zh) * 2011-12-23 2016-12-07 英特尔公司 非平面栅极全包围器件及其制造方法
CN103730366B (zh) 2012-10-16 2018-07-31 中国科学院微电子研究所 堆叠纳米线mos晶体管制作方法
US9472773B1 (en) 2015-12-09 2016-10-18 International Business Machines Corporation Stacked carbon nanotube multiple threshold device
WO2017105515A1 (en) 2015-12-18 2017-06-22 Intel Corporation Stacked transistors
US10312152B2 (en) 2016-10-24 2019-06-04 Samsung Electronics Co., Ltd. Field effect transistor with stacked nanowire-like channels and methods of manufacturing the same
CN108269802B (zh) 2017-01-04 2020-11-06 上海新昇半导体科技有限公司 一种碳纳米管束场效应晶体管阵列及其制造方法
US10193090B2 (en) 2017-06-20 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10333088B1 (en) 2017-12-12 2019-06-25 International Business Machines Corporation Carbon nanotube transistor with carrier blocking using thin dielectric under contact
US11450739B2 (en) 2018-09-14 2022-09-20 Intel Corporation Germanium-rich nanowire transistor with relaxed buffer layer
US11380684B2 (en) 2018-09-28 2022-07-05 Intel Corporation Stacked transistor architecture including nanowire or nanoribbon thin film transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020116005B4 (de) 2020-05-29 2022-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Finnen-feldeffekttransistorvorrichtung mit niedrigdimensionalem material und verfahren

Also Published As

Publication number Publication date
US20240105515A1 (en) 2024-03-28
US11854895B2 (en) 2023-12-26
KR102397037B1 (ko) 2022-05-12
KR20210028078A (ko) 2021-03-11
US20220352312A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE112012001742B4 (de) Halbleiterstruktur mit einem graphennanoband und verfahren zu dessen herstellung
DE112012003749B4 (de) Kohlenstoffreiche Carbobornitriddielektrikum-Dünnschicht für die Verwendung in elektronischen Einheiten und Verfahren zur Herstellung der kohlenstoffreichen Carbobornitriddielektrikum-Dünnschicht
DE112012000689B4 (de) Halbleiterstruktur mit Gate-Dielektrikum aus Nitrid und Verfahren zum Bilden der Halbleiterstruktur
DE102012222116B4 (de) Halbleiterstruktur mit Doppelschicht-Gate-Dielektrikum mit geringer äquivalenter Oxiddicke, Graphen-Halbleiterbauelemente und ein Verfahren
DE102020109756A1 (de) Transistoren mit kanälen gebildet aus niedrigdimensionalenmaterialien und verfahren zum bilden derselben
DE102012111822B4 (de) Vorrichtung und Verfahren für Multi-Gate-Transistoren
DE112018003323T5 (de) Verwenden eines mehrschichtigen gate-abstandshalters zur reduzierung der erosion eines halbleiter-fin während einer abstandshalter-strukturierung
DE112018000689T5 (de) Dual-kanal-cmos mit gemeinsamen gate-stapeln
DE102020100795A1 (de) Austrittsarbeitsschichten für transistor-gate-elektroden
DE102019118385A1 (de) Halbleitervorrichtung und Verfahren
DE102020130986A1 (de) Reparaturen von dielektrischen strukturelementen nach der herstellung
DE102020121265A1 (de) Struktur und Verfahren zur Leckage-Verhinderung
DE102017114992A1 (de) Verfahren und struktur für finfet-bauelemente
DE102021113387A1 (de) Epitaktische merkmale
US10854724B2 (en) One-dimensional nanostructure growth on graphene and devices thereof
DE102019127654A1 (de) Hexagonale bornitrid-einkristallschicht und verfahren zur bildung derselben
US11417729B2 (en) Transistors with channels formed of low-dimensional materials and method forming same
DE102020116005B4 (de) Finnen-feldeffekttransistorvorrichtung mit niedrigdimensionalem material und verfahren
DE102021105456A1 (de) Halbleitervorrichtung und verfahren
DE102021110375A1 (de) Vergrösserung von abscheidungsfenster
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon
DE102022108988A1 (de) Nanostruktur-feldeffekttransistor bauelement und verfahren zur herstellung
DE102023104549A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102021116987A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication