DE102020121265A1 - Struktur und Verfahren zur Leckage-Verhinderung - Google Patents

Struktur und Verfahren zur Leckage-Verhinderung Download PDF

Info

Publication number
DE102020121265A1
DE102020121265A1 DE102020121265.8A DE102020121265A DE102020121265A1 DE 102020121265 A1 DE102020121265 A1 DE 102020121265A1 DE 102020121265 A DE102020121265 A DE 102020121265A DE 102020121265 A1 DE102020121265 A1 DE 102020121265A1
Authority
DE
Germany
Prior art keywords
layer
epitaxial
feature
source
apt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020121265.8A
Other languages
English (en)
Inventor
Ching-Wei Tsai
Yi-Bo Liao
Sai-Hooi Yeong
Hou-Yu Chen
Yu-Xuan Huang
Kuan-Lun Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020121265A1 publication Critical patent/DE102020121265A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung nach der vorliegenden Offenbarung weist einen Anti-Durchschlag-Bereich (APT-Bereich) über einem Substrat, eine Vielzahl von Kanalelementen über dem APT-Bereich, eine Gate-Struktur, die sich um jedes der Vielzahl von Kanalelementen wickelt, ein Source-/Drain Merkmal neben der Gate-Struktur und eine Diffusionsverzögerungsschicht auf. Das Source-/Drain-Merkmal ist durch die Diffusionsverzögerungsschicht vom APT-Bereich beabstandet. Das Source-/Drain-Merkmal ist durch die Diffusionsverzögerungsschicht von jedem der Vielzahl von Kanalelementen beabstandet. Die Diffusionsverzögerungsschicht ist ein Halbleitermaterial.

Description

  • HINTERGRUND
  • Die Industrie für integrierte Halbleiterschaltungen (Integrated Circuits/IC) hat ein exponentielles Wachstum erfahren. Der technologische Fortschritt bei IC-Materialien und - Design hat zu Generationen von ICs geführt, bei denen jede Generation kleinere und komplexere Schaltkreise aufweist als die vorherige Generation. Im Verlauf der IC-Entwicklung hat die Funktionsdichte (d. h. die Anzahl der miteinander verbundenen Vorrichtungen pro Chipfläche) im Allgemeinen zugenommen, während die Geometriegröße (d. h. die kleinste Komponente (oder Linie), die unter Verwendung eines Herstellungsprozesses erzeugt werden kann) abgenommen hat. Dieser Verkleinerungsprozess bietet im Allgemeinen Vorteile, indem die Produktionseffizienz erhöht und die damit verbundenen Kosten gesenkt werden. Eine solche Verkleinerung hat auch die Komplexität der Verarbeitung und Herstellung von ICs erhöht.
  • Zum Beispiel wurden im Zuge des Fortschritts von IC-Technologien (Integrated Circuit-Technologien) zu kleineren Technologieknoten Multi-Gate-Bauelemente eingeführt, um die Gate-Steuerung zu verbessern, indem die Gate-Kanal-Kopplung erhöht, der Off-State-Strom verringert und Kurzkanaleffekte (Short-Channel-Effects/SCEs) reduziert werden. Eine Multi-Gate-Vorrichtung bezieht sich im Allgemeinen auf eine Vorrichtung mit einer Gate-Struktur oder einem Teil von dieser, die über mehr als eine Seite eines Kanalbereichs angeordnet ist. Finnen-ähnliche-Feldeffekttransistoren (FinFETs) und Multi-Bridge-Channel-Transistoren (MBC) (beide auch als nichtplanare Transistoren bezeichnet) sind Beispiele für Multi-Gate-Bauelemente, die zu beliebten und vielversprechenden Kandidaten für Anwendungen mit hoher Leistung und geringer Leckage geworden sind. Ein FinFET hat einen erhöhten Kanal, der auf mehr als einer Seite von einem Gate umwickelt ist (zum Beispiel umhüllt das Gate eine Oberseite und Seitenwände einer „Finne“ aus Halbleitermaterial, die sich von einem Substrat aus erstreckt). Ein MBC-Transistor hat eine Gate-Struktur, die sich teilweise oder vollständig um einen Kanalbereich erstrecken kann, um den Zugang zum Kanalbereich auf zwei oder mehr Seiten bereitzustellen. Da seine Gate-Struktur die Kanalbereiche umgibt, kann ein MBC-Transistor auch als umgebender Gate-Transistor (SGT) oder Gate-Allround-Transistor (GAA) bezeichnet werden. Der Kanalbereich eines MBC-Transistors kann aus Nanodrähten, Nanoblättern, anderen Nanostrukturen und/oder anderen geeigneten Strukturen gebildet sein. Die Formen des Kanalbereichs haben einem MBC-Transistor auch alternative Namen gegeben, wie beispielsweise einen Nanoblatttransistor oder einen Nanodrahttransistor. Epitaktische Merkmale in Source-/Drain-Bereichen von Multi-Gate-Bauelementen können eine hohe Konzentration an Dotierstoffen wie Phosphor für Bauelemente vom n-Typ umfassen. Es wurde beobachtet, dass Dotierstoffe in den epitaktischen Merkmalen in die Kanalbereiche oder Basen von Kanalbereichen diffundieren können, um Leckpfade zu erzeugen. Leckagen durch solche Leckpfade können die Vorrichtungsleistung verringern oder sogar zu Vorrichtungsausfällen führen. Während herkömmliche Multi-Gate-Strukturen im Allgemeinen für ihre beabsichtigten Zwecke geeignet sein können, sind sie doch nicht in allen Aspekten zufriedenstellend.
  • Figurenliste
  • Die vorliegende Offenbarung lässt sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht ein Flussdiagramm eines Verfahrens zum Bilden einer Halbleitervorrichtung mit einer Diffusionsverzögerungsschicht nach einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 2 - 19 veranschaulichen fragmentarische Querschnittsansichten eines Werkstücks während eines Herstellungsprozesses nach dem Verfahren von 1 nach einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 20 zeigt eine alternative Halbleitervorrichtung mit einer Diffusionsverzögerungsschicht nach einem oder mehreren Aspekten der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Erfindungsgegenstands bereit. Spezifische Beispiele von Komponenten und Anordnungen werden nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich nur Beispiele und sollen nicht einschränkend sein. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet werden, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugsziffern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert an sich keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen.
  • Räumlich relative Begriffe wie „unterhalb“, „darunter“, „unter“, „oberhalb“, „oben“ und dergleichen können hier zur leichteren Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder (einem) anderen Merkmal(en) zu beschreiben, wie in den Figuren dargestellt. Die räumlich relativen Begriffe sollen zusätzlich zu den in den Figuren dargestellten Orientierungen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die hier verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Wenn eine Zahl oder ein Bereich von Zahlen mit „ungefähr“, „in etwa“ und dergleichen beschrieben wird, soll der Begriff ferner Zahlen umfassen, die innerhalb eines vernünftigen Bereichs liegen, unter Berücksichtigung von Variationen, die während der Herstellung inhärent auftreten, wie dies von einer Durchschnittsfachperson verstanden wird. Zum Beispiel umfasst die Anzahl oder der Bereich von Zahlen einen vernünftigen Bereich einschließlich der beschriebenen Anzahl, beispielsweise innerhalb von +/- 10 % der beschriebenen Anzahl, basierend auf bekannten Herstellungstoleranzen, die mit der Herstellung eines Merkmals verbunden sind, dessen Merkmal mit der Zahl verbunden ist. Zum Beispiel kann eine Materialschicht mit einer Dicke von „ungefähr 5 nm“ einen Abmessungsbereich von 4,25 nm bis 5,75 nm umfassen, wobei bekannt ist, dass Fertigungstoleranzen, die mit dem Abscheiden der Materialschicht verbunden sind, von einem Durchschnittsfachmann auf diesem Gebiet der Technik mit +/- 15 % angegeben werden. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert an sich keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen.
  • Die vorliegende Offenbarung bezieht sich allgemein auf Multi-Gate-Transistoren und - Herstellungsverfahren und insbesondere auf Multi-Gate-Transistoren mit einer Diffusionsverzögerungsschicht, um eine Leckage zu verhindern.
  • Multi-Gate-Bauelemente umfassen Transistoren, deren Gate-Strukturen auf wenigstens zwei Seiten eines Kanalbereichs ausgebildet sind. Beispiele für Multi-Gate-Bauelemente umfassen finnen-ähnliche-Feldeffekttransistoren (FinFETs) mit finnen-ähnlichen Strukturen und MBC-Transistoren mit mehreren Kanalelementen. Wie oben beschrieben, können MBC-Transistoren auch als SGTs, GAA-Transistoren, Nanoblatttransistoren oder Nanodrahttransistoren bezeichnet werden. Diese Multi-Gate-Bauelemente können entweder vom n-Typ oder vom p-Typ sein. Ein MBC-Transistor umfasst jede Vorrichtung, deren Gate-Struktur oder Teil davon auf 4 Seiten eines Kanalbereichs ausgebildet ist (z. B. einen Teil eines Kanalbereichs umgibt). MBC-Vorrichtungen nach der vorliegenden Offenbarung können Kanalbereiche aufweisen, die in Nanodrahtkanalelementen, stabförmigen Kanalelementen, Nanoblattkanalelementen, Nanostrukturkanalelementen, säulenförmigen Kanalelementen, postförmigen Kanalelementen und/oder anderen geeigneten Kanalkonfigurationen angeordnet sind. Die Bildung von Multi-Gate-Vorrichtungen umfasst die Bildung eines finnen-förmigen aktiven Bereichs, die Abscheidung eines Dummy-Gate-Stapels über einem Kanalbereich des finnen-förmigen aktiven Bereichs, die Abscheidung einer Gate-Abstandshalter-Schicht über dem Dummy-Gate-Stapel und das Aussparen des finnen-förmigen aktiven Bereichs zur Bildung von Source-/Drain-Vertiefungen neben dem Dummy-Gate-Stapel. Um sicherzustellen, dass die Seitenwände der Source-/Drain-Vertiefungen relativ gerade sind und die unterste Opferschicht freigelegt ist, wird ein Überätzen durchgeführt, um die Source-/Drain-Vertiefungen weiter in das Substrat hinein auszudehnen. In nachfolgenden Prozessen werden dann dotierte Source-/Drain-Merkmale in den Source-/Drain-Vertiefungen abgeschieden. Es wurde beobachtet, dass Dotierstoffe in den dotierten Source-/Drain-Merkmalen sowohl in den Kanalbereich als auch in den Anti-Durchschlag-Bereich (APT-Bereich) unterhalb des finnen-förmigen aktiven Bereichs diffundieren können, was zu Leckpfaden im Kanalbereich und/oder im APT-Bereich führt. Die Leckpfade können zu einem verringerten Ertrag führen.
  • Die vorliegende Offenbarung stellt Ausführungsformen einer Halbleitervorrichtung bereit, bei der ihr Source-/Drain-Merkmal eine äußere Epitaxieschicht umfasst, um ein Kanalelement und einen APT-Implantatsbereich und ein inneres Epitaxialmerkmal, das von dem Kanalelement und dem APT-Implantatsbereich beabstandet ist, zu verbinden. Die äußere Epitaxieschicht dient als Diffusionsverzögerungsschicht, um die Diffusion von Dotierstoffen vom inneren epitaktischen Merkmal in das Kanalelement und den APT-Implantatsbereich zu verringern oder zu blockieren. Das innere epitaktische Merkmal und die äußere Epitaxieschicht können aus verschiedenen Halbleiterschichten oder aus einem mit verschiedenen Dotierstoffen dotierten Halbleitermaterial gebildet sein. In einer Ausführungsform besteht die äußere Epitaxieschicht aus mit Arsenid (As) dotiertem Silizium, während das innere epitaktische Merkmal aus mit Phosphor (P) dotiertem Silizium besteht. In dieser Ausführungsform kann die Konzentration von Arsenid (As) in der äußeren Epitaxieschicht die Diffusion von Phosphor (P) vom inneren epitaktischen Merkmal in das Kanalelement oder die APT-Region verringern oder blockieren.
  • Die verschiedenen Aspekte der vorliegenden Offenbarung werden nun unter Bezugnahme auf die Figuren detaillierter beschrieben. In dieser Hinsicht ist 1 ein Flussdiagramm, das ein Verfahren 100 zum Bilden einer Halbleitervorrichtung aus einem Werkstück nach Ausführungsformen der vorliegenden Offenbarung darstellt. Das Verfahren 100 ist lediglich ein Beispiel und soll die vorliegende Offenbarung nicht auf das beschränken, was in dem Verfahren 100 explizit dargestellt ist. Zusätzliche Schritte können vor, während und nach dem Verfahren 100 bereitgestellt werden und einige der beschriebenen Schritte können für zusätzliche Ausführungsformen des Verfahrens ersetzt, weggelassen oder herumverschoben werden. Aus Gründen der Einfachheit werden hier nicht alle Schritte ausführlich beschrieben. Das Verfahren 100 wird nachstehend in Verbindung mit 2 - 19 beschrieben, bei denen es sich um fragmentarische Querschnittsansichten der Halbleitervorrichtung in verschiedenen Herstellungsstadien nach Ausführungsformen des Verfahrens 100 in 1 handelt. Zur besseren Veranschaulichung verschiedener Aspekte der vorliegenden Offenbarung enthält jede der 9 - 18 jeweils eine Figur, die mit A gekennzeichnet ist, und eine andere Figur, die mit B gekennzeichnet ist. Eine Figur, die mit A gekennzeichnet ist, wie z. B. 9A - 18A, veranschaulicht eine fragmentarische perspektivische Ansicht des Werkstücks 200 (oder der Halbleitervorrichtung 200). Eine Figur, die mit B gekennzeichnet ist, wie z. B. 9B - 18B, zeigt eine fragmentarische Querschnittsansicht des Werkstücks 200 entlang der Y-Richtung. Figuren, welche dieselbe Ziffer aufweisen, aber mit unterschiedlichen Buchstaben gekennzeichnet sind, können gemeinsam durch die Ziffer bezeichnet werden. Zum Beispiel können die 9A und 9B zusammen als 9 bezeichnet werden.
  • Bezugnehmend auf die 1 und 2 umfasst das Verfahren 100 einen Block 102, in dem eine APT-Implantatschicht 203 auf einem Werkstück 200 ausgebildet wird. Da das Werkstück 200 zu einer Halbleitervorrichtung verarbeitet wird, kann das Werkstück 200 hier als Halbleitervorrichtung 200 bezeichnet werden, wie es eben der Kontext erfordern kann. Das Werkstück 200 weist ein Substrat 202 auf. In einigen Ausführungsformen kann das Substrat 202 ein Halbleitersubstrat wie ein Siliziumsubstrat sein. Das Substrat 202 kann verschiedene Schichten aufweisen, einschließlich leitender oder isolierender Schichten, die auf einem Halbleitersubstrat ausgebildet sind. Das Substrat 202 kann abhängig von den im Stand der Technik bekannten Design-Anforderungen verschiedene Dotierungskonfigurationen aufweisen. Beispielsweise können unterschiedliche Dotierungsprofile (z. B. n-Wannen, p-Wannen) auf dem Substrat 202 in Bereichen gebildet werden, die für unterschiedliche Vorrichtungsarten ausgelegt sind (z. B. Vorrichtungen vom n-Typ und Vorrichtungen vom p-Typ). Die geeignete Dotierung kann die Ionenimplantation von Dotierstoffen und/oder Diffusionsprozesse umfassen. Das Substrat 202 kann Isolationsmerkmale aufweisen, die zwischen den Bereichen liegen, die unterschiedliche Vorrichtungstypen bereitstellen. Das Substrat 202 kann auch andere Halbleiter wie Germanium, Siliziumkarbid (SiC), Silizium-Germanium (SiGe) oder Diamant enthalten. Alternativ kann das Substrat 202 einen Verbindungshalbleiter und/oder einen Legierungshalbleiter enthalten. Ferner kann das Substrat 202 optional eine Epitaxieschicht (Epi-Schicht) aufweisen, zur Leistungsverbesserung verspannt sein, eine Silicon-on-Insulator-Struktur (SOI-Struktur) aufweisen und/oder kann andere geeignete Verbesserungsmerkmale aufweisen. In einer Ausführungsform des Verfahrens 100 wird ein Anti-Durchschlag-Implantationsprozess (APT-Implantationsprozess) 300 an dem Substrat 202 durchgeführt, um eine APT-Implantatschicht 203 zu bilden, um eine Durchschlag-Leckage oder einen Durchbruch zu verhindern. Der APT-Implantationsprozess 300 kann das Substrat 202 mit Dotierstoffen eines ersten Leitfähigkeitstyps (oder ersten Typs) implantieren, wenn eine Vorrichtung eines anderen zweiten Leitfähigkeitstyps (oder zweiten Typs) über der APT-Implantatschicht 203 gebildet werden soll. Eine Vorrichtung vom n-Typ kann über einer APT-Implantatschicht vom p-Typ gebildet werden, und eine Vorrichtung vom n-Typ kann über der APT-Implantatschicht vom p-Typ ausgebildet sein. In einer Ausführungsform ist die APT-Implantatschicht 203 mit einem p-Dotierstoff wie Bor (B) und/oder BF2 dotiert und eine n-Typ-Multi-Gate-Vorrichtung soll über der APT-Implantatschicht 203 ausgebildet werden. In dieser Ausführungsform kann die APT-Implantatschicht 203 vom n-Typ Silizium mit einer Bor (B) - Dotierungskonzentration zwischen ungefähr 1 × 1018 Atomen/cm3 und ungefähr 1 × 1019 Atomen/cm3 enthalten.
  • Bezugnehmend auf die 1 und 3 umfasst das Verfahren 100 einen Block 104, in dem ein Stapel 204 aus alternierenden Halbleiterschichten über dem Werkstück 200 gebildet wird. In einigen Ausführungsformen umfasst der Stapel 204 Epitaxieschichten 206 einer ersten Halbleiterzusammensetzung, die von Epitaxieschichten 208 einer zweiten Halbleiterzusammensetzung zwischenlegt sind. Die erste und die zweite Halbleiterzusammensetzung können unterschiedlich sein. In einer Ausführungsform umfassen die Epitaxieschichten 206 Silizium-Germanium (SiGe) und die Epitaxieschichten 208 Silizium (Si). Es sind jedoch andere Ausführungsformen möglich, einschließlich solcher, die eine erste Zusammensetzung und eine zweite Zusammensetzung mit unterschiedlichen Oxidationsraten und/oder Ätzselektivität bereitstellen. Es ist anzumerken, dass vier (4) Schichten der Epitaxieschichten 206 und vier (4) Schichten der Epitaxieschichten 208 abwechselnd angeordnet sind, wie in 3 dargestellt, was nur zur Veranschaulichung dient und nicht dazu gedacht ist, über das Wesentliche hinaus zu begrenzen, was speziell in den Ansprüchen aufgeführt ist. Es ist ersichtlich, dass eine beliebige Anzahl von Epitaxieschichten in dem Stapel 204 gebildet werden kann. Die Anzahl von Schichten hängt von der gewünschten Anzahl von Kanalelementen für die Halbleitervorrichtung 200 ab. In einigen Ausführungsformen liegt die Anzahl von Kanalschichten 208 zwischen 2 und 10.
  • In einigen Ausführungsformen können alle Epitaxieschichten 206 eine im Wesentlichen gleichmäßige erste Dicke aufweisen, und alle Epitaxieschichten 208 können eine im Wesentlichen gleichmäßige zweite Dicke aufweisen. Die erste Dicke und die zweite Dicke können identisch oder unterschiedlich sein. Wie nachstehend ausführlicher beschrieben, können die Epitaxieschichten 208 oder Teile davon als (ein) Kanalelement(e) für eine nachfolgend gebildete Multi-Gate-Vorrichtung dienen und die Dicke jeder der Epitaxieschichten 208 wird basierend auf Überlegungen zur Vorrichtungsleistung ausgewählt. Die Epitaxieschichten 206 in Kanalbereichen können schließlich entfernt werden und dazu dienen, einen vertikalen Abstand zwischen benachbarten Kanalbereichen für eine nachfolgend gebildete Multi-Gate-Vorrichtung zu definieren, und die Dicke jeder der Epitaxieschichten 206 wird basierend auf Überlegungen zur Vorrichtungsleistung ausgewählt. Dementsprechend können die Epitaxieschichten 206 auch als Opferschichten 206 bezeichnet werden, und die Epitaxieschichten 208 können auch als Kanalschichten 208 bezeichnet werden.
  • Beispielsweise kann das epitaktische Wachstum der Schichten in dem Stapel 204 durch einen Molekularstrahlepitaxie-Prozess (MBE-Prozess), einen metallorganischen chemischen Gasphasenabscheidungsprozess (MOCVD-Prozess) und/oder andere geeignete epitaktische Wachstumsprozesse durchgeführt werden. In einigen Ausführungsformen umfassen die epitaktisch gewachsenen Schichten wie die Epitaxieschichten 208 das gleiche Material wie das Substrat 202. In einigen Ausführungsformen enthalten die epitaktisch gewachsenen Schichten 206 und 208 ein anderes Material als das Substrat 202. Wie oben angegeben, weisen in wenigstens einigen Beispielen die Epitaxieschichten 206 eine epitaktisch gewachsene Silizium-Germanium-Schicht (SiGe-Schicht) und die Epitaxieschichten 208 eine epitaktisch gewachsene Silizium-Schicht (Si-Schicht) auf. Alternativ kann in einigen Ausführungsformen eine der Epitaxieschichten 206 und 208 andere Materialien wie Germanium, einen Verbindungshalbleiter wie Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid, einen Legierungshalbleiter wie SiGe, GaAsP, AlInAs, AlGaAs, InGaAs, GaInP und/oder GaInAsP oder Kombinationen davon enthalten. Wie diskutiert, können die Materialien der Epitaxieschichten 206 und 208 ausgewählt werden, basierend auf der Bereitstellung unterschiedlicher Oxidations- und Ätzselektivitätseigenschaften. In einigen Ausführungsformen sind die Epitaxieschichten 206 und 208 im Wesentlichen dotierungsmittelfrei (d. h. sie haben eine extrinsische Dotierstoffkonzentration von ungefähr 0 cm-3 bis ungefähr 1 × 1017 cm-3), wobei beispielsweise während des epitaktischen Wachstumsprozesses keine absichtliche Dotierung durchgeführt wird.
  • Bezugnehmend auf die 1 und 4 umfasst das Verfahren 100 einen Block 106, in dem eine Hartmaskenschicht 210 über dem Werkstück 200 ausgebildet wird. Die Hartmaskenschicht 210 kann eine einzelne Schicht oder eine Mehrfachschicht sein. In den in 4 dargestellten Ausführungsformen weist die Hartmaskenschicht 210 eine erste Hartmaskenschicht 212 und eine zweite Hartmaskenschicht 214 über der ersten Hartmaskenschicht 212 auf. In einigen Implementierungen kann die erste Hartmaskenschicht 212 aus Siliziumoxid gebildet sein und die zweite Hartmaskenschicht 214 kann aus Siliziumnitrid gebildet sein. Die Hartmaskenschicht 210 kann unter Verwendung von chemischer Gasphasenabscheidung (CVD), Niederdruck-CVD (LPCVD), plasmaunterstützter CVD (PECVD), physikalischer Dampfabscheidung (PVD), Atomlagenabscheidung (ALD), thermischer Oxidation, Elektronenstrahl-Verdampfung (E-Beam-Verdampfung) oder anderen geeigneten Abscheidungstechniken oder Kombinationen davon ausgebildet werden.
  • Bezugnehmend auf die 1 und 5 umfasst das Verfahren 100 einen Block 108, in dem ein aktiver Bereich 216 gebildet wird. Bei Block 108 werden der Stapel 204 und die APT-Implantatschicht 203 unter Verwendung eines Lithografieprozesses und eines Ätzprozesses strukturiert. Das Lithografieverfahren kann eine Fotolackbeschichtung (z. B. Aufschleuderbeschichtung), weiches Backen, Maskenausrichten, Belichtung, Nachbelichtungsbacken, Fotolackentwicklung, Spülen, Trocknen (z. B. Schleudertrocknen und/oder Hartbacken), andere geeignete Lithografietechniken und/oder Kombinationen davon umfassen. In einigen Ausführungsformen kann der Ätzprozess Trockenätzen (z. B. RIE-Ätzen), Nassätzen und/oder andere Ätzverfahren umfassen. Wie in 5 gezeigt, bildet der Ätzprozess am Block 108 Gräben 218 aus, die sich in die APT-Implantatschicht 203 hinein erstrecken. Die Gräben 218 definieren den aktiven Bereich 216 und einen APT-Implantatsbereich 2030, der unter dem aktiven Bereich 216 angeordnet ist. In einigen Implementierungen können Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse verwendet werden, um aktive Bereiche zu definieren, die beispielsweise Abstände aufweisen, die kleiner sind als das, was sonst unter Verwendung eines einzelnen direkten Fotolithografieprozesses erhältlich ist. Beispielsweise wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandshalter werden neben der strukturierten Opferschicht unter Verwendung eines sich selbst-justierenden Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandshalter oder Dorne können dann verwendet werden, um die aktiven Bereiche durch Ätzen des Stapels 204 zu strukturieren.
  • Bezugnehmend auf die 1 und 6 umfasst das Verfahren 100 einen Block 110, in dem ein Isolationsmerkmal 222 neben dem aktiven Bereich 216 ausgebildet wird. In einigen Ausführungsformen kann das Isolationsmerkmal 222 in den Gräben 218 ausgebildet sein, um den aktiven Bereich 216 von einem benachbarten aktiven Bereich zu isolieren. Das Isolationsmerkmal 222 kann auch als flaches Grabenisolationsmerkmal (STI) 222 bezeichnet werden. Beispielsweise wird in einigen Ausführungsformen zuerst eine dielektrische Schicht über dem Substrat 202 abgeschieden, wobei die Gräben 218 mit dem dielektrischen Material gefüllt werden. In einigen Ausführungsformen kann die dielektrische Schicht Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, mit Fluor dotiertes Silikatglas (FSG), ein Low-k-Dielektrikum, Kombinationen davon und/oder andere geeignete Materialien aufweisen. In verschiedenen Beispielen kann die dielektrische Schicht durch einen CVD-Prozess, einen subatmosphärischen CVD-Prozess (SACVD-Prozess), einen fließfähigen CVD-Prozess, einen ALD-Prozess, einen physikalischen Gasphasenabscheidungsprozess (PVD-Prozess) und/oder einen anderen geeigneten Prozess abgeschieden werden. Das abgeschiedene dielektrische Material wird dann dünner gemacht und planarisiert, beispielsweise durch ein chemisch-mechanisches Polierverfahren (CMP). Die planarisierte dielektrische Schicht wird durch einen Trockenätzprozess, einen Nassätzprozess und/oder eine Kombination davon weiter eingetieft oder zurückgezogen, um die STI-Merkmale 222 zu bilden. Der aktive Bereich 216 steigt nach dem Eintiefen über die STI-Merkmale 222 auf. In einigen Ausführungsformen kann die dielektrische Schicht (und die anschließend gebildeten STI-Merkmale 222) eine Mehrschichtstruktur aufweisen, die beispielsweise eine oder mehrere Auskleidungsschichten aufweist. In einigen in 6 dargestellten Ausführungsformen wird eine Auskleidung 220 über dem Werkstück 200 vor der Abscheidung der dielektrischen Schicht, der Planarisierung und der Vertiefung gebildet. Die Auskleidung 220 kann aus einem dielektrischen Material gebildet sein, das dichter ist als das Isolationsmerkmal 222. Beispielsweise kann die Auskleidung 220 Siliziumoxid enthalten und unter Verwendung von thermischer Oxidation oder hochdichter Plasma-CVD (HDPCVD) gebildet werden.
  • Bezugnehmend auf die 1 und 7 umfasst das Verfahren 100 einen Block 112, in dem ein Dummy-Gate-Stapel 228 über einem Kanalbereich 216C des aktiven Bereichs 216 gebildet wird. In einigen Ausführungsformen wird ein Gate-Austauschprozess (oder Gate-Last-Prozess) angewendet, bei dem der Dummy-Gate-Stapel 228 als Platzhalter dient, der verschiedenen Prozessen unterzogen wird, und durch die funktionale Gate-Struktur entfernt und ersetzt werden muss. Andere Prozesse und Konfigurationen sind möglich. In einigen Ausführungsformen ist der Dummy-Gate-Stapel 228 über dem Substrat 202 ausgebildet und wenigstens teilweise über dem aktiven Bereich 216 angeordnet. Der Teil des aktiven Bereichs 216, der dem Dummy-Gate-Stapel 228 zugrunde liegt, ist der Kanalbereich 216C des aktiven Bereichs 216. Wie in 7 gezeigt, ist der Kanalbereich 216C zwischen den Source-/Drain-Bereichen 216SD angeordnet.
  • In der dargestellten Ausführungsform bildet der Block 112 zuerst eine dielektrische Dummy-Gate-Schicht 224 über dem aktiven Bereich 216. In einigen Ausführungsformen kann die dielektrische Dummy-Gate-Schicht 224 Siliziumoxid, Siliziumnitrid, ein dielektrisches Material mit hohem K und/oder ein anderes geeignetes Material enthalten. In verschiedenen Beispielen kann die dielektrische Dummy-Gate-Schicht 224 durch einen CVD-Prozess, einen subatmosphärischen CVD-Prozess (SACVD-Prozess), einen fließfähigen CVD-Prozess, einen ALD-Prozess, einen PVD-Prozess oder einen anderen geeigneten Prozess abgeschieden werden. Beispielsweise kann die dielektrische Dummy-Gate-Schicht 224 verwendet werden, um Schäden am aktiven Bereich 216 durch nachfolgende Prozesse (z. B. Bildung der Dummy-Gate-Elektrode) zu verhindern. Anschließend bildet der Block 112 andere Teile des Dummy-Gate-Stapels 228, einschließlich einer Dummy-Gate-Elektrode 226 und einer Gate-Top-Hartmaske 227, die mehrere Schichten aufweisen kann. In einigen Ausführungsformen wird der Dummy-Gate-Stapel 228 durch verschiedene Prozessschritte wie Schichtabscheidung, Strukturierung, Ätzen sowie andere geeignete Verarbeitungsschritte gebildet. Beispielhafte Schichtabscheidungsverfahren umfassen Niederdruck-CVD, CVD, plasmaunterstützte CVD (PECVD), PVD, ALD, thermische Oxidation, Elektronenstrahlverdampfung oder andere geeignete Abscheidungstechniken oder Kombinationen davon. Beispielsweise kann der Strukturierungsprozess einen Lithografieprozess (z. B. Fotolithografie oder Elektronenstrahllithografie) umfassen, der ferner eine Fotolackbeschichtung (z. B. Spin-On-Beschichtung), weiches Backen, Maskenjustieren, Belichtung, Nachbelichtungsbacken, Fotolack-Entwickeln, Spülen, Trocknen (z. B. Schleudertrocknen und/oder Hartbacken), andere geeignete Lithografietechniken und/oder Kombinationen davon umfassen kann. In einigen Ausführungsformen kann der Ätzprozess Trockenätzen (z. B. RIE-Ätzen), Nassätzen und/oder andere Ätzverfahren umfassen. In einigen Ausführungsformen kann die Dummy-Gate-Elektrode 226 polykristallines Silizium (Polysilizium) enthalten. In einigen Ausführungsformen weist die Gate-Top-Hartmaske 227 eine Oxidschicht wie eine Pad-Oxidschicht, die Siliziumoxid enthalten kann, sowie eine Nitridschicht wie eine Pad-Nitridschicht, die Siliziumnitrid, Siliziumoxynitrid und/oder Silizium enthalten kann, auf.
  • Unter weiterer Bezugnahme auf 7 wird in einigen Ausführungsformen nach der Bildung des Dummy-Gate-Stapels 228 die dielektrische Dummy-Gate-Schicht 224 aus den Source-/Drain-Bereichen 216SD des aktiven Bereichs 216 entfernt. Das heißt, dass die Dummy-Gate-dielektrische Schicht 224, die nicht von der Dummy-Gate-Elektrode 226 bedeckt ist, entfernt wird. Das Entfernungsverfahren kann ein Nassätzen, ein Trockenätzen und/oder eine Kombination davon umfassen. Der Ätzprozess wird so gewählt, dass die dielektrische Dummy-Gate-Schicht 224 selektiv geätzt wird, ohne den aktiven Bereich 216, die Gate-Top-Hartmaske 227 und die Dummy-Gate-Elektrode 226 wesentlich zu ätzen.
  • Bezugnehmend auf die 1 und 8 umfasst das Verfahren 100 einen Block 114, in dem eine Gate-Abstandshalter-Schicht 230 über dem Werkstück 200 abgeschieden wird. In einigen Ausführungsformen wird Abstandsmaterial zum Bilden der Gate-Abstandshalter-Schicht 230 konform über dem Werkstück 200 einschließlich über oberen Oberflächen und Seitenwänden des Dummy-Gate-Stapels 228 abgeschieden, um eine Abstandshalter-Materialschicht zu bilden. Der Begriff „konform“ kann hier verwendet werden, um die Beschreibung einer Schicht mit im Wesentlichen gleichmäßiger Dicke über verschiedene Bereiche hinweg zu erleichtern. Die Gate-Abstandshalter-Schicht 230 kann eine einschichtige Konstruktion aufweisen oder mehrere Schichten aufweisen. In einigen in 8 dargestellten Ausführungsformen kann die Gate-Abstandshalter-Schicht 230 Siliziumcarbonitrid, Siliziumoxycarbid, Siliziumoxycarbonitrid oder Siliziumnitrid enthalten. Die Abstandshalter-Materialschicht kann unter Verwendung von Prozessen wie dem CVD-Prozess, einem subatmosphärischen CVD-Prozess (SACVD-Prozess), einem fließfähigen CVD-Prozess, einem ALD-Prozess, einem PVD-Prozess oder einem anderen geeigneten Prozess über dem Dummy-Gate-Stapel 228 abgeschieden werden. Während dies in 8 nicht gezeigt ist, kann die Abstandshalter-Materialschicht dann in einem anisotropen Ätzprozess zurückgeätzt werden, um Teile einer oberen Oberfläche des aktiven Bereichs 216 freizulegen, die nicht von dem Dummy-Gate-Stapel 228 bedeckt sind. Teile der Abstandshalter-Materialschicht direkt über dem Dummy-Gate-Stapel 228 können durch diesen anisotropen Ätzprozess vollständig entfernt werden, während die Gate-Abstandshalter-Schicht 230 auf Seitenwänden des Dummy-Gate-Stapels 228 verbleibt.
  • Bezugnehmend auf die 1 und 9 umfasst das Verfahren 100 einen Block 116, in dem ein Source-/Drain-Bereich 216SD des aktiven Bereichs 216 vertieft wird, um eine Source-/Drain-Vertiefung 232 zu bilden. Obwohl dies nicht explizit gezeigt ist, können ein Fotolithografieprozess und wenigstens eine Hartmaske verwendet werden. In einigen Ausführungsformen werden die Teile des aktiven Bereichs 216, die nicht von der Dummy-Gate-Elektrode 226 und der Gate-Abstandshalter-Schicht 230 abgedeckt sind, durch Trockenätzen oder einen geeigneten Ätzprozess geätzt, um die Source-/Drain-Vertiefungen 232 zu bilden. Beispielsweise kann der Trockenätzprozess ein sauerstoffhaltiges Gas, ein fluorhaltiges Gas (z. B. CF4, SF6, CH2F2, CHF3 und/oder C2F6), ein chlorhaltiges Gas (z. B. Cl2, CHCl3, CCl4 und/oder BCl3), ein bromhaltiges Gas (z. B. HBr und/oder CHBR3), ein iodhaltiges Gas, andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon implementieren. In einigen in 9 dargestellten Ausführungsformen sind die Source-/Drain-Bereiche 216SD des aktiven Bereichs 216 vertieft, um Seitenwände der Opferschichten 206 und der Kanalschichten 208 freizulegen. In einigen Implementierungen erstrecken sich die Source-/Drain-Vertiefungen 232 unterhalb des Stapels in den ATP-Implantatsbereich 2030 hinein. Das heißt, wenigstens ein Abschnitt des APT-Implantatsbereichs 2030 ist in den Source-/Drain-Vertiefungen 232 freigelegt. In einigen Fällen erstreckt sich jede der Source-/Drain-Vertiefungen 232 unterhalb der untersten Epitaxie Schicht 206 mit einer Tiefe D, wie in 9B gezeigt. Die Tiefe D kann zwischen ungefähr 10 nm und ungefähr 20 nm liegen.
  • Bezugnehmend auf die 1 und 10 umfasst das Verfahren 100 einen Block 118, in dem innere Abstandshalter-Vertiefungen 234 ausgebildet werden. Wie in den 10A und 10B gezeigt, sind die Opferschichten 206, die in den Source-/Drain-Vertiefungen 232 freigelegt sind, selektiv und teilweise vertieft, um innere Abstandshalter-Vertiefungen 234 zu bilden, während die Gate-Abstandshalter-Schicht 230, der APT-Implantatsbereich 2030 und die Kanalschichten 208 im Wesentlichen nicht geätzt werden. In einer Ausführungsform, in der die Kanalschichten 208 im Wesentlichen aus Si bestehen und die Opferschichten 206 im Wesentlichen aus SiGe bestehen, kann die selektive Vertiefung der Opferschichten 206 einen SiGe-Oxidationsprozess umfassen, gefolgt von einer SiGe-Oxidentfernung. In diesen Ausführungsformen kann der SiGe-Oxidationsprozess die Verwendung von Ozon umfassen. In einigen Ausführungsformen kann die selektive Vertiefung ein selektiver isotroper Ätzprozess sein (z. B. ein selektiver Trockenätzprozess oder ein selektiver Nassätzprozess), und das Ausmaß, in dem die Opferschichten 206 vertieft sind, wird durch die Dauer des Ätzprozesses gesteuert. In einigen Ausführungsformen kann das selektive Trockenätzverfahren die Verwendung eines oder mehrerer Ätzmittel auf Fluorbasis wie Fluorgas oder Fluorkohlenwasserstoffe umfassen. Wie in den 10A und 10B gezeigt, erstrecken sich die inneren Abstandshalter-Vertiefungen 234 von den Source-/Drain-Vertiefungen 232 nach innen. In einigen Ausführungsformen kann der selektive Nassätzprozess ein Hydrofluorid (HF) - oder NH4OH-Ätzmittel aufweisen.
  • Bezugnehmend auf die 1, 11 und 12 umfasst das Verfahren 100 einen Block 120, in dem innere Abstandshaltermerkmale 238 in den inneren Abstandshalter-Vertiefungen 234 ausgebildet werden. In einigen Ausführungsformen können Operationen am Block 120 die pauschale Abscheidung einer inneren Abstandshalter-Materialschicht 236 über dem Werkstück 200 umfassen. wie in 11 gezeigt, und Zurückätzen der inneren Abstandshalter-Materialschicht 236, wie in 12 gezeigt. Die in 11 dargestellte innere Abstandshalter-Materialschicht 236 kann eine einzelne Schicht oder eine Mehrfachschicht sein. In einigen Implementierungen kann die innere Abstandshalter-Materialschicht 236 unter Verwendung von CVD, PECVD, LPCVD, ALD oder einem anderen geeigneten Verfahren abgeschieden werden. Die innere Abstandsmaterialschicht 236 kann Metalloxide, Siliziumoxid, Siliziumoxycarbonitrid, Siliziumnitrid, Siliziumoxynitrid, kohlenstoffreiches Siliziumcarbonitrid oder ein dielektrisches Material mit niedrigem K umfassen. Die Metalloxide können hier Aluminiumoxid, Zirkonoxid, Tantaloxid, Yttriumoxid, Titanoxid, Lanthanoxid oder ein anderes geeignetes Metalloxid aufweisen. Wie in 11B gezeigt, ist die innere Abstandshalter-Materialschicht 236 in den inneren Abstandshalter-Vertiefungen 234 und über den Seitenwänden der Kanalschichten 208 abgeschieden, die in den Source-/Drain-Vertiefungen 232 freigelegt sind.
  • Bezugnehmend auf 12 wird die innere Abstandshalter-Materialschicht 236 dann zurückgeätzt, um die innere Abstandshalter-Materialschicht 236 von den Seitenwänden der Kanalschichten 208 zu entfernen, um die inneren Abstandshaltermerkmale 238 in den inneren Abstandshalter-Vertiefungen 234 zu erhalten. In Block 120 kann die innere Abstandshalter-Materialschicht 236 auch von den oberen Oberflächen der Dummy-Gate-Elektrode 226, der Gate-Abstandshalter-Schicht 230 und den Isolationsmerkmalen 222 entfernt werden. In einigen Ausführungsformen wird die Zusammensetzung der inneren Abstandshalter-Materialschicht 236 derart ausgewählt, dass die innere Abstandshalter-Materialschicht 236 selektiv entfernt werden kann, ohne die Gate-Abstandshalter-Schicht 230 wesentlich zu ätzen. In einigen Implementierungen können die bei Block 120 durchgeführten Rückätzoperationen die Verwendung von Fluorwasserstoff (HF), Fluorgas (F2), Wasserstoff (H2), Ammoniak (NH3), Stickstofftrifluorid (NF3) oder andere Ätzmittel auf Fluorbasis umfassen. Wie in 12 gezeigt, steht jedes der inneren Abstandshalter-Merkmale 238 in direktem Kontakt mit den vertieften Opferschichten 206 und ist zwischen zwei benachbarten Kanalschichten 208 angeordnet.
  • Bezugnehmend auf die 1, 13 und 14 umfasst das Verfahren 100 einen Block 122, in dem ein äußeres epitaktisches Merkmal 240 in der Source-/Drain-Vertiefung 232 ausgebildet wird. In einigen Ausführungsformen kann das äußere epitaktische Merkmal 240 epitaktisch und selektiv aus den freiliegenden Seitenwänden der Kanalschichten 208 und dem freiliegender APT-Implantatsbereich 2030 ausgebildet werden. Die Seitenwände der Opferschichten 206 sind durch das äußere epitaktische Merkmal 240 bedeckt. Geeignete Epitaxieprozesse für Block 122 umfassen CVD-Abscheidungstechniken (z. B. Dampfphasenepitaxie (VPE) und/oder Ultrahochvakuum-CVD (UHV-CVD)), Molekularstrahlepitaxie (MBE) und/oder andere geeignete Verfahren. Der epitaktische Wachstumsprozess in Block 122 kann gasförmige und/oder flüssige Vorläufer verwenden, die mit der Zusammensetzung des APT-Implantatsbereichs 2030 sowie den Kanalschichten 208 interagieren. In einigen Ausführungsformen werden Parameter des epitaktischen Wachstumsprozesses in Block 122 derart ausgewählt, dass das äußere epitaktische Merkmal 240 nicht epitaktisch auf den inneren Abstandshalter-Merkmalen 238 abgeschieden wird. In einigen Ausführungsformen weist das äußere epitaktische Merkmal 240 Silizium auf, das mit einem ersten Dotierstoff vom n-Typ unterschiedlich zu Phosphor (P) dotiert ist. In einer Ausführungsform ist der erste Dotierstoff vom n-Typ Arsenid (As) und das äußere epitaktische Merkmal 240 enthält Silizium und Arsenid. In einigen in 13 dargestellten Ausführungsformen darf das äußere epitaktische Merkmal 240 zusammenwachsen, um über die inneren Abstandshalter-Merkmale 238 (angezeigt durch den Bereich 241 in 13) zu verschmelzen, so dass das äußere epitaktische Merkmal 240 von einer Kanalschicht 208 zu einer anderen Kanalschicht 208 durchgehend vorhanden ist. In einigen alternativen Ausführungsformen, die in 14 dargestellt sind, wachsen die äußeren epitaktischen Merkmale 240, die aus den freiliegenden Kanalschichten 208 gewachsen sind, nicht zusammen, um über den inneren Abstandshalter-Merkmalen 238 zu verschmelzen. In beiden Ausführungsformen, die in den 13 und 14 gezeigt sind, werden die äußeren epitaktischen Merkmale 240 epitaktisch aus dem APT-Implantatsbereich 2030 gebildet, der in den Source-/Drain-Vertiefungen 232 freigelegt ist.
  • Bezugnehmend auf die 1, 13 und 14 umfasst das Verfahren 100 einen Block 124, in dem ein inneres epitaktisches Merkmal 242 über dem äußeren epitaktischen Merkmal 240 gebildet wird. In einigen Ausführungsformen kann das innere epitaktische Merkmal 242 epitaktisch und selektiv aus dem äußeren epitaktischen Merkmal 240 gebildet sein. Geeignete Epitaxieprozesse für Block 122 umfassen CVD-Abscheidungstechniken (z. B. Dampfphasenepitaxie (VPE) und/oder Ultrahochvakuum-CVD (UHV-CVD)), Molekularstrahlepitaxie (MBE) und/oder andere geeignete Verfahren. Der epitaktische Wachstumsprozess bei Block 124 kann gasförmige und/oder flüssige Vorläufer verwenden, die mit der Zusammensetzung des äußeren epitaktischen Merkmals 240 interagieren. In einigen Ausführungsformen werden Parameter des epitaktischen Wachstumsprozesses bei Block 124 so ausgewählt, dass das innere epitaktische Merkmal 242 nicht epitaktisch auf den inneren Abstandshalter-Merkmalen 238 (falls freigelegt, wie in 14 gezeigt) abgeschieden wird. In einigen Ausführungsformen umfasst das innere epitaktische Merkmal 242 Silizium, das mit einem zweiten Dotierstoff vom n-Typ dotiert ist, der sich von dem ersten Dotierstoff vom n-Typ unterscheidet. In einer Ausführungsform ist der zweite Dotierstoff vom n-Typ Phosphor (P) und das innere epitaktische Merkmal 242 enthält Silizium und Phosphor. In einigen in 13 dargestellten Ausführungsformen ist das innere epitaktische Merkmal 242 von den Kanalschichten 208, den inneren Abstands-Merkmalen 238 und den APT-Implantatsbereichen 2030 durch das äußere epitaktische Merkmal 240 getrennt oder beabstandet. In einigen alternativen Ausführungsformen, die in 14 dargestellt sind, stehen die inneren epitaktischen Merkmale 242 in Kontakt mit den inneren Abstandshalter-Merkmalen 238, sind jedoch durch das äußere epitaktische Merkmal 240 von den Kanalschichten 208 beabstandet. In beiden Ausführungsformen, die in den 13 und 14 gezeigt sind, sind die inneren epitaktischen Merkmale 242 durch das äußere epitaktische Merkmal 240 vom APT-Implantatsbereich 2030 getrennt oder zu diesem beabstandet. Das äußere epitaktische Merkmal 240 und das innere epitaktische Merkmal 242 können zusammen als ein Source-/Drain-Merkmal 2400 betrachtet werden, das über den Source-/Drain-Bereichen 216SD angeordnet ist. Alternativ kann bloß das innere epitaktische Merkmal 242 als Source-/Drain-Merkmal 2400 angesehen werden und das äußere epitaktische Merkmal 240 kann als Diffusionsverzögerungsschicht für das Source-/Drain-Merkmal 2400 angesehen werden.
  • Abhängig davon, ob zugelassen wird, dass es über die inneren Abstandshalter-Merkmale 238 verschmilzt, weist das äußere epitaktische Merkmal 240 unterschiedliche Dicken auf. In den in 13 dargestellten Ausführungsformen hat das äußere epitaktische Merkmal 240 eine erste Dicke T1, die von einer Seitenwand einer Kanalschicht 208 gemessen wird, wenn es über die inneren Abstandshalter-Merkmale 238 verschmelzen darf. In den in 14 dargestellten Ausführungsformen hat das äußere epitaktische Merkmal 240 eine zweite Dicke T2, gemessen von einer Seitenwand einer Kanalschicht 208, wenn es nicht über die inneren Abstandshalter-Merkmale 238 verschmilzt. Die erste Dicke T1 ist größer als die zweite Dicke T2. In einigen Fällen kann die erste Dicke T1 zwischen ungefähr 4 nm und ungefähr 12 nm betragen, wo das äußere epitaktische Merkmal 240 über die inneren Abstandshalter-Merkmale 238 verschmilzt, und die zweite Dicke T2 kann zwischen ungefähr 2 nm und ungefähr 8 nm betragen, wo das äußere epitaktische Merkmal 240 über die inneren Abstandshalter-Merkmalen 238 verschmilzt. Wenn Ausführungsformen sowohl in 13 als auch in 14 betrachtet werden, hat das äußere epitaktische Merkmal 240 eine Dicke zwischen ungefähr 2 nm und ungefähr 12 nm, gemessen von einer Seitenwand einer Kanalschicht 208. In jenen Ausführungsformen, die in 3 dargestellt sind, hat der Abschnitt des äußeren epitaktischen Merkmals 240, der über dem inneren Abstandshalter-Merkmal 238 im Bereich 241 angeordnet ist, eine Dicke zwischen ungefähr 2 nm und ungefähr 4 nm.
  • Nach Aspekten der vorliegenden Offenbarung dient das äußere epitaktische Merkmal 240 als Diffusionsverzögerungsschicht, welche die Diffusion von Dotierstoffen vom inneren epitaktischen Merkmal 242 in das äußere epitaktische Merkmal 240 verhindert oder blockiert. In Siliziumgittern weist Arsenid (As) eine geringere Diffusionsfähigkeit als Phosphor (P) auf und Phosphor (P) diffundiert in Arsenid-dotiertem Silizium langsamer als in undotiertem Silizium. Daher verzögert in Ausführungsformen, in denen das äußere epitaktische Merkmal 240 mit Arsenid (As) und das innere epitaktische Merkmal 242 mit Phosphor (P) dotiert ist, das äußere epitaktische Merkmal 240 die Diffusion von Phosphor (P) vom inneren epitaktischen Merkmal 242 in das äußere epitaktische Merkmal 240 und führt zu einer verringerten Dotierstoffkonzentration vom n-Typ in den Kanalschichten 208 und dem APT-Implantatsbereich 2030. Die verringerte Dotierstoffkonzentration vom n-Typ in den Kanalschichten 208 und dem APT-Implantatsbereich 2030 führt zu einer geringeren Leckage und zu einem verbesserten Ertrag. Wenn das äußere epitaktische Merkmal 240 die erste Dicke T1 aufweist und über die inneren Abstandshalter-Merkmale 238 verschmelzen darf, kann das äußere epitaktische Merkmal 240 die Diffusion entlang der Grenzfläche zwischen den inneren Abstands-Merkmalen 238 und dem äußeren epitaktischen Merkmal 240 verzögern, aber das dickere äußere epitaktische Merkmal 240 kann das Volumen des inneren epitaktischen Merkmals 242 verringern. Wenn das äußere epitaktische Merkmal 240 die kleinere zweite Dicke T2 aufweist und nicht über die inneren Abstandshalter-Merkmale 238 verschmilzt, verringert das dünnere äußere epitaktische Merkmal 240 das Volumen des inneren epitaktischen Merkmals 242 nicht.
  • Bezugnehmend auf die 1, 15 und 16 umfasst das Verfahren 100 einen Block 126, in dem das äußere epitaktische Merkmal 240 und das innere epitaktische Merkmal 242 in einem Temperprozess 400 getempert werden. Um die Dotierstoffe in dem äußeren epitaktischen Merkmal 240 und dem inneren epitaktischen Merkmal 242 zu aktivieren, kann das Werkstück 200 einem Temperprozess 400 unterzogen werden. In einigen Implementierungen kann der Temperprozess 400 einen schnellen thermischen Temperprozess (RTA), einen Laserspitzenglühprozess, einen Flash-Temperprozess oder einen Ofentemperprozess umfassen. In einigen Fällen umfasst der Temperprozess 400 eine Spitzentempertemperatur zwischen ungefähr 900 °C und ungefähr 1000 °C. In diesen Implementierungen kann die Spitzentempertemperatur für eine in Sekunden oder Mikrosekunden gemessene Dauer aufrechterhalten werden. Durch den Temperprozess 400 kann ein gewünschter elektronischer Beitrag der Dotierstoffe in dem Halbleiterwirt wie Silizium erhalten werden. Der Temperprozess kann Leerstellen erzeugen, welche die Bewegung von Dotierstoffen von Zwischengitterstellen zu Substitutionsgitterstellen erleichtern und Schäden oder Defekte im Halbleitergitter verringern.
  • Bezugnehmend auf die 1, 17, 18 und 19 umfasst das Verfahren 100 einen Block 128, in welchem weitere Prozesse ausgeführt werden. Solche weiteren Prozesse können beispielsweise das Abscheiden einer ersten Ätzstoppschicht (ESL) 244 (oder einer ersten Kontaktätzstoppschicht (CESL) 244) über dem Werkstück 200, das Abscheiden einer ersten dielektrischen Schicht 246 (oder einer ersten dielektrischen Zwischenschicht (ILD-Schicht) 246) über der ersten ESL 244, Entfernen der Dummy-Gate-Elektrode 226 und der dielektrischen Dummy-Gate-Schicht 224, Entfernen der Opferschichten 206 im Kanalbereich 216C, um die Kanalschichten 208 als Kanalelemente freizusetzen, Bilden einer Gate-Struktur 248 über dem Kanalbereich 216C, Abscheiden einer zweiten ESL 250 (oder einer zweiten CESL 250) und Abscheiden der zweiten dielektrischen Schicht 252 (oder einer zweiten ILD-Schicht 252) umfassen. Nunmehr bezugnehmend auf die 17 und 18 wird die erste ESL 244 vor der Bildung der ersten ILD-Schicht 246 ausgebildet. In einigen Beispielen weist die erste ESL 244 eine Siliziumnitridschicht, eine Siliziumoxidschicht, eine Siliziumoxynitridschicht und/oder andere Materialien, die auf diesem Gebiet der Technik bekannt sind, auf. Die erste ESL 244 kann durch ALD, Plasma-Enhanced Chemical Vapor Deposition-Verfahren (PECVD-Verfahren) und/oder andere geeignete Abscheidungs- oder Oxidationsverfahren gebildet werden. Die erste ILD-Schicht 246 wird dann über der ersten ESL 244 abgeschieden. In einigen Ausführungsformen weist die erste ILD-Schicht 246 Materialien wie Tetraethylorthosilicat-oxid (TEOS-oxid), nicht dotiertes Silikatglas oder dotiertes Siliziumoxid wie Borophosphosilicatglas (BPSG), Quarzglas (FSG), Phosphosilikatglas (PSG), mit Bor dotiertes Siliziumglas (BSG) und/oder andere geeignete dielektrische Materialien auf. Die erste ILD-Schicht 246 kann durch ein PECVD-Verfahren oder eine andere geeignete Abscheidungstechnik abgeschieden werden. In einigen Ausführungsformen kann das Werkstück 200 nach der Bildung der ersten ILD-Schicht 246 getempert werden, um die Integrität der ersten ILD-Schicht 246 zu verbessern. Wie in den 17 und 18 gezeigt, ist die erste ESL 244 direkt auf den oberen Oberflächen des inneren epitaktischen Merkmals 242 und des äußeren epitaktischen Merkmals 240 angeordnet.
  • Unter weiterer Bezugnahme auf die 17 und 18 kann nach der Abscheidung der ersten ESL 244 und der ersten ILD-Schicht 246 das Werkstück 200 durch einen Planarisierungsprozess planarisiert werden, um die Dummy-Gate-Elektrode 226 freizulegen (in den 15 und 16 gezeigt). Beispielsweise kann der Planarisierungsprozess einen chemischmechanischen Planarisierungsprozess (CMP) umfassen. Das Freilegen der Dummy-Gate-Elektrode 226 ermöglicht das Entfernen der Dummy-Gate-Elektrode 226 und das Freigeben der Kanalschichten 208. In einigen Ausführungsformen führt das Entfernen der Dummy-Gate-Elektrode 226 und der Dummy-Gate-Dielektrikumsschicht 224 zu einem Gate-Graben über den Kanalbereichen 216C. Die Gate-Struktur 248 kann anschließend in dem Gate-Graben gebildet werden, wie dies nachstehend beschrieben wird. Das Entfernen der Dummy-Gate-Elektrode 226 und der Dummy-Gate-Dielektrikumsschicht 224 kann einen oder mehrere Ätzprozesse umfassen, die für das Material in der Dummy-Gate-Elektrode 226 und der Dummy-Gate-Dielektrikumsschicht 224 selektiv sind. Zum Beispiel kann das Entfernen der Dummy-Gate-Elektrode 226 und der Dummy-Gate-Dielektrikumsschicht 224 unter Verwendung eines selektiven Nassätzens, eines selektiven Trockenätzens oder einer Kombination davon, die für die Dummy-Gate-Elektrode 226 und die Dummy-Gate-Dielektrikumsschicht 224 selektiv ist, durchgeführt werden. Die Dummy-Gate-Elektrode 226 und die Dummy-Gate-Dielektrikumsschicht 224, die Oberflächen der Kanalschichten 208 und der Opferschichten 206 im Kanalbereich 216C werden in dem Gate-Graben freigelegt.
  • Nach dem Entfernen der Dummy-Gate-Elektrode 226 und der Dummy-Gate-Dielektrikumsschicht 224 kann das Verfahren 100 Operationen zum selektiven Entfernen der Opferschichten 206 zwischen den Kanalschichten 208 in dem Kanalbereich 216C umfassen. Das selektive Entfernen der Opferschichten 206 gibt die Kanalschichten 208 frei, um Kanalelemente 208 zu bilden. Es wird angemerkt, dass das gleiche Bezugszeichen 208 verwendet wird, um vereinfachend Kanalelemente 208 zu bezeichnen. Das selektive Entfernen der Opferschichten 206 kann durch selektives Trockenätzen, selektives Nassätzen oder andere selektive Ätzprozesse implementiert werden. In einigen Ausführungsformen umfasst das selektive Nassätzen ein APM-Ätzen (z. B. Ammoniakhydroxid-Wasserstoffperoxid-Wasser-Gemisch). In einigen Ausführungsformen umfasst die selektive Entfernung die SiGe-Oxidation, gefolgt von einer SiGeOx-Entfernung. Zum Beispiel kann die Oxidation durch Ozonreinigung bereitgestellt werden und dann SiGeOx durch ein Ätzmittel wie NH4OH entfernt werden.
  • Das Verfahren 100 kann weitere Operationen umfassen, um die Gate-Struktur 248 zu bilden, um jede der freigegebenen Kanalschichten 208 zu umwickeln. Die Gate-Struktur 248 kann eine Metall-Gate-Struktur mit hohem K sein. In einigen Ausführungsformen ist die Gate-Struktur 248 innerhalb des Gate-Grabens und in den Raum hinein ausgebildet, der durch das Entfernen der Opferschichten 206 zurückbleibt. In dieser Hinsicht wickelt sich die Gate-Struktur 248 um jedes der Kanalelemente 208. In verschiedenen Ausführungsformen weist die Gate-Struktur 248 eine Grenzflächenschicht, eine über der Grenzflächenschicht gebildete dielektrische Gate-Schicht mit hohem K und/oder eine über der dielektrischen Gate-Schicht mit hohem K gebildete Gate-Elektrodenschicht auf. Gate-Dielektrika mit hohem K, wie sie hier verwendet und beschrieben werden, weisen dielektrische Materialien mit einer hohen Dielektrizitätskonstante, die beispielsweise größer ist als die von thermischem Siliziumoxid (~ 3,9), auf. Die in der Gate-Struktur 248 verwendete Gate-Elektrodenschicht kann ein Metall, eine Metalllegierung oder ein Metallsilizid enthalten. Zusätzlich kann die Bildung der Gate-Struktur 248 Ablagerungen umfassen, um verschiedene Gate-Materialien, eine oder mehrere Auskleidungsschichten und einen oder mehrere CMP-Prozesse zu bilden, um überschüssige Gate-Materialien zu entfernen und dadurch eine obere Oberfläche des Werkstücks 200 zu planarisieren.
  • In einigen Ausführungsformen kann die Grenzflächenschicht der Gate-Struktur 248 ein dielektrisches Material wie Siliziumoxid, Hafniumsilikat oder Siliziumoxynitrid enthalten. Die Grenzflächenschicht kann durch chemische Oxidation, thermische Oxidation, Atomlagenabscheidung (ALD), chemische Gasphasenabscheidung (CVD) und/oder ein anderes geeignetes Verfahren gebildet werden. Die Gate-Dielektrikumsschicht mit hohem K der Gate-Struktur 248 kann eine dielektrische Schicht mit hohem K wie Hafniumoxid aufweisen. Alternativ kann die dielektrische Schicht mit hohem K-Gate der Gate-Struktur 248 andere Dielektrika mit hohem K-Gehalt enthalten, wie TiO2, HfZrO, Ta2O3, HfSiO4, ZrO2, ZrSiO2, LaO, AlO, ZrO, TiO, Ta2O5, Y2O3, SrTiO3 (STO), BaTiO3 (BTO), BaZrO, HfZrO, HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, (Ba,Sr)TiO3 (BST), Al2O3, Si3N4, Oxynitride (SiON), Kombinationen davon oder andere geeignete Materialien. Die Gate-Dielektrikumsschicht mit hohem K kann durch ALD, physikalische Gasphasenabscheidung (PVD), CVD, Oxidation und/oder andere geeignete Verfahren gebildet werden.
  • Die Gate-Elektrodenschicht der Gate-Struktur 248 kann eine einzelne Schicht oder alternativ eine Mehrschichtstruktur aufweisen, wie verschiedene Kombinationen einer Metallschicht mit einer ausgewählten Austrittsarbeit, um die Vorrichtungsleistung zu verbessern (Austrittsarbeitsmetallschicht), eine Auskleidungsschicht, eine Benetzungsschicht, eine Haftschicht, eine Metalllegierung oder ein Metallsilizid. Beispielsweise kann die Gate-Elektrodenschicht der Gate-Struktur 248 Ti, Ag, Al, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, Al, WN, Cu, W, Re, Ir, Co, Ni, andere geeignete Metallmaterialien oder eine Kombination davon enthalten. In verschiedenen Ausführungsformen kann die Gate-Elektrodenschicht der Gate-Struktur 248 durch ALD, PVD, CVD, Elektronenstrahlverdampfung oder ein anderes geeignetes Verfahren gebildet werden. Ferner kann die Gate-Elektrodenschicht getrennt für N-FET- und P-FET-Transistoren ausgebildet sein, die unterschiedliche Metallschichten verwenden können (z. B. zum Bereitstellen unterschiedlicher Austrittsarbeitsmetallschichten vom n-Typ und vom p-Typ). In verschiedenen Ausführungsformen kann ein CMP-Prozess durchgeführt werden, um überschüssiges Metall von der Gate-Elektrodenschicht der Gate-Struktur 248 zu entfernen und dadurch eine im Wesentlichen ebene Oberseite der Gate-Struktur 248 bereitzustellen. Die Gate-Struktur 248 weist Abschnitte auf, die zwischen Kanalelementen 208 in der Kanalregion 216C liegen. Nach dem CMP-Prozess zum Planarisieren der Gate-Struktur 248 wird die zweite ESL 250 über der planarisierten Oberfläche abgeschieden und die zweite ILD-Schicht 252 wird dann über der zweiten ESL 250 abgeschieden, wie in 19 dargestellt. Da die Zusammensetzungen und Bildungsprozesse der zweiten ESL 250 und der zweiten ILD-Schicht 252 denen der ersten ESL 244 und der ersten ILD-Schicht 246 ähnlich sein können, werden detaillierte Beschreibungen der zweiten ESL 250 und der zweiten ILD-Schicht 252 der Kürze halber weggelassen.
  • Ein MBC-Transistor 260 ist im Wesentlichen wie in den 17, 18 und 19 dargestellt ausgebildet und kann Teil einer Halbleitervorrichtung 200 sein. In einigen Ausführungsformen ist der MBC-Transistor 260 ein n-Typ MBC-Transistor, da der MBC-Transistor 260 einen p-dotierten APT-Implantatsbereich 2030 und ein n-dotiertes inneres epitaktisches Merkmal 242 aufweist. Während das Verfahren 100 ein Verfahren zum Herstellen eines MBC-Transistors wie des MBC-Transistors 260 darstellt, ist die vorliegende Offenbarung nicht so beschränkt. Verfahren der vorliegenden Offenbarung, einschließlich Verfahren 100, können bei der Herstellung von FinFETs anwendbar sein. Beispielsweise kann das Verfahren 100 verwendet werden, um einen in 20 repräsentativ gezeigten FinFET 360 herzustellen. Ähnlich wie der MBC-Transistor 260 weist der FinFET 360 einen APT-Implantatsbereich 3030 über einem Substrat 302, einen finnen-förmigen aktiven Bereich 316a, eine Gate-Struktur 348 über dem Kanalbereich 316C des finnen-förmigen aktiven Bereichs 316, eine Gate-Abstandshalter-Schicht 330, welche die Gate-Struktur 348 auskleidet, ein inneres epitaktisches Merkmal 342, das von dem finnen-förmigen aktiven Bereich 316 und dem APT-Implantatsbereich 3030 durch ein äußeres epitaktisches Merkmal 340 beabstandet ist, eine Kontaktätzstopp-Schicht (CEL-Schicht) 344, die direkt auf den oberen Oberflächen des inneren epitaktischen Merkmals 342 und des äußeren epitaktischen Merkmals 340 angeordnet ist, und eine ILD-Schicht 346 über der CEL-Schicht 344 auf. Anders als der MBC-Transistor 260 weist der finnen-förmige aktive Bereich 316 in dem FinFET 360 keinen Stapel wie den Stapel 204 auf und der finnen-förmige aktive Bereich 316 als Ganzes dient als finnen-förmiges Kanalelement. In einer Ausführungsform enthält das äußere epitaktische Merkmal 340 mit Arsenid (As) dotiertes Silizium bis zu einer Konzentration zwischen ungefähr 1 × 1020 Atomen/cm3 und ungefähr 1 × 1021 Atomen/cm3 und das innere epitaktische Merkmal 342 enthält mit Phosphor (P) dotiertes Silizium. Bei einem Diffusionsvermögen, das kleiner als das von Phosphor (P) ist, wurde beobachtet, dass die vorstehende Arsenid (As) -Konzentration (d. h. zwischen ungefähr 1 × 1020 Atomen/cm3 und ungefähr 1 × 1021 Atomen/cm3) im äußeren epitaktischen Merkmal 340 die Diffusion von Phosphor (P) vom inneren epitaktischen Merkmal 342 in das äußere epitaktische Merkmal 340 wirksam verhindert oder blockiert. Anders ausgedrückt, wie das äußere epitaktische Merkmal 240 in dem MBC-Transistor 260 in 19, fungiert das äußere epitaktische Merkmal 340 mit der zuvor erwähnten Arsenidkonzentration (d. h. zwischen ungefähr 1 × 1020 Atomen/cm3 und ungefähr 1 × 1021 Atomen/cm3) als Diffusionsverzögerungsschicht für Dotierstoffe im inneren epitaktischen Merkmal 342. Das äußere epitaktische Merkmal 340 und das innere epitaktische Merkmal 342 des FinFET 360 können zusammen als Source-/Drain-Merkmal 3400 betrachtet werden, das über den Source-/Drain-Bereichen 316SD angeordnet ist. Alternativ kann nur das innere epitaktische Merkmal 342 als Source-/Drain-Merkmal 3400 und das äußere epitaktische Merkmal 340 als Diffusionsverzögerungsschicht für das Source-/Drain-Merkmal 3400 angesehen werden.
  • Obwohl nicht beabsichtigt, einschränkend zu sein, bieten eine oder mehrere Ausführungsformen der vorliegenden Offenbarung viele Vorteile für eine Halbleitervorrichtung und deren Ausbildung. Beispielsweise stellen Ausführungsformen der vorliegenden Offenbarung ein äußeres epitaktisches Merkmal, das zwischen einem APT-Implantatsbereich und einem Kanalelement angeordnet ist, und ein dotiertes inneres epitaktisches Merkmal bereit. Das äußere epitaktische Merkmal ist mit einem ersten Dotierstoff vom n-Typ dotiert, und das innere epitaktische Merkmal ist mit einem zweiten Dotierstoff vom n-Typ dotiert, der sich vom ersten Dotierstoff vom n-Typ unterscheidet. Der erste Dotierstoff vom n-Typ hat eine Diffusivität, die kleiner ist als die des Dotierstoffs vom zweiten n-Typ, und das äußere epitaktische Merkmal fungiert als Diffusionsverzögerungsschicht, um die Diffusion der zweiten Dotierstoffe vom n-Typ zu blockieren. In einer Ausführungsform ist der erste Dotierstoff vom n-Typ Arsenid (As) und der zweite Dotierstoff vom n-Typ ist Phosphor (P). Durch Verzögern der Diffusion des ersten Dotierstoffs vom n-Typ kann das äußere epitaktische Merkmal die Leckage durch den APT-Implantatsbereich oder die Kanalelemente verringern.
  • In einem beispielhaften Aspekt ist die vorliegende Offenbarung auf eine Halbleitervorrichtung gerichtet. Die Halbleitervorrichtung umfasst einen Anti-Durchschlag-Bereich (APT-Bereich) über einem Substrat, mehrere Kanalelemente über dem APT-Bereich, eine Gate-Struktur, die sich um jedes der mehreren Kanalelemente wickelt, ein Source-/Drain-Merkmal neben der Gate Struktur und eine Diffusionsverzögerungsschicht. Das Source-/Drain-Merkmal ist durch die Diffusionsverzögerungsschicht vom APT-Bereich beabstandet. Das Source-/Drain-Merkmal ist durch die Diffusionsverzögerungsschicht von jedem der Vielzahl von Kanalelementen beabstandet und die Diffusionsverzögerungsschicht enthält ein Halbleitermaterial.
  • In einigen Ausführungsformen umfasst das Source-/Drain-Merkmal einen ersten Dotierstoff vom n-Typ, der APT-Bereich enthält einen Dotierstoff vom p-Typ und die Diffusionsverzögerungsschicht enthält einen zweiten Dotierstoff vom n-Typ, der sich von dem ersten Dotierstoff vom n-Typ unterscheidet. In einigen Ausführungsformen enthält das Source-/Drain-Merkmal Phosphor (P), die APT-Region enthält Bor (B) und die Diffusionsverzögerungsschicht enthält Arsenid (As). In einigen Implementierungen enthält die Diffusionsverzögerungsschicht Silizium und Arsenid und eine Arsenidkonzentration in der Diffusionsverzögerungsschicht liegt zwischen ungefähr 1 × 1020 Atomen/cm3 und ungefähr 1 × 1021 Atomen/cm3. In einigen Fällen liegt eine Borkonzentration in der APT-Region zwischen ungefähr 1 × 1018 Atomen/cm3 und ungefähr 1 × 1019 Atomen/cm3. In einigen Ausführungsformen weist die Halbleitervorrichtung ferner eine Vielzahl von inneren Abstandshalter-Merkmalen auf. Die Vielzahl von Kanalelementen ist durch die Vielzahl der inneren Abstandshalter-Merkmale teilweise voneinander beabstandet und die Diffusionsverzögerungsschicht erstreckt sich über die Vielzahl von inneren Abstandshalter-Merkmalen und ist zwischen dem Source-/Drain-Merkmal und der Vielzahl der inneren Abstandshalter-Merkmale angeordnet. In einigen Ausführungsformen umfasst die Diffusionsverzögerungsschicht eine Dicke zwischen ungefähr 2 nm und ungefähr 12 nm.
  • In einem anderen beispielhaften Aspekt ist die vorliegende Offenbarung auf eine Halbleitervorrichtung gerichtet. Die Halbleitervorrichtung weist einen Anti-Durchschlag-Bereich (APT-Bereich) über einem Substrat, einen finnen-förmigen aktiven Bereich über dem APT-Bereich, eine Gate-Struktur über dem finnen-förmigen aktiven Bereich und ein Source-/Drain-Merkmal neben der Gate Struktur auf. Das Source-/Drain-Merkmal weist ein äußeres epitaktisches Merkmal in Kontakt mit dem finnen-förmigen aktiven Bereich und ein inneres epitaktisches Merkmal über dem äußeren epitaktischen Merkmal auf. Das äußere epitaktische Merkmal ist zwischen dem inneren epitaktischen Merkmal und dem finnen-förmigen aktiven Bereich angeordnet und das äußere epitaktische Merkmal enthält einen Dotierstoff vom ersten n-Typ und das innere epitaktische Merkmal enthält einen zweiten Dotierstoff vom n-Typ, der sich vom ersten Dotierstoff vom n-Typ unterscheidet.
  • In einigen Ausführungsformen steht das äußere epitaktische Merkmal in Kontakt mit dem APT-Bereich und das äußere epitaktische Merkmal ist zwischen dem inneren epitaktischen Merkmal und dem APT-Bereich angeordnet. In einigen Implementierungen ist der erste Dotierstoff vom n-Typ Arsenid (As), der zweite Dotierstoff vom n-Typ ist Phosphor (P) und die APT-Region enthält Bor (B). In einigen Implementierungen enthält das äußere epitaktische Merkmal ferner Silizium (Si) und eine Konzentration von Arsenid (As) im äußeren epitaktischen Merkmal liegt zwischen ungefähr 1 × 1020 Atomen/cm3 und ungefähr 1 × 1021 Atomen/cm3. In einigen Ausführungsformen weist die Halbleitervorrichtung ferner eine Ätzstoppschicht über dem Source-/Drain-Merkmal und dies in direktem Kontakt mit dem inneren epitaktischen Merkmal und dem äußeren epitaktischen Merkmal auf.
  • In einem weiteren beispielhaften Aspekt ist die vorliegende Offenbarung auf ein Verfahren gerichtet. Das Verfahren umfasst das Implantieren eines Substrats mit einem Dotierstoff, um eine Anti-Durchschlag-Implantatschicht (APT-Implantatschicht) in das Substrat zu bilden, Ausbilden wenigstens einer Halbleiterschicht über der APT-Implantatschicht, Ausbilden eines finnen-förmigen aktiven Bereichs aus der wenigstens einen Halbleiterschicht über der APT-Implantatschicht, wobei der finnen-förmige aktive Bereich einen Kanalbereich und einen Source-/Drain-Bereich neben dem Kanalbereich aufweist, Ausbilden eines Dummy-Gate-Stapels über dem Kanalbereich des finnen-förmigen aktiven Bereichs, Abscheiden einer Gate-Abstandshalter-Schicht über dem Dummy-Gate-Stapel und dem Source-/Drain-Bereich des finnen-förmigen aktiven Bereichs, Vertiefen des Source-/Drain-Bereichs, um eine Source-/Drain-Vertiefung zu bilden, Ausbilden einer ersten Epitaxieschicht in der Source-/Drain-Vertiefung, wobei die erste Epitaxieschicht einen ersten Dotierstoff vom n-Typ enthält, und Ausbilden einer zweiten Epitaxieschicht über der ersten Epitaxieschicht. Die zweite Epitaxieschicht enthält einen zweiten Dotierstoff vom n-Typ, der sich vom ersten Dotierstoff vom n-Typ unterscheidet.
  • In einigen Ausführungsformen ist der erste Dotierstoff vom n-Typ Arsenid (As) und der zweite Dotierstoff vom n-Typ ist Phosphor (P). In einigen Implementierungen liegt eine Konzentration des ersten n-Dotierstoffs in der ersten Epitaxieschicht zwischen ungefähr 1 × 1020 Atomen/cm3 und ungefähr 1 × 1021 Atomen/cm3. In einigen Implementierungen umfasst das Verfahren ferner nach dem Bilden der zweiten Epitaxieschicht das Tempern der ersten Epitaxieschicht und der zweiten Epitaxieschicht bei einer Temperatur zwischen ungefähr 800 °C und ungefähr 1000 °C. In einigen Implementierungen umfasst das Bilden des finnenförmigen aktiven Bereichs das Ätzen in die APT-Implantatschicht, um einen APT-Implantatsbereich mit einer freiliegenden Seitenwand zu bilden, und wobei das Bilden der ersten Epitaxieschicht das epitaktische Wachsen der ersten Epitaxieschicht aus der freiliegenden Seitenwand der APT-Region umfasst. In einigen Fällen enthält die wenigstens eine Halbleiterschicht eine Vielzahl von Siliziumschichten, die mit einer Vielzahl von Silizium-Germanium-Schichten verschachtelt sind. In einigen Ausführungsformen kann das Verfahren ferner vor dem Bilden der ersten Epitaxieschicht ein teilweises Vertiefen der Vielzahl von Silizium-Germanium-Schichten umfassen, die in der Source-/Drain-Vertiefung freigelegt sind, um eine Vielzahl von inneren Abstandshalter-Vertiefungen zu bilden, Abscheiden einer inneren Abstandshalter-Materialschicht über der Source-/Drain-Vertiefung und in die Vielzahl der inneren Abstandshalter-Vertiefungen und Zurückätzen der abgeschiedenen inneren Abstandshalter-Materialschicht, um die Vielzahl von Siliziumschichten in der Source-/Drain-Vertiefung freizulegen, um so eine Vielzahl von inneren Abstandshalter-Merkmalen in der Vielzahl von inneren Abstandshalter-Vertiefungen zu bilden. Das Bilden der ersten Epitaxieschicht in der Source-/Drain-Vertiefung umfasst das selektive und epitaktische Wachsen der ersten Epitaxieschicht aus der freiliegenden Vielzahl von Siliziumschichten. In einigen Fällen umfasst das selektive und epitaktische Wachsen der ersten Epitaxieschicht aus der freiliegenden Vielzahl von Siliziumschichten das epitaktische Wachsen der ersten Epitaxieschicht, bis die erste Epitaxieschicht die Vielzahl von inneren Abstandshalter-Merkmalen abdeckt.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, so dass Durchschnittsfachleute auf diesem Gebiet der Technik die Aspekte der vorliegenden Offenbarung besser verstehen können. Die Durchschnittsfachleute auf diesem Gebiet der Technik sollten sich darüber im Klaren sein, dass sie die vorliegende Offenbarung ohne weiteres als Grundlage für das Designen oder Modifizieren anderer Prozesse und Strukturen verwenden können, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Die Durchschnittsfachleute auf diesem Gebiet der Technik sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Änderungen hierin vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Halbleitervorrichtung, aufweisend: einen Anti-Durchschlag -Bereich (APT-Bereich) über einem Substrat; eine Vielzahl von Kanalelementen über der APT-Region; eine Gate-Struktur, die sich um jedes der Vielzahl von Kanalelementen wickelt; ein Source-/Drain-Merkmal neben der Gate-Struktur; und eine Diffusionsverzögerungsschicht, wobei das Source-/Drain-Merkmal durch die Diffusionsverzögerungsschicht vom APT-Bereich beabstandet ist, wobei das Source-/Drain-Merkmal durch die Diffusionsverzögerungsschicht von jedem der Vielzahl von Kanalelementen beabstandet ist, und wobei die Diffusionsverzögerungsschicht ein Halbleitermaterial enthält.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Source-/Drain-Merkmal einen ersten n-Dotierstoff enthält, wobei die APT-Region einen Dotierstoff vom p-Typ enthält und wobei die Diffusionsverzögerungsschicht einen zweiten Dotierstoff vom n-Typ enthält, der sich von dem ersten Dotierstoff vom n-Typ unterscheidet.
  3. Halbleitervorrichtung nach Anspruch 1, wobei das Source-/Drain-Merkmal Phosphor (P) enthält, wobei die APT-Region Bor (B) enthält und wobei die Diffusionsverzögerungsschicht Arsenid (As) enthält.
  4. Halbleitervorrichtung nach Anspruch 3, wobei die Diffusionsverzögerungsschicht Silizium und Arsenid enthält und wobei eine Arsenidkonzentration in der Diffusionsverzögerungsschicht zwischen ungefähr 1 × 1020 Atomen/cm3 und ungefähr 1 × 1021 Atomen/cm3 liegt.
  5. Halbleitervorrichtung nach Anspruch 3, wobei eine Borkonzentration im APT-Bereich zwischen ungefähr 1 × 1018 Atomen/cm3 und ungefähr 1 × 1019 Atomen/cm3 liegt.
  6. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend: eine Vielzahl von inneren Abstandshalter-Merkmalen, wobei die Vielzahl von Kanalelementen durch die Vielzahl von inneren Abstandshalter-Merkmalen teilweise voneinander beabstandet ist, und wobei sich die Diffusionsverzögerungsschicht über die Vielzahl von inneren Abstandshalter-Merkmalen erstreckt und zwischen dem Source-/Drain-Merkmal und der Vielzahl von inneren Abstandshalter-Merkmalen angeordnet ist.
  7. Halbleitervorrichtung nach Anspruch 1, wobei die Diffusionsverzögerungsschicht eine Dicke zwischen ungefähr 2 nm und ungefähr 12 nm aufweist.
  8. Halbleiterbauelement, aufweisend: einen Anti-Durchschlag -Bereich (APT-Bereich) über einem Substrat; einen finnen-förmigen aktiven Bereich über dem APT-Bereich; eine Gate-Struktur über dem finnen-förmigen aktiven Bereich; und ein Source-/Drain-Merkmal neben der Gate-Struktur, wobei das Source-/Drain-Merkmal aufweist: ein äußeres epitaktisches Merkmal in Kontakt mit dem finnen-förmigen aktiven Bereich und ein inneres epitaktisches Merkmal über dem äußeren epitaktischen Merkmal, wobei das äußere epitaktische Merkmal zwischen dem inneren epitaktischen Merkmal und dem finnen-förmigen aktiven Bereich angeordnet ist und wobei das äußere epitaktische Merkmal einen ersten Dotierstoff vom n-Typ enthält und das innere epitaktische Merkmal einen zweiten Dotierstoff vom n-Typ enthält, der sich von dem ersten Dotierstoff vom n-Typ unterscheidet.
  9. Halbleitervorrichtung nach Anspruch 8, wobei das äußere epitaktische Merkmal mit dem APT-Bereich in Kontakt steht und wobei das äußere epitaktische Merkmal zwischen dem inneren epitaktischen Merkmal und dem APT-Bereich angeordnet ist.
  10. Halbleitervorrichtung nach Anspruch 8, wobei der erste Dotierstoff vom n-Typ Arsenid (As) ist, wobei der zweite Dotierstoff vom n-Typ Phosphor (P) ist und wobei die APT-Region Bor (B) enthält.
  11. Halbleitervorrichtung nach Anspruch 10, wobei das äußere epitaktische Merkmal ferner Silizium (Si) enthält und wobei eine Konzentration von Arsenid (As) im äußeren epitaktischen Merkmal zwischen ungefähr 1 × 1020 Atomen/cm3 und ungefähr 1 × 1021 Atomen/cm3 liegt.
  12. Halbleitervorrichtung nach Anspruch 8, ferner aufweisend: eine Ätzstoppschicht über dem Source-/Drain-Merkmal und dies in direktem Kontakt mit dem inneren epitaktischen Merkmal und dem äußeren epitaktischen Merkmal.
  13. Verfahren, umfassend: Implantieren eines Substrats mit einem Dotierstoff, um eine Anti-Durchschlag-Implantatschicht (APT-Implantatschicht) in dem Substrat zu bilden; Bilden wenigstens einer Halbleiterschicht über der APT-Implantatschicht; Bilden eines finnen-förmigen aktiven Bereichs aus der wenigstens einen Halbleiterschicht über der APT-Implantatschicht, wobei der finnen-förmige aktive Bereich einen Kanalbereich und einen Source-/Drain-Bereich neben dem Kanalbereich aufweist; Bilden eines Dummy-Gate-Stapels über dem Kanalbereich des finnen-förmigen aktiven Bereichs; Abscheiden einer Gate-Abstandshalter-Schicht über dem Dummy-Gate-Stapel und dem Source-/Drain-Bereich des finnenförmigen aktiven Bereichs; Vertiefen des Source-/Drain-Bereichs, um eine Source-/Drain-Vertiefung zu bilden; Bilden einer ersten Epitaxieschicht in der Source-/Drain-Vertiefung, wobei die erste Epitaxieschicht einen ersten Dotierstoff vom n-Typ enthält; und Bilden einer zweiten Epitaxieschicht über der ersten Epitaxieschicht, wobei die zweite Epitaxieschicht einen zweiten Dotierstoff vom n-Typ enthält, der sich vom ersten Dotierstoff vom n-Typ unterscheidet.
  14. Verfahren nach Anspruch 13, wobei der erste Dotierstoff vom n-Typ Arsenid (As) ist und wobei der zweite Dotierstoff vom n-Typ Phosphor (P) ist.
  15. Verfahren nach Anspruch 14, wobei eine Konzentration des ersten Dotierstoffs vom n-Typ in der ersten Epitaxieschicht zwischen ungefähr 1 × 1020 Atomen/cm3 und ungefähr 1 × 1021 Atomen/cm3 liegt.
  16. Verfahren nach Anspruch 13, ferner umfassend: nach dem Bilden der zweiten Epitaxieschicht Tempern der ersten Epitaxieschicht und der zweiten Epitaxieschicht bei einer Temperatur zwischen ungefähr 800 °C und ungefähr 1000 °C.
  17. Verfahren nach Anspruch 13, wobei das Bilden des finnen-förmigen aktiven Bereichs das Ätzen in die APT-Implantatschicht umfasst, um einen APT-Implantatsbereich mit einer freiliegenden Seitenwand zu bilden, und wobei das Bilden der ersten Epitaxieschicht das epitaktische Wachsen der ersten Epitaxieschicht von der freiliegenden Seitenwand des APT-Bereichs aus umfasst.
  18. Verfahren nach Anspruch 13, wobei die wenigstens eine Halbleiterschicht eine Vielzahl von Siliziumschichten aufweist, die mit einer Vielzahl von Silizium-Germanium-Schichten verschachtelt ist.
  19. Verfahren nach Anspruch 18, ferner umfassend: vor dem Bilden der ersten Epitaxieschicht teilweise Vertiefung der Vielzahl von Silizium-Germanium-Schichten, die in der Source-/Drain-Vertiefung freigelegt sind, um mehrere innere Abstandshalter-Vertiefungen zu bilden; Abscheiden einer inneren Abstandshalter-Materialschicht über der Source-/Drain-Vertiefung und in der Vielzahl von inneren Abstandshalter-Vertiefungen; und Zurückätzen der abgeschiedenen inneren Abstandshalter-Materialschicht, um die Vielzahl von Siliziumschichten in der Source-/Drain-Vertiefung freizulegen, um eine Vielzahl von inneren Abstandshalter-Merkmalen in der Vielzahl von inneren Abstandshalter-Vertiefungen zu bilden, wobei das Bilden der ersten Epitaxieschicht in der Source-/Drain-Vertiefung das selektive und epitaktische Wachsen der ersten Epitaxieschicht aus der freiliegenden Vielzahl von Siliziumschichten umfasst.
  20. Verfahren nach Anspruch 19, wobei das selektive und epitaktische Wachsen der ersten Epitaxieschicht aus der freiliegenden Vielzahl von Siliziumschichten das epitaktische Wachsen der ersten Epitaxieschicht umfasst, bis die erste Epitaxieschicht die mehreren inneren Abstandshalter-Merkmale abdeckt.
DE102020121265.8A 2020-01-24 2020-08-13 Struktur und Verfahren zur Leckage-Verhinderung Pending DE102020121265A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062965613P 2020-01-24 2020-01-24
US62/965,613 2020-01-24
US16/947,372 US11264508B2 (en) 2020-01-24 2020-07-30 Leakage prevention structure and method
US16/947,372 2020-07-30

Publications (1)

Publication Number Publication Date
DE102020121265A1 true DE102020121265A1 (de) 2021-07-29

Family

ID=76753728

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020121265.8A Pending DE102020121265A1 (de) 2020-01-24 2020-08-13 Struktur und Verfahren zur Leckage-Verhinderung

Country Status (5)

Country Link
US (2) US11264508B2 (de)
KR (1) KR102384617B1 (de)
CN (1) CN113178486A (de)
DE (1) DE102020121265A1 (de)
TW (1) TWI757056B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264508B2 (en) * 2020-01-24 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage prevention structure and method
US11594638B2 (en) * 2020-08-14 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial structures for semiconductor devices
KR20220080852A (ko) * 2020-12-08 2022-06-15 삼성전자주식회사 반도체 장치
CN113782438A (zh) * 2021-08-24 2021-12-10 上海华力集成电路制造有限公司 一种提高FinFET器件性能的方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207523B2 (en) * 2006-04-26 2012-06-26 United Microelectronics Corp. Metal oxide semiconductor field effect transistor with strained source/drain extension layer
KR20120062367A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 반도체 소자의 제조방법
US9171843B2 (en) 2013-08-02 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9246002B2 (en) * 2014-03-13 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for semiconductor device
US9881993B2 (en) 2014-06-27 2018-01-30 Taiwan Semiconductor Manufacturing Company Limited Method of forming semiconductor structure with horizontal gate all around structure
US10199502B2 (en) 2014-08-15 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of S/D contact and method of making same
US9711535B2 (en) 2015-03-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming FinFET channel
US9818872B2 (en) 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9899387B2 (en) 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9754840B2 (en) 2015-11-16 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal gate-all-around device having wrapped-around source and drain
US9887269B2 (en) 2015-11-30 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9899269B2 (en) 2015-12-30 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd Multi-gate device and method of fabrication thereof
US9608069B1 (en) 2016-04-13 2017-03-28 Intenational Business Machines Corporation Self aligned epitaxial based punch through control
US9899398B1 (en) 2016-07-26 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile memory device having nanocrystal floating gate and method of fabricating same
US10326019B2 (en) * 2016-09-26 2019-06-18 International Business Machines Corporation Fully-depleted CMOS transistors with U-shaped channel
US10290546B2 (en) 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Threshold voltage adjustment for a gate-all-around semiconductor structure
CN108666219A (zh) * 2017-03-29 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10692973B2 (en) * 2017-04-01 2020-06-23 Intel Corporation Germanium-rich channel transistors including one or more dopant diffusion barrier elements
US11024582B2 (en) * 2017-04-18 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10475902B2 (en) 2017-05-26 2019-11-12 Taiwan Semiconductor Manufacturing Co. Ltd. Spacers for nanowire-based integrated circuit device and method of fabricating same
US10374038B2 (en) 2017-11-24 2019-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device source/drain region with arsenic-containing barrier region
US10263100B1 (en) * 2018-03-19 2019-04-16 International Business Machines Corporation Buffer regions for blocking unwanted diffusion in nanosheet transistors
US10453824B1 (en) 2018-05-08 2019-10-22 International Business Machines Corporation Structure and method to form nanosheet devices with bottom isolation
US11521968B2 (en) * 2018-06-29 2022-12-06 Intel Corporation Channel structures with sub-fin dopant diffusion blocking layers
KR102582670B1 (ko) * 2018-07-13 2023-09-25 삼성전자주식회사 반도체 장치
US11101360B2 (en) * 2018-11-29 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US11075269B2 (en) * 2018-11-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11031502B2 (en) * 2019-01-08 2021-06-08 Samsung Electronics Co., Ltd. Semiconductor devices
US11205711B2 (en) * 2019-09-26 2021-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Selective inner spacer implementations
US11264508B2 (en) * 2020-01-24 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage prevention structure and method

Also Published As

Publication number Publication date
TW202129749A (zh) 2021-08-01
CN113178486A (zh) 2021-07-27
KR102384617B1 (ko) 2022-04-08
US11855224B2 (en) 2023-12-26
KR20210095989A (ko) 2021-08-04
TWI757056B (zh) 2022-03-01
US20210234047A1 (en) 2021-07-29
US11264508B2 (en) 2022-03-01
US20220181496A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
DE102017103419B4 (de) Halbleitervorrichtung mit getrennter source-drain-struktur und zugehöriges herstellungsverfahren
DE102015112267B4 (de) Verfahren und struktur für finfet
DE102020101301A1 (de) Gatestrukturen für halbleiter-bauelemente
DE102020121265A1 (de) Struktur und Verfahren zur Leckage-Verhinderung
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102017113681A1 (de) Halbleiter-bauelement mit luft-abstandshalter
DE102020124625A1 (de) Transistoren mit nanostrukturen
DE102018124741A1 (de) Linerstruktur in dieelektrischer zwischenschichtstruktur für halbleiterbauteile
DE102020125336A1 (de) Pmosfet source drain
DE102021113387A1 (de) Epitaktische merkmale
DE102020130964A1 (de) Vertikal ausgerichteter komplementärer transistor
DE102020130986A1 (de) Reparaturen von dielektrischen strukturelementen nach der herstellung
DE102020134644B4 (de) Rückseitenkontakt und verfahren zu seiner herstellung
DE102020110870A1 (de) Metall-source-/drainmerkmale
DE102017128233A1 (de) Gate-struktur für halbleitervorrichtung
DE102021110710A1 (de) Nanoschicht-feldeffekttransistorvorrichtung und herstellungsverfahren
DE102020106231A1 (de) Vorrichtung mit niedrigem leckstrom
DE102020131030A1 (de) Siliziumkanal-anlassen
DE102021100333A1 (de) Halbleitervorrichtungsstruktur
DE102020119099A1 (de) Halbleitervorrichtung und verfahren
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102020119940A1 (de) Mehrfachgatetransistorstruktur
DE102021106831A1 (de) Ätzprofilsteuerung von gate-kontaktöffnungen
DE102020119428A1 (de) Gate-all-around-vorrichtungen mit optimierten gateabstandhaltern und gate-ende-dielektrikum
DE102020124124B4 (de) Selbstjustierende rückseitige source-kontakt-struktur und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed