DE102020130986A1 - Reparaturen von dielektrischen strukturelementen nach der herstellung - Google Patents

Reparaturen von dielektrischen strukturelementen nach der herstellung Download PDF

Info

Publication number
DE102020130986A1
DE102020130986A1 DE102020130986.4A DE102020130986A DE102020130986A1 DE 102020130986 A1 DE102020130986 A1 DE 102020130986A1 DE 102020130986 A DE102020130986 A DE 102020130986A DE 102020130986 A1 DE102020130986 A1 DE 102020130986A1
Authority
DE
Germany
Prior art keywords
fin
dielectric layer
hybrid
source
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020130986.4A
Other languages
English (en)
Inventor
Wan-Yi Kao
Hung Cheng Lin
Che-Hoa Chang
Yung-Cheng Lu
Chi On Chui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020130986A1 publication Critical patent/DE102020130986A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Inorganic Insulating Materials (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die vorliegende Erfindung stellt Ausführungsformen für Halbleiterstrukturen und Verfahren zu deren Herstellung bereit. Eine beispielhafte Halbleiterstruktur weist ein erstes Source-/Drain-Element und ein zweites Source-/Drain-Element sowie eine Hybridfinne auf, die zwischen dem ersten Source-/Drain-Element und dem zweiten Source-/Drain-Element angeordnet ist und sich längs entlang einer ersten Richtung erstreckt. Die Hybridfinne weist ein inneres Element und eine äußere Schicht auf, die um das innere Element angeordnet ist. Die äußere Schicht weist Siliziumoxicarbonitrid auf, und das innere Element weist Siliziumcarbonitrid auf.

Description

  • Prioritätsangaben
  • Die vorliegende Anmeldung beansprucht die Priorität der am 29. Mai 2020 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/032.431 und dem Titel „POST-FORMATION REPAIR OF DIELECTRIC FEATURES“ („Reparatur von dielektrischen Strukturelementen nach der Herstellung“), die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund
  • Die IC-Industrie (IC: integrierter Halbleiter-Schaltkreis) hat ein rasches Wachstum erfahren. Im Laufe der IC-Evolution hat die Funktionsdichte (d. h., die Anzahl von miteinander verbundenen Vorrichtungen je Chipfläche) im Allgemeinen zugenommen, während die Strukturgröße (d. h., die kleinste Komponente oder Leitung, die mit einem Herstellungsverfahren erzeugt werden kann) abgenommen hat. Dieser Prozess der Verkleinerung bietet im Allgemeinen Vorteile durch die Erhöhung der Produktionsleistung und die Senkung der zugehörigen Kosten. Diese Verkleinerung ist aber auch mit einer höheren Komplexität beim Entwerfen und Herstellen dieser ICs einhergegangen. Parallele Fortschritte bei der Fertigung haben die Herstellung von immer komplexeren Designs mit hoher Präzision und Zuverlässigkeit ermöglicht.
  • Zum Beispiel können Hybridfinnen zum Isolieren von benachbarten Source-/Drain-Elementen verwendet werden. Da Hybridfinnen aus dielektrischen Materialien hergestellt werden und keine aktiven Bereiche bilden, können sie auch als dielektrische Finnen oder Dummy-Finnen bezeichnet werden. Bei der herkömmlichen Technologie kann eine Naht entlang einer Mittellinie einer Hybridfinne entstehen. Diese Naht kann in späteren Prozessen aufgeweitet werden und kann Grübchenprofile in höherliegenden Schichten oder Strukturelementen verursachen. Zwar sind bestehende Hybridfinnen und Verfahren zu deren Herstellung bisher im Großen und Ganzen für ihren angestrebten Zweck geeignet gewesen, aber sie sind noch nicht in jeder Hinsicht zufriedenstellend.
  • Figurenliste
  • Die vorliegende Erfindung lässt sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu gezeichnet sind und nur der Erläuterung dienen. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß verschiedenen Aspekten der vorliegenden Erfindung.
    • Die 2 bis 12 sind Teilschnittansichten eines Werkstücks auf verschiedenen Herstellungsstufen des Verfahrens von 1, gemäß verschiedenen Aspekten der vorliegenden Erfindung.
    • 13 zeigt eine schematische Darstellung eines Abscheidungszyklus zum Herstellen einer Hybridfinne, gemäß verschiedenen Aspekten der vorliegenden Erfindung.
    • 14 zeigt schematische Darstellungen eines Temperprozesses für eine Hybridfinne, gemäß verschiedenen Aspekten der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden. Außerdem soll, wenn eine Anzahl oder ein Bereich von Anzahlen mit den Begriffen „etwa“, „ungefähr“ und dergleichen beschrieben wird, der Begriff Anzahlen umfassen, die innerhalb von ±10 % der angegebenen Anzahl liegen, wenn nicht anders angegeben. Zum Beispiel umfasst der Begriff „etwa 5 nm“ den Abmessungsbereich von 4,5 nm bis 5,5 nm.
  • Hybridfinnen, die auch als dielektrische Finnen oder Dummy-Finnen bezeichnet werden, werden in Multi-Gate-Vorrichtungen zum Definieren eines Raums implementiert, in dem epitaxiale Source-/Drain-Elemente hergestellt werden, und sie verhindern daher ein unerwünschtes Verschmelzen von benachbarten epitaxialen Source-/Drain-Elementen. Beispielhafte Multi-Gate-Vorrichtungen sind Finnen-Feldeffekttransistoren (FinFETs) oder Multi-Bridge-Channel-Transistoren (MBC-Transistoren). Ein FinFET hat einen erhöhten Kanal, der auf mehr als einer Seite von einem Gate umschlossen ist (zum Beispiel umschließt das Gate eine Oberseite und Seitenwände einer „Finne“ aus Halbleitermaterial, die sich von einem Substrat erstreckt). Ein MBC-Transistor hat eine Gatestruktur, die sich teilweise oder vollständig um einen Kanalbereich erstrecken kann, um auf zwei oder mehr Seiten Zugriff auf den Kanalbereich zu gewähren. Da seine Gatestruktur die Kanalbereiche umschließt, kann ein MBC-Transistor auch als ein Umschließendes-Gate-Transistor (SGT) oder ein Gate-all-around-Transistor (GAA-Transistor) bezeichnet werden. Der Kanalbereich eines MBC-Transistors kann von Nanodrähten, Nanolagen (Nanosheets) oder anderen Nanostrukturen gebildet werden, und daher kann ein MBC-Transistor auch als ein Nanodraht-Transistor oder ein Nanosheet-Transistor bezeichnet werden.
  • Um Hybridfinnen auf einem Werkstück, das Finnenstrukturen (oder finnenförmige Strukturen) auf einem Substrat aufweist, herzustellen, wird eine erste dielektrische Schicht für eine Isolationsschicht konform über den finnenförmigen Strukturen und dem Substrat abgeschieden, und eine zweite dielektrische Schicht für die Hybridfinnen wird konform über der ersten dielektrischen Schicht abgeschieden. Nachdem das Werkstück planarisiert worden ist, um die erste dielektrische Schicht freizulegen, wird diese selektiv ausgespart, um ein Isolationselement, wie etwa ein STI-Element (STI: flache Grabenisolation), herzustellen. Nach dem selektiven Aussparen bildet die zweite dielektrische Schicht, die über dem Isolationselement entsteht, Hybridfinnen. Eine ideale Hybridfinne kann entstehen, wenn zwei konforme zweite dielektrische Schichten nahtlos entlang einer Mittellinie der Hybridfinne miteinander verschmelzen. Es besteht jedoch die Gefahr, dass zumindest einige Hybridfinnen nicht so ideal sind und eine Naht entlang ihren Mittellinien vorhanden sein kann. Diese Mittelnähte sind ätzanfällig und können in späteren Prozessen aufgeweitet werden. Wenn sie aufgeweitet sind, können diese Mittelnähte Grübchenprofile in höherliegenden Schichten oder Strukturelementen verursachen. Die vorliegende Erfindung betrifft Verfahren zum Herstellen von nahtlosen Hybridfinnen oder zum Reparieren der Naht bei Hybridfinnen nach ihrer Herstellung.
  • Die verschiedenen Aspekte der vorliegenden Erfindung werden nachstehend unter Bezugnahme auf die Figuren näher beschrieben. 1 ist ein Ablaufdiagramm, das ein Verfahren 100 zum Herstellen einer Halbleiterstruktur zeigt, gemäß einem oder mehreren Aspekten der vorliegenden Erfindung. Das Verfahren 100 ist lediglich ein Beispiel und soll die vorliegende Erfindung nicht darauf beschränken, was explizit bei dem Verfahren 100 dargestellt ist. Weitere Schritte können vor, während und nach dem Verfahren 100 vorgesehen werden, und einige beschriebene Schritte können bei weiteren Ausführungsformen des Verfahrens ersetzt, weggelassen oder verschoben werden. Der Einfachheit halber werden hier nicht alle Schritte näher beschrieben. Das Verfahren 100 wird nachstehend in Verbindung mit Teilschnittansichten eines Werkstücks 200 (die in den 2 bis 12 gezeigt sind) auf verschiedenen Herstellungsstufen gemäß Ausführungsformen des Verfahrens 100 beschrieben. Um Missverständnisse auszuschließen, ist in allen Figuren die x-Richtung senkrecht zu der y-Richtung, und die z-Richtung ist senkrecht zu der x-Richtung und der y-Richtung. Da das Werkstück 200 in eine Halbleitervorrichtung integriert werden kann, ist zu beachten, dass das Werkstück 200 auch als eine Halbleitervorrichtung 200 bezeichnet werden kann, wenn es der Kontext erfordert.
  • In den 1 und 2 umfasst das Verfahren 100 einen Block 102, in dem ein Werkstück 200 erhalten wird. Wie in 2 gezeigt ist, weist das Werkstück 200 ein Substrat 202 und über dem Substrat 202 angeordnete Finnenstrukturen 204 auf. In verschiedenen Beispielen weist das Substrat 202 Folgendes auf: einen elementaren Halbleiter (Einzelelement-Halbleiter), wie etwa Silizium (Si) oder Germanium (Ge) in einer Kristallstruktur; einen Verbindungshalbleiter, wie etwa Siliziumcarbid (SiC), Galliumarsen (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumarsenid (InAs) und/oder Indiumantimonid (InSb); oder einen Legierungshalbleiter, wie etwa Siliziumgermanium (SiGe), Galliumarsenphosphid (GaAsP), Aluminiumindiumarsenid (AlInAs), Aluminiumgalliumarsenid (AlGaAs), Galliumindiumarsenid (GaInAs), Galliumindiumphosphid (GaInP) und/oder Galliumindiumarsenphosphid (GaInAsP). Das Substrat 202 kann eine einheitliche Zusammensetzung haben, oder es kann verschiedene Schichten aufweisen, von denen einige zu Finnen strukturiert werden können. Die Schichten können ähnliche oder unterschiedliche Zusammensetzungen haben, und bei verschiedenen Ausführungsformen haben einige Substratschichten nicht-einheitliche Zusammensetzungen, um eine Vorrichtungsspannung zu induzieren und dadurch die Vorrichtungsleistung anzupassen. Beispiele für Mehrschichtsubstrate sind Silizium-auf-Isolator-Substrate (SOI-Substrate). In einigen derartigen Beispielen kann eine Schicht des Substrats 202 einen Isolator aufweisen, wie etwa ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiter-Oxidnitrid, ein Halbleitercarbid und/oder andere geeignete Isoliermaterialien. Obwohl es in 2 nicht explizit dargestellt ist, kann das Substrat 202 dotierte Bereiche, wie etwa Wannen, aufweisen. In diesem Zusammenhang können einige Teile des Substrats 202 mit p-Dotanden, wie etwa Bor, BF2 oder Indium, dotiert werden, um p-Wannen zu erzeugen, während andere Teile des Substrats 202 mit n-Dotanden, wie etwa Phosphor oder Arsen, dotiert werden können, um n-Wannen zu erzeugen.
  • Die Finnenstrukturen 204 können durch Ätzen von Teilen des Substrats 202, Abscheiden verschiedener Schichten auf dem Substrat 202 und Ätzen der Schichten und/oder mit anderen geeigneten Verfahren hergestellt werden. Zum Beispiel können die Finnenstrukturen 204 mit einem oder mehreren fotolithografischen Prozessen, wie etwa Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen, strukturiert werden. Im Allgemeinen vereinen Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse fotolithografische und selbstjustierte Prozesse, mit denen Strukturen erzeugt werden können, die zum Beispiel Abstände haben, die kleiner als die sind, die ansonsten mit einem einzelnen direkten fotolithografischen Prozess erzielt werden können. Zum Beispiel wird bei einer Ausführungsform eine Materialschicht über dem Substrat 202 und einer oder mehreren Auf-den-Finnen-Hartmasken hergestellt. Die Materialschicht wird dann mit einem fotolithografischen Prozess strukturiert. Entlang der strukturierten Materialschicht werden mit einem selbstjustierten Prozess Abstandshalter hergestellt. Anschließend wird die Opferschicht entfernt, und die verbliebenen Abstandshalter werden dann zum Strukturieren der einen oder mehreren Auf-den-Finnen-Hartmasken verwendet. Die strukturierten eine oder mehreren Auf-den-Finnen-Hartmasken werden dann zum Strukturieren des Substrats 202 (und/oder, falls vorhanden, verschiedener Schichten, die auf dem Substrat 202 hergestellt sind) zu Finnenstrukturen 204 verwendet.
  • Bei den dargestellten Ausführungsformen werden die Finnenstrukturen 204 aus einem Substrat 202 aus Silizium hergestellt. Bei diesen Ausführungsformen können die Finnenstrukturen 204 Kanalbereiche und Source-/Drain-Bereiche von FinFETs bilden. Obwohl es nicht dargestellt ist, können die Finnenstrukturen 204 außerdem eine oder mehrere Siliziumgermaniumschichten aufweisen, sodass sie als Kanalbereiche und Source-/Drain-Bereiche eines vollständig verspannten p-Kanal-Transistors (PFSC) dienen können. Und obwohl es nicht explizit dargestellt ist, können die Finnenstrukturen 204 finnenförmige Strukturen sein, die aus einem Epitaxieschicht-Stapel hergestellt sind, der über dem Substrat 202 angeordnet ist, und sie können einen vertikalen Stapel von Kanalteilen eines MBC-Transistors bilden. Bei diesen Ausführungsformen weist der Epitaxieschicht-Stapel eine Mehrzahl von ersten Epitaxieschichten auf, die mit einer Mehrzahl von zweiten Epitaxieschichten verzahnt sind. Die ersten Epitaxieschichten und die zweiten Epitaxieschichten haben unterschiedliche Halbleiterzusammensetzungen, die ein selektives Entfernen oder Aussparen der zweiten Epitaxieschichten ermöglichen. In einigen Beispielen werden die ersten Epitaxieschichten aus Silizium (Si) hergestellt, und die zweiten Epitaxieschichten werden aus Siliziumgermanium (SiGe) hergestellt. Die ersten Epitaxieschichten können als Kanalschichten bezeichnet werden, und die zweiten Epitaxieschichten können als Opferschichten bezeichnet werden. Der Einfachheit halber werden verschiedene Aspekte der vorliegenden Erfindung nachstehend anhand von Finnenstrukturen für FinFETs als ein Beispiel beschrieben. Ein Durchschnittsfachmann dürfte erkennen, dass Aspekte der vorliegenden Erfindung auch für andere Multi-Gate-Transistoren, wie etwa MBC-Transistoren, verwendet werden können.
  • Bei einigen Ausführungsformen, die in 2 dargestellt sind, können die Finnenstrukturen 204 zur Herstellung von Doppelfinnen-Vorrichtungen paarweise gruppiert werden. Es sind auch andere Konfigurationen, wie etwa Einzelfinnen-Vorrichtungen, möglich, die vollständig innerhalb des Schutzumfangs der vorliegenden Erfindung liegen sollen. Die zwei Paare von Finnenstrukturen 204 in 2 sind durch einen Hybridfinnengraben 205 getrennt. Der Hybridfinnengraben 205 hat eine erste Breite W1 entlang der x-Richtung. Die erste Breite W1 wird so gewählt, dass eine Hybridfinne in dem Hybridfinnengraben 205 hergestellt werden kann.
  • In den 1 und 3 umfasst das Verfahren 100 einen Block 104, in dem eine erste dielektrische Schicht 206 konform über dem Werkstück 200 abgeschieden wird. Bei einigen Ausführungsformen kann die erste dielektrische Schicht 206 Siliziumoxid, Siliziumoxidnitrid, Fluorsilicatglas (FSG), ein Low-k-Dielektrikum, Kombinationen davon und/oder andere geeignete Materialien aufweisen. Um die erste dielektrische Schicht 206 konform über den Finnenstrukturen 204 und dem Substrat 202 abzuscheiden, kann sie durch chemische Aufdampfung (CVD), CVD bei subatmosphärischem Druck (SACVD), chemische Aufdampfung bei Tiefdruck (LPCVD), chemische Aufdampfung mit einem Plasma hoher Dichte (HDP-CVD), Atomlagenabscheidung (ALD) und/oder mit anderen geeigneten Verfahren abgeschieden werden. Wie in 3 gezeigt ist, wird durch die konforme Abscheidung der ersten dielektrischen Schicht 206 ein Zwischenraum zwischen zwei benachbarten Finnenstrukturen 204 vollständig gefüllt, während der Hybridfinnengraben 205 nicht vollständig gefüllt wird. Vielmehr belegt die erste dielektrische Schicht 206 konform Seitenwände und eine Unterseite des Hybridfinnengrabens 205. Nach der Abscheidung der ersten dielektrischen Schicht 206 ist die erste Breite W1 des Hybridfinnengrabens 205 auf eine kleinere zweite Breite W2 reduziert worden, wie in 3 gezeigt ist.
  • In den 1 und 4 umfasst das Verfahren 100 einen Block 106, in dem eine zweite dielektrische Schicht 208 konform über dem Werkstück 200 sowie über der ersten dielektrischen Schicht 206 abgeschieden wird. Bei einigen Ausführungsformen weist die zweite dielektrische Schicht 208 hydriertes Siliziumcarbonitrid (H:SiCN) auf, und sie kann durch Atomlagenabscheidung (ALD) abgeschieden werden. 13 zeigt einen ALD-Zyklus gemäß einigen Implementierungen der vorliegenden Erfindung. Wie in 13 gezeigt ist, kann die erste dielektrische Schicht 206, die in dem Block 104 abgeschieden wird, Hydroxylgruppen (-OH) auf ihren Oberflächen aufweisen. In einer ALD-Prozesskammer wird zunächst die erste dielektrische Schicht 206 mit einem aminhaltigen Vorläufer, wie etwa Ammoniak, behandelt, der in 13 gezeigt ist. Der aminhaltige Vorläufer wird mit den Hydroxylgruppen reagieren gelassen und an der ersten dielektrischen Schicht 206 chemisch adsorbiert, sodass sich Amingruppen (-NH) auf der Oberfläche der ersten dielektrischen Schicht 206 bilden. Obwohl es in 13 nicht explizit dargestellt ist, wird die ALD-Prozesskammer anschließend mit einem inerten Gas, wie etwa Stickstoff (N2), Argon (Ar) oder Helium (He), gespült, um überschüssigen aminhaltigen Vorläufer in der ALD-Prozesskammer zu entfernen. Nach dem Spülen wird ein Trichlorsilan-Derivat, wie etwa Bis(trichlorsilyl)methan, in die ALD-Prozesskammer eingeleitet. Wie in 13 gezeigt ist, reagiert das Trichlorsilan-Derivat in der ALD-Prozesskammer mit den Amingruppen auf der Oberfläche der ersten dielektrischen Schicht 206, und es geht eine Bindung mit diesen ein. Nachdem das Trichlorsilan-Derivat mit dem Werkstück 200 in Kontakt gebracht worden ist, wird die ALD-Prozesskammer erneut mit einem inerten Gas gespült, um überschüssiges Trichlorsilan-Derivat zu entfernen, das nicht an der Oberfläche der ersten dielektrischen Schicht 206 chemisch adsorbiert worden ist. Dann wird der gleiche aminhaltige Vorläufer (das in 13 gezeigte Ammoniak) erneut in die ALD-Prozesskammer eingeleitet, um die funktionellen Chlorgruppen durch funktionelle Amingruppen zu ersetzen. Am Ende des ALD-Zyklus wird die ALD-Prozesskammer gespült, um überschüssigen aminhaltigen Vorläufer zu entfernen. Bei einigen Implementierungen kann die konforme Abscheidung der zweiten dielektrischen Schicht 208 bei einer Prozesstemperatur von etwa 500 °C bis etwa 700 °C, z. B. bei etwa 620 °C bis etwa 680 °C, durchgeführt werden. Bei einigen Ausführungsformen kann der ALD-Zyklus von 13 mehrmals wiederholt werden, um den Hybridfinnengraben 205 im Wesentlichen zu füllen. Die Anzahl von ALD-Zyklen wird von der zweiten Breite W2 des Hybridfinnengrabens 205 bestimmt. Wie in 4 gezeigt ist, kann die konforme zweite dielektrische Schicht 208 nicht nahtlos entlang der Mittellinie des Hybridfinnengrabens 205 verschmelzen, sodass eine Naht 209 entsteht. Auf Grund ihrer Form kann die Naht 209 auch als eine Spalte 209 bezeichnet werden. Die Naht 209 kann sich nach unten entlang der z-Richtung erstrecken, und zumindest ein Teil der Naht 209 befindet zwischen zwei Paaren von Finnenstrukturen 204. Da die erste dielektrische Schicht 206 konform entlang Seitenwänden des Hybridfinnengrabens 205 abgeschieden wird, befindet sich ein Teil der Naht 209 auch zwischen zwei Teilen der ersten dielektrischen Schicht 206, die auf Seitenwänden der Finnenstrukturen 204 angeordnet sind.
  • In den 1 und 5 umfasst das Verfahren 100 einen Block 108, in dem das Werkstück 200 planarisiert wird. In dem Block 108 wird ein CMP-Prozess (CMP: chemischmechanische Polierung) durchgeführt, um die erste dielektrische Schicht 206 über den Finnenstrukturen 204 freizulegen. Nach Beendigung der Schritte in dem Block 108 sind Oberseiten der ersten dielektrischen Schicht 206 und der zweiten dielektrischen Schicht 208 koplanar. Wie in 5 gezeigt ist, bleibt die Naht 209 zwischen den zwei Paaren von Finnenstrukturen 204 bestehen, obwohl die Tiefe der Naht 209 in die zweite dielektrische Schicht 208 durch die Planarisierung in dem Block 108 reduziert wird.
  • In den 1 und 6 umfasst das Verfahren 100 einen Block 110, in dem die erste dielektrische Schicht 206 selektiv ausgespart wird, um ein Isolationselement 2060 und eine Hybridfinne 2080 herzustellen, die über das Isolationselement 2060 übersteht. Bei einigen Ausführungsformen kann die erste dielektrische Schicht 206 mit einem isotropen Nassätzprozess, wie etwa einem Ätzprozess unter Verwendung von verdünnter Fluorwasserstoffsäure (DHF) oder gepufferter Fluorwasserstoffsäure (BHF), selektiv ausgespart werden. Hier kann ein BHF-Ätzprozess die Verwendung von Fluorwasserstoffsäure (HF), Wasser und Ammoniumfluorid (NH4F) umfassen. Bei einigen alternativen Ausführungsformen kann das selektive Aussparen der ersten dielektrischen Schicht 206 mit einem anisotropen Trockenätzprozess erfolgen, wie etwa einem, in dem Fluorkohlenstoffe und Sauerstoff verwendet werden. Der anisotrope Trockenätzprozess kann durch Plasma unterstützt werden. Wie in 6 gezeigt ist, wird mit den Schritten in dem Block 110 die erste dielektrische Schicht 206 selektiv ausgespart, ohne die Finnenstrukturen 204 und die zweite dielektrische Schicht 208 erheblich zu ätzen. Dadurch stehen nach Beendigung der Schritte in dem Block 110 die Finnenstrukturen 204 und die zweite dielektrische Schicht 208 über die ausgesparte erste dielektrische Schicht 206 über. Der einfachen Bezugnahme halber wird die ausgesparte erste dielektrische Schicht 206 als ein Isolationselement 2060 bezeichnet, und die zweite dielektrische Schicht 208, die über das Isolationselement 2060 übersteht, kann als eine Hybridfinne 2080 bezeichnet werden. Wie in 6 gezeigt ist, erstreckt sich die Naht 209 entlang einer Mittellinie der Hybridfinne 2080.
  • In den 1 und 7 umfasst das Verfahren 100 einen Block 112, in dem ein Temperprozess 300 durchgeführt wird, um die Hybridfinne 2080 zu reparieren. Bei einigen Ausführungsformen kann der Temperprozess 300 mit einem RTA-Prozess (RTA: schnelles thermisches Tempern), einem Laser-Spike-Temperprozess, einem Flash-Temperprozess oder einer Ofentemperung durchgeführt werden. Für den Temperprozess 300 kann eine Tempertemperatur von etwa 400 °C bis etwa 1000 °C verwendet werden. Der Temperprozess 300 wird in einer sauerstoffhaltigen Umgebung durchgeführt. Die hier verwendete Sauerstoff-Umgebung bezieht sich auf eine Umgebung, die eine sauerstoffhaltige Spezies enthält, wie etwa Wasser, Sauerstoffgas (02) oder Sauerstoffplasma. Wie in 7 gezeigt ist, werden mit dem Temperprozess 300 und der sauerstoffhaltigen Umgebung in dem Block 112 selektiv eine äußere Schicht 210 makroskopisch auf freiliegenden Oberflächen der Hybridfinne 2080 und eine Siliziumoxidschicht 212 auf freiliegenden Oberflächen der Finnenstrukturen 204 hergestellt. Mikroskopisch bewirkt der Temperprozess 300, dass die sauerstoffhaltige Umgebung mit der Hybridfinne 2080 reagiert. Kommen wir nun zu 14. Die Hybridfinne 2080 (oder die zweite dielektrische Schicht 208) kann mit mehreren ALD-Zyklen hergestellt werden, die in 13 gezeigt sind. Zur Erläuterung weist die Hybridfinne 2080 von 14 zwei Atomlagen auf, die mit zwei ALD-Zyklen hergestellt werden. Während des Temperprozesses 300 werden von außen her einige Silizium-Stickstoff-Bindungen und funktionelle Amingruppen oxidiert und durch Silizium-Sauerstoff-Bindungen ersetzt. Durch diese Oxidation von außen in dem Block 112 wird ein freiliegender äußerer Teil der Hybridfinne 2080 in eine sauerstoffhaltige äußere Schicht 210 umgewandelt. Wie in 7 gezeigt ist, ist nach Beendigung der Schritte in dem Block 112 die äußere Schicht 210 auf der Hybridfinne 2080 entstanden. Die äußere Schicht 210 erstreckt sich nicht bis zu Oberflächen der Hybridfinne 2080, die von dem Isolationselement 2060 bedeckt sind, die während des Temperprozesses 300 unverändert bleibt. Bei einigen Ausführungsformen weist die äußere dielektrische Schicht 210 hydriertes Siliziumoxicarbonitrid (H:SiOCN) auf, und die Hybridfinne 2080 weist hydriertes Siliziumcarbonitrid (H:SiCN) auf. Wenn bei dieser Ausführungsformen die Wasserstoffatome ignoriert werden, so weist die äußere Schicht 210 Siliziumoxicarbonitrid auf, und die Hybridfinne 2080 weist Siliziumcarbonitrid auf. Anders ausgedrückt, die Hybridfinne 2080 kann als eine Finne betrachtet werden, die eine äußere Schicht 210 und ein inneres Element 211 aufweist, das von der äußeren Schicht 210 umschlossen ist. Es ist zu beobachten, dass diese selektive Oxidation der Hybridfinne 2080 eine lokal begrenzte Volumenausdehnung bewirken kann und die Naht 209 schließen kann. Wie in 7 gezeigt ist, erstreckt sich die äußere Schicht 210 nicht nur entlang Oberseiten und Seitenwänden der Hybridfinne 2080, sondern auch in die Hybridfinne 2080 entlang ihrer Mittellinie. Das heißt, die äußere Schicht 210 kann die Naht 209 füllen, schließen und schmaler oder andernfalls kleiner machen. Bei Ausführungsformen, bei denen die Naht 209 nach der Herstellung der äußeren Schicht 210 immer noch vorhanden ist, ist die Naht 209 in der äußeren Schicht 210 definiert und ist durch die äußere Schicht 210 von dem inneren Element 211 beabstandet. Das heißt, wenn die Naht 209 nicht vollständig von der äußeren Schicht 210 gefüllt wird, werden ihre Oberflächen mit der äußeren Schicht 210 belegt. Da die Hybridfinne 2080 im Wesentlichen in dem Block 110 hergestellt wird, wird sie mit den Schritten in dem Block 112 durch Reduzieren oder Eliminieren der Naht 209 repariert. Bei einigen Ausführungsformen kann die äußere Schicht 210 etwa 5 % bis etwa 20 % der Gesamtdicke der Hybridfinne 2080 ausmachen, die von den Oberflächen der Hybridfinne 2080 gemessen wird. Dieser Dickenbereich ist entscheidend. Wenn einerseits die äußere Schicht 210 nicht mindestens 5 % der Gesamtdicke erreicht, kann die Naht 209 nicht weitgehend geschlossen werden. Wenn andererseits die äußere Schicht 210 mehr als 20 % der Gesamtdicke ausmacht, kann durch ihre Einlagerung von Sauerstoffatomen die Ätzselektivität reduziert werden, die zum Ätzen von Siliziumoxid-haltigen Strukturelementen erforderlich ist. Da die äußere Schicht 210 nicht auf dem Isolationselement 2060 hergestellt wird, wird sie während des Temperprozesses 300 selektiv auf der Hybridfinne 2080 hergestellt.
  • In den 1, 8, 9, 10, 11 und 12 umfasst das Verfahren 100 einen Block 114, in dem weitere Prozesse durchgeführt werden. Diese weiteren Prozesse können Folgendes umfassen: Herstellen eines Dummy-Gatestapels 214, das in 8 gezeigt ist; Herstellen eines Gate-Abstandshalters 216, das in 9 gezeigt ist; Aussparen von Source-/Drain-Bereichen, das in 10 gezeigt sind; Abscheiden von Source-/Drain-Elementen 218-1 und 218-2 über den in 10 gezeigten Source-/Drain-Bereichen; Abscheiden einer Kontakt-Ätzstoppschicht (CESL) 220; Abscheiden einer Zwischenschichtdielektrikum-Schicht (ILD-Schicht) 222, das in 11 gezeigt ist; selektives Entfernen der Dummy-Gatestapel 214, das in 11 gezeigt ist; und Herstellen einer Gatestruktur 224, das in 11 gezeigt ist. 12 ist eine Teil-Schnittansicht des Werkstücks 200 mit einer Blickrichtung entlang der x-Richtung.
  • In 8 wird ein Dummy-Gatestapel 214 über (in 12 gezeigten) Kanalbereichen 204C der Finnenstrukturen 204 hergestellt. Da der Dummy-Gatestapel 214 nicht über den (in 12 gezeigten) Source-/Drain-Bereichen 204SD der Finnenstrukturen 204 angeordnet ist, befindet sich der Dummy-Gatestapel 214 in 8 außerhalb der Ebene und ist durch Strichlinien dargestellt. Bei einigen Ausführungsformen wird ein Gate-Ersetzungsprozess (oder Gate-Last-Prozess) verwendet, bei dem der Dummy-Gatestapel 214 als ein Platzhalter für eine funktionelle Gatestruktur dient. Andere Prozesse und Konfigurationen sind ebenfalls möglich. Bei einigen Ausführungsformen wird der Dummy-Gatestapel 214 über dem Isolationselement 2060 hergestellt und ist zumindest teilweise über den (in 12 gezeigten) Kanalbereichen 204C der Finnenstrukturen 204 angeordnet. Wie in 8 gezeigt ist, erstreckt sich der Dummy-Gatestapel 214 längs entlang der x-Richtung, um die Finnenstrukturen 204 zu umschließen, die sich längs entlang der y-Richtung erstrecken. Teile der Finnenstrukturen 204, die von dem Dummy-Gatestapel 214 überdeckt werden, sind die (in 12 gezeigten) Kanalbereiche 204C, und Teile der Finnenstrukturen 204, die nicht von dem Dummy-Gatestapel 214 bedeckt sind, bilden die (in 12 gezeigten) Source-/Drain-Bereiche 204SD. Wie in 8 gezeigt ist, ist der Dummy-Gatestapel 214 über der Siliziumoxidschicht 212, dem Isolationselement 2060 und der äußeren Schicht 210 der Hybridfinne 2080 angeordnet.
  • Bei einigen Ausführungsformen wird der Dummy-Gatestapel 214 mit verschiedenen Prozessschritten wie Schichtabscheidung, Strukturierung und Ätzung sowie mit anderen geeigneten Bearbeitungsschritten hergestellt. Beispielhafte Schichtabscheidungsverfahren sind Tiefdruck-CVD, CVD, plasmaunterstützte CVD (PECVD), ALD oder andere geeignete Abscheidungsverfahren oder Kombinationen davon. Zum Beispiel kann der Strukturierungsprozess einen lithografischen Prozess (z. B. Fotolithografie oder Elektronenstrahl-Lithografie) umfassen, der wiederum Fotoresistbeschichtung (z. B. Aufschleudern), Vortrocknen, Maskenjustierung, Belichtung, Nachhärten, Fotoresist-Entwicklung, Spülen, Trocknen (z. B. Trockenschleudern und/oder Nachtrocknen), andere geeignete lithografische Prozesse und/oder Kombinationen davon umfassen kann. Bei einigen Ausführungsformen kann das Ätzverfahren Trockenätzung (z. B. RIE), Nassätzung und/oder andere Ätzprozesse umfassen. Bei einem beispielhaften Prozess werden eine Polysiliziumschicht für den Dummy-Gatestapel 214 und eine Auf-dem-Gate-Hartmaskenschicht (nicht dargestellt) nacheinander über dem Werkstück 200, unter anderem über den Finnenstrukturen 204 und der Hybridfinne 2080, abgeschieden. Die Abscheidung kann mit den vorgenannten Abscheidungsverfahren erfolgen. Anschließend werden die abgeschiedenen Schichten mit fotolithografischen Prozessen strukturiert, um den Dummy-Gatestapel 214 herzustellen. Die Auf-dem-Gate-Hartmaskenschicht kann eine Siliziumoxidschicht und eine Nitridschicht aufweisen. Bei dem Strukturieren des Dummy-Gatestapels 214 kann auch die Siliziumoxidschicht 212 entfernt werden, die nicht von dem Dummy-Gatestapel 214 bedeckt ist.
  • In 9 wird dann ein Gate-Abstandshalter 216 über dem Werkstück 200, unter anderem über den Seitenwänden des Dummy-Gatestapels 214, abgeschieden. In 9 blockiert der abgeschiedene Gate-Abstandshalter 216 die direkte Betrachtung des Dummy-Gatestapels 214. Da der Gate-Abstandshalter 216 auf den Seitenwänden des Dummy-Gatestapels 214 ebenfalls außerhalb der Ebene liegt, ist er in 9 mit Strichlinien dargestellt. Bei einigen Ausführungsformen umfasst die Herstellung des Gate-Abstandshalters 216 eine konforme Abscheidung einer oder mehrerer dielektrischer Schichten über dem Werkstück 200. Bei einem beispielhaften Prozess werden die eine oder die mehreren dielektrischen Schichten durch CVD, SACVD, ALD oder mit anderen geeigneten Verfahren abgeschieden. Der Gate-Abstandshalter 216 kann Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxidnitrid, Siliziumcarbonitrid, Siliziumoxidcarbid, Siliziumoxicarbonitrid und/oder Kombinationen davon aufweisen. Wie in 9 gezeigt ist, erstreckt sich der Gate-Abstandshalter 216 entlang den Seitenwänden des Dummy-Gatestapels 214, den Oberflächen der (in 12 gezeigten) Source-/Drain-Bereiche 204SD der Finnenstrukturen 204 und den Oberflächen der Hybridfinne 2080. Der Gate-Abstandshalter 216 wird auf der äußeren Schicht 210 der Hybridfinne 2080 abgeschieden.
  • Kommen wir nun zu 10. Die (in 12 gezeigten) Source-/Drain-Bereiche 204SD der Finnenstrukturen 204 werden rückgeätzt, um die Finnenstrukturen 204 freizulegen. Bei einigen Ausführungsformen kann die Rückätzung mit einem geeigneten Trockenätzprozess erfolgen. Für einen beispielhaften Trockenätzprozess können Wasserstoff, Sauerstoff, ein fluorhaltiges Gas (z. B. CF4, SF6, CH2F2, CHF3, C3F8, NF3 und/oder C2F6), ein chlorhaltiges Gas (z. B. Cl2, CHCl3, CCl4 und/oder BCl3), ein bromhaltiges Gas (z. B. HBr und/oder CHBr3), ein iodhaltiges Gas, andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon verwendet werden. Mit dem Rückätzprozess wird der Gate-Abstandshalter 216 auf den Oberseiten der Source-/Drain-Bereiche der Finnenstrukturen 204 entfernt, und die Finnenstrukturen 204 werden freigelegt. In einigen Fällen kann durch den Rückätzprozess auch ein Teil der Finnenstrukturen 204 entfernt werden. Nach der Rückätzung werden das erste Source-/Drain-Element 218-1 und das zweite Source-/Drain-Element 218-2 epitaxial von den Source-/Drain-Bereichen der Finnenstrukturen 204 aufgewachsen. Bei einigen Ausführungsformen können das erste Source-/Drain-Element 218-1 und das zweite Source-/Drain-Element 218-2 mit einem Epitaxieprozess hergestellt werden, wie etwa Dampfphasenepitaxie (VPE), Ultrahochvakuum-CVD (UHV-CVD), Molekularstrahlepitaxie (MBE) und/oder anderen geeigneten Verfahren. Für den epitaxialen Aufwachsprozess können gasförmige und/oder flüssige Vorläufer verwendet werden, die mit der Zusammensetzung der Finnenstrukturen 204 in Wechselwirkung treten. In Abhängigkeit von dem Design der Halbleitervorrichtung 200 können das erste Source-/Drain-Element 218-1 und das zweite Source-/Drain-Element 218-2 entweder n-Source-/Drain-Elemente oder p-Source-/Drain-Elemente sein. Wenn das erste Source-/Drain-Element 218-1 und das zweite Source-/Drain-Element 218-2 n-leitend sind, können sie Silizium (Si) aufweisen und können mit einem n-Dotanden, wie etwa Phosphor (P) oder Arsen (As), dotiert werden. Wenn das erste Source-/Drain-Element 218-1 und das zweite Source-/Drain-Element 218-2 p-leitend sind, können sie Siliziumgermanium (SiGe) aufweisen und können mit einem p-Dotanden, wie etwa Bor (B), dotiert werden. Wenn das erste Source-/Drain-Element 218-1 und das zweite Source-/Drain-Element 218-2 dotiert werden, können sie in situ während des Epitaxieprozesses oder ex situ mit einem Implantationsprozess (z. B. einem Übergangsimplantationsprozess) dotiert werden. Bei einigen alternativen Ausführungsformen können das erste Source-/Drain-Element 218-1 und das zweite Source-/Drain-Element 218-2 unterschiedliche Arten von epitaxialen Elementen sein. Zum Beispiel ist das erste Source-/Drain-Element 218-1 n-leitend, und das zweite Source-/Drain-Element 218-2 ist p-leitend. Bei noch weiteren Ausführungsformen weisen das erste Source-/Drain-Element 218-1 und das zweite Source-/Drain-Element 218-2 jeweils eine erste Epitaxieschicht und eine zweite Epitaxieschicht über der ersten Epitaxieschicht auf. Bei diesen Ausführungsformen kann eine Dotierungskonzentration der zweiten Epitaxieschicht höher als die der ersten Epitaxieschicht sein. Wie in 11 gezeigt ist, sind das erste Source-/Drain-Element 218-1 und das zweite Source-/Drain-Element 218-2 jeweils in direktem Kontakt mit der äußeren Schicht 210 und sind von dem inneren Element 211 der Hybridfinne 2080 beabstandet.
  • Kommen wir nun zu 11. Nach der Herstellung des ersten Source-/Drain-Elements 218-1 und des zweiten Source-/Drain-Elements 218-2 wird eine CESL 220 über dem ersten Source-/Drain-Element 218-1 und dem zweiten Source-/Drain-Element 218-2 abgeschieden. Die CESL 220 kann Siliziumnitrid, Siliziumoxidnitrid und/oder andere auf dem Fachgebiet bekannte Materialien aufweisen. Die CESL 220 kann durch ALD, PECVD und/oder mit anderen geeigneten Abscheidungsverfahren abgeschieden werden. Wie in 11 gezeigt ist, kann die CESL 220 auf Oberseiten des ersten Source-/Drain-Elements 218-1, des zweiten Source-/Drain-Elements 218-2 und der Hybridfinne 2080 sowie entlang den Seitenwänden des Gate-Abstandshalters 216 (nicht explizit dargestellt) abgeschieden werden. Dann wird die ILD-Schicht 222 über der CESL 220 abgeschieden. Bei einigen Ausführungsformen weist die ILD-Schicht 222 Materialien wie TEOS-Oxid (TEOS: Tetraethylorthosilicat), undotiertes Silicatglas oder dotiertes Siliziumoxid, wie etwa Borphosphorsilicatglas (BPSG), Kieselglas (FSG), Phosphorsilicatglas (PSG) oder Borsilicatglas (BSG), und/oder andere geeignete dielektrische Materialien auf. Die ILD-Schicht 222 kann durch Schleuderbeschichtung, PECVD oder mit einem anderen geeigneten Abscheidungsverfahren abgeschieden werden. Bei einigen Ausführungsformen kann nach der Herstellung der ILD-Schicht 222 das Werkstück 200 getempert werden, um die Integrität der ILD-Schicht 222 zu verbessern. Zum Entfernen von überschüssigen Materialien und zum Freilegen der Oberseiten des Dummy-Gatestapels 214 kann ein Planarisierungsprozess, wie etwa ein CMP-Prozess, durchgeführt werden.
  • Bleiben wir bei 11, in der der freigelegte Dummy-Gatestapel 214 von dem Werkstück 200 entfernt wird und durch eine Gatestruktur 224 ersetzt wird. Durch das Entfernen des Dummy-Gatestapels 214 entsteht ein Gategraben über den (in 12 gezeigten) Kanalbereichen 204C der Finnenstrukturen 204. Das Entfernen des Dummy-Gatestapels 214 kann mit einem oder mehreren Ätzprozessen erfolgen, die für das Material des Dummy-Gatestapels 214 selektiv sind. Das Entfernen des Dummy-Gatestapels 214 kann zum Beispiel mit einer selektiven Nassätzung, einer selektiven Trockenätzung oder einer Kombination davon erfolgen. Nachdem der Dummy-Gatestapel 214 entfernt worden ist, wird die Gatestruktur 224 in dem Gategraben so abgeschieden, dass sie die Kanalbereiche der Finnenstrukturen umschließt. Bei einigen Ausführungsformen weist die Gatestruktur 224 eine dielektrische Gateschicht (nicht dargestellt) und eine Gateelektrode (nicht dargestellt) auf, die über der dielektrischen Gateschicht hergestellt ist. Bei einigen Ausführungsformen kann die dielektrische Gateschicht eine Grenzflächenschicht und eine dielektrische High-k-Schicht umfassen. High-k-Dielektrika, die hier verwendet und beschrieben werden, umfassen dielektrische Materialien mit einer hohen Dielektrizitätskonstante, die zum Beispiel höher als die von thermischem Siliziumoxid (~3,9) ist. Die Grenzflächenschicht kann ein dielektrisches Material wie Siliziumoxid, Hafniumsilicat oder Siliziumoxidnitrid aufweisen. Bei einigen Ausführungsformen kann die Grenzflächenschicht die Siliziumoxidschicht 212 auf dem Kanalbereich der Finnenstrukturen 204 aufweisen, wenn die Siliziumoxidschicht 212 nicht vollständig zusammen mit dem Dummy-Gatestapel 214 entfernt wird. Die Grenzflächenschicht kann durch chemische Oxidation, thermische Oxidation, ALD, CVD und/oder mit einem anderen geeigneten Verfahren abgeschieden werden. Die dielektrische High-k-Schicht kann auch andere High-k-Dielektrika aufweisen, wie etwa Hafniumoxid (HfO), Titanoxid (TiO2), Hafnium-Zirconiumoxid (HfZrO), Tantaloxid (Ta2O5), Hafnium-Siliziumoxid (HfSiO4), Zirconiumoxid (Zr02), Zirconium-Siliziumoxid (ZrSiO2), Lanthanoxid (La2O3), Aluminiumoxid (Al2O3), Zirconiumoxid (ZrO), Yttriumoxid (Y2O3), SrTiO3 (STO), BaTiO3 (BTO), BaZrO, Hafnium-Lanthanoxid (HfLaO), Lanthan-Siliziumoxid (LaSiO), Aluminium-Siliziumoxid (AlSiO), Hafnium-Tantaloxid (HfTaO), Hafnium-Titanoxid (HfTiO), (Ba,Sr)TiO3 (BST), Siliziumnitrid (SiN), Siliziumoxidnitrid (SiON), Kombinationen davon oder andere geeignete Materialien. Die dielektrische High-k-Schicht kann durch ALD, physikalische Aufdampfung (PVD), CVD, Oxidation und/oder mit anderen geeigneten Verfahren hergestellt werden.
  • Die Gateelektrode der Gatestruktur 224 kann eine einzelne Schicht oder alternativ eine Mehrschichtstruktur sein, die zum Beispiel verschiedene Kombinationen aus einer Metallschicht mit einer ausgewählten Austrittsarbeit zum Verbessern der Vorrichtungsleistung (Austrittsarbeitsmetallschicht), einer Deckschicht, einer Benetzungsschicht, einer Haftschicht, einer Metalllegierung oder einem Metallsilizid umfasst. Die Gateelektrode kann beispielhaft Titannidrid (TiN), Titan-Aluminium (TiAl), Titan-Aluminiumnitrid (TiAlN), Tantalnitrid (TaN), Tantal-Aluminium (TaAl), Tantal-Aluminiumnitrid (TaAlN), Tantal-Aluminiumcarbid (TaAlC), Tantal-Carbonitrid (TaCN), Aluminium (Al), Wolfram (W), Nickel (Ni), Titan (Ti), Ruthenium (Ru), Cobalt (Co), Platin (Pt), Tantalcarbid (TaC), Tantal-Siliziumnitrid (TaSiN), Kupfer (Cu), andere feuerfeste Metalle oder andere geeignete metallische Materialien oder eine Kombination davon aufweisen. Bei verschiedenen Ausführungsformen kann die Gateelektrode der Gatestruktur 224 durch ALD, PVD, CVD, Elektronenstrahlverdampfung oder mit einem anderen geeigneten Verfahren hergestellt werden. Bei verschiedenen Ausführungsformen kann ein Planarisierungsprozess, wie etwa ein CMP-Prozess, durchgeführt werden, um überschüssige Materialien zu entfernen, um eine im Wesentlichen planare Oberseite der Gatestrukturen 224 zu erzeugen. An dieser Stelle ist ein Transistor 230 im Wesentlichen hergestellt. Bei den dargestellten Ausführungsformen ist der Transistor 230 ein FinFET.
  • Obwohl es in den Figuren nicht explizit dargestellt ist, kann das Verfahren 100 bei einigen alternativen Ausführungsformen auch zum Herstellen und Reparieren einer Hybridfinne in einem MBC-Transistor verwendet werden. Bei diesen alternativen Ausführungsformen können die Finnenstrukturen 204 auf dem Werkstück 200 durch finnenförmige Strukturen ersetzt werden, die eine Mehrzahl von Kanalschichten aufweisen, die mit einer Mehrzahl von Opferschichten verzahnt sind. Mit Ausnahme der Finnenstrukturen 204 können die Schritte in den Blöcken 102 bis 112 im Wesentlichen gleich sein. Die Schritte in dem Block 114 können abweichen, wenn ein MBC-Transistor geplant wird. Zum Beispiel können durch das Aussparen des Source-/Drain-Bereichs die Teile der finnenförmigen Strukturen entfernt werden, die aus dem Epitaxialstapel hergestellt worden sind, wodurch Source-/Drain-Aussparungen entstehen. Seitenwände der Kanalschichten und der Opferschichten werden in den Source-/Drain-Aussparungen freigelegt. Die freigelegten Opferschichten werden selektiv und partiell geätzt, um Innenabstandshalter-Aussparungen zu erzeugen. In den Innenabstandshalter-Aussparungen werden Innenabstandshalter-Elemente hergestellt. Von den Seitenwänden der Kanalschichten und der in den Source-/Drain-Bereichen verbliebenen finnenförmigen Strukturen werden Source-/Drain-Elemente epitaxial aufgewachsen. Nach der Abscheidung der CESL 220 und der ILD-Schicht 222 wird das Werkstück 200 planarisiert, um den Dummy-Gatestapel 214 freizulegen. Nachdem der Dummy-Gatestapel 214 entfernt worden ist, werden die Opferschichten in den Kanalbereichen selektiv entfernt, um die Kanalschichten als Kanalteile zu befreien. Die Kanalteile werden vertikal aufeinandergestapelt. Die Gatestruktur 224 ist über jedem der Kanalteile angeordnet und umschließt diese.
  • Eine oder mehrere Ausführungsformen der vorliegenden Erfindung, die jedoch nicht beschränkend sein sollen, bieten Vorteile. Zum Beispiel wird mit Prozessen der vorliegenden Erfindung eine Siliziumcarbonitrid-Hybridfinne hergestellt, die funktionelle Amingruppen aufweist. Durch Verwenden eines Temperprozesses in Gegenwart einer sauerstoffhaltigen Umgebung kann die Siliziumcarbonitrid-Hybridfinne von außen her oxidiert werden, sodass eine äußere Siliziumoxicarbonitrid-Schicht entsteht und sich das Volumen der Hybridfinne ausdehnt. Durch die Herstellung der äußeren Schicht und die Volumenausdehnung kann eine Naht oder Spalte in der Hybridfinne geschlossen werden. Mit anderen Worten, mit dem Temperprozess kann die Hybridfinne nach ihrer Herstellung repariert werden.
  • Bei einem beispielhaften Aspekt ist die vorliegende Erfindung auf eine Halbleiterstruktur gerichtet. Die Halbleiterstruktur weist ein erstes Source-/Drain-Element und ein zweites Source-/Drain-Element sowie eine Hybridfinne auf, die zwischen dem ersten Source-/Drain-Element und dem zweiten Source-/Drain-Element angeordnet ist und sich längs entlang einer ersten Richtung erstreckt. Die Hybridfinne weist ein inneres Element und eine äußere Schicht auf, die um das innere Element angeordnet ist, wobei die äußere Schicht Siliziumoxicarbonitrid aufweist und das innere Element Siliziumcarbonitrid aufweist.
  • Bei einigen Ausführungsformen weist die Hybridfinne eine Mittelnaht auf. Bei einigen Implementierungen ist die Mittelnaht in der äußeren Schicht definiert. In einigen Fällen ist die Mittelnaht durch die äußere Schicht von dem inneren Element beabstandet. Bei einigen Ausführungsformen sind das erste Source-/Drain-Element und das zweite Source-/Drain-Element in Kontakt mit der äußeren Schicht der Hybridfinne, sind aber von dem inneren Element der Hybridfinne beabstandet. Bei einigen Ausführungsformen kann die Halbleiterstruktur weiterhin eine erste Finnenstruktur und eine zweite Finnenstruktur aufweisen, die sich längs entlang der ersten Richtung erstrecken. Das erste Source-/Drain-Element ist über der ersten Finnenstruktur angeordnet, und das zweite Source-/Drain-Element ist über der zweiten Finnenstruktur angeordnet. Bei einigen Ausführungsformen kann die Halbleiterstruktur weiterhin ein Isolationselement aufweisen, das zwischen der ersten Finnenstruktur und der zweiten Finnenstruktur angeordnet ist. Das innere Element der Hybridfinne erstreckt sich in das Isolationselement, und die äußere Schicht ist über dem Isolationselement angeordnet. In einigen Fällen hat die Hybridfinne eine erste Dicke und die äußere Schicht hat eine zweite Dicke, wobei die zweite Dicke etwa 5 % bis etwa 20 % der ersten Dicke beträgt.
  • Bei einem weiteren beispielhaften Aspekt ist die vorliegende Erfindung auf ein Verfahren gerichtet. Das Verfahren umfasst die folgenden Schritte: Bereitstellen eines Werkstücks mit einem Substrat, einer ersten Finnenstruktur über dem Substrat und einer zweiten Finnenstruktur über dem Substrat; konformes Abscheiden einer ersten dielektrischen Schicht über dem Werkstück; konformes Abscheiden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht; nach dem konformen Abscheiden der zweiten dielektrischen Schicht Planarisieren des Werkstücks, um die erste dielektrische Schicht über der ersten Finnenstruktur und der zweiten Finnenstruktur freizulegen; selektives Rückätzen der ersten dielektrischen Schicht, bis die zweite dielektrische Schicht über die erste dielektrische Schicht übersteht, sodass eine Hybridfinne entsteht; und Tempern des Werkstücks, um eine äußere Schicht selektiv auf der Hybridfinne herzustellen.
  • Bei einigen Ausführungsformen umfasst das konforme Abscheiden der zweiten dielektrischen Schicht ein Verwenden von Ammoniak und Bis(trichlorsilyl)methan. Bei einigen Ausführungsformen umfasst das konforme Abscheiden der zweiten dielektrischen Schicht ein Verwenden einer Atomlagenabscheidung. Bei einigen Implementierungen umfasst das konforme Abscheiden der zweiten dielektrischen Schicht ein Abscheiden bei einer Prozesstemperatur von etwa 500 °C bis etwa 700 °C. In einigen Fällen weist die erste dielektrische Schicht Siliziumoxid auf. Bei einigen Ausführungsformen umfasst das Tempern ein Tempern bei einer Tempertemperatur von etwa 400 °C bis etwa 500 °C in Gegenwart einer sauerstoffhaltigen Spezies. Bei einigen Ausführungsformen umfasst die sauerstoffhaltige Spezies Wasser oder Sauerstoffgas.
  • Bei einem noch weiteren beispielhaften Aspekt ist die vorliegende Erfindung auf ein Verfahren gerichtet. Das Verfahren umfasst die folgenden Schritte: Bereitstellen eines Werkstücks mit einem Substrat, einer ersten Finnenstruktur über dem Substrat und einer zweiten Finnenstruktur über dem Substrat; konformes Abscheiden einer ersten dielektrischen Schicht über dem Werkstück; konformes Abscheiden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht; nach dem konformen Abscheiden der zweiten dielektrischen Schicht Planarisieren des Werkstücks, um die erste dielektrische Schicht über der ersten Finnenstruktur und der zweiten Finnenstruktur freizulegen; selektives Rückätzen der ersten dielektrischen Schicht, um eine Hybridfinne herzustellen, die über die erste dielektrische Schicht übersteht; und selektives Oxidieren der Hybridfinne, um eine Volumenausdehnung der Hybridfinne herbeizuführen.
  • Bei einigen Ausführungsformen weist die Hybridfinne vor ihrer selektiven Oxidation eine Naht auf, die sich entlang einer Länge der Hybridfinne erstreckt, und nach dem selektiven Oxidieren der Hybridfinne wird die Naht kleiner. Bei einigen Ausführungsformen umfasst das konforme Abscheiden der zweiten dielektrischen Schicht ein Verwenden von Ammoniak und Bis(trichlorsilyl)methan. Bei einigen Ausführungsformen umfasst das konforme Abscheiden der zweiten dielektrischen Schicht ein Verwenden einer Atomlagenabscheidung. Bei einigen Implementierungen umfasst das selektive Oxidieren ein Tempern des Werkstücks bei einer Tempertemperatur von etwa 400 °C bis etwa 500 °C in Gegenwart einer sauerstoffhaltigen Spezies.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/032431 [0001]

Claims (20)

  1. Halbleiterstruktur mit: einem ersten Source-/Drain-Element und einem zweiten Source-/Drain-Element; und einer Hybridfinne, die zwischen dem ersten Source-/Drain-Element und dem zweiten Source-/Drain-Element angeordnet ist und sich längs entlang einer ersten Richtung erstreckt, wobei die Hybridfinne ein inneres Element und eine äußere Schicht, die um das innere Element angeordnet ist, aufweist, wobei die äußere Schicht Siliziumoxicarbonitrid aufweist und das innere Element Siliziumcarbonitrid aufweist.
  2. Halbleiterstruktur nach Anspruch 1, wobei die Hybridfinne eine Mittelnaht aufweist.
  3. Halbleiterstruktur nach Anspruch 2, wobei die Mittelnaht in der äußeren Schicht definiert ist.
  4. Halbleiterstruktur nach Anspruch 2 oder 3, wobei die Mittelnaht durch die äußere Schicht von dem inneren Element beabstandet ist.
  5. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei das erste Source-/Drain-Element und das zweite Source-/Drain-Element in Kontakt mit der äußeren Schicht der Hybridfinne sind, aber von dem inneren Element der Hybridfinne beabstandet sind.
  6. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, die weiterhin eine erste Finnenstruktur und eine zweite Finnenstruktur, die sich längs entlang der ersten Richtung erstrecken, aufweist, wobei das erste Source-/Drain-Element über der ersten Finnenstruktur angeordnet ist und das zweite Source-/Drain-Element über der zweiten Finnenstruktur angeordnet ist.
  7. Halbleiterstruktur nach Anspruch 6, die weiterhin ein Isolationselement aufweist, das zwischen der ersten Finnenstruktur und der zweiten Finnenstruktur angeordnet ist, wobei sich das innere Element der Hybridfinne in das Isolationselement erstreckt und die äußere Schicht über dem Isolationselement angeordnet ist.
  8. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die Hybridfinne eine erste Dicke hat, die äußere Schicht eine zweite Dicke hat, und die zweite Dicke etwa 5 % bis etwa 20 % der ersten Dicke beträgt.
  9. Verfahren mit den folgenden Schritten: Bereitstellen eines Werkstücks mit einem Substrat, einer ersten Finnenstruktur über dem Substrat und einer zweiten Finnenstruktur über dem Substrat; konformes Abscheiden einer ersten dielektrischen Schicht über dem Werkstück; konformes Abscheiden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht; nach dem konformen Abscheiden der zweiten dielektrischen Schicht Planarisieren des Werkstücks, um die erste dielektrische Schicht über der ersten Finnenstruktur und der zweiten Finnenstruktur freizulegen; selektives Rückätzen der ersten dielektrischen Schicht, bis die zweite dielektrische Schicht über die erste dielektrische Schicht übersteht, sodass eine Hybridfinne entsteht; und Tempern des Werkstücks, um eine äußere Schicht selektiv auf der Hybridfinne herzustellen.
  10. Verfahren nach Anspruch 9, wobei das konforme Abscheiden der zweiten dielektrischen Schicht ein Verwenden von Ammoniak und Bis(trichlorsilyl)methan umfasst.
  11. Verfahren nach Anspruch 9 oder 10, wobei das konforme Abscheiden der zweiten dielektrischen Schicht ein Verwenden einer Atomlagenabscheidung umfasst.
  12. Verfahren nach Anspruch 9, 10 oder 11, wobei das konforme Abscheiden der zweiten dielektrischen Schicht ein Abscheiden bei einer Prozesstemperatur von etwa 500 °C bis etwa 700 °C umfasst.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei die erste dielektrische Schicht Siliziumoxid aufweist.
  14. Verfahren nach einem der Ansprüche 9 bis 13, wobei das Tempern ein Tempern bei einer Tempertemperatur von etwa 400 °C bis etwa 500 °C in Gegenwart einer sauerstoffhaltigen Spezies umfasst.
  15. Verfahren nach Anspruch 14, wobei die sauerstoffhaltige Spezies Wasser oder Sauerstoffgas umfasst.
  16. Verfahren mit den folgenden Schritten: Bereitstellen eines Werkstücks mit einem Substrat, einer ersten Finnenstruktur über dem Substrat und einer zweiten Finnenstruktur über dem Substrat; konformes Abscheiden einer ersten dielektrischen Schicht über dem Werkstück; konformes Abscheiden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht; nach dem konformen Abscheiden der zweiten dielektrischen Schicht Planarisieren des Werkstücks, um die erste dielektrische Schicht über der ersten Finnenstruktur und der zweiten Finnenstruktur freizulegen; selektives Rückätzen der ersten dielektrischen Schicht, um eine Hybridfinne herzustellen, die über die erste dielektrische Schicht übersteht; und selektives Oxidieren der Hybridfinne, um eine Volumenausdehnung der Hybridfinne herbeizuführen.
  17. Verfahren nach Anspruch 16, wobei die Hybridfinne vor ihrem selektiven Oxidieren eine Naht aufweist, die sich entlang einer Länge der Hybridfinne erstreckt, und nach dem selektiven Oxidieren der Hybridfinne die Naht kleiner wird.
  18. Verfahren nach Anspruch 16 oder 17, wobei das konforme Abscheiden der zweiten dielektrischen Schicht ein Verwenden von Ammoniak und Bis(trichlorsilyl)methan umfasst.
  19. Verfahren nach Anspruch 16, 17 oder 18, wobei das konforme Abscheiden der zweiten dielektrischen Schicht ein Verwenden einer Atomlagenabscheidung umfasst.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das selektive Oxidieren ein Tempern des Werkstücks bei einer Tempertemperatur von etwa 400 °C bis etwa 500 °C in Gegenwart einer sauerstoffhaltigen Spezies umfasst.
DE102020130986.4A 2020-05-29 2020-11-24 Reparaturen von dielektrischen strukturelementen nach der herstellung Pending DE102020130986A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063032431P 2020-05-29 2020-05-29
US63/032,431 2020-05-29
US16/952,550 US11316034B2 (en) 2020-05-29 2020-11-19 Post-formation mends of dielectric features
US16/952,550 2020-11-19

Publications (1)

Publication Number Publication Date
DE102020130986A1 true DE102020130986A1 (de) 2021-12-02

Family

ID=77228271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020130986.4A Pending DE102020130986A1 (de) 2020-05-29 2020-11-24 Reparaturen von dielektrischen strukturelementen nach der herstellung

Country Status (5)

Country Link
US (3) US11316034B2 (de)
KR (1) KR102450065B1 (de)
CN (1) CN113270485A (de)
DE (1) DE102020130986A1 (de)
TW (1) TWI779461B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021118124A1 (de) 2021-05-05 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Transistorisolationsbereiche und Verfahren zum Bilden derselben
US11978676B2 (en) 2021-08-06 2024-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method of forming the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11316034B2 (en) * 2020-05-29 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Post-formation mends of dielectric features
KR20240013579A (ko) * 2022-07-22 2024-01-30 삼성전자주식회사 집적 회로 반도체 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403714B2 (en) * 2017-08-29 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fill fins for semiconductor devices
US10483378B2 (en) * 2017-08-31 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial features confined by dielectric fins and spacers
US10510580B2 (en) * 2017-09-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy fin structures and methods of forming same
US10522546B2 (en) * 2018-04-20 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd FinFET devices with dummy fins having multiple dielectric layers
US11037837B2 (en) 2018-08-15 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial source/drain and methods of forming same
US10872891B2 (en) 2018-09-25 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with gate cut features
US11056393B2 (en) 2018-09-27 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for FinFET fabrication and structure thereof
US11316034B2 (en) * 2020-05-29 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Post-formation mends of dielectric features

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021118124A1 (de) 2021-05-05 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Transistorisolationsbereiche und Verfahren zum Bilden derselben
US11923366B2 (en) 2021-05-05 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor isolation regions and methods of forming the same
US11978676B2 (en) 2021-08-06 2024-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method of forming the same

Also Published As

Publication number Publication date
US11316034B2 (en) 2022-04-26
US11710782B2 (en) 2023-07-25
US20230352568A1 (en) 2023-11-02
US20220254901A1 (en) 2022-08-11
KR20210148849A (ko) 2021-12-08
US20210376113A1 (en) 2021-12-02
CN113270485A (zh) 2021-08-17
TWI779461B (zh) 2022-10-01
KR102450065B1 (ko) 2022-09-30
TW202145347A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
DE102017103419B4 (de) Halbleitervorrichtung mit getrennter source-drain-struktur und zugehöriges herstellungsverfahren
DE102015112267B4 (de) Verfahren und struktur für finfet
DE102017114981A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102020130986A1 (de) Reparaturen von dielektrischen strukturelementen nach der herstellung
DE102019126565B4 (de) Mehrfachgatevorrichtung und zugehörige verfahren
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102019132233A1 (de) Verfahren zur herstellung von halbleiter-bauelementen und halbleiter-bauelemente
DE102019118385A1 (de) Halbleitervorrichtung und Verfahren
DE102020130964A1 (de) Vertikal ausgerichteter komplementärer transistor
DE102018124741A1 (de) Linerstruktur in dieelektrischer zwischenschichtstruktur für halbleiterbauteile
DE102020124625A1 (de) Transistoren mit nanostrukturen
DE102019116606A1 (de) Multi-gate-vorrichtung und zugehörige verfahren
DE102020121265A1 (de) Struktur und Verfahren zur Leckage-Verhinderung
DE102020134644B4 (de) Rückseitenkontakt und verfahren zu seiner herstellung
DE102021100333A1 (de) Halbleitervorrichtungsstruktur
DE102021113387A1 (de) Epitaktische merkmale
DE102020131140A1 (de) Gateisolierungsstruktur
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102020131030A1 (de) Siliziumkanal-anlassen
DE102020119940A1 (de) Mehrfachgatetransistorstruktur
DE102020125336A1 (de) Pmosfet source drain
DE102020131432A1 (de) Source/drain-kontaktstruktur
DE102020120265A1 (de) Bilden von Isolationsregionen zum Trennen von Finnen und Gate-Stapeln
DE102019119807B4 (de) Herstellungsverfahren für ein halbleiter-bauelement und ein halbleiter-bauelement
DE102020112763A1 (de) Gateprofilsteuerung durch seitenwandschutz während der ätzung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication