DE102020112763A1 - Gateprofilsteuerung durch seitenwandschutz während der ätzung - Google Patents

Gateprofilsteuerung durch seitenwandschutz während der ätzung Download PDF

Info

Publication number
DE102020112763A1
DE102020112763A1 DE102020112763.4A DE102020112763A DE102020112763A1 DE 102020112763 A1 DE102020112763 A1 DE 102020112763A1 DE 102020112763 A DE102020112763 A DE 102020112763A DE 102020112763 A1 DE102020112763 A1 DE 102020112763A1
Authority
DE
Germany
Prior art keywords
side wall
gate electrode
dummy gate
etching process
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020112763.4A
Other languages
English (en)
Other versions
DE102020112763B4 (de
Inventor
Shih-Yao Lin
Kuei-Yu Kao
Chih-Han Lin
Ming-Ching Chang
Chao-Cheng Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020112763A1 publication Critical patent/DE102020112763A1/de
Application granted granted Critical
Publication of DE102020112763B4 publication Critical patent/DE102020112763B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

Ein Verfahren weist die folgenden Schritte auf: Abscheiden einer dielektrischen Dummy-Gateschicht über einem Halbleiterbereich; Abscheiden einer Dummy-Gateelektrodenschicht; und Durchführen eines ersten Ätzprozesses. Ein oberer Teil der Dummy-Gateelektrodenschicht wird geätzt, um einen oberen Teil einer Dummy-Gateelektrode herzustellen. Das Verfahren umfasst weiterhin ein Herstellen einer Schutzschicht auf Seitenwänden des oberen Teils der Dummy-Gateelektrode und ein Durchführen eines zweiten Ätzprozesses. Ein unterer Teil der Dummy-Gateelektrodenschicht wird geätzt, um einen unteren Teil der Dummy-Gateelektrode herzustellen. Dann wird ein dritter Ätzprozesses durchgeführt, um den unteren Teil der Dummy-Gateelektrode unter Verwendung der Schutzschicht als eine Ätzmaske zu ätzen. Die Dummy-Gateelektrode wird durch den dritten Ätzprozess verjüngt. Anschließend wird die Schutzschicht entfernt, und die Dummy-Gateelektrode wird durch eine Ersatz-Gateelektrode ersetzt.

Description

  • Hintergrund
  • Technologische Fortschritte bei IC-Materialien und -Entwürfen (IC: integrierter Schaltkreis) haben Generationen von ICs hervorgebracht, wobei jede Generation kleinere und komplexere Schaltkreise als die vorhergehende Generation hat. Im Laufe der IC-Evolution hat die Funktionsdichte (d. h., die Anzahl von miteinander verbundenen Vorrichtungen je Chipfläche) im Allgemeinen zugenommen, während die Strukturgrößen abgenommen haben. Dieser Prozess der Verkleinerung bietet im Allgemeinen Vorteile durch Steigerung der Produktionsleistung und Senkung der zugehörigen Kosten.
  • Diese Verkleinerung hat aber auch die Komplexität der Bearbeitung und Herstellung von ICs erhöht, und damit diese Fortschritte realisiert werden können, sind ähnliche Entwicklungen bei der IC-Bearbeitung und -Herstellung erforderlich. Zum Beispiel sind Finnen-Feldeffekttransistoren (FinFETs) eingeführt worden, um Planartransistoren abzulösen. Die Strukturen der FinFETs und die Verfahren zum Herstellen der FinFETs werden zurzeit entwickelt.
  • Die Herstellung der FinFETs umfasst normalerweise ein Herstellen von Dummy-Gatestapeln und ein Ersetzen der Dummy-Gatestapel durch Ersatz-Gatestapel.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1 bis 4, 5A, 5B, 6, 6A bis 6E, 7 bis 10 und 11A sind perspektivische Darstellungen und/oder Schnittansichten von Zwischenstufen bei der Herstellung von Finnen-Feldeffekttransistoren (FinFETs) gemäß einigen Ausführungsformen.
    • Die 6F bis 61 sind Schnittansichten von Zwischenstufen bei der Herstellung einer Dummy-Gateelektrode mit mehr als einem sich verengenden Teil gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • Die 11B-1, 11B-2 und 11B-3 zeigen Höhen von Übergangsflächen von Seitenwänden von Ersatzgates in Bezug zu Finnen-Oberseiten gemäß einigen Ausführungsformen.
    • Die 12 bis 15 sind Schnittansichten von Zwischenstufen bei der Herstellung von Ersatzgates mit zwei Übergangsbereichen gemäß einigen Ausführungsformen.
    • Die 16 bis 23 sind Schnittansichten von Zwischenstufen bei der Herstellung von Ersatzgates mit Übergangsbereichen, die für ausgewählte Seitenwände von ausgewählten Ersatzgates hergestellt werden, gemäß einigen Ausführungsformen.
    • 24 zeigt einen Prozessablauf zum Herstellen eines FinFET gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen werden ein Finnen-Feldeffekttransistor (FinFET), der ein Ersatzgate aufweist, dessen unteres Ende schmaler als sein oberes Ende ist, und ein Verfahren zum Herstellen des FinFET bereitgestellt. Bei einigen Ausführungsformen wird die Herstellung von Dummy-Gatestapeln so gesteuert, dass ihre unteren Enden schmaler als ihre jeweiligen oberen Enden sind, und dadurch wird eine spätere Herstellung von Ersatzgates leichter und die Leistung des FinFET wird verbessert. Ausführungsformen, die hier erörtert werden, sollen Beispiele dafür bereitstellen, wie der Gegenstand der vorliegenden Erfindung hergestellt oder verwendet werden kann, und ein Fachmann dürfte ohne weiteres Modifikationen erkennen, die innerhalb des beabsichtigten Schutzumfangs unterschiedlicher Ausführungsformen vorgenommen werden können. In allen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugszahlen zum Bezeichnen von ähnlichen Elementen verwendet. Verfahrensausführungsformen werden hier zwar als Verfahrensausführungsformen erörtert, die in einer bestimmten Reihenfolge ausgeführt werden, aber andere Verfahrensausführungsformen können in jeder logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 4, 5A, 5B, 6, 6A bis 6E, 7 bis 10 und 11A sind perspektivische Darstellungen und/oder Schnittansichten von Zwischenstufen bei der Herstellung von FinFETs gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die entsprechenden Schritte sind auch in dem Prozessablauf schematisch angegeben, der in 24 gezeigt ist.
  • In 1 wird ein Substrat 20 bereitgestellt. Das Substrat 20 kann ein Halbleitersubstrat, wie etwa ein massives Halbleitersubstrat, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen sein, das dotiert (z. B. mit einem p- oder einem n-Dotanden) oder undotiert sein kann. Das Halbleitersubstrat 20 kann Teil eines Wafers 10, wie etwa eines Siliziumwafers, sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolierschicht hergestellt ist. Die Isolierschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolierschicht wird auf einem Substrat hergestellt, normalerweise einem Silizium- oder Glassubstrat. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. Bei einigen Ausführungsformen kann das Halbleitermaterial des Halbleitersubstrats 20 Folgendes umfassen: Silizium; Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon.
  • Bleiben wir bei 1. In dem Substrat 20 wird ein Wannenbereich 22 hergestellt. Der entsprechende Schritt ist als ein Schritt 202 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung ist der Wannenbereich 22 ein -Wannenbereich der durch Implantieren eines p-Dotierungsstoffs, wie etwa Bor, Indium oder dergleichen, in das Substrat 20 hergestellt wird. Bei anderen Ausführungsformen der vorliegenden Erfindung ist der Wannenbereich 22 ein n-Wannenbereich, der durch Implantieren eines n-Dotierungsstoffs, der Phosphor, Arsen, Antimon oder dergleichen sein kann, in das Substrat 20 hergestellt wird. Der resultierende Wannenbereich 22 kann sich von einer Oberseite des Substrats 20 erstrecken. Die n- oder p-Dotierungskonzentration kann gleich oder kleiner als 1018 cm-3 sein und kann etwa 1017 cm-3 bis etwa 1018 cm-3 betragen.
  • In 2 werden Isolationsbereiche 24 so hergestellt, dass sie sich von der Oberseite des Substrats 20 in das Substrat 20 hinein erstrecken. Die Isolationsbereiche 24 werden nachstehend alternativ als STI-Bereiche (STI: flache Grabenisolation) bezeichnet. Der entsprechende Schritt ist als ein Schritt 204 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. Die Teile des Substrats 20 zwischen benachbarten STI-Bereichen 24 werden als Halbleiterstreifen 26 bezeichnet. Zum Herstellen der STI-Bereiche 24 werden auf dem Halbleitersubstrat 20 eine Pad-Oxidschicht 28 und eine Hartmaskenschicht 32 hergestellt, die anschließend strukturiert werden. Die Pad-Oxidschicht 28 kann eine dünne Schicht sein, die aus Siliziumoxid hergestellt wird. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die Pad-Oxidschicht 28 in einem thermischen Oxidationsprozess hergestellt, in dem eine Oberflächenschicht des Halbleitersubstrats 20 oxidiert wird. Die Pad-Oxidschicht 28 fungiert als eine Haftschicht zwischen dem Halbleitersubstrat 20 und der Hartmaskenschicht 32. Die Pad-Oxidschicht 28 kann auch als eine Ätzstoppschicht zum Ätzen der Hartmaskenschicht 32 fungieren. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die Hartmaskenschicht 32 aus Siliziumnitrid zum Beispiel durch chemische Aufdampfung bei Tiefdruck (LPCVD) hergestellt. Bei anderen Ausführungsformen der vorliegenden Erfindung wird die Hartmaskenschicht 32 durch thermische Nitrierung von Silizium oder durch plasmaunterstützte chemische Aufdampfung (PECVD) hergestellt. Auf der Hartmaskenschicht 32 wird ein Fotoresist (nicht dargestellt) hergestellt, das anschließend strukturiert wird. Dann wird die Hartmaskenschicht 32 unter Verwendung des strukturierten Fotoresists als eine Ätzmaske strukturiert, um strukturierte Hartmasken 30 herzustellen, die in 2 gezeigt sind.
  • Dann wird die strukturierte Hartmaskenschicht 32 als eine Ätzmaske zum Ätzen der Pad-Oxidschicht 28 und des Substrats 20 verwendet, und anschließend werden die resultierenden Gräben in dem Substrat 20 mit einem oder mehreren dielektrischen Materialien gefüllt. Dann wird ein Planarisierungsprozess, wie etwa ein CMP-Prozess (CMP: chemischmechanische Polierung) oder ein mechanischer Schleifprozess, durchgeführt, um überschüssige Teile der dielektrischen Materialien zu entfernen, und die verbliebenen Teile der dielektrischen Materialien sind die STI-Bereiche 24. Die STI-Bereiche 24 können einen Dielektrikumbelag (nicht dargestellt) aufweisen, der ein thermisches Oxid sein kann, das durch thermische Oxidation einer Oberflächenschicht des Substrats 20 hergestellt wird. Der Dielektrikumbelag kann auch eine abgeschiedene Siliziumoxidschicht, Siliziumnitridschicht oder dergleichen sein, die zum Beispiel durch Atomlagenabscheidung (ALD), chemische Aufdampfung mit einem Plasma hoher Dichte (HDP-CVD) oder chemische Aufdampfung (CVD) hergestellt wird. Die STI-Bereiche 24 können außerdem ein dielektrisches Material über dem Oxidbelag aufweisen, wobei das dielektrische Material durch fließfähige chemische Aufdampfung (FCVD), Schleuderbeschichtung oder dergleichen abgeschieden werden kann. Bei einigen Ausführungsformen kann das dielektrische Material über dem Dielektrikumbelag Siliziumoxid sein.
  • Oberseiten der Hartmasken 32 und Oberseiten der STI-Bereiche 24 können im Wesentlichen auf gleicher Höhe sein. Zwischen benachbarten STI-Bereichen 24 befinden sich Halbleiterstreifen 26. Bei einigen Ausführungsformen der vorliegenden Erfindung sind die Halbleiterstreifen 26 Teile des ursprünglichen Substrats 20, und daher ist das Material der Halbleiterstreifen 26 das Gleiche wie das des Substrats 20. Bei alternativen Ausführungsformen der vorliegenden Erfindung sind die Halbleiterstreifen 26 Ersatzstreifen, die dadurch hergestellt werden, dass die Teile des Substrats 20 zwischen den STI-Bereichen 24 geätzt werden, um Aussparungen zu erzeugen, und ein Epitaxieprozess zum Aufwachsen eines weiteren Halbleitermaterials in den Aussparungen durchgeführt wird. Dementsprechend werden die Halbleiterstreifen 26 aus einem Halbleitermaterial hergestellt, das von dem des Substrats 20 verschieden ist. Bei einigen Ausführungsformen werden die Halbleiterstreifen 26 aus Siliziumgermanium, Silizium-Kohlenstoff oder einem III-V-Verbindungshalbleitermaterial hergestellt.
  • In 3 werden die STI-Bereiche 24 ausgespart. Dadurch stehen Oberteile der Halbleiterstreifen 26 über Oberseiten 24A der verbliebenen Teile der STI-Bereiche 24 über, sodass überstehende Finnen 26' entstehen. Der entsprechende Schritt ist als ein Schritt 206 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. Die Ätzung kann mit einem Trockenätzprozess erfolgen, in dem zum Beispiel NF3 und NH3 als Ätzgase verwendet werden. Während des Ätzprozesses kann ein Plasma erzeugt werden. Außerdem kann Argon verwendet werden. Bei alternativen Ausführungsformen der vorliegenden Erfindung kann das Aussparen der STI-Bereiche 24 mit einem Nassätzprozess erfolgen. Als Ätzchemikalie kann zum Beispiel HF verwendet werden.
  • Bei den vorstehend erläuterten Ausführungsformen können die Finnen mit jedem geeigneten Verfahren strukturiert werden. Zum Beispiel können die Finnen mit einem oder mehreren fotolithografischen Prozessen, wie etwa Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen, strukturiert werden. Im Allgemeinen vereinen Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse fotolithografische und selbstjustierte Prozesse, mit denen Strukturen erzeugt werden können, die zum Beispiel Rasterabstände haben, die kleiner als die sind, die ansonsten mit einem einzelnen direkten fotolithografischen Prozess erzielt werden können. Zum Beispiel wird bei einer Ausführungsform über einem Substrat eine Opferschicht hergestellt, die dann mit einem fotolithografischen Prozess strukturiert wird. Entlang der strukturierten Opferschicht werden mit einem selbstjustierten Prozess Abstandshalter hergestellt. Anschließend wird die Opferschicht entfernt, und die verbliebenen Abstandshalter, oder Dorne, können dann zum Strukturieren der Finnen verwendet werden.
  • 4 zeigt die Herstellung eines Dummy-Gatestapels 34 gemäß einigen Ausführungsformen, wobei der Dummy-Gatestapel 34 eine dielektrische Dummy-Schicht 28, eine Dummy-Gateelektrodenschicht 30 und die Hartmaske 32 umfasst. Der entsprechende Schritt ist als ein Schritt 208 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. Die dielektrische Dummy-Schicht 28 wird auf den Seitenwänden und der Oberseite der überstehenden Finnen 26' hergestellt. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die dielektrische Dummy-Schicht 28 mit einem konformen Abscheidungsverfahren hergestellt, wie etwa Atomlagenabscheidung (ALD), chemische Aufdampfung (CVD oder dergleichen. Das Material für die dielektrische Schicht 28 kann Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid oder dergleichen sein. Bei alternativen Ausführungsformen umfasst die Herstellung der dielektrischen Schicht 28 ein Oxidieren (zum Beispiel mit einem thermischen Oxidationsprozess) der Oberflächenteile der überstehenden Finnen 26'. Die resultierende dielektrische Schicht 28 weist ein Oxid auf, das sich auf den freiliegenden Oberflächen der überstehenden Finnen 26', aber nicht auf den Oberseiten der STI-Bereiche 24 gebildet hat. Für die Herstellung der dielektrischen Schicht 28 kann ein Abscheidungsverfahren verwendet werden oder auch nicht. Strichlinien werden verwendet, um anzugeben, dass in Abhängigkeit von dem Herstellungsverfahren einige Teile der dielektrischen Schicht 28 auf den STI-Bereichen 24 hergestellt werden können oder auch nicht.
  • Auf der dielektrischen Schicht 28 wird die Dummy-Gateelektrodenschicht 30 abgeschieden. Die Dummy-Gateelektrodenschicht 30 kann aus Polysilizium oder amorphem Silizium hergestellt werden oder dieses aufweisen, aber es können auch andere Materialien verwendet werden. Der Herstellungsprozess kann einen Abscheidungsprozess und einen anschließenden Planarisierungsprozess umfassen. Auf der Dummy-Gateelektrodenschicht 30 wird dann die Hartmaskenschicht 32 abgeschieden. Die Hartmaskenschicht 32 kann aus Siliziumnitrid, Siliziumoxid, Siliziumoxidcarbonitrid oder Multischichten davon hergestellt werden oder diese aufweisen.
  • In 5A wird die Hartmaskenschicht 32 strukturiert und zum Beispiel unter Verwendung eines strukturierten Fotoresists (nicht dargestellt) als eine Ätzmaske geätzt, sodass Hartmaskenstreifen 32 entstehen. Der entsprechende Schritt ist als ein Schritt 210 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. 5B zeigt den vertikalen Referenzquerschnitt 5B - 5B, der in 5A gezeigt ist. In den 5A und 5B und in späteren Figuren ist die Ebene einer Oberseite 26T der überstehenden Finnen 26' gezeigt. Die dielektrische Dummy-Gateschicht 28 wird aus einem dielektrischen Material hergestellt, das das gleiche Material wie das der STI-Bereiche 24 sein kann (oder auch nicht). Daher ist die dielektrische Dummy-Gateschicht 28 zwar in 5B gezeigt, aber sie ist in späteren Figuren nicht mehr einzeln dargestellt. Daher kann der Oberflächenteil des dargestellten STI-Bereichs 24 in späteren Figuren als die dielektrische Dummy-Gateschicht 28 angesehen werden.
  • In nachfolgenden Prozessen werden die Dummy-Gateelektrodenschicht 30 und gegebenenfalls die dielektrische Dummy-Gateschicht 28 strukturiert, wobei Hartmaskenstreifen 32' als eine Ätzmaske verwendet werden. Dadurch entstehen Dummy-Gateelektroden 30', die in 6 gezeigt sind. Dummy-Gatestapel 34' können untere Teile (die auch als sich verengende Teile bezeichnet werden) haben, die schmaler als obere Teile sind und sich stärker verjüngen, und die Einzelheiten der Dummy-Gateelektroden 30' sind in 6E gezeigt.
  • Die 6A bis 6E zeigen die Zwischenstufen beim Strukturieren der Dummy-Gateelektrodenschicht 30 gemäß einigen Ausführungsformen. In 6A wird ein erster Ätzprozess 36, der ein anisotroper Ätzprozess ist, unter Verwendung der Hartmasken 32' als eine Ätzmaske durchgeführt. Bei einigen Ausführungsformen enthält das Prozessgas ein Ätzgas und ein Nebenprodukt-bildendes Gas. Das Ätzgas kann Cl2, HBr, CF4, CHF3, CH2F2, CH3F oder C4F6 oder eine Kombination davon sein. Das Nebenprodukt-bildende Gas kann Stickstoff (N2), Sauerstoff (O2), SO2, CO2 oder CO oder eine Kombination davon sein. Das Prozessgas kann auch mit anderen Gasen, wie etwa Ar, He, Ne oder dergleichen, versetzt werden. Bei einigen Ausführungsformen der vorliegenden Erfindung wird der Ätzprozess mit einer Spannungsquellenleistung von etwa 10 W bis etwa 3000 W durchgeführt. Die Vorspannungsleistung ist höher als etwa 200 W und kann etwa 10 W bis etwa 3000 W betragen. Der Druck des Prozessgases kann etwa 1 mTorr bis etwa 800 mTorr betragen. Der Durchsatz des Prozessgases kann etwa 1 Ncm3/min bis etwa 5000 Ncm3/min betragen.
  • In dem Ätzprozess 36 reagiert die Oberflächenschicht der hergestellten Dummy-Gateelektroden 30' mit dem Nebenprodukt-bildenden Gas zu einer Nebenproduktschicht 38, die Teile auf Seitenwänden der neu hergestellten Teile der Dummy-Gateelektroden 30' umfasst. Der entsprechende Schritt ist als ein Schritt 212 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. In Abhängigkeit von der Zusammensetzung der Hartmasken 32' kann die Nebenproduktschicht 38 auf den Oberflächen der Hartmasken 32' hergestellt werden (oder auch nicht, wie in 6F gezeigt ist). In Abhängigkeit von dem Prozessgas kann die Nebenproduktschicht 38 SiwOxNyCz, SiBraClbOc oder dergleichen aufweisen. Um die Nebenproduktschicht 38 so herzustellen, dass sie als eine Ätzmaske in dem nachfolgenden Prozess dick genug ist, wird mehr Nebenprodukt-bildendes Gas eingeleitet. Ein Verhältnis des Durchsatzes des Nebenprodukt-bildenden Gases zu dem Durchsatz des Ätzgases kann zum Beispiel höher als etwa 40 sein und kann etwa 1 bis etwa 1000 betragen. Im Verlauf des Ätzprozesses 36 dehnt sich die Nebenproduktschicht 38 nach unten aus, wie in 6B gezeigt ist. Eine Dicke T1 der Nebenproduktschicht 38 kann etwa 2 Å bis etwa 300 Å betragen. In dem Ätzprozess 36 wird Plasma zugeschaltet. Eine Temperatur des jeweiligen Wafers kann etwa 0 °C bis etwa 150 °C betragen.
  • Bei einigen Ausführungsformen wird nach dem Ätzprozess 36 die Zufuhr des Ätzgases beendet, und das Nebenprodukt-bildende Gas wird eingeleitet, um die Dicke der Nebenproduktschicht 38 zu vergrößern. Das jeweilige Nebenprodukt-bildende Gas kann N2, O2, SO2, CO2, CO, SiCl4 oder dergleichen oder eine Kombination davon sein. In diesem Prozess kann Plasma zugeschaltet werden. Der entsprechende Prozess wird als ein Nebenprodukt-Verdickungsprozess bezeichnet. Bei einigen Ausführungsformen wird der Nebenprodukt-Verdickungsprozess in situ mit dem (in der gleichen Prozesskammer wie der) Ätzprozess 36 und einem später durchgeführten Ätzprozess 40 (6C) durchgeführt, wobei es zwischen diesen Prozessen keine Vakuumunterbrechung gibt. Bei alternativen Ausführungsformen wird der Nebenprodukt-Verdickungsprozess ex situ mit den Prozessen 36 und 40 mit einer Vakuumunterbrechung dazwischen durchgeführt. Der ex situ durchgeführte Nebenprodukt-Verdickungsprozess kann unter Verwendung von N2, O2, SO2, CO2, CO oder dergleichen oder einer Kombination davon als Prozessgase durchgeführt werden.
  • Bei alternativen Ausführungsformen wird der Nebenprodukt-Verdickungsprozess unter Verwendung einer chemischen Lösung durchgeführt, die Ozon und/oder CO2 enthalten kann, die in vollentsalztem Wasser gelöst sind, wobei der Wafer 10 in die chemische Lösung getaucht wird, damit sich die Nebenproduktschicht 38 bilden kann.
  • Bei weiteren alternativen Ausführungsformen enthält bei dem Ätzprozess 36 das Prozessgas das Ätzgas, aber nicht das Nebenprodukt-bildende Gas. Dementsprechend wird in dem Ätzprozess 36 keine Nebenproduktschicht gebildet. Die Nebenproduktschicht 38 wird mit einem Nebenprodukt-Verdickungsprozess erzeugt, der den In-situ-, den Ex-situ- oder den Nassprozess umfassen kann, wie vorstehend dargelegt worden ist. Bei einigen Ausführungsformen wird in dem In-situ-, dem Ex-situ- oder dem Nassprozess die Nebenproduktschicht 38 auch auf der freiliegenden horizontalen Fläche des ungeätzten Teils der Dummy-Gateelektrodenschicht 30 hergestellt, ähnlich wie eine Schutzschicht 38', die in 6G gezeigt ist. Bei anderen Ausführungsformen wird in einigen In-situ- oder Ex-situ-Prozessen die Nebenproduktschicht 38 auf den Seitenwänden, aber nicht auf der horizontalen Fläche des ungeätzten Teils der Dummy-Gateelektrodenschicht 30 hergestellt (oder verdickt).
  • In 6C wird nach der Durchführung des ersten Ätzprozesses 36 ein zweiter anisotroper Ätzprozess 40 durchgeführt, um die Dummy-Gateelektrodenschicht 30 weiter zu ätzen, bis sie durchgeätzt ist, um die Dummy-Gateelektrode 30' zu erzeugen. Der entsprechende Schritt ist als ein Schritt 214 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. In dem Ätzprozess 40 wird Plasma zugeschaltet. Zu diesem Zeitpunkt kann die dielektrische Dummy-Gateschicht 28 strukturiert werden oder auch nicht. Der zweite Ätzprozess 40 wird unter Verwendung eines Ätzgases durchgeführt, das Cl2, HBr, CF4, CHF3, CH2F2, CH3F, C4F6 oder eine Kombination davon enthalten kann. Bei einigen Ausführungsformen enthält das Prozessgas kein Nebenprodukt-bildendes Gas, das N2, O2, SO2, CO2, CO oder dergleichen sein kann. Bei alternativen Ausführungsformen enthält das Prozessgas ein oder mehrere Nebenprodukt-bildende Gase. Der Durchsatz des Nebenprodukt-bildenden Gases wird jedoch im Vergleich zu dem Ätzprozess 36 reduziert. Wenn die Durchsätze des Nebenprodukt-bildenden Gases in den Ätzprozessen 36 und 40 mit BPFR36 bzw. BPFR40, bezeichnet werden, so kann ein Verhältnis BPFR40/BPFR36 kleiner als etwa 0,2 oder 0,1 sein und kann etwa 0 bis 0,2 oder 0,1 betragen. Hingegen können die Durchsätze der Ätzgase in den Ätzprozessen 36 und 40 gleichgroß sein, oder sie können voneinander verschieden sein. Dementsprechend wird im Wesentlichen keine neue Nebenproduktschicht 38 in dem Ätzprozess 40 gebildet, oder obwohl es eine Nebenproduktschicht 38 gibt, die mit dem Ätzprozess 40 erzeugt wird, ist eine Dicke T2 der neu erzeugten Nebenproduktschicht 38 kleiner als die Dicke T1. In 6C werden Strichlinien verwendet, um die in dem Ätzprozess 40 erzeugte Nebenproduktschicht 38 darzustellen, die die Dicke T2 hat. Bei einigen Ausführungsformen ist ein Verhältnis T2/T1 kleiner als etwa 0,2 oder 0,1, und es kann etwa 0 bis etwa 0,2 oder 0,1 betragen.
  • 6C zeigt mehrere Ausführungsformen, wobei mehrere mögliche Positionen eines unteren Endes 38BE der Nebenproduktschicht 38 dargestellt sind. Außerdem ist die Ebene der Oberseiten 26T der überstehenden Finnen 26' gezeigt. Bei verschiedenen Ausführungsformen kann das untere Ende 38BE höher als, auf gleicher Höhe wie oder niedriger als die Oberseiten 26T der überstehenden Finnen 26' sein. Zum Beispiel kann das untere Ende 38BE der Nebenproduktschicht 38 um eine Höhendifferenz Di, die etwa 0 nm bis etwa 50 nm betragen kann, höher als die Finnen-Oberseite 26T sein. Das untere Ende 38BE der Nebenproduktschicht 38 kann um eine Höhendifferenz D2, die etwa 0 nm bis etwa 100 nm betragen kann, niedriger als die Finnen-Oberseite 26T sein.
  • In 6D wird nach der Herstellung der Dummy-Gateelektrode 30' ein Ätzprozess 42 durchgeführt, der auch als ein Umformungsprozess für die Dummy-Gateelektrode 30' bezeichnet wird. Der entsprechende Schritt ist als ein Schritt 216 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. Bei einigen Ausführungsformen wird der Ätzprozess 42 unter Verwendung eines Prozessgases durchgeführt, das die Dummy-Gateelektrode 30' ätzen kann und aus der Gruppe Cl2, HBr, CF4, CHF3, CH2F2, CH3F, C4F6 oder einer Kombination davon gewählt werden kann. Das Prozessgas kann keine Nebenprodukt-bildende Gase wie N2, O2, SO2, CO2, CO oder dergleichen enthalten oder kann nur eine geringe Menge eines Nebenprodukt-bildenden Gases zum Einstellen des Ätzprozesses enthalten. Dementsprechend wird keine Nebenproduktschicht mehr erzeugt. Der Ätzprozess 42 kann mit einer Spannungsquellenleistung von etwa 10 W bis etwa 3000 W durchgeführt werden. Der Druck des Prozessgases kann etwa 1 mTorr bis etwa 800 mTorr betragen. Der Durchsatz des Prozessgases kann etwa 1 Ncm3/min bis etwa 5000 Ncm3/min betragen. Die Vorspannungsleistung wird im Vergleich zu der Vorspannungsleistung reduziert, die in den Ätzprozessen 36 und 40 verwendet wird, sodass der Ätzprozess 42 außer dem anisotropen Effekt auch einen gewissen isotropen Effekt hat. Die Vorspannungsleistung kann kleiner als etwa 40 % der Vorspannungsleistung sein, die in den Ätzprozessen 36 und 40 verwendet, und sie kann etwa 5 % bis etwa 80 % betragen. Bei einigen Ausführungsformen kann die Vorspannungsleistung, die in dem Ätzprozess 42 verwendet wird, kleiner als etwa 100 W sein und kann etwa 10 W bis etwa 3000 W betragen.
  • Bei einigen Ausführungsformen wird durch den Ätzprozess 42 die Dummy-Gateelektrode 30' umgeformt, und die resultierende Struktur ist in 6D gezeigt. Dadurch entsteht ein Dummy-Gatestapel 34', der ein strukturiertes Dummy-Gatedielektrikum 28' ( 7) aufweisen kann, wenn dieses strukturiert wird, oder der das Dummy-Gatedielektrikum 28' nicht aufweist, wenn es nicht strukturiert wird. In dem Ätzprozess 42 schützt die Nebenproduktschicht 38 partiell einen unteren Teil 30A' der Dummy-Gateelektrode 30', der niedriger als die unteren Enden 38BE der Nebenproduktschicht 38 ist. Daher wird die Nebenproduktschicht 38 alternativ als eine Schutzschicht bezeichnet. Da der Ätzprozess 42 auch einen isotropen Effekt hat, wird auch der untere Teil 30A' der Dummy-Gateelektrode 30' seitlich geätzt. Obere Abschnitte des unteren Teils 30A' werden stärker geschützt, und die seitliche Ätzung ist weniger signifikant. Untere Abschnitte des unteren Teils 30A' werden weniger geschützt, und die seitliche Ätzung ist signifikanter. Dadurch wird der untere Teil 30A' verjüngt. In der gesamten Beschreibung wird der untere Teil 30A' auch als ein sich verengender Teil bezeichnet.
  • Bei einigen Ausführungsformen hat der untere Teil 30A' geneigte und gerade Seitenwände. Eine obere Breite W2 ist größer als eine untere Breite W3. Bei einigen Ausführungsformen ist eine Differenz (W2 - W3) größer als etwa 3 Å. Die Höhe H1 des unteren Teils 30A' kann größer als etwa 300 Å sein. Ein Neigungswinkel θ1 (6D) der Seitenwände des unteren Teils 30A' ist kleiner als 90° und kann kleiner als etwa 88° sein oder kann etwa 80° bis etwa 88° betragen.
  • Ein oberer Teil 30B' hat Seitenwände, die gerade sein können und vertikaler als die unteren Teile sind, wobei ein Neigungswinkel θ2 größer als der Neigungswinkel θ1 ist. Bei einigen Ausführungsformen ist der Neigungswinkel θ2 gleich oder kleiner als 90°. Eine Differenz (θ2 - θ1) ist größer als etwa 2°, etwa 5° oder etwa 10° und kann etwa 1° bis etwa 30° betragen. Eine Höhe H2 des oberen Teils 30B' kann größer als etwa 40 nm sein und kann etwa 10 nm bis etwa 200 nm betragen.
  • Nach dem Ätzprozess 42 wird die Nebenproduktschicht 38 zum Beispiel in einem weiteren Ätzprozess entfernt. Der entsprechende Schritt ist als ein Schritt 218 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. Die resultierende Struktur ist in 6E gezeigt. Dann werden Gate-Abstandshalter 46 auf den Seitenwänden der Dummy-Gatestapel 34' hergestellt, wie in 7 gezeigt ist. Der entsprechende Schritt ist ebenfalls als der Schritt 220 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung werden die Gate-Abstandshalter 46 aus einem oder mehreren dielektrischen Materialien, wie etwa Siliziumnitrid, Siliziumcarbonitrid oder dergleichen, hergestellt, und sie können eine Einschichtstruktur oder einer Mehrschichtstruktur mit einer Mehrzahl von dielektrischen Schichten haben.
  • Dann wird ein Ätzprozess durchgeführt, um die Teile der überstehenden Finnen 26' zu ätzen, die nicht von den Dummy-Gatestapeln 34' und den Gate-Abstandshaltern 46 bedeckt sind, sodass die in 8 gezeigte Struktur entsteht. Der entsprechende Schritt ist als ein Schritt 222 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. Der Ätzprozess kann anisotrop sein, und daher werden die Teile der Finnen 26' direkt unter den Dummy-Gatestapeln 34' und den Gate-Abstandshaltern 46 geschützt und werden nicht geätzt. Die Oberseiten der ausgesparten Halbleiterstreifen 26 können bei einigen Ausführungsformen niedriger als die Oberseiten 24A der STI-Bereiche 24 sein. Dadurch entstehen Aussparungen 50. Die Aussparungen 50 umfassen einige Teile, die sich auf gegenüberliegenden Seiten der Dummy-Gatestapel 34' befinden, und einige Teile zwischen verbliebenen Teilen der überstehenden Finnen 26'.
  • Dann werden Epitaxiebereiche (Source-/Drain-Bereiche) 54 durch selektives Aufwachsen (durch Epitaxie) eines Halbleitermaterials in den Aussparungen 50 hergestellt, sodass die in 9 gezeigte Struktur entsteht. Der entsprechende Schritt ist als ein Schritt 224 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. In Abhängigkeit davon, ob der resultierende FinFET ein p- oder ein n-FinFET ist, kann im Verlauf der Epitaxie ein p- oder ein n-Dotierungsstoff in situ dotiert werden. Wenn der resultierende FinFET zum Beispiel ein p-FinFET ist, kann Silizium-Germanium-Bor (SiGeB), Silizium-Bor (SiB) oder dergleichen aufgewachsen werden. Wenn der resultierende FinFET hingegen ein n-FinFET ist, kann Silizium-Phosphor (SiP), Silizium-Kohlenstoff-Phosphor (SiCP) oder dergleichen aufgewachsen werden. Bei alternativen Ausführungsformen der vorliegenden Erfindung weisen die Epitaxiebereiche 54 III-V-Verbindungshalbleiter wie GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlAs, AlP, GaP, Kombinationen davon oder Multischichten davon auf. Nachdem die Aussparungen 50 mit den Epitaxiebereichen 54 gefüllt worden sind, führt das weitere epitaxiale Aufwachsen der Epitaxiebereiche 54 dazu, dass sie sich horizontal ausdehnen, und es können Abschrägungen entstehen. Durch das weitere Aufwachsen der Epitaxiebereiche 54 können außerdem benachbarte Epitaxiebereiche 54 miteinander verschmelzen. Es können Hohlräume (Luftspalte) 56 entstehen.
  • Nach dem Epitaxieprozess können die Epitaxiebereiche 54 weiter mit einem p- oder einem n-Dotierungsstoff dotiert werden, um Source- und Drain-Bereiche herzustellen, die ebenfalls mit der Bezugszahl 54 bezeichnet werden. Bei alternativen Ausführungsformen der vorliegenden Erfindung wird der Implantationsschritt ausgelassen, wenn die Epitaxiebereiche 54 während der Epitaxie in situ mit dem p- oder n-Dotierungsstoff dotiert werden.
  • 10 zeigt eine perspektivische Darstellung der Struktur nach der Herstellung einer Kontakt-Ätzstoppschicht (CESL) 58 und eines Zwischenschicht-Dielektrikums (ILD) 60. Der entsprechende Schritt ist als ein Schritt 226 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. Die CESL 58 kann aus Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid oder dergleichen durch CVD, ALD oder dergleichen hergestellt werden. Das ILD 60 kann ein dielektrisches Material sein, das zum Beispiel durch FCVD, Schleuderbeschichtung, CVD oder mit einem anderen Abscheidungsverfahren abgeschieden wird. Das ILD 60 kann aus einem sauerstoffhaltigen dielektrischen Material hergestellt werden, das ein Siliziumoxid-basiertes Material sein kann, wie etwa TEOS-Oxid (TEOS: Tetraethylorthosilicat), Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG) oder dergleichen. Ein Planarisierungsprozess, wie etwa ein CMP-Prozess oder ein mechanischer Schleifprozess, kann durchgeführt werden, um die Oberseiten des ILD 60, der Dummy-Gatestapel 34' und der Gate-Abstandshalter 46 auf gleiche Höhe zu bringen.
  • Dann werden die Dummy-Gatestapel 34' entfernt. Die Teile der dielektrischen Dummy-Gateschicht auf den überstehenden Finnen 26' werden ebenfalls entfernt, um die überstehenden Finnen 26' freizulegen. In den resultierenden Gräben werden Ersatz-Gatestapel 66 und selbstjustierte Hartmasken 68 hergestellt. Die resultierende Struktur ist in 11A gezeigt. Der entsprechende Schritt ist als ein Schritt 228 in dem Prozessablauf 200 angegeben, der in 24 gezeigt ist. Der Gatestapel 66 umfasst ein Gatedielektrikum 62 und eine Gateelektrode 64. Das Gatedielektrikum 62 kann eine Grenzflächenschicht (IL; nicht dargestellt) und eine dielektrische High-k-Schicht umfassen. Die IL wird auf den freigelegten Flächen der überstehenden Finnen 26' hergestellt und kann eine Oxidschicht, wie etwa eine Siliziumoxidschicht, sein, die durch thermische Oxidation der überstehenden Finnen 26', einen chemischen Oxidationsprozess oder einen Abscheidungsprozess hergestellt wird. Die dielektrische High-k-Schicht weist ein dielektrisches High-k-Material auf, wie etwa Hafniumoxid, Lanthanoxid, Aluminiumoxid, Zirconiumoxid oder dergleichen.
  • Bleiben wir bei 11A. Auf dem Gatedielektrikum 62 wird die Gateelektrode 64 hergestellt. Die Gateelektrode 64 kann Stapelschichten aufweisen, die eine Diffusionssperrschicht (eine Verkappungsschicht) und eine oder mehrere Austrittsarbeitsschichten über der Diffusionssperrschicht umfassen können. Die Diffusionssperrschicht kann aus Titannidrid hergestellt werden, das mit Silizium, Titan-Siliziumnitrid oder dergleichen dotiert werden kann (oder auch nicht). Die Austrittsarbeitsschicht bestimmt die Austrittsarbeit der Gateelektrode und umfasst mindestens eine Schicht oder aber eine Mehrzahl von Schichten, die aus unterschiedlichen Materialien hergestellt sind. Die Gateelektrode 64 kann auch einen Metallfüllbereich aufweisen, der aus Cobalt, Wolfram, Legierungen davon oder anderen Metallen oder Metalllegierungen hergestellt werden kann oder diese aufweisen kann.
  • Dann wird ein Planarisierungsprozess, wie etwa ein CMP-Prozess oder ein mechanischer Schleifprozess, durchgeführt, sodass die Oberseite des Gatestapels 66 mit der Oberseite des ILD 60 koplanar ist. In einem späteren Prozess wird der Gatestapel 66 rückgeätzt, sodass zwischen gegenüberliegenden Gate-Abstandshaltern 46 eine Aussparung entsteht. Dann werden Hartmasken 80 über den Gatestapeln 66 hergestellt. Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst die Herstellung der Hartmasken 80 einen Abscheidungsprozess zum Abscheiden eines dielektrischen Schutzmaterials und einen Planarisierungsprozess zum Entfernen des überschüssigen dielektrischen Materials über den Gate-Abstandshaltern 46 und dem ILD 60. Die Hartmasken 80 können zum Beispiel aus Siliziumnitrid oder aus anderen ähnlichen dielektrischen Materialien hergestellt werden. Dadurch entsteht ein FinFET 81.
  • Die 11B-1, 11B-2 und 11B-3 zeigen Schnittansichten der Ersatz-Gatestapel 66 gemäß einigen Ausführungsformen, wobei die Schnittansichten von dem Referenzquerschnitt 11B - 11B von 11A erhalten werden. Die Positionen der Oberseite 26T und von unteren Enden 26B der überstehenden Finnen 26' sind ebenfalls gekennzeichnet, und die überstehenden Finnen 26' erstrecken sich zwischen 26T und 26B, obwohl die überstehenden Finnen 26' nicht dargestellt sind, da sie sich in einer anderen Ebene als der dargestellten Ebene befinden. Untere Teile 66A' der Ersatz-Gatestapel 66 ersetzen die unteren Teile 30A' der Dummy-Gatestapel 34' in 6D und haben somit das gleiche Profil wie diese. Dadurch werden die unteren Teile 30A' verjüngt. In der gesamten Beschreibung werden die unteren Teile 66A' auch als sich verengende Teile bezeichnet. Obere Teile 66B' der Ersatz-Gatestapel 66 ersetzen die oberen Teile 30B' der Dummy-Gatestapel 34' in 6D. Dementsprechend sind die Neigungswinkel θ1 und θ2 die Gleichen wie die, die unter Bezugnahme auf 6D erörtert worden sind, und die Einzelheiten werden hier nicht wiederholt. Außerdem folgen die Seitenwandprofile der Ersatz-Gatestapel 66 den Seitenwandprofilen der Dummy-Gatestapel 34' in 6D.
  • 11B-1 zeigt Ausführungsformen, bei denen eine Verbindungsebene 82 der unteren Teile 66A' und der entsprechenden oberen Teile 66B' höher als die Oberseite 26T der überstehenden Finne 26' ist. 11B-2 zeigt Ausführungsformen, bei denen die Verbindungsebene 82 auf gleicher Höhe mit der Oberseite 26T der überstehenden Finne 26' ist. 11B-3 zeigt Ausführungsformen, bei denen die Verbindungsebene 82 niedriger als die Oberseite 26T der überstehenden Finne 26' ist. Ein Anpassen der Verbindungsebene 82 beim Umschalten von dem Ätzprozess 36 (6B) auf den Ätzprozess 40 (6C) kann ein Anpassen des Drucks, der Leistung, des Gasdurchsatzes und der Ätzdauer der Ätzprozesse 36 und 40 umfassen. Zum Beispiel kann ein Erhöhen des Drucks und der Leistung des Ätzprozesses dazu beitragen, eine ausreichend dicke Nebenproduktschicht auf den Seitenwänden des unteren Teils der Dummy-Gateelektrode 30' herzustellen, sodass die Ausführungsformen von 11B-3 realisiert werden. Es versteht sich, dass die vorstehend erörterten Neigungswinkel der Gatestapel 66 ebenfalls gleich den Neigungswinkeln der Seitenwände der entsprechenden Teile der Gate-Elektroden 64 sein können, da die dielektrische High-k-Schicht des Gatedielektrikums 62 konform sein kann.
  • Bei einigen Ausführungsformen können die Verbindungsebenen 82 von zwei unmittelbar benachbarten Ersatz-Gatestapeln 66 voneinander verschieden sein. Zum Beispiel kann für den einen der zwei unmittelbar benachbarten Ersatz-Gatestapel 66 eine der in den 11B-1, 11B-2 und 11B-3 gezeigten Ausführungsformen verwendet werden, während für den anderen der zwei unmittelbar benachbarten Ersatz-Gatestapel 66 eine andere der in diesen Figuren gezeigten Ausführungsformen verwendet werden kann.
  • Die 6F bis 61 zeigen die Herstellung der Dummy-Gatestapel 34' gemäß alternativen Ausführungsformen. Wenn nicht anders angegeben, sind die Materialien und die Herstellungsprozesse für die Komponenten bei diesen Ausführungsformen (und bei den Ausführungsformen in den 12 bis 23) im Wesentlichen die Gleichen wie für ähnliche Komponenten, die mit ähnlichen Bezugszahlen bei den vorhergehenden Ausführungsform bezeichnet sind, die in den 1 bis 4, 5A, 5B, 6 und 6A bis 6E gezeigt sind. Die Einzelheiten zu dem Herstellungsverfahren und den Materialien für die Komponenten, die in den 6F bis 61 und den 12 bis 23 gezeigt sind, sind daher in der Beschreibung der vorhergehenden Ausführungsformen zu finden.
  • Die ersten Schritte sind die Gleichen wie die, die in den 1 bis 4 und 5A und 5B gezeigt sind. In 6F wird der Ätzprozess 40 (der auch mit 40A bezeichnet ist) durchgeführt. Die Einzelheiten des Prozesses sind die Gleichen wie die, die für den Ätzprozess 40 von 6C dargelegt worden sind. Dementsprechend wird die Dummy-Gateelektrodenschicht 30 geätzt, und es wird keine Nebenproduktschicht hergestellt. In 6G wird die Schutzschicht 38' zum Beispiel durch ALD, CVD, PEALD, PECVD oder dergleichen abgeschieden. Das Material für die Schutzschicht 38' kann SiN, SiON, SiCON, SiC, SiOC, SiO2 oder dergleichen sein. Die Dicke der Schutzschicht 38' kann etwa 2 Å bis etwa 300 Å betragen. Dann wird in 6H ein weiterer Ätzprozess 40 (der mit 40B bezeichnet ist) im Wesentlichen unter den gleichen Prozessbedingungen wie denen durchgeführt, die unter Bezugnahme auf 6C dargelegt worden sind. Dadurch wird die Dummy-Gateelektrodenschicht 30 durchgeätzt, sodass die Dummy-Gateelektrode 30' entsteht.
  • 61 zeigt den Ätzprozess 42, der zum Umformen des Profils der Dummy-Gateelektrode 30' verwendet wird. Die Einzelheiten des Prozesses sind in der Beschreibung von 6D zu finden und werden hier nicht wiederholt. Das Profil der Dummy-Gateelektrode 30' ist ebenfalls in der Beschreibung von 6D zu finden. Dann wird die Schutzschicht 38' durch Ätzung entfernt. Die übrigen Prozesse zum Herstellen des FinFET 81 sind in den 7 bis 11A, 11B-1, 11B-2 und 11B-3 gezeigt.
  • Die Dummy-Gateelektroden 30', die in den 6D und 61 gezeigt sind, haben einen sich verengenden Teil 30A' und einen Übergangsbereich, in dem der darunter befindliche Teil enger zu werden beginnt. Bei alternativen Ausführungsformen können die Dummy-Gateelektroden 30' mehr als einen sich verengenden Teil (z. B. zwei, drei, vier oder mehr sich verengende Teile) haben. Die 12 bis 15 zeigen den Prozess zum Herstellen der Dummy-Gateelektrode 30' mit zwei sich verengenden Teilen, wobei die Seitenwände der unteren Teile stärker als die der jeweiligen oberen Teile geneigt sind. Der Prozess kann mit der in 6D gezeigten Struktur beginnen, und die jeweilige Struktur ist als 12 wiedergegeben. Die Herstellung der in 12 gezeigten Struktur kann dementsprechend den ersten Ätzprozess 36 (6A und 6B), den zweiten Ätzprozess 40 (6C) und den dritten Ätzprozess 42 ( 6D) umfassen.
  • Dann wird in 13 ein weiterer Ätzprozess 36 (der mit 36B bezeichnet ist) durchgeführt. Die Einzelheiten des Ätzprozesses 36 sind in der Beschreibung der 6A und 6B zu finden, und das Prozessgas enthält das Ätzgas und das Nebenprodukt-bildende Gas. Der untere Teil 30A' wird eigentlich nicht geätzt, da die Ätzung anisotrop ist. Die Nebenproduktschicht 38 dehnt sich nach unten auf die geneigten Seitenwände der Dummy-Gateelektrode 30' aus. Bei einigen Ausführungsformen wird die Position der unteren Enden der Nebenproduktschicht 38 durch Anpassen des jeweiligen Prozesses bestimmt. Zum Beispiel wird der Druck des Prozessgases nicht zu hoch oder zu niedrig eingestellt. Wenn der Druck zu hoch ist, dehnt sich die Nebenproduktschicht 38 zu sehr nach unten aus, und sie kann sogar als eine konforme Schicht auf der gesamten Oberfläche der Dummy-Gateelektrode 30' hergestellt werden. Wenn der Druck zu niedrig ist, kann sich die Nebenproduktschicht 38 nicht mit der gewünschten Strecke nach unten ausdehnen. Bei einigen Ausführungsformen beträgt der Druck etwa 1 mTorr bis etwa 800 mTorr. In ähnlicher Weise kann eine zu hohe Spannungsquellenleistung dazu führen, dass sich die Nebenproduktschicht 38 zu sehr nach unten ausdehnt, und eine zu niedrige Spannungsquellenleistung kann dazu führen, dass sich die Nebenproduktschicht 38 nicht ausreichend nach unten ausdehnt. Bei einigen Ausführungsformen beträgt die Spannungsquellenleistung etwa 10 W bis etwa 3000 W. Die Vorspannungsleistung ist niedriger als die die in den beiden Ätzprozessen 36 und 40 verwendet wird, um einen anisotropen und einen isotropen Effekt in dem Ätzprozess zu erzielen. Bei einigen Ausführungsformen beträgt die Vorspannungsleistung etwa 10 W bis etwa 3000 W. Außerdem kann mehr N2 dazu führen, dass sich die Nebenproduktschicht 38 stärker ausdehnt, da N2 aktiver als O2 ist. Bei einigen Ausführungsformen werden in dem in 13 gezeigten Ätzprozess ein (z. B. um mehr als 50 %) höherer N2-Durchsatz und/oder ein (z. B. um weniger als 50 %) niedrigerer O2-Durchsatz als in dem Ätzprozess 36 der 6A und 6B verwendet.
  • 14 zeigt einen weiteren Ätzprozess 42 (der mit 42C bezeichnet ist). Die Prozessbedingungen können im Wesentlichen die Gleichen wie in 6D sein. Alternativ kann die Vorspannungsleistung stärker als in dem in 6D gezeigten Prozess reduziert werden. Dadurch werden die Teile der Dummy-Gateelektrode 30' unter dem unteren Ende 38BE der Nebenproduktschicht 38 geätzt, und die Seitenwände werden stärker geneigt (und können gerade sein). Der untere Teil 30A' umfasst somit Teile 30A1' und 30A2', die Neigungswinkel θ3 bzw. θ1 haben. Der Neigungswinkel θ3 ist kleiner als der Neigungswinkel θ1, der wiederum kleiner als der Neigungswinkel θ2 ist. Bei einigen Ausführungsformen sind die Winkeldifferenz (θ2 - θ1) und die Winkeldifferenz (θ1 - θ3) größer als etwa 2°, 50 oder 10°, und sie können etwa 10 bis etwa 30° betragen.
  • 15 zeigt die Ersatz-Gatestapel 66, die die Dummy-Gatestapel 34' von 14 ersetzen. Die resultierenden Ersatz-Gatestapel 66 haben das gleiche Profil wie der Dummy-Gatestapel 34', und sie haben die Neigungswinkel θ1, θ2 und θ3, die vorstehend unter Bezugnahme auf 14 erörtert worden sind. Die möglichen Ebenen der Oberseite 26T der überstehenden Finnen 26' sind ebenfalls dargestellt.
  • Die 16 bis 23 zeigen den Prozess zum selektiven Umformen der Dummy-Gatestapel 34' gemäß einigen Ausführungsformen. Auch hier wieder sind die Einzelheiten der Prozesse und der Materialien dieser Ausführungsformen den Einzelheiten der ähnlichen Prozesse und Materialien zu entnehmen, die bei den vorhergehenden Ausführungsformen erörtert worden sind. In 16 wird der STI-Bereich 24 so hergestellt, dass er sich in das Substrat 20 erstreckt. Es werden die dielektrische Gateschicht 28, die Gateelektrodenschicht 30 und die Hartmasken 32' hergestellt. Die Herstellungsprozesse sind im Wesentlichen die Gleichen wie die, die in den 1 bis 4, 5A und 5B gezeigt sind, und sie werden hier nicht wiederholt. Auch hier wieder ist die dielektrische Gateschicht 28 in späteren Figuren nicht einzeln dargestellt, da die Schnittansicht in 16 durch Durchqueren des STI-Bereichs 24 erhalten wird und die dielektrische Gateschicht 28 und der STI-Bereich 24 beide Dielektrika sind.
  • 17 zeigt den Ätzprozess 36, dessen Einzelheiten in den 6A und 6B zu finden sind. Dadurch entsteht die Nebenproduktschicht 38. Dann wird in 18 der Ätzprozess 40 durchgeführt, um die Gateelektrodenschicht 30 durchzuätzen und die Dummy-Gateelektrode 30' herzustellen. Die Einzelheiten der Ätzprozesse 36 und 40 sind den vorhergehenden Ausführungsformen zu entnehmen. Es gibt keine Nebenproduktschicht, die mit dem Ätzprozess 40 neu hergestellt wird, oder falls die Nebenproduktschicht doch hergestellt wird, ist sie dünn, ähnlich der, die in 6C gezeigt ist. Auch hier wieder können die unteren Enden der Nebenproduktschicht 38 höher als, auf gleicher Höhe wie oder niedriger als die Oberseite 26T (die möglichen Ebenen sind dargestellt) der überstehenden Finnen 26' sein.
  • 19 zeigt die Herstellung einer Ätzmaske 84, die bei einigen Ausführungsformen ein Fotoresist sein kann. Die Ätzmaske 84 schützt einige der Dummy-Gateelektroden 30' partiell oder vollständig und lässt einige andere Dummy-Gateelektroden 30' unbedeckt. Dann wird in 20 der Ätzprozess 42 durchgeführt. Die Einzelheiten des Ätzprozesses 42 sind den vorhergehenden Ausführungsformen zu entnehmen. Die Seitenwände der Dummy-Gateelektroden 30', die dem Ätzgas ausgesetzt sind, werden umgeformt. Die Profile der umgeformten Seitenwände können im Wesentlichen die Gleichen wie die der umgeformten Seitenwände sein, die in 6D gezeigt sind, und die Einzelheiten sind in der Beschreibung von 6D zu finden. Die anderen Seitenwände der Dummy-Gateelektroden 30', die durch die Ätzmaske 84 geschützt sind, werden nicht umgeformt. Darüber hinaus ist auch ein Beispiel gezeigt, bei dem die rechte Seitenwand der äußerst rechten Dummy-Gateelektrode 30' nicht umgeformt wird, da die Seitenwand dicht genug an der Ätzmaske 84 ist, sodass das Ätzgas die Seitenwand nicht erreichen kann. In der gesamten Beschreibung werden die umgeformten (und somit stärker geneigten) Seitenwände mit 30SL bezeichnet (wobei „SL“ „geneigt“ bedeutet), und die nicht-umgeformten (und somit geraderen) Seitenwände werden mit 30ST bezeichnet (wobei „ST“ „gerader“ bedeutet). Außerdem werden Buchstaben „A“, „B“, „C“, „D“ oder dergleichen angehängt, um die einzelnen Seitenwände zu identifizieren. Die Profile der Dummy-Gateelektroden 30' werden unter Bezugnahme auf die 22 und 23 erörtert.
  • Dann wird die Ätzmaske 84 entfernt, und die resultierende Struktur ist in 21 gezeigt. Anschließend wird die Nebenproduktschicht 38 entfernt, und die resultierende Struktur ist in 22 gezeigt. Die übrigen Prozesse zum Herstellen von FinFETs, die dem FinFET 81 ähnlich sind, sind in den 7 bis 10 und den 11B-1, 11B-2 und 11B-3 gezeigt. Die entsprechenden Ersatz-Gatestapel 66, die die Dummy-Gatestapel 34' ersetzen, sind in 23 gezeigt.
  • Die 22 und 23 zeigen die Profile, wie etwa die geneigten Kanten und die Neigungswinkel θ1 und θ2 der Dummy-Gateelektroden 30' und der Ersatz-Gatestapel 66. Einige der Seitenwände der Dummy-Gateelektroden 30' und der Ersatz-Gatestapel 66 haben untere Teile, die stärker als die jeweiligen oberen Teile geneigt sind. Zum Beispiel sind untere Seitenwandteile 30SLA, 30SLB, 30SLC und 30SLD stärker geneigt als die jeweiligen oberen Teile der jeweiligen Seitenwände. Andererseits bilden einige andere untere Teile 30STA, 30STB, 30STC und 30STD und ihre entsprechenden oberen Teile durchgehend gerade Seitenwände. Außerdem kann eine Dummy-Gateelektrode 30' (und die entsprechende Ersatz-Gateelektrode), wie etwa die zweite Dummy-Gateelektrode 30' (von der rechten Seite in 22 gezählt), eine geneigte untere Seitenwand haben, während die gegenüberliegende Seitenwand gerade und weniger geneigt ist. Eine Dummy-Gateelektrode 30' kann Seitenwände haben, deren beide untere Teile stärker geneigt sind als ihre oberen Teile, und eine andere Dummy-Gateelektrode 30' kann Seitenwände haben, deren beide untere Teile die gleichen Neigungswinkel wie ihre entsprechenden oberen Teile haben.
  • Außerdem können die Ausführungsformen von 15 auch für die Ausführungsformen der 16 bis 23 verwendet werden, sodass die Seitenwände 30SLA, 30SLB, 30SLC und 30SLD jeweils mehr als einen geraden und geneigten Teil, z. B. etwa 2 bis etwa 10 gerade und geneigte Teile, haben können, wobei jeder dieser unteren Teile gerade ist und zunehmend stärker geneigt ist als die jeweiligen oberen Teile.
  • Bei einigen Ausführungsformen sind Abstände S1 zwischen einigen Finnen kleiner als Abstände S2. Ein Verhältnis S2/S1 ist zum Beispiel größer als etwa 2,0. Die Dummy-Gateelektroden 30' mit den Abständen S1 werden als in einem Bereich mit dichten Strukturen befindlich bezeichnet, und die Dummy-Gateelektroden 30' mit den Abständen S2 werden als in einem Bereich mit getrennten Strukturen befindlich bezeichnet. Die Seitenwandprofile von Dummy-Gates und Ersatzgates können dadurch beeinflusst werden, ob sich die jeweiligen FinFETs in einem Bereich mit dichten Strukturen oder in einem Bereich mit getrennten Strukturen befinden, wobei das letztgenannte Seitenwandprofil nicht wünschenswert ist. Bei einigen Ausführungsformen der vorliegenden Erfindung kann das Seitenwandprofil der Dummy-Gateelektroden 30' durch Herstellen der Ätzmaske 84 in ausgewählten Bereichen gesteuert werden, und es wird nicht dadurch bestimmt, ob sich die jeweiligen Dummy-Gateelektroden 30' in einem Bereich mit dichten Strukturen oder in einem Bereich mit getrennten Strukturen befinden, und das Seitenwandprofil kann mittels der Ätzmaske 84 individuell angepasst werden.
  • Die Ausführungsformen, die in 23 gezeigt sind, können zum Erfüllen der Leistungs- und Zuverlässigkeitsanforderungen verwendet werden. Zum Beispiel haben die jeweiligen Transistoren, für die die Dummy-Gateelektroden mit den sich verengenden unteren Teilen verwendet werden, eine bessere Leistung. Die Dummy-Gateelektroden dieser Transistoren neigen jedoch zum Kollabieren. FinFETs, deren Dummy-Gateelektroden gerade sind, neigen zwar weniger zum Kollabieren, aber die Leistung der resultierenden FinFETs ist möglicherweise nicht so gut wie die der FinFETs mit sich verengenden unteren Teilen. Durch Verwenden der in den 16 bis 23 gezeigten Ausführungsformen können für die FinFETs mit hohen Leistungsanforderungen geneigte Seitenwände verwendet werden, während für andere FinFETs gerade Seitenwände verwendet werden können, um eine bessere Ausbeute zu erzielen.
  • Die Ausführungsformen der vorliegenden Erfindung haben mehrere Vorzüge. Durch Ätzen der Dummy-Gateelektroden so, dass sie verjüngte untere Teile haben, wird die Leistung der resultierenden FinFETs verbessert, und der Sättigungsstrom steigt. Durch selektives Herstellen von geneigten Seitenwänden für ausgewählte Dummy-Gateelektroden wird die Forderung nach Verbesserung der Leistung und Zuverlässigkeit erfüllt.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Abscheiden einer dielektrischen Dummy-Gateschicht über einem Halbleiterbereich; Abscheiden einer Dummy-Gateelektrodenschicht über der dielektrischen Dummy-Gateschicht; Durchführen eines ersten Ätzprozesses, in dem ein oberer Teil der Dummy-Gateelektrodenschicht geätzt wird, um einen oberen Teil einer Dummy-Gateelektrode herzustellen; Herstellen einer Schutzschicht auf Seitenwänden des oberen Teils der Dummy-Gateelektrode; Durchführen eines zweiten Ätzprozesses, in dem ein unterer Teil der Dummy-Gateelektrodenschicht geätzt wird, um einen unteren Teil der Dummy-Gateelektrode herzustellen; Durchführen eines dritten Ätzprozesses, um den unteren Teil der Dummy-Gateelektrode unter Verwendung der Schutzschicht als eine Ätzmaske zu ätzen, wobei die Dummy-Gateelektrode durch den dritten Ätzprozess verjüngt wird; Entfernen der Schutzschicht; und Ersetzen der Dummy-Gateelektrode durch eine Ersatz-Gateelektrode. Bei einer Ausführungsform wird die Schutzschicht gleichzeitig mit der Durchführung des ersten Ätzprozesses hergestellt. Bei einer Ausführungsform wird der erste Ätzprozess unter Verwendung eines Prozessgases durchgeführt, das ein Ätzgas und ein Nebenprodukt-bildendes Gas enthält. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: nach dem zweiten Ätzprozess und vor dem dritten Ätzprozess Herstellen einer weiteren Ätzmaske, um eine weitere Dummy-Gateelektrode zu bedecken; und nach dem dritten Ätzprozess Entfernen der Ätzmaske. Bei einer Ausführungsform ist die Schutzschicht eine Nebenproduktschicht, die mit dem ersten Ätzprozess erzeugt wird, wobei die Schutzschicht Silizium- und Sauerstoffatome aufweist. Bei einer Ausführungsform weist die Nebenproduktschicht weiterhin Brom und Chlor auf. Bei einer Ausführungsform sind der erste und der zweite Ätzprozess anisotrop, und der dritte Ätzprozess hat sowohl einen anisotropen Effekt als auch einen isotropen Effekt. Bei einer Ausführungsform werden der erste und der zweite Ätzprozess unter Verwendung von ersten Vorspannungsleistungen durchgeführt, und der dritte Ätzprozess wird unter Verwendung einer zweiten Vorspannungsleistung durchgeführt, die niedriger als die ersten Vorspannungsleistungen ist. Bei einer Ausführungsform erfolgt das Entfernen der Schutzschicht durch Ätzen.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung weist eine Struktur Folgendes auf: eine überstehende Halbleiterfinne; einen ersten Gatestapel auf der überstehenden Halbleiterfinne, wobei der erste Gatestapel eine erste Seitenwand aufweist, die einen ersten unteren geraden Teil mit einem ersten Neigungswinkel und einen ersten oberen geraden Teil mit einem zweiten Neigungswinkel, der größer als der erste Neigungswinkel ist, umfasst; und einen ersten Gate-Abstandshalter, der den ersten unteren geraden Teil und den ersten oberen geraden Teil des ersten Gatestapels kontaktiert. Bei einer Ausführungsform weist der erste Gatestapel weiterhin eine zweite Seitenwand auf, die der ersten Seitenwand gegenüberliegt, wobei die zweite Seitenwand einen zweiten unteren geraden Teil mit dem ersten Neigungswinkel und einen zweiten oberen geraden Teil mit dem zweiten Neigungswinkel umfasst. Bei einer Ausführungsform weist der erste Gatestapel weiterhin eine zweite Seitenwand auf, die der ersten Seitenwand gegenüberliegt, wobei im Wesentlichen die gesamte zweite Seitenwand gerade ist. Bei einer Ausführungsform weist die Struktur weiterhin einen zweiten Gatestapel mit einer dritten Seitenwand auf, wobei im Wesentlichen die gesamte dritte Seitenwand gerade ist. Bei einer Ausführungsform umfasst die erste Seitenwand des ersten Gatestapels weiterhin einen geraden Unterteil, der niedriger als der erste untere gerade Teil ist und mit diesem verbunden ist, wobei der gerade Unterteil einen dritten Neigungswinkel hat, der kleiner als der erste Neigungswinkel ist. Bei einer Ausführungsform ist eine Differenz zwischen dem zweiten Neigungswinkel und dem ersten Neigungswinkel größer als etwa 5°.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist eine Struktur Folgendes auf: eine Halbleiterfinne; ein Gatedielektrikum auf der Halbleiterfinne; eine Gateelektrode über dem Gatedielektrikum, wobei die Gateelektrode einen oberen Teil mit einer ersten Seitenwand und einen unteren Teil umfasst, der unter dem oberen Teil angeordnet ist und mit diesem verbunden ist, wobei der untere Teil eine zweite Seitenwand hat, die mit der ersten Seitenwand verbunden ist, und die erste Seitenwand aufrechter als die zweite Seitenwand ist, wobei sich Neigungswinkel der ersten und der zweiten Seitenwand plötzlich ändern; und einen Gate-Abstandshalter, der die erste und die zweite Seitenwand kontaktiert. Bei einer Ausführungsform weist die Gateelektrode weiterhin einen Unterteil auf, der unter dem unteren Teil angeordnet ist und mit diesem verbunden ist, wobei der Unterteil eine dritte Seitenwand hat, die mit der zweiten Seitenwand verbunden ist, und die dritte Seitenwand stärker als die zweite Seitenwand geneigt ist, wobei sich Neigungswinkel der zweiten und der dritten Seitenwand plötzlich ändern. Bei einer Ausführungsform weist der obere Teil weiterhin eine dritte Seitenwand auf, die der ersten Seitenwand gegenüberliegt, und der untere Teil weist weiterhin eine vierte Seitenwand auf, die der zweiten Seitenwand gegenüberliegt, wobei sich Neigungswinkel der dritten und der vierten Seitenwand plötzlich ändern. Bei einer Ausführungsform weist der obere Teil weiterhin eine dritte Seitenwand auf, die der ersten Seitenwand gegenüberliegt, und der untere Teil weist weiterhin eine vierte Seitenwand auf, die der zweiten Seitenwand gegenüberliegt, wobei die dritte und die vierte Seitenwand Teile ein und derselben zusammenhängenden und geraden Seitenwand sind. Bei einer Ausführungsform weist die Gateelektrode ein Metall auf, und das Gatedielektrikum weist ein dielektrisches High-k-Material auf.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren mit den folgenden Schritten: Abscheiden einer dielektrischen Dummy-Gateschicht über einem Halbleiterbereich; Abscheiden einer Dummy-Gateelektrodenschicht über der dielektrischen Dummy-Gateschicht; Durchführen eines ersten Ätzprozesses, in dem ein oberer Teil der Dummy-Gateelektrodenschicht geätzt wird, um einen oberen Teil einer Dummy-Gateelektrode herzustellen; Herstellen einer Schutzschicht auf Seitenwänden des oberen Teils der Dummy-Gateelektrode; Durchführen eines zweiten Ätzprozesses, in dem ein unterer Teil der Dummy-Gateelektrodenschicht geätzt wird, um einen unteren Teil der Dummy-Gateelektrode herzustellen; Durchführen eines dritten Ätzprozesses, um den unteren Teil der Dummy-Gateelektrode unter Verwendung der Schutzschicht als eine Ätzmaske zu ätzen, wobei die Dummy-Gateelektrode durch den dritten Ätzprozess verjüngt wird; Entfernen der Schutzschicht; und Ersetzen der Dummy-Gateelektrode durch eine Ersatz-Gateelektrode.
  2. Verfahren nach Anspruch 1, wobei die Schutzschicht gleichzeitig mit dem Durchführen des ersten Ätzprozesses hergestellt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste Ätzprozess unter Verwendung eines Prozessgases durchgeführt wird, das ein Ätzgas und ein Nebenprodukt-bildendes Gas enthält.
  4. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: nach dem zweiten Ätzprozess und vor dem dritten Ätzprozess Herstellen einer weiteren Ätzmaske, um eine weitere Dummy-Gateelektrode zu bedecken; und nach dem dritten Ätzprozess Entfernen der Ätzmaske.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Schutzschicht eine Nebenproduktschicht, die mit dem ersten Ätzprozess erzeugt wird, ist und Silizium- und Sauerstoffatome aufweist.
  6. Verfahren nach Anspruch 5, wobei die Nebenproduktschicht weiterhin Brom und Chlor aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste und der zweite Ätzprozess anisotrop sind und der dritte Ätzprozess sowohl einen anisotropen Effekt als auch einen isotropen Effekt hat.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste und der zweite Ätzprozess unter Verwendung von ersten Vorspannungsleistungen durchgeführt werden und der dritte Ätzprozess unter Verwendung einer zweiten Vorspannungsleistung durchgeführt wird, die niedriger als die ersten Vorspannungsleistungen ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Entfernen der Schutzschicht durch Ätzen erfolgt.
  10. Struktur mit: einer überstehenden Halbleiterfinne; einem ersten Gatestapel auf der überstehenden Halbleiterfinne, wobei der erste Gatestapel eine erste Seitenwand aufweist, die Folgendes umfasst: einen ersten unteren geraden Teil mit einem ersten Neigungswinkel, und einen ersten oberen geraden Teil mit einem zweiten Neigungswinkel, der größer als der erste Neigungswinkel ist; und einem ersten Gate-Abstandshalter, der den ersten unteren geraden Teil und den ersten oberen geraden Teil des ersten Gatestapels kontaktiert.
  11. Struktur nach Anspruch 10, wobei der erste Gatestapel weiterhin eine zweite Seitenwand aufweist, die der ersten Seitenwand entgegengesetzt ist, wobei die zweite Seitenwand Folgendes umfasst: einen zweiten unteren geraden Teil mit dem ersten Neigungswinkel; und einen zweiten oberen geraden Teil mit dem zweiten Neigungswinkel.
  12. Struktur nach Anspruch 10, wobei der erste Gatestapel weiterhin eine zweite Seitenwand aufweist, die der ersten Seitenwand entgegengesetzt ist, wobei im Wesentlichen die gesamte zweite Seitenwand gerade ist.
  13. Struktur nach einem der Ansprüche 10 bis 12, die weiterhin einen zweiten Gatestapel mit einer dritten Seitenwand aufweist, wobei im Wesentlichen die gesamte dritte Seitenwand gerade ist.
  14. Struktur nach einem der Ansprüche 10 bis 13, wobei die erste Seitenwand des ersten Gatestapels weiterhin einen geraden Unterteil umfasst, der niedriger als der erste untere gerade Teil ist und mit diesem verbunden ist, wobei der gerade Unterteil einen dritten Neigungswinkel hat, der kleiner als der erste Neigungswinkel ist.
  15. Struktur nach einem der Ansprüche 10 bis 14, wobei eine Differenz zwischen dem zweiten Neigungswinkel und dem ersten Neigungswinkel größer als etwa 50 ist.
  16. Struktur mit: einer Halbleiterfinne; einem Gatedielektrikum auf der Halbleiterfinne; einer Gateelektrode über dem Gatedielektrikum, wobei die Gateelektrode Folgendes umfasst: einen oberen Teil mit einer ersten Seitenwand, und einen unteren Teil, der unter dem oberen Teil angeordnet ist und mit diesem verbunden ist, wobei der untere Teil eine zweite Seitenwand hat, die mit der ersten Seitenwand verbunden ist, und die erste Seitenwand aufrechter als die zweite Seitenwand ist, wobei sich Neigungswinkel der ersten Seitenwand und der zweiten Seitenwand plötzlich ändern; und einem Gate-Abstandshalter, der die erste und die zweite Seitenwand kontaktiert.
  17. Struktur nach Anspruch 16, wobei die Gateelektrode weiterhin einen Unterteil aufweist, der unter dem unteren Teil angeordnet ist und mit diesem verbunden ist, wobei der Unterteil eine dritte Seitenwand hat, die mit der zweiten Seitenwand verbunden ist, und wobei die dritte Seitenwand stärker als die zweite Seitenwand geneigt ist, wobei sich Neigungswinkel der zweiten Seitenwand und der dritten Seitenwand plötzlich ändern.
  18. Struktur nach Anspruch 16 oder 17, wobei der obere Teil weiterhin eine dritte Seitenwand aufweist, die der ersten Seitenwand entgegengesetzt ist, und der untere Teil weiterhin eine vierte Seitenwand aufweist, die der zweiten Seitenwand entgegengesetzt ist, wobei sich Neigungswinkel der dritten und der vierten Seitenwand plötzlich ändern.
  19. Struktur nach einem der Ansprüche 16 bis 18, wobei der obere Teil weiterhin eine dritte Seitenwand aufweist, die der ersten Seitenwand entgegengesetzt ist, und der untere Teil weiterhin eine vierte Seitenwand aufweist, die der zweiten Seitenwand entgegengesetzt ist, wobei die dritte und die vierte Seitenwand Teile ein und derselben zusammenhängenden und geraden Seitenwand sind.
  20. Struktur nach einem der Ansprüche 16 bis 19, wobei die Gateelektrode ein Metall aufweist und das Gatedielektrikum ein dielektrisches High-k-Material aufweist.
DE102020112763.4A 2020-05-05 2020-05-12 Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung Active DE102020112763B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/867,158 2020-05-05
US16/867,158 US11302581B2 (en) 2020-05-05 2020-05-05 Gate profile control through sidewall protection during etching

Publications (2)

Publication Number Publication Date
DE102020112763A1 true DE102020112763A1 (de) 2021-11-11
DE102020112763B4 DE102020112763B4 (de) 2023-08-10

Family

ID=76921583

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020112763.4A Active DE102020112763B4 (de) 2020-05-05 2020-05-12 Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung

Country Status (5)

Country Link
US (2) US11302581B2 (de)
KR (1) KR102379100B1 (de)
CN (1) CN113178417A (de)
DE (1) DE102020112763B4 (de)
TW (1) TWI783462B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230317462A1 (en) * 2022-03-09 2023-10-05 Tokyo Electron Limited Etching of Polycrystalline Semiconductors
US20230317465A1 (en) * 2022-04-05 2023-10-05 Tokyo Electron Limited Lateral Etching of Silicon

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019116395A1 (de) 2018-06-15 2019-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Steuern von profilen von ersatz-gates
US20200006148A1 (en) 2018-06-27 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Notched Gate Structure Fabrication

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520474B2 (en) * 2013-09-12 2016-12-13 Taiwan Semiconductor Manufacturing Company Limited Methods of forming a semiconductor device with a gate stack having tapered sidewalls
US9991285B2 (en) * 2013-10-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming FinFET device
US10164049B2 (en) 2014-10-06 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with gate stack
US10269651B2 (en) 2015-07-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10096712B2 (en) * 2015-10-20 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming and monitoring quality of the same
US10446662B2 (en) * 2016-10-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing metal gate overhang by forming a top-wide bottom-narrow dummy gate electrode
US10204905B2 (en) * 2017-04-25 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US10777466B2 (en) 2017-11-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Fin cutting process and structures formed thereby
US10515955B1 (en) 2018-05-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing transistor gate structures by local thinning of dummy gate stacks using an etch barrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019116395A1 (de) 2018-06-15 2019-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Steuern von profilen von ersatz-gates
US20200006148A1 (en) 2018-06-27 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Notched Gate Structure Fabrication

Also Published As

Publication number Publication date
CN113178417A (zh) 2021-07-27
KR102379100B1 (ko) 2022-03-25
US20210351281A1 (en) 2021-11-11
US11302581B2 (en) 2022-04-12
US20220238387A1 (en) 2022-07-28
DE102020112763B4 (de) 2023-08-10
TWI783462B (zh) 2022-11-11
TW202143310A (zh) 2021-11-16
KR20210135916A (ko) 2021-11-16

Similar Documents

Publication Publication Date Title
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE102017123950B4 (de) Finfet-bauelement und verfahren zur herstellung desselben
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102019116052B4 (de) Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren
DE102018124741A1 (de) Linerstruktur in dieelektrischer zwischenschichtstruktur für halbleiterbauteile
DE102019129773B4 (de) Transistoren mit reduzierten defekten und verfahren zu deren herstellung
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102020108047A1 (de) Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben
DE102018113168A1 (de) Nicht konforme oxidauskleidung und herstellungsverfahren dafür
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung
DE102019110004A1 (de) Schlitzkontakte und verfahren zu deren herstellung
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102019119716B4 (de) Isolation von source/drain-regionen zweier multi-gate-transistoren in dichter anordnung
DE102017127154A1 (de) Finnenstrukturierung für halbleitervorrichtungen
DE102020120265A1 (de) Bilden von Isolationsregionen zum Trennen von Finnen und Gate-Stapeln
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102022101735A1 (de) Finnenbiegungsverringerung durch strukturdesign
DE102021116191A1 (de) Bilden von source- und drain-merkmalen in halbleiterbauelementen
DE102020132620A1 (de) Halbleitervorrichtung und Verfahren
DE102021106093A1 (de) Halbleitervorrichtungen mit dielektrischen finnen und verfahren zu deren herstellung
DE102017126106B4 (de) Von dielektrischen finnen und abstandshaltern begrenzte epitaxiale strukturelemente
DE102017124223B4 (de) Halbleiterstruktur mit Finnen und Isolationsfinnen und Verfahren zu deren Herstellung
DE102020120848A1 (de) Implementierung mehrerer schwellspannung durch einsatz von lanthan
DE102020114865A1 (de) Nicht-konforme verkappungsschicht und verfahren zu deren herstellung
DE102021114139B4 (de) Verfahren zum bilden von mehrschichtigen photoätzmasken mit organischen undanorganischen materialien

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division