JP2016189402A - 半導体装置の製造方法、プログラムおよび基板処理装置 - Google Patents

半導体装置の製造方法、プログラムおよび基板処理装置 Download PDF

Info

Publication number
JP2016189402A
JP2016189402A JP2015069000A JP2015069000A JP2016189402A JP 2016189402 A JP2016189402 A JP 2016189402A JP 2015069000 A JP2015069000 A JP 2015069000A JP 2015069000 A JP2015069000 A JP 2015069000A JP 2016189402 A JP2016189402 A JP 2016189402A
Authority
JP
Japan
Prior art keywords
substrate
film thickness
insulating film
processing
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015069000A
Other languages
English (en)
Other versions
JP6109224B2 (ja
Inventor
大橋　直史
Tadashi Ohashi
直史 大橋
雅則 中山
Masanori Nakayama
雅則 中山
敦彦 須田
Atsuhiko Suda
敦彦 須田
豊田　一行
Kazuyuki Toyoda
一行 豊田
俊 松井
Shun Matsui
俊 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2015069000A priority Critical patent/JP6109224B2/ja
Priority to CN201610061520.2A priority patent/CN106024619B/zh
Priority to TW105103767A priority patent/TWI612562B/zh
Priority to US15/015,461 priority patent/US9735068B2/en
Priority to KR1020160014344A priority patent/KR101854022B1/ko
Publication of JP2016189402A publication Critical patent/JP2016189402A/ja
Application granted granted Critical
Publication of JP6109224B2 publication Critical patent/JP6109224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】
半導体装置の特性のばらつきを抑制する。
【解決手段】
研磨が施された第一の絶縁膜を有する基板の第一の絶縁膜の膜厚分布データを受信する工程と、膜厚分布データを基に基板の中心側の膜厚と外周側の膜厚との差を小さくさせる処理データを演算する工程と、基板を処理室に搬入する工程と、基板に処理ガスを供給する工程と、処理データを基に、基板の中心側に生成される処理ガスの活性種の濃度と、基板の外周側に生成される処理ガスの活性種の濃度とを異ならせるように処理ガスを活性化させて第一の絶縁膜の膜厚分布を補正する工程と、を有する。
【選択図】図１

Description

本発明は、半導体装置の製造方法、プログラムおよび基板処理装置に関する。
近年、半導体装置は高集積化の傾向にある。それに伴い、パターンサイズが著しく微細化されている。これらのパターンは、ハードマスクやレジストの形成工程、リソグラフィ工程、エッチング工程等で形成される。形成するに際しては、半導体装置の特性のばらつきが起きないよう求められている。
ところで、加工上の問題から、形成される回路等の幅にばらつきが起きてしまうことがある。特に微細化された半導体装置においては、そのばらつきが半導体装置の特性に大きく影響を及ぼす。
そこで本発明は、半導体装置の特性のばらつきを抑制可能な技術を提供することを目的とする。
一態様によれば、
研磨が施された第一の絶縁膜を有する基板の第一の絶縁膜の膜厚分布データを受信する工程と、膜厚分布データを基に基板の中心側の膜厚と外周側の膜厚との差を小さくさせる処理データを演算する工程と、基板を処理室に搬入する工程と、基板に処理ガスを供給する工程と、処理データを基に、基板の中心側に生成される処理ガスの活性種の濃度と、基板の外周側に生成される処理ガスの活性種の濃度とを異ならせるように処理ガスを活性化させて第一の絶縁膜の膜厚分布を補正する工程と、を有する技術が提供される。
本発明に係る技術によれば、半導体装置特性のばらつきを抑制することが可能となる。
一実施形態に係る半導体デバイスの製造フローの説明図である。 一実施形態に係る半導体デバイスの製造を行う処理システムの概略構成例である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係る研磨装置の説明図である。 一実施形態に係る研磨装置の説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るＣＭＰ工程後の膜厚分布例である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係る補正前と補正後の膜厚分布例である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係る補正前と補正後の膜厚分布例である。 一実施形態に係る基板処理装置を説明する説明図である。 一実施形態に係る基板支持部の説明図である。 一実施形態に係る基板支持部の説明図である。 一実施形態に係るガス供給部の説明図である。 一実施形態に係るコントローラの概略構成図である。 一実施形態に係る基板処理工程のフロー図である。 一実施形態に係る基板処理シーケンス例である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 比較例に係る、ウエハの処理状態を説明する説明図である。 比較例に係る、ウエハの処理状態を説明する説明図である。 比較例に係る、ウエハの処理状態を説明する説明図である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。
以下に本発明の実施の形態について説明する。
初めに、図1から図１２を用いて、半導体装置（半導体デバイス）の製造工程の工程を説明する。
図１に示す、半導体デバイスは、例えば図２に示す様な処理システム４０００で製造される。
（第一の絶縁膜形成工程Ｓ１０１）
第一の絶縁膜形成工程Ｓ１０１に関し、図３、図４を用いてウエハ２００を説明する。図３は層間絶縁膜が形成される前の段階の状態である。
ウエハ２００にはソースもしくはドレインとして構成されるソース・ドレイン領域２００１が形成されている。ソース・ドレイン領域２００１の間にはチャネル領域２００２が形成されている。ウエハ２００の表面２００ａの内、各チャネル領域２００２上にはゲート電極２００３が形成されている。ゲート電極２００３の周囲には、ゲート電極側壁から電流を抑制する等の役割を有する外壁２００４が形成されている。
続いて図３を用いて、第一の絶縁膜形成工程Ｓ１０１を説明する。ウエハ２００が第一の絶縁膜を形成する基板処理装置（第一の絶縁膜形成装置）（１００ａ）に搬入されたら、基板処理装置の処理室内にシリコン含有ガス及び酸素含有ガスを供給する。供給されたガスは処理室内で反応し、隣接する回路や電極との間を絶縁する層間絶縁膜２００５（単に絶縁膜とも呼ぶ。）を形成する。絶縁膜２００５は、例えばシリコン酸化膜（ＳｉＯ２膜）で形成される。シリコン含有ガスは例えばＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ２Ｈ５）４）であり、酸素含有ガスは例えば酸素ガス（Ｏ２）である。絶縁膜２００５は、層間絶縁膜として用いられる。
所望の時間経過後、ウエハ２００に絶縁膜２００５が形成されたら、ウエハ２００を基板処理装置から搬出する。
ここで、形成された絶縁膜２００５について図４を用いて説明する。既に説明したように、ウエハ２００には凸状のゲート電極２００３が複数形成されている。このような状態のウエハ２００に膜を形成する場合、図３のように基板表面２００ａから絶縁膜２００５の上端までの高さが揃わない状態となる。従って、ウエハ面内においては、基板表面２００ａから絶縁膜２００５の上端までの高さが異なってしまう。例えば、ゲート電極２００３の間に形成された絶縁膜の高さは、ゲート電極２００３上に形成された絶縁膜と比べて低くなる。従って、へこみ２００６が形成される。絶縁膜２００５を形成後、ウエハ２００を搬出する。
ところで、後述するパターニング工程Ｓ１０９や第一の金属膜形成工程Ｓ１１０と第二の金属膜形成工程Ｓ１１２とのいずれかまたは両方の関係から、へこみ２００６の無い状態が求められている。そこで、へこみ２００６を無くすべく、次の研磨工程Ｓ１０２にて絶縁膜２００５を研磨する。
（絶縁膜研磨工程Ｓ１０２）
続いて、絶縁膜２００５を研磨する絶縁膜研磨工程Ｓ１０２を説明する。研磨工程は、ＣＭＰ（Ｃｈｅａｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程とも呼ぶ。第一の層間絶縁膜形成装置から搬出されたウエハ２００は、研磨装置４００（１００ｂ）に搬入される。
以下に、研磨工程の具体的な内容について説明する。第一の層間絶縁膜形成装置からウエハ２００を搬出後、図５に記載の研磨装置４００（１００ｂ）にウエハ２００を搬入する。
図５において、４０１は研磨盤であり、４０２はウエハ２００を研磨する研磨布である。研磨盤４０１は図示しない回転機構に接続され、ウエハ２００を研磨する際は、矢印４０６方向に回転される。
４０３は研磨ヘッドであり、研磨ヘッド４０３の上面には、軸４０４が接続される。軸４０４は図示しない回転機構・上下駆動機構に接続される。ウエハ２００を研磨する間、矢印４０７方向に回転される。
４０５はスラリー（研磨剤）を供給する供給管である。ウエハ２００を研磨する間、供給管４０５から研磨布４０２に向かってスラリーが供給される。
続いて、図６を用いて、研磨ヘッド４０３とその周辺構造の詳細を説明する。図６は研磨ヘッド４０３の断面図を中心に、その周辺構造を説明する説明図である。研磨ヘッド４０３は、トップリング４０３ａ、リテナーリング４０３ｂ、弾性マット４０３ｃを有する。研磨する間、ウエハ２００の外側はリテナーリング４０３ｂによって囲まれると共に、弾性マット４０３ｃによって研磨布４０２に抑えつけらえる。リテナーリング４０３ｂには、リテナーリング４０３ｂの外側から内側にかけてスラリーが通過するための溝４０３ｄが形成されている。溝４０３ｄはリテナーリング４０３ｂの形状に合わせて、円周状に複数設けられている。溝４０３ｄを介して、フレッシュなスラリーと、使用済みのスラリーが入れ替わるよう構成されている。
続いて、本工程における動作を説明する。
研磨ヘッド４０３内にウエハ２００を搬入したら、供給管４０５からスラリーを供給すると共に、研磨盤４０１及び研磨ヘッド４０３を回転させる。スラリーはリテナーリング４０３ｂ内に流れ込み、ウエハ２００の表面を研磨する。このように研磨することで、図７に記載のように、絶縁膜２００５の高さを揃えることができる。所定の時間研磨したら、ウエハ２００を搬出する。ここでいう高さとは、ウエハ表面２００ａから絶縁膜２００５までの上端、言い換えれば絶縁膜２００５の表面までの高さを言う。
ところで、研磨後の絶縁膜２００５のウエハ面内の膜厚分布を調査したところ、図８のように、ウエハ２００の面内では絶縁膜の高さが揃わない場合があることがわかった。例えば、ウエハ２００の外周面の膜厚が中央面に比べて薄い分布Ａや、ウエハ２００の中央面の膜厚が外周面に比べて厚い分布Ｂが見受けられる。
膜厚分布に偏りがあると、後述するパターニング工程ではパターンの幅のばらつきが起きるという問題がある。同様に、後述する第一の金属膜形成工程では、ウエハ表面２００ａから金属膜表面までの高さにばらつきが発生するという問題がある。これらのばらつきによって、歩留まりの低下を引き起こしてしまう。
発明者による鋭意研究の結果、分布Ａ、分布Bそれぞれに原因があることがわかった。以下にその原因を説明する。
分布Aの原因はウエハに対するスラリーの供給方法である。前述のように、研磨布４０２に供給されたスラリーはリテナーリング４０３ｂを介して、ウエハ２００の周囲から供給される。そのため、ウエハ２００の中央面にはウエハ２００の外周面を研磨した後のスラリーが流れ込み、一方ウエハ２００の外周面には未使用の新鮮（フレッシュ）なスラリーが流れ込む。フレッシュなスラリーは研磨効率が高いため、ウエハ２００の外周面は中央面よりも研磨されてしまう。以上のことから、絶縁膜２００５の膜厚は分布Aのようになると考えられる。
分布Bになる原因はリテナーリング４０３ｂの摩耗である。研磨装置４００にて多くのウエハを研磨すると、研磨布４０２に押し付けられたリテナーリング４０３ｂの先端が摩耗し、溝４０３ｄや研磨布４０２との接触面が変形したりする。そのため、本来供給されるべきスラリーがリテナーリング４０３ｂの中央面に供給されない場合がある。このような場合、ウエハ２００の外周面にスラリーが供給されないので、ウエハ２００の中央面が研磨され、外周が研磨されない状態になる。従って、絶縁膜２００５の膜厚は分布Bのようになると考えられる。
そこで本実施形態では、後述するように、基板面内における絶縁膜の高さを揃えるよう補正する。具体的には、研磨工程Ｓ１０２の後に膜厚測定工程Ｓ１０３で絶縁膜２００５の膜厚分布を測定し、その測定データに応じて第二の層間絶縁膜形成工程Ｓ１０４を実行する。このようにすることで、後述するパターニング工程ではパターンの幅のばらつきが抑制することができる。同様に、後述する第一の金属膜形成工程では、ウエハ表面２００ａから金属膜表面までの高さのばらつきを抑制することができる。
（膜厚測定工程Ｓ１０３）
次に、膜厚測定工程Ｓ１０３を説明する。
膜厚測定工程Ｓ１０３では、測定装置を用いて研磨後の絶縁膜２００５の膜厚を測定する。測定装置は一般的な装置が使用可能であるため、具体的な説明を省略する。ここでいう膜厚とは、例えばウエハ表面２００ａから絶縁膜２００５表面までの高さを言う。
研磨工程Ｓ１０２の後、ウエハ２００は測定装置１００ｃに搬入される。測定装置は、研磨装置４００の影響を受けやすいウエハ２００の中央面とその外周面の内、少なくとも数か所を測定し、絶縁膜２００５の膜厚（高さ）分布を測定する。測定されたデータは、上位装置に送られる。測定後、ウエハ２００は搬出される。
（第二の層間絶縁膜形成工程Ｓ１０５）
続いて、第二の層間絶縁膜形成工程を説明する。第二の絶縁膜は第一の絶縁膜２００５と同様の成分組成である。本工程では、図９もしくは図１１に記載のように、第二の絶縁膜２００７（絶縁膜２００７とも呼ぶ。）を、研磨後の第一の層間絶縁膜２００５上に形成する。ここでは、第一の絶縁膜２００５と第二の絶縁膜２００７を重ね合わせた層を積層絶縁膜と呼ぶ。
形成する際は、研磨後の第一の層間絶縁膜２００５の膜厚分布を補正するように、第二の絶縁膜２００７（絶縁膜２００７、もしくは補正膜２００７とも呼ぶ。）を形成する。好ましくは、、絶縁膜２００７の表面の高さを揃えるように絶縁膜２００７を形成する。ここでいう高さとは、絶縁膜２００７の表面の高さを言い、言い換えればウエハ表面２００ａから絶縁膜２００７の表面までの距離をいう。
以下に図９から図１２を用いて本工程を説明する。図９は、第一の絶縁膜２００５が分布Ａとなった場合を説明する図である。図１０は膜厚分布Ａの補正分布Ａ’を説明する説明図である。図１１は、第一の絶縁膜２００５が分布Ｂとなった場合を説明する図である。図１２は膜厚分布Ｂの補正分布Ｂ’を説明する説明図である。図１３から図１９は本工程を実現するための基板処理装置を説明する図である。
図９において、（Ａ）は絶縁膜２００７を形成した後のウエハ２００を上方から見た図であり、図９（Ｂ）は、図９（Ａ）のα-α’の断面の内、ウエハ中央とその外周を抜粋した図である。
ここでは、ウエハ中央面の第一の絶縁膜を絶縁膜２００５ａ、第二の絶縁膜を絶縁膜２００７ａと呼び、ウエハ外周面の第一の絶縁膜を絶縁膜２００５ｂ、第二の絶縁膜を絶縁膜２００７ｂと呼ぶ。
測定装置１００ｃから搬出されたウエハ２００は、図１３に記載の第二の絶縁膜を形成する基板処理装置１００（１００ｄ）に搬入される。
基板処理装置１００は、膜厚測定工程Ｓ１０３で測定した膜厚分布データに基づいて絶縁膜２００７の膜厚を基板面内において制御する。まず、コントローラ１２１に設けられた受信部２８５で受信したデータに基づいて所定の処理データがコントローラ１２１で演算される。例えば、受信したデータが、分布Ａを示すデータであれば、ウエハ外周面の絶縁膜２００７ｂを厚くし、中央面の絶縁膜２００７ａが外周面の絶縁膜２００７ｂよりも薄くなるよう、膜厚を制御する。また、受信したデータが分布Bを示すデータであれば、ウエハ２００の中央面の絶縁膜２００７ａを厚くし、ウエハ２００の外周面の絶縁膜２００７ｂを絶縁膜２００７ａよりも薄くするなるよう、膜厚を制御する。
好ましくは、第一の絶縁膜と第二の絶縁膜とを重ね合わせた高さを、ウエハ面内で所定の範囲にするよう、第二の絶縁膜の厚みを制御する。言い換えれば、基板の面内における前記第二の絶縁膜の高さの分布が所定の範囲内となるよう第二の絶縁膜の膜厚分布を制御し、高さを整える。即ち、図９、図１１に示すように、ウエハ２００の中央面における基板表面２００ａから第二の絶縁膜２００７ａの上端までの高さＨ１ａと、ウエハ外周面における基板表面２００ａから第二の絶縁膜２００７ｂの上端までの高さＨ１ｂとを揃えることができる。
次に、絶縁膜２００７ａ、２００７ｂそれぞれの膜厚を制御可能な、第二の絶縁膜２００７を形成する基板処理装置１００について、具体的に説明する。
本実施形態に係る基板処理装置１００について説明する。基板処理装置１００は、図１３に示されているように、枚葉式基板処理装置として構成されている。基板処理装置１００は、半導体装置の製造の一工程で用いられる。ここでは、少なくとも第二の層間絶縁膜形成工程Ｓ１０４で用いられる。
図１３に示すとおり、基板処理装置１００は処理容器２０２を備えている。処理容器２０２は、例えば横断面が円形であり扁平な密閉容器として構成されている。処理容器２０２内には、基板としてのシリコンウエハ等のウエハ２００を処理する処理空間（処理室）２０１、搬送空間２０３が形成されている。処理容器２０２は、上部容器２０２ａ、下部容器２０２ｂで構成される。上部容器２０２ａは、例えば石英またはセラミックスなどの非金属材料で構成され、下部容器２０２ｂは、例えばアルミニウム（Ａｌ）やステンレス（ＳＵＳ）などの金属材料または、石英により構成されている。基板載置台２１２よりも上方の空間を処理空間２０１と呼び、下部容器２０２ｂに囲まれた空間であって、基板載置台２１２よりも下方の空間を搬送空間２０３と呼ぶ。
下部容器２０２ｂの側面には、ゲートバルブ２０５に隣接した基板搬入出口２０６が設けられており、ウエハ２００は基板搬入出口２０６を介して搬送室（１０４）との間を移動する。下部容器２０２ｂの底部には、リフトピン２０７が複数設けられている。更に、下部容器２０２ｂはアース電位になっている。
（基板載置台）
処理空間２０１内には、ウエハ２００を支持する基板支持部２１０が設けられている。基板支持部（サセプタ）２１０は、ウエハ２００を載置する載置面２１１と、載置面２１１を表面に持つ基板載置台２１２、基板載置台２１２に内包された加熱部としてのヒータ２１３を主に有する。基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられている。
基板載置台２１２はシャフト２１７によって支持される。シャフト２１７は、処理容器２０２の底部を貫通しており、更には処理容器２０２の外部で昇降機構２１８に接続されている。昇降機構２１８を作動させてシャフト２１７及び支持台２１２を昇降させることにより、載置面２１１上に載置されるウエハ２００を昇降させることが可能となっている。なお、シャフト２１７下端部の周囲はベローズ２１９により覆われており、処理空間２０１内は気密に保持されている。
基板載置台２１２は、ウエハ２００の搬送時には、載置面２１１が基板搬入出口２０６の位置（ウエハ搬送位置）となるよう基板支持台まで下降し、ウエハ２００の処理時には図１０で示されるように、ウエハ２００が処理空間２０１内の処理位置（ウエハ処理位置）まで上昇する。
具体的には、基板載置台２１２をウエハ搬送位置まで下降させた時には、リフトピン２０７の上端部が載置面２１１の上面から突出して、リフトピン２０７がウエハ２００を下方から支持するようになっている。また、基板載置台２１２をウエハ処理位置まで上昇させたときには、リフトピン２０７は載置面２１１の上面から埋没して、載置面２１１がウエハ２００を下方から支持するようになっている。なお、リフトピン２０７は、ウエハ２００と直接触れるため、例えば、石英やアルミナなどの材質で形成することが望ましい。
また、図１４に示すように、基板載置台２１２には、バイアス調整部２１９としての第１バイアス電極２１９ａと第２バイアス電極２１９ｂが設けられている。第１バイアス電極２１９ａは、第１インピーダンス調整部２２０ａと接続され、第２バイアス電極２１９ｂは、第２インピーダンス調整部２２０ｂと接続され、それぞれの電極の電位を調整可能に構成されている。また、図１５に示すように第１バイアス電極２１９ａと第２バイアス電極２１９ｂは、同心円状に形成され、基板の中心側の電位と外周側の電位を調整可能に構成される。
また、第１インピーダンス調整部２２０ａに第１インピーダンス調整電源２２１ａを設け、第２インピーダンス調整部２２０ｂに第２インピーダンス調整電源２２１ｂを設ける様に構成しても良い。第１インピーダンス調整電源２２１ａを設けることによって、第１バイアス電極２１９ａの電位の調整幅を広げることができ、基板２００の中心側に引き込まれる活性種の量の調整幅を広げることができる。また、第２インピーダンス調整電源２２１ｂを設けることによって、第２バイアス電極２１９ｂの電位の調整幅を広げることができ、基板２００の外周側に引き込まれる活性種の量の調整幅を広げることができる。例えば、活性種がプラスの電位の場合に、第１バイアス電極２１９ａの電位をマイナスとなる様に構成し、第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも高くなるように構成することによって、基板２００の外周側に供給される活性種量よりも中心側に供給される活性種量を多くすることができる。また、処理室２０１内に生成される活性種の電位が中性に近い場合であっても、第１インピーダンス調整電源２２１ａと第２インピーダンス調整電源２２１ｂのいずれか若しくは両方を用いることによって、基板２００に引き込む量を調整することができる。
また、ヒータ２１３として、第１ヒータ２１３ａと第２ヒータ２１３ｂを設けても良い。第１ヒータ２１３ａは、第１バイアス電極２１９ａと対向するように設けられ、第２ヒータ２１３ｂは第２バイアス電極２１９ｂと対向するように設けられる。第１ヒータ２１３ａは第１ヒータ電源２１３ｃと接続され、第２ヒータ２１３ｂは第２ヒータ電源２１３ｄと接続され、それぞれのヒータへの電力の供給量を調整可能に構成される。
（活性化部）
図１３に示すように、上部容器２０２ａの上方には、第１活性化部（側方活性部）としての第１コイル２５０ａが設けられている。第１コイル２５０ａには、第１マッチングボックス２５０ｄを介して第１高周波電源２５０ｃが接続されている。第１コイル２５０ａに高周波電力が供給されることによって、処理室２０１に供給されるガスを励起してプラズマを生成可能に構成される。特に、処理室２０１の上部であって、基板２００と対向する空間（第１プラズマ生成領域２５１）にプラズマが生成される。更に、基板載置台２１２と対向する空間にプラズマが生成されるように構成しても良い。
また、図１３に示すように、上部容器２０２ａの側方に、第２活性化部（上方活性化部）としての第２コイル２５０ｂを設けてもよい。コイル２５０ｂには、第２マッチングボックス２５０ｅを介して第２高周波電源２５０ｆが接続されている。第２コイル２５０ｂに高周波電力が供給されることによって、処理室２０１に供給されるガスを励起してプラズマを生成可能に構成される。特に、処理室２０１の側方であって、基板２００と対向する空間よりも外側の空間（第２プラズマ生成領域２５２）にプラズマが生成される。更に、基板載置台２１２と対向する空間よりも外側にプラズマが生成されるように構成しても良い。
ここでは、第１活性化部と第２活性化部それぞれに、別々のマッチングボックスと高周波電源を設けた例を示したがこれに限らず、第１コイル２５０ａと第２コイル２５０ｂで共通のマッチングボックスを用いるように構成しても良い。また、第１コイル２５０ａと第２コイル２５０ｂで共通の高周波電源を用いるように構成しても良い。
（磁力生成部（磁界生成部））
図１３に示すように、上部容器２０２ａの上方には、第１磁力生成部（第１磁界生成部）としての第１電磁石（上部電磁石）２５０ｇが設けられても良い。第１電磁石２５０ｇには、第１電磁石２５０ｇに電力を供給する第１電磁石電源２５０ｉが接続されている。なお、第１電磁石２５０ｇはリング形状であり、図１３に示すようにＺ１またはＺ２方向の磁力（磁界）を生成可能に構成されている。磁力（磁界）の方向は、第１電磁石電源２５０ｉから供給される電流の向きで制御される。
また、基板２００よりも下方であって、処理容器２０２の側面に、第２磁力生成部（磁界生成部）としての第２電磁石（側方電磁石）２５０ｈが設けられていても良い。第２電磁石２５０ｈには、第２電磁石２５０ｈに電力を供給する第２電磁石電源２５０ｊが接続されている。なお、第２電磁石２５０ｈは、リング形状であり、図１３に示すようなＺ１またはＺ２方向の磁力（磁界）を生成可能に構成されている。磁力（磁界）の方向は、第２電磁石電源２５０ｊから供給される電流の向きで制御される。
第１電磁石２５０ｇと第２電磁石２５０ｈのいずれかによって、Ｚ１方向への磁力（磁界）を形成することによって、第１プラズマ生成領域２５１に形成されたプラズマを第３プラズマ生成領域２５３や第４プラズマ生成領域２５４へ移動（拡散）させることができる。なお、第３プラズマ生成領域２５３では、基板２００の中心側と対向する位置に生成される活性種の活性度が、基板２００の外周側に対向する位置に生成される活性種の活性度よりも高くなる。これは、中心側に対向する位置に、ガス導入口２４１ａが設けられていることにより、フレッシュなガス分子が供給されるために生じる。また、第４プラズマ生成領域２５４では、基板２００の外周側に対向する位置に生成される活性種の活性度が、中心側に対向する位置に生成される活性種の活性度よりも高くなる。これは、基板支持部２１０の外周側に排気経路が形成されることから、基板２００の外周側にガス分子が集まるために発生する。プラズマの位置は、第１電磁石２５０ｇと第２電磁石２５０ｈに供給される電力によって制御することができ、電力を増大させることによって、より基板２００に接近させることができる。また、第１電磁石２５０ｇと第２電磁石２５０ｈの両方によって、Ｚ１方向への磁力（磁界）を形成することにより、更にプラズマを基板２００に接近させることができる。また、Ｚ２方向への磁力（磁界）を形成することによって、第１プラズマ生成領域２５１で形成されたプラズマが基板２００方向に拡散することを抑制させることができ、基板２００に供給される活性種のエネルギーを低下させることができる。また、第１電磁石２５０ｇで形成される磁界の向きと第２電磁石２５０ｈで形成される磁力（磁界）の向きをそれぞれ異なるように構成しても良い。
また、処理室２０１内であって、第１電磁石２５０ｇと第２電磁石２５０ｈの間に、遮磁板２５０ｋを設けても良い。遮磁板２５０ｋを設けることによって、第１電磁石２５０ｇで形成される磁力（磁界）と第２電磁石２５０ｈで形成される磁力（磁界）とを、分離でき、それぞれの磁界を調整することによって、基板２００の面内の処理均一性を調整することが容易となる。また、遮磁板２５０ｋの高さを遮磁板昇降機構（不図示）によって調整可能に構成しても良い。
（排気系）
搬送空間２０３（下部容器２０２ｂ）の内壁には、処理空間２０１の雰囲気を排気する排気部としての排気口２２１が設けられている。排気口２２１には排気管２２２が接続されており、排気管２２２には、処理空間２０１内を所定の圧力に制御するＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）等の圧力調整器２２３、真空ポンプ２２４が順に直列に接続されている。主に、排気口２２１、排気管２２２、圧力調整器２２３、により排気系（排気ライン）が構成される。なお、真空ポンプ２２４を排気系（排気ライン）構成の一部に加える様にしても良い。
（ガス導入口）
上部容器２０２ａの上部には、処理空間２０１内に各種ガスを供給するためのガス導入口２４１ａが設けられ、共通ガス供給管２４２が接続されている。
（ガス供給部）
図１６に示すように、共通ガス供給管２４２には、第一ガス供給管２４３ａ、第二ガス供給管２４４ａ、第三ガス供給管２４５ａ、クリーニングガス供給管２４８ａが接続されている。
第一ガス供給管２４３ａを含む第一ガス供給部２４３からは第一元素含有ガス（第一処理ガス）が主に供給され、第二ガス供給管２４４ａを含む第二ガス供給部２４４からは主に第二元素含有ガス（第二処理ガス）が供給される。第三ガス供給管２４５ａを含む第三ガス供給部２４５からは、主にパージガスが供給され、クリーニングガス供給管２４８ａを含むクリーニングガス供給部２４８からはクリーニングガスが供給される。処理ガスを供給する処理ガス供給部は、第１処理ガス供給部と第２処理ガス供給部のいずれか若しくは両方で構成され、処理ガスは、第１処理ガスと第２処理ガスのいずれか若しくは両方で構成される。
（第一ガス供給部）
第一ガス供給管２４３ａには、上流方向から順に、第一ガス供給源２４３ｂ、流量制御器（流量制御部）であるマスフローコントローラＭＦＣ２４３ｃ、及び開閉弁であるバルブ２４３ｄが設けられている。
第一ガス供給源２４３ｂから、第一元素を含有するガス（第一処理ガス）が供給され、ＭＦＣ２４３ｃ、バルブ２４３ｄ、第一ガス供給管２４３ａ、共通ガス供給管２４２を介してガス整流部２３４に供給される。
第一処理ガスは、原料ガス、すなわち、処理ガスの一つである。
ここで、第一元素は、例えばシリコン（Ｓｉ）である。すなわち、第一処理ガスは、例えばシリコン含有ガスである。シリコン含有ガスとしては、例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ２Ｈ５）４）ＳｉＨ２（ＮＨ（Ｃ４Ｈ９））２（ビス ターシャル ブチル アミノ シラン、略称：ＢＴＢＡＳ）ガスを用いることができる。なお、シリコン含有ガスとしては、ＢＴＢＡＳの他に、例えばテトラキスジメチルアミノシラン（Ｓｉ［Ｎ（ＣＨ３）２］４、略称：４ＤＭＡＳ）ガス、ビスジエチルアミノシラン（Ｓｉ［Ｎ（Ｃ２Ｈ５）２］２Ｈ２、略称：２ＤＥＡＳ）ガス、ビスターシャリーブチルアミノシラン（ＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２、略称：ＢＴＢＡＳ）ガス等、ヘキサメチルジシラザン（Ｃ６Ｈ１９ＮＳｉ２、略称：ＨＭＤＳ）やトリシリルアミン（（ＳｉＨ３）３Ｎ、略称：ＴＳＡ）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）等を用いることができる。なお、第一処理ガスの原料は、常温常圧で固体、液体、及び気体のいずれであっても良い。第一処理ガスの原料が常温常圧で液体の場合は、第一ガス供給源２４３ｂとＭＦＣ２４３ｃとの間に、図示しない気化器を設ければよい。ここでは原料は気体として説明する。
第一ガス供給管２４３ａのバルブ２４３ｄよりも下流側には、第一不活性ガス供給管２４６ａの下流端が接続されている。第一不活性ガス供給管２４６ａには、上流方向から順に、不活性ガス供給源２４６ｂ、ＭＦＣ２４６ｃ、及び開閉弁であるバルブ２４６ｄが設けられている。
ここで、不活性ガスは、例えば、ヘリウム（Ｈｅ）ガスである。なお、不活性ガスとして、Ｈｅガスのほか、例えば、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガス等の希ガスを用いることができる。また、処理ガスや、基板２００、成膜される膜と反応し難いガスであっても良い。例えば、窒素（Ｎ２）ガスを使用可能な場合が有る。
主に、第一ガス供給管２４３ａ、ＭＦＣ２４３ｃ、バルブ２４３ｄにより、第一元素含有ガス供給部２４３（シリコン含有ガス供給部ともいう）が構成される。
また、主に、第一不活性ガス供給管２４６ａ、ＭＦＣ２４６ｃ及びバルブ２４６ｄにより第一不活性ガス供給部が構成される。なお、不活性ガス供給源２４６ｂ、第一ガス供給管２４３ａを、第一不活性ガス供給部に含めて考えてもよい。
更には、第一ガス供給源２４３ｂ、第一不活性ガス供給部を、第一元素含有ガス供給部に含めて考えてもよい。
（第二ガス供給部）
第二ガス供給管２４４ａの上流には、上流方向から順に、第二ガス供給源２４４ｂ、ＭＦＣ２４４ｃ、及び開閉弁であるバルブ２４４ｄが設けられている。
第二ガス供給源２４４ｂから、第二元素を含有するガス（以下、「第２の処理ガス」）が供給され、ＭＦＣ２４４ｃ、バルブ２４４ｄ、第二ガス供給管２４４ａ、共通ガス供給管２４２を介して、ガス整流部２３４に供給される。
第２の処理ガスは、処理ガスの一つである。なお、第２の処理ガスは、反応ガスまたは改質ガスとして考えてもよい。
ここで、第２の処理ガスは、第一元素と異なる第二元素を含有する。第二元素としては、例えば、窒素（Ｎ）、酸素（Ｏ）、炭素（Ｃ）、水素（Ｈ）のいずれかである。また、第２の処理ガスとして、複数種の元素を含むガスを用いても良い。具体的には、第２の処理ガスとして、酸素（Ｏ２）ガスが用いられる。
主に、第二ガス供給管２４４ａ、ＭＦＣ２４４ｃ、バルブ２４４ｄにより、第２の処理ガス供給部２４４が構成される。
これに加えて、活性化部としてのリモートプラズマユニット（ＲＰＵ）２４４ｅを設けて、第二処理ガスを活性化可能に構成しても良い。
また、第二ガス供給管２４４ａのバルブ２４４ｄよりも下流側には、第二不活性ガス供給管２４７ａの下流端が接続されている。第二不活性ガス供給管２４７ａには、上流方向から順に、不活性ガス供給源２４７ｂ、ＭＦＣ２４７ｃ、及び開閉弁であるバルブ２４７ｄが設けられている。
第二不活性ガス供給管２４７ａからは、不活性ガスが、ＭＦＣ２４７ｃ、バルブ２４７ｄ、第二ガス供給管２４７ａを介して、ガス整流部２３４に供給される。不活性ガスは、薄膜形成工程（後述するＳ４００１〜Ｓ４００５）ではキャリアガス或いは希釈ガスとして作用する。
主に、第二不活性ガス供給管２４７ａ、ＭＦＣ２４７ｃ及びバルブ２４７ｄにより第二不活性ガス供給部が構成される。なお、不活性ガス供給源２４７ｂ、第二ガス供給管２４４ａを第二不活性ガス供給部に含めて考えてもよい。
更には、第二ガス供給源２４４ｂ、第二不活性ガス供給部を、第二元素含有ガス供給部２４４に含めて考えてもよい。
（第三ガス供給部）
第三ガス供給管２４５ａには、上流方向から順に、第三ガス供給源２４５ｂ、流量制御器（流量制御部）であるＭＦＣ２４５ｃ、及び開閉弁であるバルブ２４５ｄが設けられている。
第三ガス供給源２４５ｂから、パージガスとしての不活性ガスが供給され、ＭＦＣ２４５ｃ、バルブ２４５ｄ、第三ガス供給管２４５ａ、共通ガス供給管２４２を介してガス整流部２３４に供給される。
ここで、不活性ガスは、例えば、窒素（Ｎ２）ガスである。なお、不活性ガスとして、Ｎ２ガスのほか、例えばヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガス等の希ガスを用いることができる。
主に、第三ガス供給管２４５ａ、ＭＦＣ２４５ｃ、バルブ２４５ｄにより、第三ガス供給部２４５（パージガス供給部ともいう）が構成される。
（クリーニングガス供給部）
クリーニングガス供給管２４３ａには、上流方向から順に、クリーニングガス源２４８ｂ、ＭＦＣ２４８ｃ、バルブ２４８ｄ、ＲＰＵ２５０が設けられている。
クリーニングガス源２４８ｂから、クリーニングガスが供給され、ＭＦＣ２４８ｃ、バルブ２４８ｄ、ＲＰＵ２５０、クリーニングガス供給管２４８ａ、共通ガス供給管２４２を介してガス整流部２３４に供給される。
クリーニングガス供給管２４８ａのバルブ２４８ｄよりも下流側には、第四の不活性ガス供給管２４９ａの下流端が接続されている。第四の不活性ガス供給管２４９ａには、上流方向から順に、第四の不活性ガス供給源２４９ｂ、ＭＦＣ２４９ｃ、バルブ２４９ｄが設けられている。
また、主に、クリーニングガス供給管２４８ａ、ＭＦＣ２４８ｃ及びバルブ２４８ｄによりクリーニングガス供給部が構成される。なお、クリーニングガス源２４８ｂ、第四不活性ガス供給管２４９ａ、ＲＰＵ２５０を、クリーニングガス供給部に含めて考えてもよい。
なお、第四の不活性ガス供給源２４９ｂから供給される不活性ガスを、クリーニングガスのキャリアガス或いは希釈ガスとして作用するように供給しても良い。
クリーニングガス供給源２４８ｂから供給されるクリーニングガスは、クリーニング工程ではガス整流部２３４や処理室２０１に付着した副生成物等を除去するクリーニングガスとして作用する。
ここで、クリーニングガスは、例えば三フッ化窒素（ＮＦ３）ガスである。なお、クリーニングガスとして、例えば、フッ化水素（ＨＦ）ガス、三フッ化塩素ガス（ＣｌＦ３）ガス、フッ素（Ｆ２）ガス等を用いても良く、またこれらを組合せて用いても良い。
また好ましくは、上述の各ガス供給部に設けられた、流量制御部としては、ニードルバルブやオリフィスなどの、ガスフローの応答性が高い構成が好ましい。例えば、ガスのパルス幅がミリ秒オーダーになった場合は、ＭＦＣでは応答できないことが有るが、ニードルバルブやオリフィスの場合は、高速なＯＮ／ＯＦＦバルブと組み合わせることで、ミリ秒以下のガスパルスに対応することが可能となる。
（制御部）
図１７に示すように基板処理装置１００は、基板処理装置１００の各部の動作を制御するコントローラ１２１を有している。
制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２や、外部記憶装置２８３、受信部２８５などが接続可能に構成されている。受信部２８５には、ネットワーク２８４などが接続可能に構成される。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件などが記載されたプログラムレシピ等が読み出し可能に格納されている。なお、プロセスレシピは、後述する基板処理工程における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプログラムレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プログラムレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄには、ゲートバルブ２０５、昇降機構２１８、圧力調整器２２３、真空ポンプ２２４、ＲＰＵ２５０、ＭＦＣ２４３ｃ，２４４ｃ，２４５ｃ，２４６ｃ，２４７ｃ，２４８ｃ，２４９ｃ、バルブ２４３ｄ，２４４ｄ，２４５ｄ，２４６ｄ，２４７ｄ，２４８ｄ，２４９ｄ、第１マッチングボックス２５０ｄ、第２マッチングボックス２５０ｅ、第１高周波電源２５０ｃ、第２高周波電源２５０ｆ、第１インピーダンス調整部２２０ａ、第２インピーダンス調整部２２０ｂ、第１インピーダンス調整電源２２１ａ，第２インピーダンス調整電源２２１ｂ、第１電磁石電源２５０ｉ、第２電磁石電源２５０ｊ、第１ヒータ電源２１３ｃ、第２ヒータ電源２１３ｄ、等が接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃからの制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ１２１ａは、読み出されたプロセスレシピの内容に沿うように、ゲートバルブ２０５の開閉動作、昇降機構２１８の昇降動作、圧力調整器２２３の圧力調整動作、真空ポンプ２２４のＯＮ／ＯＦＦ制御、ＲＰＵ２５０のガス励起動作、ＭＦＣ２４３ｃ，２４４ｃ，２４５ｃ，２４６ｃ，２４７ｃ，２４８ｃ，２４９ｃの流量調整動作、バルブ２４３ｄ，２４４ｄ，２４５ｄ，２４６ｄ，２４７ｄ，２４８ｄ，２４９ｄのガスのオンオフ制御、第１マッチングボックス２５０ｄ，第２マッチングボックス２５０ｅの整合制御、第１高周波電源２５０ｃ，第２高周波電源２５０ｆのＯＮ／ＯＦＦ制御、第１インピーダンス調整部２２０ａ，第２インピーダンス調整部２２０ｂのインピーダンス調整、第１インピーダンス調整電源２２１ａ，第２インピーダンス調整電源２２１ｂのＯＮ／ＯＦＦ制御、第１電磁石電源２５０ｉ，第２電磁石電源２５０ｊの電力制御、第１ヒータ電源２１３ｃ，第２ヒータ電源２１３ｄの電力制御、等を制御するように構成されている。
なお、コントローラ１２１は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていても良い。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）２８３を用意し、係る外部記憶装置２８３を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ１２１を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置２８３を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置２８３を介さずにプログラムを供給するようにしても良い。なお、記憶装置１２１ｃや外部記憶装置２８３は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において、記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置２８３単体のみを含む場合、または、その両方を含む場合が有る。
続いて、基板処理装置１００を用いた膜の形成方法について図１８，図１９を用いて説明する。
膜厚測定工程Ｓ１０３の後、測定されたウエハ２００は基板処理装置１００に搬入される。なお、以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
（基板搬入工程Ｓ３００４）
膜厚測定工程Ｓ１０３で第一の絶縁膜２００５が測定されたら、ウエハ２００を基板処理装置１００に搬入させる。具体的には、基板支持部２１０を昇降機構２１８によって下降させ、リフトピン２０７が貫通孔２１４から基板支持部２１０の上面側に突出させた状態にする。また、処理室２０１内を所定の圧力に調圧した後、ゲートバルブ２０５を開放し、ゲートバルブ２０５からリフトピン２０７上にウエハ２００を載置させる。ウエハ２００をリフトピン２０７上に載置させた後、昇降機構２１８によって基板支持部２１０を所定の位置まで上昇させることによって、ウエハ２００が、リフトピン２０７から基板支持部２１０へ載置されるようになる。ここで所定の圧力とは、例えば、処理室２０１内の圧力≧真空搬送室１０４内の圧力とする。
（減圧・温度調整工程Ｓ４００１）
続いて、処理室２０１内が所定の圧力（真空度）となるように、排気管２２２を介して処理室２０１内を排気する。この際、圧力センサが測定した圧力値に基づき、圧力調整器２２３としてのＡＰＣバルブの弁の開度をフィードバック制御する。また、温度センサ（不図示）が検出した温度値に基づき、処理室２０１内が所定の温度となるようにヒータ２１３への通電量をフィードバック制御する。具体的には、基板支持部２１０をヒータ２１３により予め加熱しておき、ウエハ２００又は基板支持部２１０の温度変化が無くなってから所定時間置く。この間、処理室２０１内に残留している水分あるいは部材からの脱ガス等が有る場合は、真空排気やＮ２ガスの供給によるパージによって除去しても良い。これで成膜プロセス前の準備が完了することになる。なお、処理室２０１内を所定の圧力に排気する際に、一度、到達可能な真空度まで真空排気しても良い。
また、ここで、受信したデータに基づいて、第１ヒータ２１３ａと第２ヒータ２１３ｂの温度をチューニング可能に構成しても良い。基板２００の中心側の温度と外周側の温度を異ならせるようにチューニングすることによって、基板２００の中心側と外周側の処理を異ならせるようにすることができる。
（活性化条件調整工程Ｓ４００２）
続いて、以下の（Ａ）〜（Ｃ）の少なくとも１つ以上の調整（チューニング）を行う。図１９では、（Ａ）を行った例を示す。
（Ａ）
第１電磁石電源２５０ｉと第２電磁石電源２５０ｊから第１電磁石２５０ｇと第２電磁石２５０ｈのそれぞれに、所定の電力を供給し、処理室２０１内に所定の磁力（磁界）を形成する。例えばＺ１方向の磁力（磁界）が形成される。このとき、受信した測定データに応じて、基板２００の中央上部や外周上部に形成される磁界や磁束密度をチューニングする。磁力（磁界）や磁束密度のチューニングは、第１電磁石２５０ｇで形成される磁界の強さと、第２電磁石２５０ｈで形成される磁界の強さによってチューニングすることができる。このチューニングによって、例えば、基板２００の中心側に引き込まれる活性種量（活性種濃度）を、基板２００の外周側に引き込まれる活性種量（活性種濃度）よりも多くすることができ、基板２００の中心側の処理量を外周側の処理量よりも多くすることができる。
ここで、処理室２０１内に遮磁板２５０ｋが設けられている場合には、遮磁板２５０ｋの高さをチューニングしても良い。遮磁板２５０ｋの高さを調整することによって、磁界や磁束密度をチューニングすることができる。
（Ｂ）
第１バイアス電極２１９ａと第２バイアス電極２１９ｂそれぞれの電位を調整する。例えば、第１バイアス電極２１９ａの電位が第２バイアス電極２１９ｂの電位よりも低くなるように、第１インピーダンス調整部２２０ａと第２インピーダンス調整部２２０ｂが調整される。第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも低くすることによって、基板２００の中心側に引き込まれる活性種量（活性種濃度）を、基板２００の外周側に引き込まれる活性種量（活性種濃度）よりも多くすることができ、基板２００の中心側の処理量を外周側の処理量よりも多くすることができる。
（Ｃ）
第１コイル２５０ａと第２コイル２５０ｂそれぞれに供給する高周波電力の設定値を調整する。例えば、第１コイル２５０ａに供給する高周波電力が第２コイル２５０ｂに供給される高周波電力よりも大きくなるように、第１高周波電源２５０ｃと第２高周波電源２５０ｆの設定値が調整（変更）される。第１コイル２５０ａに供給する高周波電力を第２コイル２５０ｂに供給される高周波電力よりも大きくすることによって、基板２００の中心側に供給される活性種量（活性種濃度）を、基板２００の外周側に供給される活性種量（活性種濃度）よりも多くすることができ、基板２００の中心側の処理量を外周側の処理量よりも多くすることができる。
（処理ガス供給工程Ｓ４００３）
続いて、第一処理ガス供給部から処理室２０１内に第一処理ガスとしてのシリコン元素含有ガスを供給する。また、排気系による処理室２０１内の排気を継続して処理室２０１内の圧力を所定の圧力（第１圧力）となるように制御する。具体的には、第一処理ガス供給管２４３ａのバルブ２４３ｄを開き、第一処理ガス供給管２４３ａにシリコン元素含有ガス流す。シリコン元素含有ガスは、ＭＦＣ２４３ｃにより流量調整される。流量調整されたシリコン元素含有ガスは、ガス導入口２４１ａから、処理室２０１内に供給され、排気管２２２から排気される。なお、このとき、第一キャリアガス供給管２４６ａのバルブ２４６ｄを開き、第一キャリアガス供給管２４６ａにＡｒガスを流しても良い。Ａｒガスは、第一キャリアガス供給管２４６ａから流れ、ＭＦＣ２４６ｃにより流量調整される。流量調整されたＡｒガスは、第一処理ガス供給管２４３ａ内でシリコン元素含有ガス混合されて、ガス導入口２４１ａから、処理室２０１内に供給され、排気管２２２から排気される。
（活性化工程Ｓ４００４）
続いて、第二処理ガス供給部から処理室２０１内に第二処理ガスとしての酸素含有ガスを供給する。また、排気系による処理室２０１内の排気を継続して処理室２０１内の圧力を所定の圧力となるように制御する。具体的には、第二処理ガス供給管２４４ａのバルブ２４４ｄを開き、第２処理ガス供給管２４４ａに酸素含有ガスを流す。酸素含有ガスは、ＭＦＣ２４４ｃにより流量調整される。流量調整された酸素含有ガスは、ガス導入口２４１ａから処理室２０１内に供給され、排気管２２２から排気される。このとき、第１高周波電源２５０ｃから第１マッチングボックス２５０ｄを介して、第１コイル２５０ａに高周波電力が供給されると、処理室２０１内に存在する酸素元素含有ガスが活性化される。このとき、特に、第１プラズマ生成領域２５１、第３プラズマ生成領域２５３、第４プラズマ生成領域２５４の少なくともいずれかに酸素含有プラズマが生成され、活性化された酸素が、基板２００に供給される。好ましくは、基板２００の中心側と外周側に異なる濃度の活性種が供給されるように構成する。例えば、第２電磁石２５０ｈで形成される磁界の大きさを第１電磁石２５０ｇで形成される磁界の大きさよりも大きくすることによって、第４プラズマ生成領域２５４の外周側のプラズマ密度を中心側のプラズマ密度よりも高くすることができる。この場合、基板２００には、基板２００の中心側上部と比較して、基板２００の外周側上部に活性なプラズマを生成することができる。
この様な酸素含有プラズマを生成した状態で、所定時間保持して基板に所定の処理を施す。
また、第１バイアス電極２１９ａと第２バイアス電極２１９ｂとの電位差によって、中心側と外周側の活性種の濃度が異なるように構成しても良い。
また、このとき、第２高周波電源２５０ｆから第２マッチングボックス２５０ｅを介して第２コイル２５０ｂに高周波電力を供給して、第２プラズマ生成領域２５２に酸素含有プラズマを生成しても良い。
（パージ工程Ｓ４００５）
酸素含有プラズマを生成した状態で所定時間経過した後、高周波電力をＯＦＦにして、プラズマを消失させる。このとき、シリコン元素含有ガスの供給と酸素含有ガスの供給は、停止しても良いし、所定時間、供給を継続させても良い。シリコン元素含有ガスと酸素含有ガスの供給停止後、処理室２０１内に残留するガスを排気部から排気する。このとき、不活性ガス供給部から、処理室２０１内に不活性ガスを供給して、残留ガスを押し出すように構成しても良い。このように構成することで、パージ工程の時間を短縮することができ、スループットを向上させることができる。
（基板搬出工程Ｓ３００６）
パージ工程Ｓ４００５が行われた後、基板搬出工程Ｓ３００６が行われ、ウエハ２００が処理室２０１から搬出される。具体的には、処理室２０１内を不活性ガスでパージし、搬送可能な圧力に調圧される。調圧後、基板支持部２１０が昇降機構２１８により降下され、リフトピン２０７が、貫通孔２１４から突き出し、ウエハ２００がリフトピン２０７上に載置される。ウエハ２００が、リフトピン２０７上に載置された後、ゲートバルブ２０５が開き、ウエハ２００が処理室２０１から搬出される。
続いて、本装置を用いて第二の絶縁膜の膜厚を制御する方法を説明する。
前述のように、研磨工程Ｓ１０２終了後、第一の層間絶縁膜２００５は、ウエハ２００の中央面と外周面とで膜厚が異なってしまう。膜厚測定工程Ｓ１０３ではその膜厚分布を測定する。測定結果は上位装置（不図示）を通して、ＲＡＭ１２１ｂに格納される。格納されたデータは記憶装置１２１ｃ内のレシピと比較され、ＣＰＵ１２１ａによって所定の処理データが演算される。この処理データに基づいた装置制御が成される。
次に、ＲＡＭ１２１ｂに格納されたデータが分布Ａである場合を説明する。分布Ａの場合とは、図８に記載のように、絶縁膜２００５ａが絶縁膜２００５ｂよりも厚い場合を言う。
分布Ａの場合、本工程では、ウエハ２００の外周面の第二の絶縁膜の膜厚を大きくし、ウエハ中央面の第二の絶縁膜の膜厚を小さくするよう制御する。例えば、第２電磁石２５０ｈから発生させる磁力を第１電磁石２５０ｇから発生させる磁力よりも大きくすることによって、第４プラズマ生成領域２５４のプラズマ密度を第３プラズマ生成領域２５３のプラズマ密度よりも高くすることができ、基板２００の中心側上部と比較して、基板２００の外周側上部に活性なプラズマを生成することができる。この様なプラズマを生成した状態で処理することにより、絶縁膜２００５に絶縁膜２００７を重ね合わせた高さを、図１０に示すターゲット膜厚分布A´のように補正することができる。即ち、積層絶縁膜の膜厚を膜厚分布A´のように補正することができる。
このとき、絶縁膜２００５ｂに絶縁膜２００６ｂを重ねた厚さを、絶縁膜２００５ａに絶縁膜２００６ａを重ねた厚さが実質的に等しくなるよう、絶縁膜２００６の厚みを制御する。好ましくは、前記基板表面から前記第二の層間絶縁膜の上端までの距離が所定範囲内となるよう制御する。更に好ましくは、前記基板の面内における前記第二の層間絶縁膜の高さ（第二の層間絶縁膜の上端）の分布が所定の範囲内となるよう第二の層間絶縁膜の膜厚分布を制御する。
また、別の方法として、第１バイアス電極２１９ａの電位と第２バイアス電極２１９ｂの電位をそれぞれ制御しても良い。例えば、第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも低くすることによって、ウエハ２００の外周側に引き込まれる活性種量を増やし、ウエハ２００の外周側の膜厚を厚くすることができる。
また、第１コイル２５０ａに供給する電力と第２コイル２５０ｂに供給する電力とをそれぞれ制御しても良い。例えば、第２コイル２５０ｂに供給される電力を第１コイル２５０ａに供給される電力よりも大きくすることによって、ウエハ２００の外周側に供給される活性種量を増やし、ウエハ２００の外周側の膜厚を厚くすることができる。
また、これら複数の制御を並行して行わせることによって、更に緻密な制御が可能となる。
分布Ｂの場合、本工程では、ウエハ２００の中央面に形成する絶縁膜２００７ａの膜厚を大きくし、ウエハ２００の外周面に形成する絶縁膜２００７ｂの膜厚を小さくするよう制御する。例えば、第１電磁石２５０ｇから発生される磁力を、第２電磁石２５０ｈから発生される磁力よりも大きくなるようにして、第３プラズマ生成領域２５３側にプラズマを生成するように制御する。このようにすることで、絶縁膜の高さ、即ち絶縁膜２００５に絶縁膜２００７を重ねた高さを、図１２に記載の膜厚分布Ｂ´のように補正することができる。即ち、積層絶縁膜の膜厚を膜厚分布Ｂ´のように補正することができる。
このとき、絶縁膜２００５ｂに絶縁膜２００６ｂを重ねた厚さを、絶縁膜２００５ａに絶縁膜２００６ａを重ねた厚さが等しくなるよう、絶縁膜２００７の厚みを制御する。
また、別の方法として、第１バイアス電極２１９ａの電位と第２バイアス電極２１９ｂの電位とをそれぞれ制御しても良い。例えば、第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも低くすることによって、基板２００の中心側に引き込まれる活性種量を増やし、基板２００の中心側の膜厚を大きくすることができる。
また、第１コイル２５０ａに供給する電力と第２コイル２５０ｂに供給する電力とをそれぞれ制御しても良い。例えば、第１コイル２５０ａに供給される電力を第２コイル２５０ｂに供給される電力よりも大きくすることによって、基板２００の中心側に供給される活性種量を増やし、基板２００の中心側の膜厚を大きくすることができる。
これら複数の制御を並行して行わせることによって、更に緻密な制御が可能となる。
（膜厚測定工程Ｓ１０５）
続いて、膜厚測定工程１０５について説明する。膜厚測定工程Ｓ１０５では、第一の絶縁膜２００５と第二の絶縁膜２００７を重ね合わせた層の高さを測定する。具体的には、重ね合わせた層の高さが揃っているか否か、つまり積層絶縁膜の膜厚がターゲット膜厚分布のように補正されているか否かを確認する。ここで「高さが揃う」とは、完全に高さが一致しているものに限らず、高さに差があっても良い。例えば、高さの差は、後のパターニング工程や金属膜形成工程で影響の無い範囲であれば良い。
ウエハ２００の面内おける高さの分布が所定範囲内であれば窒化膜形成工程Ｓ１０７に移行する。なお、膜厚分布が所定の分布になることが予めわかっている場合には、膜厚測定工程Ｓ１０５は省略しても良い。
（窒化膜形成工程Ｓ１０７）
続いて、窒化膜形成工程１０７を説明する。
第二の層間絶縁膜形成工程Ｓ１０４の後または膜厚測定Ｓ１０５の後、ウエハ２００を窒化膜形成装置１００ｄに搬入する。窒化膜形成装置１００ｄ、一般的な枚葉装置であるため説明を省略する。
本工程では、図２０のように、第二の絶縁膜２００７上にシリコン窒化膜２００８を形成する。このシリコン窒化膜は、後述するパターニング工程の中のエッチング工程において、ハードマスクの役割を有する。なお、図２０では分布Ａを例にしているが、それに限るものではなく、分布Ｂにおいても同様であることは言うまでもない。
窒化膜形成装置では、処理室内にシリコン含有ガスと窒素含有ガスを供給し、ウエハ２００上にシリコン窒化膜２００８を形成する。シリコン含有ガスは、例えば、ジシラン（Ｓｉ２Ｈ４）であり、窒素含有ガスは例えば、アンモニア（ＮＨ３）である。
第二の絶縁膜形成工程Ｓ１０４で高さが揃えられた絶縁膜２００７上にシリコン窒化膜２００８が形成されるので、シリコン窒化膜２００８の高さも、基板面内で所定の範囲の高さ分布となる。即ち、ウエハ面内において、ウエハ表面２００ａからシリコン窒化膜２００８表面までの距離は、ウエハ面内所定の範囲内となる。
（膜厚測定工程Ｓ１０８）
続いて、膜厚測定工程Ｓ１０８について説明する。膜厚測定工程Ｓ１０８では、第一の絶縁膜と第二の絶縁膜、シリコン窒化膜を重ね合わせた層の高さを測定する。高さが所定範囲内であればパターニング工程Ｓ１０９に移行する。ここで、所定の範囲とは、後のエッチング工程や金属膜形成工程で影響の無い範囲である。なお、第一の絶縁膜と第二の絶縁膜、シリコン窒化膜を重ね合わせた層の高さが予め所定の範囲内になっていることが分かっている場合には、膜厚測定工程Ｓ１０８を省略しても良い。
（パターニング工程Ｓ１０９）
続いて、パターニング工程Ｓ１０６を説明する。図２１は露光工程のウエハ２００を説明した説明図である。図２２は、エッチング工程後のウエハ２００を説明した説明図である。
以下に具体的な内容を説明する。
シリコン窒化膜形成後、レジスト形成装置にてシリコン窒化膜上にレジスト膜２００９を塗布する。その後、図２２のように、ランプ５０１から光を発して露光工程を行う。露光工程ではマスク５０２を介してレジスト２００９上に光５０３を照射し、レジスト２００９の一部を変質させる。ここでは、ウエハ２００の中央面における変質したレジスト膜をレジスト２００９ａ、ウエハ２００の外周面における変質したレジスト膜をレジスト２００９ｂと呼ぶ。
前述のように、ウエハ表面２００ａからシリコン窒化膜２００８の表面までの高さ分布は、基板面内で所定の範囲内である。従って、ウエハ表面２００ａからレジスト膜２００９の表面までの高さを揃えることができる。露光工程においてはランプ５０１からレジスト膜２００９までの距離、即ち光５０３の移動距離がウエハ面内において等しいため、焦点深度の面内分布を等しくすることができる。
焦点深度を等しくすることができるため、レジスト膜２００９ａ、レジスト膜２００９ｂの幅を、基板面内において一定にすることができる。従って、パターン幅のばらつきをなくすことができる。
続いて、図２２を用いてエッチング処理後のウエハ２００の状態を説明する。前述のようにレジスト膜２００９ａとレジスト膜２００９ｂの幅が所定の範囲内であるので、ウエハ２００の面内におけるエッチング条件を一定にすることが可能となる。従って、ウエハ２００の中央面や外周面において、エッチングガスを均一に供給でき、エッチング後の溝２０１０の幅を、ウエハ２００の中央面における溝２０１０ａとウエハ外周における溝２０１０ｂの幅を一定にすることができる。溝２０１０がウエハ面内で一定となるので、回路の特性を基板面内で一定とすることができ、歩留まりを向上させることができる。
（第一の金属膜形成工程Ｓ１１０）
続いて、金属膜形成工程Ｓ１１０を説明する。図２３は第一の金属膜である金属膜２０１１を形成したウエハ２００を説明した図である。金属膜形成装置は既存のＣＶＤ装置等の薄膜装置であるため説明を省略する。
エッチング処理終了後、ウエハ２００は金属膜形成装置に搬入される。金属膜形成装置の処理室に、金属含有ガスを供給し、金属膜２０１１を形成する。金属は導電性の性質を有し、例えばタングステン（W）が用いられる。
金属含有ガスは溝２０１０等に供給され、図２３のように溝２０１０に金属成分を充填する。充填された金属は、上の層に形成される回路と接続されるための導電性配線として用いられる。
（金属膜研磨工程Ｓ１１１）
金属が充填されたら、金属膜形成装置からウエハ２００を搬出し、その後研磨装置に移載する。研磨装置では余分な金属膜を研磨する。余分な金属膜とは、例えば溝２０１０からはみ出した膜を言う。
（第二の金属膜形成工程Ｓ１１２）
金属膜研磨工程Ｓ１１１の後、第一の金属膜２０１１上への成膜、パターニング工程等を介して図２４のように第二の金属膜２０１２を形成する。第二の金属膜２０１２は、第一の金属膜２０１１と同じ組成としても良いし、回路の特性によっては異なる組成としても良い。
以上のように、第二の層間絶縁膜形成工程Ｓ１０４を含めた基板処理工程を行うことで、基板表面２００ａから伸びた第一の金属膜２０１１の高さを、ウエハ２００の中央面と外周面とで揃えることができる。従って、ドレイン・ソース領域２０１第二の金属膜２０１２を結ぶ第一の金属膜２０１１の特性を、ウエハ面内で均一にすることができる。即ち、ウエハ２００から生産する多くの半導体装置に関し、特性を一定とすることができる。
尚、ここでいう特性とは、例えば電気的な容量を言う。
本実施形態においては、ドレイン・ソース領域２０１と第二の金属膜２０１２間の導電性配線を例にして説明したがそれに限るものではない。例えば、ドレイン・ソース領域を金属配線に置き換えても良い。この場合、一方が第一の金属配線であり、他方が第一の金属配線よりも上方の層に配された第二の金属配線であり、その間を本実施形態における導電層で構成するようにしても良い。
また、本実施形態においては重力方向下層と上層を接続することを例に説明したが、それに限るものではなく、例えば３次元積層回路に応用しても良いことは言うまでもない。
次に、図２５から図２７を用いて比較例を説明する。
比較例は、第二の層間絶縁膜形成工程Ｓ１０４を実施しない場合である。したがってウエハ２００の中央面とその外周面とで高さが異なる。
まず図２５を用いて第一の比較例を説明する。図２５は図２１と比較した図である。図２５の場合、絶縁膜２００５の高さがウエハ２００の中央面と外周面とで異なる、即ち絶縁膜２００５ａと絶縁膜２００５ｂの高さが異なるため、光５０３の距離がウエハ２００の中央面と外周面とで異なってしまう。従って、焦点距離がウエハ２００の中央面と外周面とで異なり、その結果レジスト膜２００９ａの幅とレジスト膜２００９ｂの幅が異なってしまう。このようなレジスト膜２００９で処理を進めると、図２６に記載のように、ウエハ２００の中央面側の溝Ｌａと外周面側の溝Ｌｂとで幅が異なってしまう。従って、ウエハ２００の中央面と外周面とで半導体装置の特性にばらつきが起きる。
これに対して、本実施形態は第二の絶縁膜形成工程Ｓ１０４を行うので、ウエハ面内において溝２０１０の幅を一定とすることができる。従って、比較例に比べ、均一な特性の半導体装置を形成でき、歩留まりの向上に著しく貢献することができる。
続いて第二の比較例を説明する。図２７は図２４と比較した図である。図２７は、仮にレジスト膜２００９ａとレジスト膜２００９ｂの幅にばらつきがなかった場合を想定している。
前述のように、パターニング工程の後、第一の金属膜形成工程Ｓ１１０、金属膜研磨工程Ｓ１１１、第二の金属膜形成工程を行い、第一の金属膜２０１１と第二の金属膜２０１２を形成する。
ところが、第一の絶縁膜２００５の厚みがウエハ２００の中央面と外周面とで異なる、即ち絶縁膜２００５ａと絶縁膜２００５ｂの高さが異なるため、図２７に記載のように、ウエハ２００の中央面における第一の金属膜２０１１（a）の高さＨａ’と外周面における第二の金属膜２０１１（ｂ）の高さＨｂ’が異なってしまう。
ここで、前述のように第一の金属膜２０１１の電気的容量は金属膜の高さに依存することがわかっている。即ち、図２３のような状況の場合、ウエハ２００の中央面とウエハ２００の外周面で電気的容量が異なってしまう。
これに対して、本実施形態は第二の絶縁膜形成工程Ｓ１０４を行うので、ウエハ面内において第一の金属膜の高さを一定とすることができる。従って、比較例に比べ、均一な特性の半導体装置を形成でき、歩留まりの向上に著しく貢献することができる。
尚、以上の実施例では、ウエハ２００の中央面、外周面に分けて説明したが、それに限るものではなく、径方向に対してより細分化した領域で絶縁膜の膜厚を制御しても良い。例えば、ウエハ２００の中央面、外周面、中央面と外周面の間の面等、３つの領域に分けても良い。
また、ここではハードマスクとして、シリコン窒化膜を例に説明したが、それに限るものではなく、例えばシリコン酸化膜でも良い。
（他の実施形態）
上述の図１９にウエハ２００の中心側への成膜量と外周側への成膜量とに、差をつける処理シーケンス例にこれに限るものでは無く、以下の処理シーケンス例が有る。
例えば、図２８に示す処理シーケンス例が有る。図２８は、第１電磁石２５０ｇで磁界を生成した後で、第２電磁石２５０ｈで磁界を生成して処理する例である。この様に処理することによって、基板の外周側への成膜量を中心側への成膜量よりも多くすることができる。逆に、第２電磁石２５０ｈで磁界を生成した後に第１電磁石２５０ｇで磁界を生成するように構成した場合には、基板の中心側への成膜量を外周側への成膜量よりも多くすることができる。
また、図２９に示す処理シーケンス例が有る。図２９は、図１９の処理シーケンスで、第２コイル２５０ｂへの電力を第１コイル２５０ａへの電力よりも大きくして処理する例である。この様に処理することによって、基板の外周側への成膜量を中心側への成膜量よりも多くすることができる。逆に、第１電磁石２５０ｇへの電力を第２電磁石２５０ｈへの電力よりも大きくして、第１コイル２５０ａへの電力を第２コイル２５０ｂへの電力よりも大きくすることによって、基板の中心側への成膜量を外周側への成膜量よりも多くすることができる。
また、図３０に示す処理シーケンス例が有る。図３０は、図１９の処理シーケンスで、第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも大きくして処理する例である。この様に処理することによって、基板の外周側への成膜量を中心側への成膜量よりも多くすることができる。逆に、第１電磁石２５０ｇへの電力を第２電磁石２５０ｈへの電力よりも大きくして、第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも大きくすることによって、基板の中心側への成膜量を外周側への成膜量よりも多くすることができる。
また、図３１に示す処理シーケンス例が有る。図３１は、第１バイアス電極の電位よりも第２バイアス電極の電位を高くして処理するシーケンスである。この様に処理することによって、図１０に示す、膜厚分布Ａを膜厚分布Ａ´となるように補正することができる。
また、図３２に示す処理シーケンス例が有る。図３２は、第１コイル２５０ａに供給される高周波電力を第２コイル２５０ｂに供給される高周波電力よりも大きくして処理するシーケンスである。この様に処理することによって、図１２の膜厚分布Ｂを膜厚分布Ｂ´となるように補正することができる。
また、図３３に示す処理シーケンス例が有る。図３３は、第１コイル２５０ａに供給される高周波電力を第２コイル２５０ｂに供給される高周波電力よりも小さくして処理するシーケンスである。この様に処理することによって、図１０に示す、膜厚分布Ａを膜厚分布Ａ´となるように補正することができる。
また、図３４に示す処理シーケンス例が有る。図３４は、第１コイル２５０ａに高周波電力をｔ１時間供給した後に、第２コイル２５０ｂに高周波電力をｔ２時間供給するシーケンスである。ここでは、ｔ１をｔ２よりも長くなるように構成する。この様に処理することによって図１２の膜厚分布Ｂを膜厚分布Ｂ´となるように補正することができる。なお、ここでは、第１コイル２５０ａに高周波電力を供給した後に、第２コイル２５０ｂに高周波電力を供給する様に構成したが、逆に、第２コイル２５０ｂに電力供給した後に、第１コイル２５０ａに電力を供給する様に構成しても良い。
また、図３５に示す処理シーケンス例が有る。図３５は、ｔ１をｔ２よりも短くなるように構成したシーケンスである。この様に処理することによって、図１０に示す、膜厚分布Ａを膜厚分布Ａ´となるように補正することができる。なお、ここでは、第１コイル２５０ａに高周波電力を供給した後に、第２コイル２５０ｂに高周波電力を供給する様に構成したが、逆に、第２コイル２５０ｂに電力供給した後に、第１コイル２５０ａに電力を供給する様に構成しても良い。
また、第一の層間絶縁膜を研磨した際に、ゲート電極が密集した場所にエロ―ジョン（Ｅｒｏｓｉｏｎ）と呼ばれる欠陥が生じることが有る。このエロ―ジョンは、基板２００に対して、垂直方向に、膜が削り取られる現象である。このエロ―ジョンの発生分布も、基板２００の中心側と外周側で発生量が異なることが有る。例えば、基板２００の外周側と比較して、中心側に多く発生することが有る。この場合に、図３６の様に、活性化工程Ｓ４００４の前に、第１コイル２５０ａで事前にプラズマをｔ３時間発生させる工程Ｓ４００４´を行うことによって、基板２００の中心側に存在する、エロ―ジョンを埋めた後に、第二の層間絶縁膜の膜厚を補正することができるため、基板２００の中心側で局所的な凹凸が発生することを抑制することができる。即ち、第二の層間絶縁膜の平坦性を向上させることができる。なお、エロ―ジョンが、基板２００の中心側と比較して、外周側に多く発生する場合には、Ｓ４００４´で、第１コイル２５０ａでは無く、第２コイル２５０ｂを用いることによって基板２００の外周側に存在すうるエロ―ジョンを埋めた後に、第二の層間絶縁膜の膜厚を補正することができる。また、ここでは、第１コイル２５０ａと第２コイル２５０ｂを用いてプラズマ生成タイミングを制御する例を示したが、これに限らず、第１電磁石２５０ｈ，第２電磁石２５０ｇ，第１バイアス電極２１９ａ、第２バイアス電極２１９ｂ、第１ヒータ２１３ａ，第２ヒータ２１３ｂなどの構成を用いて、プラズマ生成タイミングやプラズマ密度を制御する様に構成しても良い。
また、研磨工程Ｓ１０２後の第一の層間絶縁膜には、エロ―ジョンの他に、ディッシング（Ｄｉｓｈｉｎｇ）、シンニング（Ｔｈｉｎｎｉｎｇ）と呼ばれる欠陥が生じることがあり、このディッシングやシンニングについても、基板２００の中心側と外周側での発生分布が異なることがあり、これらの欠陥を補正する様に構成しても良い。
また、上述では、第１コイル２５０ａと第１電磁石２５０ｇと第２電磁石２５０ｈを用いて処理室２０１内にプラズマを生成する例を示したが、これに限るものでは無い。例えば、第１コイル２５０ａを設けずに、第２コイル２５０ｂと第１電磁石２５０ｇと第２電磁石２５０ｈを用いて処理室２０１内にプラズマを生成する様に構成しても良い。第２コイル２５０ｂだけを用いた場合のプラズマは、主に第２プラズマ生成領域２５２に生成されるが、第１電磁石２５０ｇと第２電磁石２５０ｈのいずれか若しくは両方を用いることで、第２プラズマ生成領域に生成された活性種を、基板２００の中心側に拡散させることによって、処理分布を調整することができる。
また、上述では、ウエハの中央面、外周面に分けて説明したが、それに限るものではなく、径方向に対してより細分化した領域でシリコン含有膜の膜厚を制御しても良い。例えば、ウエハ２００の中央面、外周面、中央面と外周面の間の面等、３つの領域に分けても良い。
また、上述では、第１電磁石２５０ｇの径と第２電磁石２５０ｈの径とを同じ径で構成したがこれにかぎるものでは無い。例えば、第２電磁石２５０ｈの径を第１電磁石２５０ｇの径よりも大きく構成しても良いし、第１電磁石２５０ｇの径を第２電磁石２５０ｈの径よりも大きく構成しても良い。
また、上述では、第１電磁石２５０ｇと第２電磁石２５０ｈを固定して構成した例を示したが、これに限らず、それぞれの電磁石に上下動作機構を設けて、処理によって、磁石の位置を変えられるように構成しても良い。
また、ここではハードマスクとして、シリコン窒化膜を例に説明したが、それに限るものではなく、例えばシリコン酸化膜でも良い。
また、シリコン酸化膜やシリコン窒化膜に限らず、他の元素を含有する、酸化膜，窒化膜，炭化膜，酸窒化膜，金属膜，それぞれを複合した膜でパターンが形成されている場合であっても良い。
また、上述では、３００ｍｍのＳｉウエハを例として説明したが、これに限るものでは無い。例えば、４５０ｍｍ以上の基板であれば、得られる効果が増大する。大型の基板の場合、研磨工程Ｓ１０２の影響がより顕著になる。即ち、絶縁膜２００５ａと絶縁膜２００５ｂの膜厚の差がより大きくなる。また、第一の絶縁膜形成工程Ｓ１０１での成膜された第一の絶縁膜の面内の膜質の分布が研磨工程Ｓ１０２に与える影響が増大し、膜厚の差がより大きくなる課題が生じる。この課題は、第一の絶縁膜形成工程Ｓ１０１と研磨工程Ｓ１０２のそれぞれの工程の条件を最適化させることにより、解決できる可能が有る。しかしながら、条件の最適化や、それぞれの工程間に影響を与えない条件の最適化には、多大な時間とコストを要する。これに対して、上述の様な補正工程を設けることにより、第一の絶縁膜形成工程Ｓ１０１や研磨工程Ｓ１０２それぞれの条件を最適化させることなく、膜を補正することができる。
また、上述では、第一の層間絶縁膜形成装置１００ａ，研磨装置１００ｂ，測定装置１００ｃ，第二の層間絶縁膜形成装置１００ｄを同一の処理システム４０００内に構成した例を示したが、これに限るものでは無い。例えば第一の層間絶縁膜形成装置１００ａ，研磨装置１００ｂ，測定装置１００ｃ，第二の層間絶縁膜形成装置１００ｄをそれぞれ単独で有するシステムで構成しても良いし、２つ以上を組み合わせた処理システム４０００であっても良い。
また、上述では、半導体デバイスの製造工程の一工程の処理について記したが、これに限らず、類似の工程を有するバックエンドプロセスの一工程であっても良い。また、液晶パネルの製造工程のパターニング処理、太陽電池の製造工程のパターニング処理や、パワーデバイスの製造工程のパターニング処理などの、基板を処理する技術にも適用可能である。
＜本発明の好ましい態様＞
以下に、本発明の好ましい態様について付記する。
＜付記１＞
一態様によれば、
研磨が施された第一の絶縁膜を有する基板の前記第一の絶縁膜の膜厚分布データを受信する工程と、
前記膜厚分布データを基に前記基板の中心側の膜厚と外周側の膜厚との差を小さくさせる処理データを演算する工程と、
前記基板を処理室に搬入する工程と、
前記基板に処理ガスを供給する工程と、
前記処理データを基に、前記基板の中心側に生成される前記処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第一の絶縁膜の膜厚分布を補正する工程と、
を有する半導体装置の製造方法、または、基板処理方法が提供される。
＜付記２＞
付記１に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合、前記補正する工程で、前記基板の側方から発生する磁力を前記基板の上方から発生する磁力よりも大きく形成された状態で行われる。
＜付記３＞
付記１または付記２に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合、
前記補正する工程は、前記基板の側方から供給される高周波電力を前記基板の上方から供給される高周波電力よりも大きくして前記処理ガスを活性化させる。
＜付記４＞
付記１乃至付記３のいずれかに記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合、
前記補正する工程は、前記基板の外周側の電位を前記基板の中心側の電位よりも低く構成される。
＜付記５＞
付記１に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の中心側の膜厚が前記基板の外周側の膜厚よりも小さい場合、
前記補正する工程は、前記基板の上方から発生する磁力を前記基板の側方から発生する磁力よりも大きく形成された状態で行われる。
＜付記６＞
付記１または付記５に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の中心側の膜厚が前記基板の外周側の膜厚よりも小さい場合、
前記補正する工程は、前記基板の上方から供給される高周波電力を前記基板の側方から供給される高周波電力よりも大きくして前記処理ガスを活性化させる。
＜付記７＞
付記１，５，６のいずれかに記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の中心側の膜厚が前記基板の外周側の膜厚よりも小さい場合、
前記補正する工程は、前記基板の中心側の電位を前記基板の外周側の電位よりも低くした状態で行われる。
＜付記８＞
付記１乃至７のいずれかに記載の方法であって、好ましくは、
前記第一の絶縁膜は第一の元素を含み、
前記補正する工程では、前記第一の絶縁膜の上に前記第一の元素を含む第二の絶縁膜を形成することで前記膜厚分布を補正する。
＜付記９＞
付記８に記載の方法であって、好ましくは、
前記補正工程の後に、前記第一の絶縁膜と前記第二の絶縁膜をパターニングする工程が行われる。
＜付記１０＞
付記１乃至付記９のいずれかに記載の方法であって、好ましくは、
前記補正工程の前に研磨された第一の絶縁膜の膜厚が測定される。
＜付記１１＞
他の態様によれば、
研磨が施された第一の絶縁膜を有する基板の膜厚分布データを受信させる手順と、
前記膜厚分布データを基に前記基板の中心側の膜厚と外周側の膜厚との差を小さくさせる処理データを演算させる手順と、
前記基板を処理室に搬入させる手順と、
前記基板に処理ガスを供給させる手順と、
前記処理データを基に、前記基板の中心側に生成される前記処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第１の絶縁膜の膜厚分布を補正させる手順と、
をコンピュータに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
＜付記１２＞
更に他の態様によれば、
研磨が施された第一の絶縁膜を有する基板の膜厚分布データを受信する受信部と、
前記分布データを基に前記基板の中心側の膜厚と外周側の膜厚との差を小さくさせる処理データを演算する演算部と、
前記基板が収容される処理室と、
前記処理室に処理ガスを供給する処理ガス供給部と、
前記処理ガスを活性化させる活性化部と、
前記処理データに基づいて、前記基板の中心側上部と外周側上部に供給される前記処理ガスの活性種濃度が異ならせるように前記処理ガスを活性化させて前記第一の絶縁膜の膜厚分布を補正するように前記処理ガス供給部と前記活性化部とを制御する制御部と、
を有する基板処理装置が提供される。
２００ ウエハ（基板）
２０１ 処理室
２０２ 処理容器
２１２ 基板載置台

Claims (12)

  1. 研磨が施された第一の絶縁膜を有する基板の前記第一の絶縁膜の膜厚分布データを受信する工程と、
    前記膜厚分布データを基に前記基板の中心側の膜厚と外周側の膜厚との差を小さくさせる処理データを演算する工程と、
    前記基板を処理室に搬入する工程と、
    前記基板に処理ガスを供給する工程と、
    前記処理データを基に、前記基板の中心側に生成される前記処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第一の絶縁膜の膜厚分布を補正する工程と、
    を有する半導体装置の製造方法。
  2. 前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合、前記補正する工程で、前記基板の側方から発生する磁力を前記基板の上方から発生する磁力よりも大きく形成された状態で行われる請求項１に記載の半導体装置の製造方法。
  3. 前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合、
    前記補正する工程は、前記基板の側方から供給される高周波電力を前記基板の上方から供給される高周波電力よりも大きくして前記処理ガスを活性化させる請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合、
    前記補正する工程は、前記基板の外周側の電位を前記基板の中心側の電位よりも低く構成される請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記膜厚分布データが、前記基板の中心側の膜厚が前記基板の外周側の膜厚よりも小さい場合、
    前記補正する工程は、前記基板の上方から発生する磁力を前記基板の側方から発生する磁力よりも大きく形成された状態で行われる請求項１に記載の半導体装置の製造方法。
  6. 前記膜厚分布データが、前記基板の中心側の膜厚が前記基板の外周側の膜厚よりも小さい場合、
    前記補正する工程は、前記基板の上方から供給される高周波電力を前記基板の側方から供給される高周波電力よりも大きくして前記処理ガスを活性化させる請求項１または５に記載の半導体装置の製造方法。
  7. 前記膜厚分布データが、前記基板の中心側の膜厚が前記基板の外周側の膜厚よりも小さい場合、
    前記補正する工程は、前記基板の中心側の電位を前記基板の外周側の電位よりも低くした状態で行われる請求項１，５，６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記第一の絶縁膜は第一の元素を含み、
    前記補正する工程では、前記第一の絶縁膜の上に前記第一の元素を含む第二の絶縁膜を形成することで前記膜厚分布を補正する請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記補正工程の後に、前記第一の絶縁膜と前記第二の絶縁膜をパターニングする工程が行われる請求項８に記載の半導体装置の製造方法。
  10. 前記補正工程の前に研磨された第一の絶縁膜の膜厚が測定される請求項１乃至９のいずれか一項に記載の半導体装置の製造方法。
  11. 研磨が施された第一の絶縁膜を有する基板の前記第一の絶縁膜の膜厚分布データを受信させる手順と、
    前記膜厚分布データを基に前記基板の中心側の膜厚と外周側の膜厚との差を小さくさせる処理データを演算させる手順と、
    前記基板を処理室に搬入させる手順と、
    前記基板に処理ガスを供給させる手順と、
    前記処理データを基に、前記基板の中心側に生成される前記処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第一の絶縁膜の膜厚分布を補正させる手順と、
    をコンピュータに実行させるプログラム。
  12. 研磨が施された第一の絶縁膜を有する基板の膜厚分布データを受信する受信部と、
    前記分布データを基に前記基板の中心側の膜厚と外周側の膜厚との差を小さくさせる処理データを演算する演算部と、
    前記基板が収容される処理室と、
    前記処理室に処理ガスを供給する処理ガス供給部と、
    前記処理ガスを活性化させる活性化部と、
    前記処理データに基づいて、前記基板の中心側上部と外周側上部に供給される前記処理ガスの活性種濃度が異ならせるように前記処理ガスを活性化させて前記第一の絶縁膜の膜厚分布を補正するように前記処理ガス供給部と前記活性化部とを制御する制御部と、
    を有する基板処理装置。
JP2015069000A 2015-03-30 2015-03-30 半導体装置の製造方法、プログラムおよび基板処理装置 Active JP6109224B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015069000A JP6109224B2 (ja) 2015-03-30 2015-03-30 半導体装置の製造方法、プログラムおよび基板処理装置
CN201610061520.2A CN106024619B (zh) 2015-03-30 2016-01-28 半导体器件的制造方法及衬底处理装置
TW105103767A TWI612562B (zh) 2015-03-30 2016-02-04 半導體裝置的製造方法、程式及基板處理裝置
US15/015,461 US9735068B2 (en) 2015-03-30 2016-02-04 Method of manufacturing semiconductor device
KR1020160014344A KR101854022B1 (ko) 2015-03-30 2016-02-04 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015069000A JP6109224B2 (ja) 2015-03-30 2015-03-30 半導体装置の製造方法、プログラムおよび基板処理装置

Publications (2)

Publication Number Publication Date
JP2016189402A true JP2016189402A (ja) 2016-11-04
JP6109224B2 JP6109224B2 (ja) 2017-04-05

Family

ID=57016031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015069000A Active JP6109224B2 (ja) 2015-03-30 2015-03-30 半導体装置の製造方法、プログラムおよび基板処理装置

Country Status (5)

Country Link
US (1) US9735068B2 (ja)
JP (1) JP6109224B2 (ja)
KR (1) KR101854022B1 (ja)
CN (1) CN106024619B (ja)
TW (1) TWI612562B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082935A (ko) * 2017-01-11 2018-07-19 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6710603B2 (ja) * 2016-08-05 2020-06-17 東京エレクトロン株式会社 基板載置方法及び基板載置装置
JP6689179B2 (ja) * 2016-11-30 2020-04-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6529996B2 (ja) 2017-02-06 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7161603B2 (ja) * 2019-03-15 2022-10-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
JP7364547B2 (ja) * 2020-09-25 2023-10-18 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JPH09143722A (ja) * 1995-11-08 1997-06-03 Samsung Electron Co Ltd 半導体素子の薄膜形成プログラムの補正方法及び薄膜厚測定装置
JPH11176821A (ja) * 1997-12-08 1999-07-02 Toshiba Corp 成膜装置及び成膜方法
JP2000353693A (ja) * 1999-06-11 2000-12-19 Kokusai Electric Co Ltd プラズマ処理装置
JP2012138442A (ja) * 2010-12-27 2012-07-19 Ebara Corp ポリッシング装置およびポリッシング方法
JP2012151504A (ja) * 2012-04-09 2012-08-09 Sony Corp 薄膜形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033921A (en) * 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
TWI242602B (en) * 2001-11-02 2005-11-01 Ulvac Inc Thin film forming apparatus and method
JP4472372B2 (ja) * 2003-02-03 2010-06-02 株式会社オクテック プラズマ処理装置及びプラズマ処理装置用の電極板
JP6222833B2 (ja) * 2013-01-30 2017-11-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JPH09143722A (ja) * 1995-11-08 1997-06-03 Samsung Electron Co Ltd 半導体素子の薄膜形成プログラムの補正方法及び薄膜厚測定装置
JPH11176821A (ja) * 1997-12-08 1999-07-02 Toshiba Corp 成膜装置及び成膜方法
JP2000353693A (ja) * 1999-06-11 2000-12-19 Kokusai Electric Co Ltd プラズマ処理装置
JP2012138442A (ja) * 2010-12-27 2012-07-19 Ebara Corp ポリッシング装置およびポリッシング方法
JP2012151504A (ja) * 2012-04-09 2012-08-09 Sony Corp 薄膜形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082935A (ko) * 2017-01-11 2018-07-19 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR101993971B1 (ko) 2017-01-11 2019-06-27 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치

Also Published As

Publication number Publication date
CN106024619B (zh) 2018-11-16
TW201639003A (zh) 2016-11-01
KR101854022B1 (ko) 2018-05-02
CN106024619A (zh) 2016-10-12
KR20160117164A (ko) 2016-10-10
US9735068B2 (en) 2017-08-15
US20160293500A1 (en) 2016-10-06
JP6109224B2 (ja) 2017-04-05
TWI612562B (zh) 2018-01-21

Similar Documents

Publication Publication Date Title
JP6109224B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP6230573B2 (ja) 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置
JP5837962B1 (ja) 基板処理装置、半導体装置の製造方法およびガス整流部
KR101965145B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP6126155B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP6153975B2 (ja) 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
JP2016025238A (ja) 基板処理装置、半導体装置の製造方法および記録媒体
JP6072845B2 (ja) 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
JP6133347B2 (ja) 半導体装置の製造方法、基板処理システム及びプログラム
CN107871711A (zh) 半导体器件的制造方法、衬底处理装置及记录介质

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170307

R150 Certificate of patent or registration of utility model

Ref document number: 6109224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250