TWI585846B - A semiconductor device manufacturing method, a substrate processing system, a substrate processing apparatus, and a program - Google Patents

A semiconductor device manufacturing method, a substrate processing system, a substrate processing apparatus, and a program Download PDF

Info

Publication number
TWI585846B
TWI585846B TW105104938A TW105104938A TWI585846B TW I585846 B TWI585846 B TW I585846B TW 105104938 A TW105104938 A TW 105104938A TW 105104938 A TW105104938 A TW 105104938A TW I585846 B TWI585846 B TW I585846B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
film thickness
substrate
outer peripheral
Prior art date
Application number
TW105104938A
Other languages
English (en)
Other versions
TW201643952A (zh
Inventor
Naofumi Ohashi
Satoshi Takano
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201643952A publication Critical patent/TW201643952A/zh
Application granted granted Critical
Publication of TWI585846B publication Critical patent/TWI585846B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

半導體裝置之製造方法、基板處理系統、基板處理裝置及程式
本發明係關於半導體裝置之製造方法、基板處理系統、基板處理裝置及程式。
近年來，半導體裝置有高積體化之傾向。隨此，被設成多層配線化。多層配線係藉由圖案製作工程、研磨工程、成膜工程等之組合而形成。於形成時，要求不引起半導體裝置之特性偏差。
然而，從加工上之問題來看，有形成在基板上之電路間的距離會產生偏差之情形。尤其，在多層配線構造中，其偏差會對半導體裝置之特性造成很大的影響。
在此，本發明係以提供能夠抑制半導體裝置之特性偏差的技術為目的。
為了解決上述課題，提供具有下述工程之技術：第一研磨工程，其係對在形成有複數配線用溝之第一絕緣膜上形成當作金屬配線之第一層的金屬膜之基板進行研磨；絕緣膜形成工程，其係於上述研磨工程之後，在上述基板形成當作疊層絕緣膜之一部分而被構成之第二絕緣膜；第二研磨工程，其係對上述第二絕緣膜進行研磨；測量工程，其係於上述第二研磨工程之後，測量上述第二絕緣膜之基板面內之膜厚分佈；補正工程，其係在上述第二絕緣膜上，以與在上述測量工程被測量出的膜厚分佈不同的膜厚分佈，形成當作上述疊層絕緣膜之一部分而被構成的第三絕緣膜，且補正上述疊層絕緣膜之膜厚分佈。
若藉由與本發明有關之技術時，可以抑制半導體裝置之特性的偏差。
200‧‧‧晶圓(基板)
201‧‧‧處理室
202‧‧‧處理容器
212‧‧‧基板載置台
圖1為說明與一實施型態有關之半導體裝置之製造流程的說明圖。
圖2為與一實施型態有關之晶圓的說明圖。
圖3為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖4為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖5為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖6為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖7為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖8為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖9為說明與一實施型態有關之研磨裝置的說明圖。
圖10為說明與一實施型態有關之研磨裝置的說明圖。
圖11為說明與一實施型態有關之研磨工程後之絕緣膜之膜厚分佈的說明圖。
圖12為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖13為說明與一實施型態有關之絕緣膜之膜厚分布的說明圖。
圖14為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖15為說明與一實施型態有關之絕緣膜之膜厚分布的說明圖。
圖16為說明與一實施型態有關之基板處理裝置的說 明圖。
圖17為說明與一實施型態有關之基板處理裝置之噴淋頭的說明圖。
圖18為說明與一實施型態有關之基板處理裝置之氣體供給系統的說明圖。
圖19為說明與一實施型態有關之基板處理裝置之氣體供給系統的說明圖。
圖20為與一實施型態有關之控制器之概略構成圖。
圖21為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖22為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖23為說明與一實施型態有關之晶圓之處理狀態的說明圖。
圖24為說明與一實施型態有關之系統的說明圖。
圖25為說明與比較例有關之晶圓之處理狀態的說明圖。
圖26為說明與比較例有關之晶圓之處理狀態的說明圖。
圖27為說明與比較例有關之晶圓之處理狀態的說明圖。
以下，針對本發明之實施型態予以說明。
使用圖1說明半導體裝置之製造工程之一工程。
(第一絕緣膜形成工程S101)
接著，針對第一絕緣膜形成工程S101進行說明。關於第一絕緣膜形成工程S101，使用圖2、圖3說明晶圓200。圖2為絕緣膜被形成之前之階段的狀態。圖3為絕緣膜形成後之狀態。
圖2(A)係從處理面觀看進行處理的晶圓200之圖示。圖2(B)係圖2(A)中之α-α’線之剖面圖。在圖2(B)中，虛線之右側說明晶圓中央部，波紋線之左側說明晶圓中央部之外周的圖示。
在晶圓200形成有當作源極或汲極而被構成之源極/汲極區域2001。在源極/汲極區域2001之間形成有通道區域2002。在各通道區域2002上形成有閘極電極2003。閘極電極2003之周圍形成有具有抑制從閘極電極2002之側壁的電流洩漏等之功能的外壁2004。源極/汲極區域2001、閘極電極2003當作半導體裝置之電路構成之一部分被使用。在源極/汲極區域2001上形成當作插塞之金屬膜2005，在此之間形成以矽氧化膜所構成之層間絕緣膜2006。金屬膜2005係由例如鎢所形成。層間絕緣膜2006從與後述之第一層間絕緣膜2007之關係來看在此也稱為第零的絕緣膜。
接著，使用圖1、圖3，說明第一絕緣膜形成 工程S101。若晶圓200被搬入形成第一絕緣膜之基板處理裝置(第一絕緣膜形成裝置)時，則對基板處理裝置之處理室內供給含矽氣體及含氧氣體。被供給之氣體在處理室內反應，形成絕緣後述之金屬膜2009間之第一層間絕緣膜2007(也單稱為絕緣膜2007或配線形成用絕緣膜2007)。絕緣膜2007係由例如矽氧化膜(SiO2膜)所形成。含矽氣體為TEOS(Tetraethyl orthosi1icate、Si(OC2H5)4)氣體，含氧氣體為例如氧氣(O2)。絕緣膜2007並不限定於矽氧化膜，即使為低介電常數膜(Low-K膜)或矽氧氮化膜亦可。
當所期待之時間經過後，形成絕緣膜2007時，從基板處理裝置(第一絕緣膜形成裝置)搬出晶圓200。
(圖案製作工程S102)
接著，使用圖1、圖4，說明對第一絕緣膜2007進行圖案製作之圖案製作工程S102。圖4為說明蝕刻後之晶圓200之狀態的圖示。
圖案製作工程S102係藉由當作第一圖案製作系統之一部分被構成之曝光裝置或蝕刻裝置而進行。圖案製作工程S102包含藉由曝光裝置之曝光工程、藉由蝕刻裝置之蝕刻工程等之工程。被搬入至圖案製作系統之晶圓200係於被曝光之後，如圖4所記載般，利用蝕刻裝置將絕緣膜2007形成特定圖案。在此，形成配線用溝2008。 於蝕刻處理處理結束後，晶圓200從蝕刻裝置被搬出，從圖案製作系統被搬出。
(金屬膜形成工程S103)
接著，使用圖1、圖5，針對金屬膜形成工程S103進行說明。金屬膜形成工程S103係以金屬膜形成系統進行。金屬膜形成系統包含形成阻障金屬膜之阻障金屬膜形成裝置或形成當作配線被構成之金屬膜的金屬膜形成裝置。從圖案系統被搬出之晶圓200被搬入至金屬膜形成系統之一個的阻障金屬膜形成裝置。阻障金屬膜形成裝置係如圖5(c)所示般，在各配線用溝2008表面形成阻障金屬膜2021。阻障金屬膜2021係抑制後述金屬膜2009之擴散，以例如氮化鈦(TiN)形成。若形成阻障金屬膜2021時，則被搬入金屬膜形成裝置。金屬膜形成裝置使用既有的電鍍裝置或是濺鍍裝置。在金屬膜形成裝置中，在阻障金屬膜2021上藉由電鍍處理或濺鍍處理形成金屬膜(也稱為配線用金屬膜)2009。金屬膜2009係由例如銅(Cu)所構成。阻障金屬膜2012為了與後述阻障絕緣膜做區別，即使稱為第一阻障膜亦可。
從成膜之性質來看，金屬膜2009如圖5所記載般，不僅配線用溝2008，也形成在絕緣膜2007上。在此，將被形成在配線用溝2008內之金屬膜2009稱為金屬膜2009a，將形成在絕緣膜2007上之金屬膜2009稱為金屬膜2009b。
若在配線用溝2008形成金屬膜2009，則從金屬膜形成裝置搬出晶圓200。
(金屬膜研磨工程S104)
接著，使用圖1、圖6，針對研磨工程S104進行說明。如圖5所記載般，當以濺鍍處理或電鍍處理形成金屬膜時，也在絕緣膜2007上形成金屬膜2009b。因金屬膜2009b電性連接金屬膜2009a間，故為了迴避此，以除去金屬膜2009b之方式進行研磨。並且，研磨工程也稱為CMP(Cheamical Mechanical Polishing)工程。
從金屬膜形成裝置搬出之晶圓200被搬入至第一研磨裝置。在本工程中，為了使金屬膜2009a間之絕緣更為確實，過度研磨。當過度研磨時，如圖6記載般，金屬膜2009b被除去，絕緣金屬膜2009a。並且，從絕緣膜2007和金屬膜2009之研磨速度不同或金屬膜200之粗密問題，在膜上形成凹陷2010或侵蝕2011。
若以第一研磨裝置在特定時間對晶圓200進行處理時，則從第一研磨裝置搬出晶圓200。
在此，將具有研磨後之絕緣膜2007、金屬膜2009之層稱為多層配線之第一層。再者，將金屬膜2009稱為金屬配線之第一層或是M1層。
(阻障絕緣膜形成工程S105)
接著，使用圖1、圖7，說明阻障絕緣膜形成工程 S105。從第一研磨裝置搬出之晶圓200被搬入至阻障絕緣膜形成裝置。在阻障絕緣膜形成裝置中，形成當作防止後述金屬膜2009之擴散的阻障絕緣膜而被使用之阻障絕緣膜2012。阻障絕緣膜2012為了與前述阻障金屬膜做區別，即使稱為第二阻障膜亦可。
阻障絕緣膜2012係在後述之圖案製作工程中難蝕刻之材質，例如由碳化矽(SiC)膜或氮化矽(SiN)膜、矽碳氮化(SiCN)膜中之任一者所構成。
阻障絕緣膜2012被形成在絕緣膜2007、金屬膜2009上。因此，也被形成在凹陷2010或侵蝕2011上。因此，在凹陷2010或侵蝕2011上形成具有凹部的阻障絕緣膜2012。
於形成阻障絕緣膜2012之後，從阻障絕緣膜形成裝置搬出晶圓200。
(第二絕緣膜形成工程S106)
接著，使用圖1、圖8，說明第二絕緣膜形成工程S106。若晶圓200被搬入形成第二絕緣膜之基板處理裝置(第二絕緣膜形成裝置)時，則對基板處理裝置之處理室內供給含矽氣體及含氧氣體。被供給之氣體在處理室內反應，形成絕緣後述之金屬膜2020或金屬膜2019間之第二層間絕緣膜2013(也單稱為絕緣膜2013或配線形成用絕緣膜2013)。絕緣膜2013係由例如矽氧化膜(SiO2膜)所形成。含矽氣體為例如TEOS氣體，含氧氣體例如為氧 氣。絕緣膜2013並不限定於矽氧化膜，即使為低介電常數膜(Low-K膜)或矽氧氮化膜亦可。
當所期待之時間經過後，形成絕緣膜2013時，從基板處理裝置(第二絕緣膜形成裝置)搬出晶圓200。
絕緣膜2013被形成在阻障絕緣膜2012上。因此，受到凹陷2010或侵蝕2011之影響，在凹陷2010或侵蝕2011上形成具有凹部2014之絕緣膜2013。凹部2014因影響到半導體裝置之特性，故在之後的第二絕緣膜研磨工程S107被平坦化。
(第二絕緣膜研磨工程S107)
接著，針對第二絕緣膜研磨工程S107，使用圖9至圖15進行說明。從第二絕緣膜形成裝置被搬出之晶圓200被搬入至第二研磨裝置400，絕緣膜2013被研磨。藉由研磨絕緣膜2013消去凹部2014。
以下，針對研磨工程之具體內容進行說明。於從第二絕緣膜形成裝置搬出晶圓200之後，將晶圓200搬入至圖9所記載之研磨裝置400。
在圖9中，401為研磨盤，402為研磨晶圓200之研磨布。研磨盤401被連接於無圖示之旋轉機構，於研磨晶圓200之時，朝箭號406方向旋轉。
403為研磨頭，在研磨頭403之上面連接軸404。軸404被連接於無圖示之旋轉機構/上下驅動機構。 在研磨晶圓200之期間，朝箭號407方向旋轉。
405為供給漿料(研磨劑)之供給管。在研磨晶圓200之期間，從供給管405朝向研磨布402供給漿料。
接著，使用圖10，說明研磨頭403和其周邊構造之詳細。圖10係以研磨頭403之剖面圖為中心，說明其周邊構造之說明圖。研磨頭403具有頂環403a、扣環403b、彈性墊403c。在研磨期間，晶圓200之外側藉由扣環403b被包圍，藉由彈性墊403c被推壓至研磨布402。在扣環403b，從扣環403b之外側至內側形成用以使漿料通過之溝403d。溝403d配合扣環403b之形狀，圓周狀地設置複數個。經溝403d被構成未使用之新鮮的漿料和使用完之漿料替換。
接著，說明本工程中之動作。
若晶圓200搬入至研磨頭403內，從供給管405供給漿料，並且使研磨盤401及研磨頭403旋轉。漿料流入扣環403b內，研磨晶圓200之表面。如此一來藉由研磨，可以消除凹部2014。若在特定時間進行研磨時，則從研磨裝置400搬出晶圓200。
然而，當實施本工程時，如圖11所記載般，可知在晶圓200之面內有絕緣膜2013之高度無對齊之情形。即是，有絕緣膜2013之膜厚無對齊之情形。例如，可知可見晶圓200之外周面之膜厚比中央面小的分佈A，或晶圓200之中央面之膜厚比外周面大之分佈B。
當高度分佈有偏移之時，有在後述之圖案製作工程中產生貫通孔之高度之偏差的問題。因該些使得在晶圓200面內之金屬膜之特性引起偏差，其結果導致良率下降。
針對該問題，發明者精心研究結果，可知分佈A、分佈B分別具有原因。以下說明其原因。
分佈A之原因係對晶圓200之漿料之供給方法。如上述般，被供給至研磨布402之漿料經扣環403b從晶圓200之周圍被供給。因此，在晶圓200之中央面流入研磨晶圓200之外周面之後的漿料，另外在晶圓200之外周面流入新鮮的漿料。因新鮮之漿料之研磨效率高，故晶圓200之外周面較中央面被研磨。由上述可知絕緣膜2013之膜厚成為分佈A般。
成為分佈B之原因為扣環403b之摩耗。當以研磨裝置400研磨較多的晶圓200時，被推壓至研磨布402之扣環403b之前端摩耗，溝403d或研磨布402之接觸面變形。因此，有原本應被供給之漿料不被供給至扣環403b之內周的情形。此時，因在晶圓200之外周面不被供給漿料，故晶圓200之中央面被研磨，成為晶圓200之外周面不被研磨之狀態。因此，可知絕緣膜2013之膜厚成為分佈B般。
於是，在本實施型態中，如後述般，於以研磨裝置400研磨晶圓200上之絕緣膜2013之後，具有以基板面內之疊層絕緣膜之高度對齊之方式進行補正的補正 工程。在此所稱的疊層絕緣膜係指在絕緣膜2013重疊後述之絕緣膜2015之膜。換言之，具有絕緣膜2013當作疊層絕緣膜之一部分，更具有絕緣膜2015當作其他一部分。
作為使高度對齊之具體方法，於第二絕緣膜研磨工程S107之後，以第二絕緣膜膜厚測量工程S108測量絕緣膜2013之膜厚分佈，因應其測量資料而實行第三絕緣膜形成工程S109。如此一來，可以使後述之貫通溝2016之高度在晶圓200之面內對齊。
(膜厚測量工程S108)
接著，說明膜厚測量工程S108。
在膜厚測量工程S108中，使用測量裝置而測量研磨後之絕緣膜2013之膜厚。測量裝置因可使用一般的裝置，故省略具體說明。在此所稱的膜厚係指從例如晶圓200之表面至絕緣膜2013之表面的膜厚。
研磨工程S107之後，晶圓200被搬入至測量裝置。測量裝置測量容易受到研磨裝置400之影響的晶圓200之中央面和其外周之外周面中之至少數處，測量絕緣膜2013之膜厚(高度)分佈。所測量之資料經上位裝置被送至後述基板處理裝置900。於測量後，晶圓200從測量裝置被搬出。
(第三絕緣膜形成工程S109)
接著，說明第三絕緣膜形成工程。第三絕緣膜係與第二絕緣膜2013相同的成分組成。在本工程中，如圖12或圖14所記載般，在研磨後之第二絕緣膜2013上形成第三層間絕緣膜2015。在此，將重疊第二絕緣膜2013和第三絕緣膜2015之層稱為疊層絕緣膜。再者，因第三絕緣膜為補正疊層絕緣膜之膜厚分佈的膜，故即使稱為補正膜亦可。再者，第三絕緣膜形成工程S109因係補正疊層絕緣膜之膜厚分佈的第三絕緣膜之工程，故即使稱為補正工程亦可。
於形成之時，以補正研磨後之第二層間絕緣膜2013之膜厚分佈之方式，形成第三層間絕緣膜2015。更理想為以使絕緣膜2015之表面之高度對齊之方式形成絕緣膜2015。在此所稱的高度係指絕緣膜2015之表面高度，換言之係指從晶圓200之表面至絕緣膜2015表面之距離。
以下使用圖12至圖20說明本工程。圖12係說明於第二絕緣膜2013成為分佈A之時，在本工程形成的絕緣膜2015之圖示。圖13為說明膜厚分佈A和其補正分佈A’之說明圖。圖14係說明於第二絕緣膜2013成為分佈B之時，在本工程形成的絕緣膜2015之圖示。圖15為說明膜厚分佈B和其補正分佈B’之說明圖。從圖16至圖20為說明用以實現本工程之基板處理裝置之圖示。
在圖12中，(A)為從上方觀看形成有絕緣膜2015之後的晶圓200之圖示。圖12(B)係在膜厚分 佈A中，圖12(A)之α-α’之剖面中，捨去晶圓200之中央和其外周的圖示。
在圖14中，(A)為從上方觀看形成有絕緣膜2007之後的晶圓200之圖示。圖14(B)係在膜厚分佈B中，圖14(A)之α-α’之剖面中，捨去晶圓200之中央和其外周的圖示。
在此，將晶圓200之中央面之第一絕緣膜稱為絕緣膜2013a，將第二絕緣膜稱為絕緣膜2015a，將晶圓200之外周面之第一絕緣膜稱為絕緣膜2013b，將第二絕緣膜稱為絕緣膜2015b。
從測量器搬出之晶圓200被搬入至圖16所記載之形成第三絕緣膜之裝置的基板處理裝置900。
基板處理裝置900係根據在第二絕緣膜膜厚測量工程S108所測量的資料，在基板面內控制絕緣膜2007之膜厚。例如，若從上位裝置接受的資料為表示分佈A之資料時，以增厚晶圓200之外周面之絕緣膜2015b，使中央面之絕緣膜2015a較外周面之絕緣膜2015b薄之方式，控制膜厚。再者，若從上位裝置270接受的資料為表示分佈B之資料時，以增厚晶圓200之中央面之絕緣膜2015a，使外周面之絕緣膜2015b較絕緣膜2015a薄之方式，控制膜厚。
更理想為使重疊第二絕緣膜2013和第三絕緣膜2015之疊層絕緣膜之高度在晶圓面內成為特定範圍之方式，控制第三絕緣膜2015之厚度。換言之，以基板之 面內中之上述第二層間絕緣膜2015之高度之分佈成為特定範圍內之方式，控制第三層間絕緣膜2015之膜厚分佈，調整高度。
即是，如圖12、圖14記載般，可以使晶圓200之中央面中之從阻障絕緣膜2012表面至第三絕緣膜2015a上端之高度H1a，和晶圓200外周面中之從阻障絕緣膜2012表面至第三絕緣膜2015b之上端的高度H1b對齊。
接著，針對能控制絕緣膜2015a、絕緣膜2015b之各個的膜厚的基板處理裝置900，具體性說明。
針對與本實施型態有關之處理裝置900進行說明。基板處理裝置900如圖16所示般係以構成單片式基板處理裝置來構成。
如圖16所示般，基板處理裝置900具備有處理容器202。處理容器202係例如橫剖面為圓形，以扁平之密封容器來構成。再者，處理容器202係藉由例如鋁(Al)或不鏽鋼(SUS)等之金屬材料或石英所構成。在處理容器202內，形成有對當作基板之矽晶圓等之晶圓200進行處理之處理空間(處理室)201，和搬運空間203。處理容器202係由上部容器202a和下部容器202b所構成。在上部容器202a和下部容器202b之間設置有隔板204。將被上部處理容器202a包圍之空間，即較隔板204上方之空間稱為處理空間(也稱為處理室)201，將被下部容器202b包含之空間，即較隔板下方之空間稱為 搬運空間203。
在下部容器202b之側面，設置有與閘閥205鄰接之基板搬入搬出口206，晶圓200經基板搬入搬出口206而在無圖示之搬運室之間移動。在下部容器202b之底部設置有複數升降銷207。
在處理室201內設置有支撐晶圓200之基板支撐部210。基板支撐部210具有載置晶圓200之載置面211，和在表面持有載置面211之基板載置台212。理想上設置當作加熱部之加熱器213。藉由設置加熱部，使晶圓200加熱，可以提升被形成在晶圓200上之膜的品質。即使在基板載置台212上，升降銷207貫通之貫通孔214分別被設置在與升降銷207對應之位置上亦可。
基板載置台212藉由傳動軸217被支撐。傳動軸217貫通處理容器202之底部，而且在處理容器202之外部被連接於升降機構218。藉由使升降機構218動作而使傳動軸217及基板載置台212升降，構成能夠使載置在基板載置面211上之晶圓200升降。並且，傳動軸217下端部之周圍藉由波紋管219被覆蓋，處理室201內被氣密保持。
基板載置台212係於晶圓200之搬運時，下降至基板載置面211成為基板搬入搬出口206之位置(晶圓搬運位置)，於晶圓200之處理時，如圖12所示般，晶圓200上升至處理室201內之處理位置(晶圓處理位置)。
具體而言，於使基板載置台212下降至晶圓搬運位置之時，升降銷207之上端部從基板載置面211之上面突出，成為升降銷207從下方支撐晶圓200。再者，當使基板載置台212上升至晶圓處理位置之時，升降銷207從基板載置面211之上面沉入，成為基板載置面211從下方支撐晶圓200。並且，升降銷207因與晶圓200直接接觸，故以例如石英或鋁等之材質形成為佳。並且，即使在升降銷207設置升降機構，構成基板載置台212和升降銷207相對性動作亦可。
加熱器213為可分別對屬於晶圓200之中心的中心面，和屬於其中心面之外周的外周面個別加熱的構成。例如，具有被設置在基板載置面211之中心，從上方觀看周狀之中央區加熱器213a，和相同為周狀，且被設置在中央區域加熱器213a之外周的外部區加熱器213b。中央區加熱器213a加熱晶圓之中心面，外部區加熱器213b加熱晶圓之外周面。
中央區加熱器213a、外部區加熱器213b分別經加熱器電力供給線被連接於加熱器溫度控制部215。藉由加熱器溫度控制部215控制對各加熱器的電力供給，控制晶圓200之中心面、外周面之溫度。
在基板載置台213內置測量晶圓200之溫度的溫度測量器216a和溫度測量器216b。溫度測量器216a係以測量中央區加熱器213a附近之溫度之方式，被設置在基板載置台212之中心部。溫度測量器216b係以測量 外部區加熱器213b附近之溫度之方式，被設置在基板載置台212之外周面。溫度測量器216a、溫度測量器216b被連接於溫度資訊接收部216c。在各溫度測量器所測量之溫度被送至溫度資訊接收部216c。溫度資訊接收部216c係對所接收之溫度資訊送至後述之控制器260。控制器260係根據所接收之溫度資訊或上位裝置270接收的膜厚資訊，控制加熱器溫度。並且，將溫度測量器216a、溫度測量器216b、溫度資訊接收部216c匯集成溫度檢測部216。
(排氣系統)
在處理室201(上部容器202a)之內壁上面設置排出處理室201之氛圍的排氣口221。在排氣口221連接有當作第1排氣管之排氣管224，在排氣管224依序串聯連接有將處理室201內控制成特定壓力之APC(Auto Pressure Controller)等之壓力調整器222、真空泵223。主要藉由排氣口221、排氣管224、壓力調整器222構成第一排氣部(排氣管)。並且，即使構成第一排氣部包含真空泵223亦可。
(緩衝器室)
在處理室201之上方設置有緩衝室232。緩衝室232藉由側壁232a、頂棚232b被構成。緩衝室232內置噴淋頭234。在緩衝室232之內壁232a和噴淋頭234之間構 成氣體供給路徑235。即是，氣體供給路徑235被設置成包圍噴淋頭234之側壁234b。
在區劃噴淋頭234和處理室201之壁部，設置有分散板234a。分散板234a被構成例如圓盤狀。當從處理室201側觀看時，如圖17所示般氣體供給路徑235在噴淋頭側壁234b和側壁232a之間，成為被設置在分散板234之水平方向周圍之構造。
在緩衝室232之頂棚232b貫通有氣體導入管236、氣體導入管237。並且，氣體導入管238連接有氣體導入管239。氣體導入管236、氣體導入管237被連接於噴淋頭234。氣體導入管236、氣體導入管238被連接於後述之第一氣體供給系統。氣體導入管237、氣體導入管239被連接於後述之第二氣體供給系統。
從氣體導入管236、氣體導入管237被導入之氣體經噴淋頭234被供給至處理室201。從氣體導入管238、氣體導入管239被導入之氣體經氣體供給路徑235被供給至處理室201。
從噴淋頭234被供給之氣體被供給至晶圓200之中心。從氣體供給路徑235被供給之氣體被供給至晶圓200之邊緣。晶圓之外周面(邊緣)相對於上述晶圓之中心，係指其外周。
噴淋頭234係由例如石英、氧化鋁、不鏽鋼、鋁等之材料所構成。
藉由如此之構成，噴淋頭234被設置在與載 置於基板載置面211上之晶圓200之中央面相向之位置上。因此，從噴淋頭234被供給之氣體能夠供給至晶圓200之中央面。再者，氣體供給路徑235被設置在與晶圓200之外周面相向之位置上。因此，被供給之氣體能夠供給至晶圓200之外周面。
(氣體供給系統) (第一氣體供給系統)
接著，使用圖18說明第一氣體供給系統。
圖18之A1被連接於圖16之A1，A2被連接於圖16之A2。即是，氣體供給管241a被連接於氣體導入管236，氣體供給管242a被連接於氣體導入管238。
在氣體供給管241a從上游設置有合流管240b、質量流量控制器241b、閥241c。藉由質量流量控制器241b、閥241c控制通過氣體供給管241a之氣體的流量。在合流管240b之上游設置第一處理氣體之氣體源240a。第一處理氣體為含矽氣體。例如使用二矽烷(Si2H6)氣體。
較理想係在閥241c之下游側連接用以供給惰性氣體之第一惰性氣體供給管243a。在惰性氣體供給管243a從上游設置惰性氣體源243b、質量流量控制器243c、閥243d。惰性氣體使用例如氦(He)氣。惰性氣體被添加至在氣體供給管241a流動之氣體，當作稀釋氣體使用。可以藉由控制質量流量控制器243c、閥243d， 將經氣體導入管236、噴淋頭234而供給之處理氣體之濃度或流量，調諧成更優化。
在與氣體導入管238連接之氣體供給管242a從上游設置有合流管240b、質量流量控制器242b、閥242c。藉由質量流量控制器242b、閥242c控制通過氣體供給管242a之氣體的流量。在合流管240b之上游設置第一處理氣體之氣體源240a。
較理想係在閥242c之下游側連接用以供給惰性氣體之第二惰性氣體供給管244a。在惰性氣體供給管244a從上游設置惰性氣體源244b、質量流量控制器244c、閥244d。惰性氣體使用例如氦(He)氣。惰性氣體被添加至在氣體供給管242a流動之氣體，當作稀釋氣體使用。可以藉由控制質量流量控制器244c、閥244d，將經氣體導入管238、氣體供給路徑235之氣體濃度或流量，調諧成更優化。
將氣體供給管241a、質量流量控制器241b、閥241c、氣體供給管242a、質量流量控制器242b、閥242c、合流管240b匯集稱為第一氣體供給系統。並且，即使第一氣體供給系統包含氣體源240a、氣體導入管236、氣體導入管238亦可。
將第一惰性氣體供給管243a、質量流量控制器243c、閥243d、第二惰性氣體供給管244a、質量流量控制器244c、閥244d匯集稱為第一惰性氣體供給系統。並且，即使第一惰性氣體供給系統包含惰性氣體源 243b、惰性氣體源244b亦可。
並且，即使第一氣體供給系統包含第一惰性氣體供給系統亦可。
並且，在本實施型態中，將氣體供給管241a稱為第一氣體供給管、將氣體供給管242a稱為第二氣體供給管。
再者，將質量流量控制器241b單獨或是質量流量控制器241b和閥241c之組合稱為第一處理氣體流量控制部。並且，將質量流量控制器242b單獨或是質量流量控制器242b和閥242c之組合稱為第二處理氣體流量控制部。
再者，將質量流量控制器243b單獨或是質量流量控制器243c和閥243d之組合稱為第一惰性氣體流量控制部。並且，將質量流量控制器244c單獨或是質量流量控制器244c和閥244d之組合稱為第二惰性氣體流量控制部。
(第二氣體供給系統)
接著，使用圖19說明第二氣體供給系統。圖19之B1被連接於圖16之B1，B2被連接於圖16之B2。即是，氣體供給管251a被連接於氣體導入管237，氣體供給管252a被連接於氣體導入管239。
在氣體供給管251a從上游設置有合流管250b、質量流量控制器251b、閥251c。藉由質量流量控 制器251b、閥251c控制通過氣體供給管241a之氣體的流量。在合流管250b之上游設置第二處理氣體之氣體源250a。第二處理氣體為含氧氣體。例如使用氧氣(O2)。
較理想係在閥251c之下游側設置用以供給惰性氣體之第三惰性氣體供給管253a。在惰性氣體供給管253a從上游設置惰性氣體源253b、質量流量控制器253c、閥253d。惰性氣體使用例如氦(He)氣。惰性氣體被當作至氣體供給管251a流動之氣體之稀釋氣體使用。可以藉由控制質量流量控制器253c、閥253d，將經氣體導入管237、噴淋頭234而供給之處理氣體之濃度或流量，調諧成更優化。
在氣體供給管252a從上游設置有合流管252b、質量流量控制器252b、閥252c。藉由質量流量控制器252b、閥252c控制通過氣體供給管252a之氣體的流量。在合流管250b之上游設置第二處理氣體之氣體源250a。
較理想係在閥252c之下游側設置用以供給惰性氣體之第四惰性氣體供給管254a。在惰性氣體供給管254a從上游設置惰性氣體源254b、質量流量控制器254c、閥254d。惰性氣體使用例如氦(He)氣。惰性氣體被當作至氣體供給管252a流動之氣體之稀釋氣體使用。可以藉由控制質量流量控制器254c、閥254d，將經氣體導入管239、氣體供給路徑235之氣體濃度或流量，調諧成更優化。
將氣體供給管251a、質量流量控制器251b、閥251c、氣體供給管252a、質量流量控制器252b、閥252c、合流管252b匯集稱為第二氣體供給系統。並且，即使第二氣體供給系統包含氣體源250a、氣體導入管237、氣體導入管239亦可。
將第三惰性氣體供給管253a、質量流量控制器253c、閥253d、第四惰性氣體供給管254a、質量流量控制器254c、閥254d匯集稱為第二惰性氣體供給系統。並且，即使第二惰性氣體供給系統包含惰性氣體源253b、惰性氣體源254b亦可。
並且，即使第二氣體供給系統包含第二惰性氣體供給系統亦可。再者，將第一氣體供給系統、第二氣體供給系統匯集稱為氣體供給系統。
並且，在本實施型態中，將氣體供給管251a稱為第三氣體供給管、將氣體供給管252a稱為第四氣體供給管。
再者，將質量流量控制器251b單獨或是質量流量控制器251b和閥251c之組合稱為第三處理氣體流量控制部。並且，將質量流量控制器252b單獨或是質量流量控制器252b和閥242c之組合稱為第四處理氣體流量控制部。
再者，將質量流量控制器243c單獨或是質量流量控制器243c和閥243d之組合稱為第一惰性氣體流量控制部。並且，將質量流量控制器244c單獨或是質量流 量控制器244c和閥244d之組合稱為第二惰性氣體流量控制部。
如上述般，因在第一氣體供給系統及第二氣體供給系統分別設置質量流量控制器、閥，故可以個別地控制氣體之量。再者，因分別在第一惰性氣體供給系統、第二惰性氣體供給系統設置質量流量控制器、閥，故可以個別地控制氣體之濃度。
(控制部)
基板處理裝置900具有控制基板處理裝置900之各部動作的控制器206。
圖20表示控制器260之概略。作為控制部(控制手段)之控制器260係以具備有CPU(Central Processing Unit)260a、RAM(Random Access Memory)260b、記憶裝置260c、I/O埠260d、比較部260f、發送接收部260g之電腦而構成。RAM260b、記憶裝置260c、I/O埠260d藉由發送接收部260g之指示，經內部匯流排260e，被構成可與CPU260a進行資料交換。被構成控制器260能夠連接以例如觸控面板等構成之輸入輸出裝置261、外部記憶裝置262。而且，設置有在上位裝置270經網路而被電性連接之接收部263。接收部263能夠從上位裝置270接收其他裝置之資訊。
記憶裝置260c係由例如快閃記憶體、HDD(Hard Disk Drive)等所構成。在記憶裝置260c內，以 可讀出之方式儲存有控制基板處理裝置之動作的控制程式或記載有後述之基板處理程序或條件等之程式配方、比較所檢測出之膜厚或溫度控制值的表格、比較所檢測出之膜厚和氣體供給控制值之表格等。並且，製程配方係使控制器260實行後述之基板處理工程中之各程序，組合成可以取得特定之結果，當作程式發揮功能。以下，總稱該程式配方或控制程式等，也單稱程式。並且，在本說明書中使用稱為程式之語句時，有僅包含程式配方單體之情形、包含控制程式單體之情形或包含其雙方之情形。再者，RAM260b當作暫時性保持藉由CPU260a被讀出之程式或資料等的記憶體區域(工作區域)而被構成。
I/O埠260d被連接於閘閥205、升降機構218、加熱器213、壓力調整器222、真空泵223等。再者，即使被連接於MFC241b、242b、243c、244c、251b、252b、253c、254c、閥241c、242c、243d、244d、251c、252c、253d、254d等亦可。
CPU260a被構成讀出來自記憶裝置260c之控制程式而實行，同時因應來自輸入輸出裝置261之操作指令之輸入等而從記憶裝置260c讀出程式配方。而且，CPU260a被構成以沿著所讀出之程式配方之內容之方式，經發送接收部260g能夠控制閘閥205之開關動作、升降機構218之升降動作、對加熱器213之電力供給動作、壓力調整器222之壓力調整動作、真空泵223之開啟關閉控制、質量流量控制器之流量調整動作、閥等。
並且，控制器260並不限定於以專用之電腦構成之情形，即使以泛用之電腦構成亦可。例如，可以準備儲存上述程式之外部記憶裝置(例如，磁帶、軟碟或硬碟等之磁碟、CD或DVD等之光碟、MO等之光磁碟、USB記憶體或記憶卡等之半導體記憶體)262，並使用如此之外部記憶裝置262在泛用之電腦安裝程式等，依此構成與本實施型態有關之控制器260。並且，用以對電腦供給程式之手段並不限定於經外部記憶裝置262而供給之情形。例如，即使使用網路或專用回線等之通訊手段，不經外部記憶裝置262而供給程式亦可。並且，記憶裝置260c或外部記憶裝置262作為電腦可讀取之記憶媒體而被構成。以下，總稱該些，也單稱記錄媒體。並且，在本說明書中，使用如記錄媒體之語句之時，有僅包含記憶裝置260c單體之情形，和僅包含外部記憶裝置262單體之情形，或包含雙方之情形。
並且，在本實施型態之接收部中。雖然針對從上位裝置270接收其他裝置之資訊予以記載，但是並不限定於此。例如，即使從其他裝置直接接收資訊亦可。再者，即使以輸入輸出裝置261輸入其他裝置之資訊，根據此進行控制亦可。再者，即使將其他裝置之資訊記憶於外部記憶裝置，從其外部記憶裝置接收其他裝置之資訊亦可。
接著，針對使用基板處理裝置900之絕緣膜之形成方法進行說明。
於第二絕緣膜膜厚測量工程S108之後，被測量之晶圓200被搬入至基板處理裝置900。並且，在以下之說明中，構成基板處理裝置之各部之動作藉由控制器260被控制。
(基板搬入工程)
當以膜厚測量工程S108測量第一絕緣膜2013之膜厚時，則使晶圓200搬入至基板處理裝置900。具體而言，藉由升降機構218使基板支撐部210下降，成為升降銷207從貫通孔214突出至基板支撐部210之上面側之狀態。再者，於將處理室201內調壓成特定壓力之後，開放閘閥205，使晶圓200從閘閥205載置至升降銷207上。於使晶圓200載置在升降銷207上之後，藉由升降機構218使基板支撐部210上升至特定位置，晶圓200從升降銷207被載置至基板支撐部210。
(減壓/升溫工程)
接著，以處理室201內成為特定壓力(真空度)之方式，經排氣管224對處理室201內進行排氣。此時，根據壓力檢測器所測量出之壓力值，對當作壓力調整器222之APC閥之閥開度進行反饋控制。再者，根據溫度檢測器216所檢測出之溫度值，以處理室201內成為特定溫度之方式，對朝向加熱器213之通電量進行反饋控制。具體而言，事先藉由加熱器213對基板支撐部210進行加熱，於 晶圓200或基板支撐部210之溫度無變化之後放置特定時間。此期間，於具有殘留在處理室201內之水分或來自構件之脫氣等之時，即使藉由真空排氣或惰性氣體供給的沖洗進行除去亦可。在此完成成膜製程前的準備。並且，於將處理室201內排氣成特定壓力之時，即使一次真空排氣至可到達的真空度亦可。
晶圓200被載置在基板支撐部210，處理室201內之氛圍穩定後，使質量流量控制氣241b、質量流量控制器242b、質量流量控制器251b、質量流量控制器252b運轉，並且調整閥241c、閥242c、閥251c、閥252c之開度。此時，即使使質量流量控制器243c、質量流量244c、質量流量控制器253c、質量流量控制器254c運轉，並且調整閥243d、閥244、閥253d、閥254d之開度亦可。
(氣體供給工程)
在氣體供給工程中，從第一氣體供給系統及第二氣體供給系統對處理室201供給氣體。
於供給氣體之時，因應從上位裝置270接收之絕緣膜2013之膜厚測量資料而控制第一氣體供給系統、第二氣體供給系統之質量流量控制器或閥，分別控制供給至晶圓200之中央面之處理氣體的量(或是濃度)和供給至外周面之處理氣體之量(或是濃度)。更佳為因應從上位裝置270接收到的測量資料，控制中央區加熱器 213a和外部加熱器213b，控制晶圓200之面內之溫度梯度。
被供給至處理室201內之氣體在處理室201內被分解，在研磨後之第二絕緣膜2013上形成第三絕緣膜2015。
經過特定時間後，關閉各閥，停止氣體之供給。
此時之加熱器213之溫度成為不會對閘極電極203等之已形成的構成造成壞影響的溫度。尤其，設定成金屬膜2009之成分不會擴散至周圍之構成的溫度範圍。更佳為設定成被形成在金屬膜2009之周圍的阻障絕緣膜2012、阻障金屬膜2021之介電常數成為期待之範圍的溫度範圍。例如，設定成晶圓200成為300~450℃之範圍內之特定溫度。
例如，藉由將晶圓200設為300℃以上，抑制已形成之阻障絕緣膜2012之膜之劣化或介電常數之上升等。假設設為300℃未滿時，因阻障絕緣膜2012之膜密度劣化，故金屬膜2009之成分，例如銅成分容易擴散至絕緣膜2013等。屬於絕緣膜2013之主成分之Si因係銅成分容易擴散之材質，故難以控制在晶圓200之面內的擴散狀態。於銅成分擴散之時，配線間之特性在晶圓200之面內產生偏差。於是，藉由將晶圓200之溫度設為300℃以上，抑制金屬膜2009之成分擴散至絕緣膜2013等。
並且，例如藉由將晶圓200設為450℃以下， 抑制圖5(C)所記載之阻障金屬膜2021之膜密度下降，金屬膜2009之成分例如銅成分擴散至絕緣膜2009等。假設溫度設為高於450℃時，因阻障絕緣膜2021之膜密度下降，故金屬膜2009之成分，例如銅成分容易擴散至絕緣膜2007等。屬於絕緣膜2007之主成分之Si因係銅成分容易擴散之材質，故難以控制在晶圓200之面內的擴散狀態。因此，於銅成分擴散之時，配線間之特性在晶圓200之面內產生偏差。於是，藉由將晶圓200之溫度設為450℃以下，抑制金屬膜2009之成分擴散至絕緣膜2007等。
作為惰性氣體，除對He氣體之外，若為不會對膜產生壞影響的氣體即可，即使例如即使使用Ar、N2、Ne、Xe等之稀有氣體亦可。
(基板搬出工程)
於氣體供給工程結束後，藉由升降機構218使基板支撐部210下降，成為升降銷207從貫通孔214突出至基板支撐部210之上面側之狀態。再者，於將處理室201內調壓成特定壓力之後，開放閘閥205，使晶圓200從升降銷207上搬運至閘閥205外。
接著，使用本裝置說明控制第三層間絕緣膜2015之膜厚。如上述般，於研磨工程S107結束後，第二絕緣膜2013之膜厚在晶圓200之中央面和外周面不同。在膜厚測量工程S108中測量其膜厚分佈。測量結果通過 上位裝置207，被儲存在RAM260b。被儲存之資料根據比較部206f比較記憶裝置260c內之配方，形成根據其配方之控制值的裝置控制。
接著，說明從上位裝置接收，被儲存在RAM260b之資料為分佈A之情形。分佈A之時係指如圖12所記載般，絕緣膜2013a較絕緣膜2013b厚之情形。
於分佈A之時，在本工程中，控制成增厚形成在晶圓200外周面之絕緣膜2015b，使形成在晶圓200之中央面之絕緣膜2015a之膜厚較絕緣膜2015b薄。具體而言，於供給氣體之時，將供給至晶圓200之外周面的含矽氣體控制成較晶圓200之中央面多。如此一來，可以將本半導體裝置中之絕緣膜之高度，即是將在絕緣膜2013重疊絕緣膜2015之疊層絕緣膜之膜厚修正成如圖13所記載之靶材膜厚分佈A’。即是，可以將疊層絕緣膜之膜厚修正成膜厚分佈A’般。
具體而言，首先從記憶裝置206c讀出表格。比較部206f比較被讀出之資料和所接收之膜厚分佈，選定各質量流量控制器之控制值。之後，發送接收部260g經I/O埠260d將控制值發送至各質量流量控制器。各質量流量控制器調整成為所接收之控制值，控制氣體之流量。
此時，在第一氣體供給系統中，根據所接收之控制值而控制質量流量控制器241b，並且控制閥241c之開度，控制從噴淋頭234供給至處理室201之含矽氣體 之量。並且，控制質量流量控制器242b，並且控制閥242c之開度，從氣體供給路徑235對處理室201供給含矽氣體。晶圓200之處理面中之每單位面積之含矽氣體之曝露量，被控制成從氣體供給路徑235被供給之氣體的曝露量較從噴淋頭被供給之氣體之曝露量多。在此所稱的曝露量係指處理氣體之主成分的曝露量。在本實施型態中，處理氣體為含矽氣體，主成分為矽。
並且，在第二氣體供給系統中，根據所接收之控制值而控制質量流量控制器251b，並且控制閥251c之開度，控制從噴淋頭234供給之含矽氣體之量。氣體供給管251a中之含氧氣體之量成為與氣體供給管241a中之含矽氣體之量對應的量。而且，控制質量流量控制器252b，並且控制閥252c之開度，從氣體供給路徑235供給含矽氣體。氣體供給管252a中之含氧氣體之量成為與氣體供給管242a中之含矽氣體之量對應的量。
此時，晶圓200之處理面中之每單位面積之含矽氣體之曝露量，被控制成從氣體供給路徑235被供給之氣體的曝露量較從噴淋頭234被供給之氣體之曝露量多。在此所稱的曝露量係指處理氣體之主成分的曝露量。在本實施型態中，處理氣體為含矽氣體，主成分為矽。
經噴淋頭234被供給之含矽氣體和含氧氣體被供給至形成在晶圓200之中央面的絕緣膜2013a上。被供給之氣體如圖12般在絕緣膜2013a上形成絕緣膜2015a。
經氣體供給路徑235而被供給之含矽氣體和含氧氣體被供給至形成在晶圓200之外周面的絕緣膜2013b上。被供給之氣體如圖12般在絕緣膜2013b上形成絕緣膜2015a。
如上述般，晶圓200之處理面中之每單位面積之含矽氣體的曝露量，因在絕緣膜2013b上較絕緣膜2013a上多，故能夠使絕緣膜2015b之膜厚較絕緣膜2015a厚。
此時，如圖12所記載般，以在絕緣膜2013b重疊絕緣膜2015b之厚度H1b，和在絕緣膜2013a上重疊絕緣膜2015a之厚度H1a實質上相等之方式，控制絕緣膜2015之厚度。更佳為控制成從基板200之表面至絕緣膜2015b之上端的距離，和從基板200之表面至絕緣膜2015a之上端的距離之差成為特定範圍內。再者更佳為以在上述基板之面內的絕緣膜2015之高度(第三層間絕緣膜之上端)之分佈成為特定之範圍內之方式，控制第三絕緣膜2015之膜厚分佈。
再者，作為另外之方法，即使使氣體供給管241a和氣體供給管242a之含矽氣體之供給量相同，以控制氣體供給管241a和氣體供給管242a之各個的含矽氣體之濃度來取代亦可。於控制含矽氣體之濃度之時，藉由控制第一惰性氣體供給系統，控制通過氣體供給管241a、氣體供給管242a之含矽氣體之濃度。於分佈A之時，降低通過氣體供給管241a之含矽氣體之濃度並且使通過氣 體供給管242a之含矽氣體之濃度高於通過氣體供給管241a之氣體之濃度。
具體而言，當接收到屬於膜厚分佈A之資訊時，讀出表格。比較部260f比較被讀出之表格和所接收到之膜厚分佈，選定質量流量控制器241b、質量流量控制器243c、質量流量控制器242b、質量流量控制器244c、質量流量控制器251c、質量流量控制器253c、質量流量控制器252b、質量流量控制器254c之控制值。之後，發送接收部260g經I/O埠260d將控制值發送至各質量流量控制器。各質量流量控制器調整成為所接收之控制值，控制氣體之流量。
如此一來，關於晶圓200之處理面中之每單位面積之含矽氣體之曝露量，可以更緻密地控制成從氣體供給路徑235被供給之氣體量較從噴淋頭234被供給之氣體量多。藉由如此之控制，能夠更確實地使絕緣膜2015b之膜厚較絕緣膜2015a厚。
更佳為即使使氣體供給管241a和氣體供給管242a之含矽氣體之供給量不同，並且使濃度不同亦可。藉由如此之控制，可以以更大之差分供給每單位面積之含矽氣體之曝露量。即是，在絕緣膜215a和絕緣膜2015b可以成為更大的膜厚差。因此，即使在第二絕緣膜研磨工程S107中，絕緣膜2013a和絕緣膜2013b之高度之差變大，亦可以使高度對齊。
並且，更佳為即使如上述般與控制處理氣體 並行，控制中央區加熱器213a和外部區加熱器213b亦可。此時，比較部260f比較被讀出之表格和所接收到之膜厚分佈，選定質量流量控制器241b、質量流量控制器243c、質量流量控制器242b、質量流量控制器244c、質量流量控制器251c、質量流量控制器253c、質量流量控制器252b、質量流量控制器254c之控制值，和加熱器213a、加熱器213b之控制值。之後，發送接收部260g經I/O埠260d將控制值發送至各質量流量控制器。各質量流量控制器調整成為所接收之控制值，控制氣體之流量。並且，發送接收部260g係經I/O埠260d而將控制值發送至加熱器溫度控制部215，且以晶圓200成為所期待之溫度分佈之方式進行控制。
同時於控制惰性氣體供給系統之時，同樣讀出表格。比較部260f比較被讀出之表格和所接收到之膜厚分佈，選定質量流量控制器241b、質量流量控制器243c、質量流量控制器242b、質量流量控制器244c、質量流量控制器251c、質量流量控制器253c、質量流量控制器252b、質量流量控制器254c之控制值，和加熱器213a、加熱器213b之控制值。之後，發送接收部260g經I/O埠260d將控制值發送至各質量流量控制器和加熱器。各質量流量控制器調整成為所接收之控制值，控制氣體之流量。並且，發送接收部260g係經I/O埠260d而將控制值發送至加熱器溫度控制部215，且以晶圓200成為所期待之溫度分佈之方式進行控制。
因所形成之膜厚與溫度成比例，故於分佈A之時，使外部區加熱器213b之溫度較中央區加熱器213a高。例如，在使用如二矽烷氣體般溫度條件幫助膜生成效率很大之氣體而形成絕緣膜2015之情形下有效。
如此一來，當並行控制處理氣體供給量(濃度)和溫度而進行控制時，能夠進行更緻密之膜厚控制。
接著，說明被儲存在RAM260b之資料為分佈B之情形。分佈B之時係指如圖14所記載般，絕緣膜2013b較絕緣膜2013a厚之情形。
於分佈B之時，在本工程中，控制成增厚形成在晶圓200中央面之絕緣膜2015a，使形成在晶圓200之外周面之絕緣膜2015b之膜厚較絕緣膜2015a小。具體而言，於供給氣體之時，將供給至晶圓200之中央面的含矽氣體控制成較晶圓200之外周面多。如此一來，可以將本半導體裝置中之絕緣膜之高度，即是將在絕緣膜2013重疊絕緣膜2015之高度修正成如圖15所記載之靶材膜厚分佈B’般。即是，可以將疊層絕緣膜之膜厚修正成膜厚分佈B’般。
具體而言，首先從記憶裝置206c讀出表格。比較部206f比較被讀出之資料和所接收之膜厚分佈，選定各質量流量控制器之控制值。之後，發送接收部260g經I/O埠260d將控制值發送至各質量流量控制器。各質量流量控制器調整成為所接收之控制值，控制氣體之流量。
此時，在第一氣體供給系統中，根據所接收之控制值而控制質量流量控制器241b，並且控制閥241c之開度，控制從噴淋頭234供給至處理室201之含矽氣體之量。並且，控制質量流量控制器242b，並且控制閥242c之開度，從氣體供給路徑235對處理室201供給含矽氣體。晶圓200之處理面中之每單位面積之含矽氣體之曝露量，被控制成從噴淋頭234被供給之氣體的曝露量較從氣體供給路徑235被供給之氣體之曝露量多。
並且，在第二氣體供給系統中，根據所接收之控制值而控制質量流量控制器251b，並且控制閥251c之開度，控制從噴淋頭234供給之含矽氣體之量。氣體供給管251a中之含氧氣體之量成為與氣體供給管241a中之含矽氣體之量對應的量。而且，控制質量流量控制器252b，並且控制閥252c之開度，從氣體供給路徑235供給含矽氣體。氣體供給管252a中之含氧氣體之量成為與氣體供給管242a中之含矽氣體之量對應的量。
此時，晶圓200之處理面中之每單位面積之含矽氣體之曝露量，被控制成從噴淋頭234被供給之氣體的曝露量較從氣體供給路徑235被供給之氣體之曝露量多。
經噴淋頭234被供給之含矽氣體和含氧氣體被供給至形成在晶圓200之中央面的絕緣膜2013a上。被供給之氣體如圖14記載般在絕緣膜2013a上形成絕緣膜2015a。
經氣體供給路徑235而被供給之含矽氣體和含氧氣體被供給至形成在晶圓200之外周面的絕緣膜2013b上。被供給之氣體如圖14般在絕緣膜2013b上形成絕緣膜2015b。
如上述般，晶圓200之處理面中之每單位面積之含矽氣體的曝露量，因在絕緣膜2013a上較絕緣膜2013b上多，故能夠使絕緣膜2015a之膜厚較絕緣膜2015b厚。
此時，如圖14所記載般，以在絕緣膜2013b重疊絕緣膜2015b之厚度H1b，和在絕緣膜2013a上重疊絕緣膜2015a之厚度H1a實質上相等之方式，控制絕緣膜2015之厚度。更佳為控制成從基板200之表面至絕緣膜2015b之上端的距離，和從基板200之表面至絕緣膜2015a之上端的距離之差成為特定範圍內。再者更佳為以在上述基板之面內的絕緣膜2015之高度(第三層間絕緣膜之上端)之分佈成為特定之範圍內之方式，控制第三絕緣膜2015之膜厚分佈。
再者，作為另外之方法，即使使氣體供給管241a和氣體供給管242a之含矽氣體之供給量相同，以控制氣體供給管241a和氣體供給管242a之各個的含矽氣體之濃度來取代亦可。於控制含矽氣體之濃度之時，藉由控制第一惰性氣體供給系統，控制通過氣體供給管241a、氣體供給管242a之含矽氣體之濃度。於分佈B之時，降低通過氣體供給管242a之含矽氣體之濃度並且使通過氣 體供給管242a之含矽氣體之濃度高於通過氣體供給管241a之含矽氣體之濃度。
具體而言，當接收到膜厚分佈B之資訊時，讀出表格。比較部260f比較被讀出之表格和所接收到之膜厚分佈，選定質量流量控制器241b、質量流量控制器243c、質量流量控制器242b、質量流量控制器244c、質量流量控制器251c、質量流量控制器253c、質量流量控制器252b、質量流量控制器254c之控制值。之後，發送接收部260g經I/O埠260d將控制值發送至各質量流量控制器。各質量流量控制器調整成為所接收之控制值，控制氣體之流量。
如此一來，晶圓200之處理面中之每單位面積之含矽氣體之曝露量，可以更確實地控制成從噴淋頭234被供給之氣體量較從氣體供給路徑235被供給之氣體量多。藉由如此之控制，能夠更確實地使絕緣膜2015a之膜厚較絕緣膜2015b厚。
更佳為即使使氣體供給管251a和氣體供給管252a之含矽氣體之供給量不同，並且使濃度不同亦可。此時，讀出表格後，比較部260f比較被讀出之圖28的表格和所接收到之膜厚分佈，選定質量流量控制器241b、質量流量控制器243c、質量流量控制器242b、質量流量控制器244c、質量流量控制器251c、質量流量控制器253c、質量流量控制器252b、質量流量控制器254c之控制值，和加熱器213a、加熱器213b之控制值。之後，發 送接收部260g經I/O埠260d將控制值發送至各質量流量控制器。各質量流量控制器調整成為所接收之控制值，控制氣體之流量。並且，發送接收部260g係經I/O埠260d而將控制值發送至加熱器溫度控制部215，且以晶圓200成為所期待之溫度分佈之方式進行控制。
同時於控制惰性氣體供給系統之時，同樣讀出表格。比較部260f比較被讀出之表格和所接收到之膜厚分佈，選定質量流量控制器241b、質量流量控制器243c、質量流量控制器242b、質量流量控制器244c、質量流量控制器251c、質量流量控制器253c、質量流量控制器252b、質量流量控制器254c之控制值，和加熱器213a、加熱器213b之控制值。之後，發送接收部260g經I/O埠260d將控制值發送至各質量流量控制器和加熱器。各質量流量控制器調整成為所接收之控制值，控制氣體之流量。並且，發送接收部260g係經I/O埠260d而將控制值發送至加熱器溫度控制部215，且以晶圓200成為所期待之溫度分佈之方式進行控制。
藉由如此之控制，可以以更大之差分供給每單位面積之含矽氣體之曝露量。即是，在絕緣膜215a和絕緣膜2015b可以成為更大的膜厚差。因此，即使在第二絕緣膜研磨工程S107中，絕緣膜2013a和絕緣膜2013b之高度之差變大，亦可以使高度對齊。
更佳為即使如上述般與控制處理氣體並行，控制中央區加熱器213a和外部區加熱器213b亦可。因所 形成之膜厚與溫度成比例，故於分佈B之時，使外部區加熱器213b之溫度較中央區加熱器213a高。例如，在使用如二矽烷氣體般溫度條件幫助膜生成效率很大之氣體而形成絕緣膜2015之情形下有效。
如此一來，當並行控制處理氣體供給量(濃度)和溫度而進行控制時，能夠進行更緻密之膜厚控制。
如上述說明般，藉由調諧晶圓200之處理面之每單位面積之含矽氣體之量，可以在晶圓200之中央和其外周分別控制第三絕緣膜2015之厚度。
此時，以使在絕緣膜2013b重疊絕緣膜2015b之厚度與在絕緣膜2013a重疊絕緣膜2015a之厚度相等之方式，控制絕緣膜2015之厚度。
(膜厚測量工程S110)
接著，說明膜厚測量工程S110。在膜厚測量工程S110中，測量重疊第二絕緣膜2013和第三絕緣膜2015之層的高度。具體而言，確認重疊之層之高度是否對齊，即是疊層絕緣膜之膜厚是否被補正成靶材之膜厚分佈般。在此，「高度對齊」並不限定於高度完全一致，即使高度有差異亦可。例如，高度之差若在之後的圖案製作工程或金屬膜形成工程中不會造成影響之範圍即可。
第三絕緣膜形成工程S109之後，晶圓200被搬入至測量裝置。測量裝置係測量容易受到研磨裝置400之影響之晶圓200之中央面和其外周面中，至少數處，測 量絕緣膜2015之膜厚(高度)分佈。所測量之資料被發送至上位裝置270。於測量後，晶圓200被搬出。
晶圓200之面內中之高度之分佈若在特定範圍內，具體而言若在之後的圖案製作工程S111或金屬膜形成工程S122不會造成影響的範圍時，則移至圖案製作工程S111。並且，於事先知道膜厚分佈成為特定分佈之時，即使省略膜厚測量工程S110亦可。
(圖案製作工程S111)
接著，說明圖案製作工程S111。於測量膜厚後，將晶圓200圖案製作成所期待之圖案。使用圖21至圖23說明圖案製作工程之詳細。並且，在此以分佈A為例進行說明，但是並不限定於此，當然也適用在分佈B。
圖案製作工程S111係在當作第二圖案製作系統之一部分而被構成之曝光裝置或蝕刻裝置被進行。圖案工程S111包含藉由曝光裝置之曝光工程、藉由蝕刻裝置之蝕刻工程等之工程。被搬入至圖案製作系統之晶圓200於被曝光之後，如圖21記載般，利用蝕刻裝置將疊層絕緣膜形成特定之圖案。在此，形成貫通溝2016。於蝕刻處理結束後，晶圓200從蝕刻裝置被搬出，從圖案製作系統被搬出。在此，將形成貫通溝之工程稱為貫通溝形成工程。
具體而言，在本工程中，如圖21般，在疊層絕緣膜(第二絕緣膜2013和第三絕緣膜2015之膜)形成 當作接觸孔被使用之貫通溝2016。於形成貫通溝2016之時，蝕刻阻障絕緣膜2012，並處理成金屬膜2009之一部分露出。蝕刻時，利用蝕刻阻障絕緣膜2012之蝕刻裝置進行特定時間的處理。在金屬膜2009之露出部分，電性連接後述金屬膜2019和金屬膜2009。如後述般，貫通溝2016之下部當作埋入金屬膜2019之導通孔而被構成，上部當作埋入金屬膜2020之配線溝而被構成。
接著，如圖22般，形成用以配置將成為配線之金屬膜的配線用溝2017。形成之時，利用形成配線用溝之蝕刻裝置對晶圓200進行特定時間的處理。在此，在晶圓200之中央面形成高度H2a之配線溝2017a。在此，在晶圓200之外周面形成高度H2b之配線溝2017b。因疊層絕緣膜之高度係在晶圓200之中央面和晶圓200之外周面相等，故自然地高度H2a和高度H2b實質上相等。並且，配線用溝當作半導體裝置之第二層使用。在此，將形成配線溝之工程稱為配線溝形成工程。
(金屬膜形成工程S112)
接著，在貫通溝2016或配線溝2017之表面形成阻障金屬膜2018。之後，在阻障金屬饃2018上，如圖23記載般，埋入當作連接配線(也稱為via或是貫通端子)使用之金屬膜2019，並且在配線用溝2017埋入當作配線被使用之金屬膜2020(配線用金屬膜2020或是配線2020)。金屬膜2019、金屬膜2020即使為相同成分亦 可。於設為相同成分時，以一個成膜工程形成金屬膜2019、金屬膜2020。作為金屬膜2019、金屬膜2020之成分使用例如銅。由於在金屬膜形成工程S112形成連接配線，故也稱為連接配線形成工程。
並且，在此將具有金屬膜2019、金屬膜2020、絕緣膜2013之層稱為多層配線層之第二層。並且，將金屬膜2020稱為金屬配線之第二層或是M2層。
如上述般，藉由進行包含第三絕緣膜形成工程S109之基板處理工程，可以將當作導通孔使用之M1層和M2層之間的貫通溝2016之高度在晶圓200之面內使成為一定。即是，可以使晶圓200之中央面的M1層和M2層之間的貫通溝2016a之高度H3a，和晶圓200之外周面之M1層和M2層之間的貫通溝2016b之高度H3b對齊。如此一來，因可以使晶圓200之中央的金屬膜2019a，和晶圓200外周之金屬膜2019b之高度對齊，故可以使金屬膜2019之特性在晶圓面內一定。因此，關於從晶圓200生產的許多半導體裝置，可以使特性成為一定。
並且，在此所稱的特性係指與金屬膜2019之高度成比例的特性，例如指電性之電容或電阻值。
(研磨工程S113)
當金屬膜形成工程S112結束時，與金屬膜研磨工程S104相同，進行用以使金屬膜間絕緣之研磨。
(判定工程S114)
判斷在晶圓上是否形成所期待之層數。若形成有所期待之層數時，則結束處理。若不形成所期待之層數時，則移至阻障絕緣膜形成工程S105。重疊阻障絕緣膜形成工程S105至金屬膜研磨工程S113直至形成所期待之層數。
在本實施型態中，雖然以M1層和M2層為例進行說明，但是並不限定於此。例如，即使為M3層以上亦可適用。
再者，在本實施型態中，雖然以在重力方向連接下層和上層為例進行說明，但是並不限定於此，即使應用於例如三次元積體電路當然亦可。
接著，使用圖25至圖27說明比較例。
比較例係不實施膜厚測量工程S108、第三絕緣膜形成工程S109之情形。即是，於第二絕緣膜研磨工程S107之後，實施圖案工程S111。因此，在晶圓200之中央面和其外周面，絕緣膜之高度或貫通溝2016之高度不同。
使用圖25說明比較例。圖25為與圖21進行比較之圖示。圖25之情形，藉由第二絕緣膜研磨工程S107，絕緣膜2013之高度在晶圓200之中央面和晶圓200之外周面不同。即是，絕緣膜2013a和絕緣膜2013b之高度不同。
對如此之晶圓200，實行形成配線溝2017之蝕刻製程。蝕刻製程因進行特定時間，故如圖26記載 般，晶圓200內周中之配線溝2017a之高度H4a和晶圓200外周中之配線溝2017b之高度H4a之高度成為一定。但是，絕緣膜2013之高度因在晶圓200之外周和晶圓200中央不同，故貫通溝2016中，導通孔之高度不同。即是，晶圓200之中央之導通孔之高度H5a和晶圓200外周之導通孔之高度H5b不同。
因在晶圓200中央和晶圓200外周，導通孔之高度不同，故如圖27記載般，被埋入至導通孔之金屬膜2019’之高度，在晶圓200之中央和晶圓200外周也不同。因此，與電性之電容或電阻值等之高度成比例之特性，在晶圓200之中央之金屬膜2019a’和晶圓200外周之金屬膜2019b’不同。因此，關於從晶圓200生產的許多半導體裝置，無法使特性成為一定。
對此，本實施型態因進行膜厚測量工程S108、第三絕緣膜形成工程S109，故可以在晶圓200面內使金屬膜2019之高度成為一定。因此，比起比較例，可以在晶圓200之面內形成均勻之特性的半導體裝置，對提升良率有顯著貢獻。
並且，在本實施型態中，雖然說明以個別裝置實施第一絕緣膜工程S101至第二金屬膜形成工程，但是並不限定此，即使如圖24般以一個基板處理系統來實施亦可。在此，作為系統600，具有控制系統之上位裝置601。作為處理基板之基板處理裝置或基板處理系統，具有實施第一絕緣膜形成工程S101之絕緣膜形成裝置 602、實施圖案製作工程S102之圖案製作系統603、實施金屬膜形成工程S103之金屬膜形成系統604、實施金屬膜研磨工程S104之研磨裝置605、實施阻障絕緣膜形成工程S105之阻障絕緣膜形成裝置606、實施第二絕緣膜形成工程S106之絕緣膜形成裝置607、實施第二絕緣膜研磨工程S107之研磨裝置608(相當於本實施型態之研磨裝置400)、實施膜厚測量工程S108之測量裝置609、實施第三絕緣膜形成工程S109之絕緣膜形成裝置610(相當於本實施型態之基板處理裝置900)、實施膜厚測量工程S110之膜厚測量裝置611、實施圖案製作工程S111之圖案製作系統612、實施金屬膜形成工程S112之金屬膜形成系統613、實施金屬膜研磨工程S113之研磨裝置614。並且，具有用以在各裝置或系統間處理資訊的網路615。
上位裝置601具有控制各基板處理裝置或基板處理系統之資訊傳達的控制器6001。
作為控制手段之控制器6001係以具備有例如CPU(Central Processing Unit)6001a、RAM(Random Access Memory)6001b、記憶裝置6001c、I/O埠6001d之電腦而被構成。RAM6001b、記憶裝置6001c、I/O埠6001d被構成可經內部匯流排而與CPU6001a進行資料交換。構成可在上位裝置601連接例如當作觸控面板等而構成之輸入輸出裝置6002或外部記憶裝置6003。而且，設置有經其他裝置或系統和網路進行資訊之發送接收的發送 接收部6004。
記憶裝置6001c係以例如快閃記憶體、HDD(Hard Disk Drive)等而被構成。在記憶裝置6001c內，以能夠讀出之方式儲存有用以對基板處理裝置下達動作命令的程式等。再者，RAM6001b係當作暫時性地保持藉由CPU6001a被讀出之程式或資料等之記憶體區域(工作區)而被構成。
CPU6001a被構成從記憶裝置6001c讀出控制程式而實行，並且因應來自輸入輸出裝置6002之操作指令之輸入等而從記憶裝置6003c讀出製程。而且，CPU6001a被構成以沿著被讀出之程式之內容之方式，可控制各裝置之資訊傳達動作。
並且，控制器6001並不限定於作為專用之電腦而被構成之時，即使作為泛用之電腦而被構成亦可。例如，可以準備儲存上述程式之外部記憶裝置(例如，磁帶、軟碟或硬碟等之磁碟、CD或DVD等之光碟、MO等之光磁碟、USB記憶體或記憶卡等之半導體記憶體)6003，並使用如此之外部記憶裝置6003在泛用之電腦安裝程式等，依此構成與本實施型態有關之控制器6001。並且，用以對電腦供給程式之手段並不限定於經外部記憶裝置6003而供給之情形。例如，即使使用網路或專用回線等之通訊手段，不經外部記憶裝置6003而供給程式亦可。並且，記憶裝置6001c或外部記憶裝置6003作為電腦可讀取之記憶媒體而被構成。以下，總稱該些，也單稱 記錄媒體。並且，在本說明書中，使用如記錄媒體之語句之時，有僅包含記憶裝置6001c單體之情形，和僅包含外部記憶裝置6003單體之情形，或包含雙方之情形。
系統600所具有之裝置能夠適當選擇，若功能冗長之裝置時，即使彙整成一個裝置亦可。相反地，於重視處理量等之時，即使設置複數實施一個工程的裝置亦可。而且，即使在本系統600內不進行管理，而在其他系統進行管理亦可。此時，即使經更上位之網路616而進行與其他系統的資訊傳達亦可。
再者，即使在記憶裝置6001c儲存根據從測量裝置608接收之資料而控制絕緣膜形成裝置610之程式亦可。此時，因上位裝置601進行控制，故於例如絕緣膜厚形成裝置610具有複數之時，藉由搬運速率等之條件可適當選擇，因此可以提高處理效率。
並且，在本實施型態中，雖然也說明第二絕緣膜厚形成工程之其他工程，但是當然也不限定於該些工程或裝置、系統。
再者，雖然分成晶圓200之中央、外周面進行說明，但是並不限定於此，即使在相對於徑向更被細分化之區域控制絕緣膜之膜厚亦可。例如，即使分成基板中央、外周面、中央和外周之間的面等三個以上之區域亦可。
再者，在本實施型態中，雖然進行膜厚測量工程S110，但是並不限定於此，即使不進行亦可。此 時，若在絕緣膜2013上重疊絕緣膜2015之高度在導通孔之特性無偏差之範圍下對齊即可。
再者，在形成膜厚之工程中，即使進行CVD般之成膜處理，或交互供給氣體而形成薄膜之循環處理、對膜進行改質之氧化處理、氮化處理、氮氧化處理亦可。若藉由如此之處理時，即使在藉由遷移或濺鍍無法降低凹凸之時，亦可以進行補正。
並且，於進行濺鍍處理或成膜處理之時，即使構成組合各向異性之處理或各向等性之處理亦可。有藉由組合各向異性處理或各向等性處理，可以進行更精密之補正的情形。
再者，雖然使用矽氧化膜當作絕緣膜，但是若可以達成其目的即可，即使為以含有其他元素之氧化膜、氮化膜、碳化膜、氮氧化膜等、複合的各個膜而形成圖案之情形亦可。
再者，在上述中，雖然針對半導體裝置之製造工程之一工程的處理記載，但是並不限定於此，亦可適用於液晶面板之製造工程之圖案製作處理、太陽電池之製造工程之圖案製作處理，或功率裝置之製造工程之圖案製作處理等之對基板進行處理之技術也可適用。
再者，在上述中，因應第一絕緣膜之分佈以氣體、每單位面積之曝露量不同之方式控制第一氣體供給系統和第二氣體供給系統，並且控制中央區加熱器213a、外部區加熱器213b，但是並不限定於此。例如， 於難以在氣體供給部變更氣體之量或濃度之時，即使使第一氣體供給系統、第二氣體供給系統之供給量相等，並且即使控制成中央區加熱器213a、外部區加熱器213b之溫度不同亦可。
再者，在上述中，雖然在第一絕緣膜形成工程和第二絕緣膜形成工程和第三絕緣膜形成工程中使用不同之裝置，但是並不限定於此。例如，即使在基板處理裝置900實施第一絕緣膜形成工程亦可。
再者，在上述中，雖然使用300mm晶圓進行說明，但是並不限定於此。例如，若為450mm晶圓等之大型基板時，則更有效果。於大型基板之時，絕緣膜研磨工程S107之影響更為明顯。即是，絕緣膜2013a和絕緣膜2013b之膜厚差更大。藉由實施第二絕緣膜形成工程，即使在大型基板中亦可以抑制面內之特性的偏差。

Claims (21)

  1. 一種半導體裝置之製造方法，具有：第一研磨工程，其係對在形成有複數配線用溝之第一絕緣膜上成膜當作金屬配線之第一層之金屬膜的基板進行研磨；絕緣膜形成工程，其係於上述研磨工程之後，在上述基板形成當作疊層絕緣膜之一部分而被構成之第二絕緣膜；第二研磨工程，其係對上述第二絕緣膜進行研磨；測量工程，其係於上述第二研磨工程之後，測量上述第二絕緣膜之基板面內的膜厚分佈；及補正工程，其係在上述第二絕緣膜上，以與在上述測量工程中所測量出之膜厚分佈不同之膜厚分佈，形成當作上述疊層絕緣膜之一部分而被構成之第三絕緣膜，且補正上述疊層絕緣膜之膜厚分佈，在上述補正工程中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚大於中央面之膜厚時，使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面少，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時，使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面大。
  2. 如請求項1所記載之半導體裝置之製造方法，其中更具有：貫通溝形成工程，其係於上述補正工程之後，對上述疊層絕緣膜進行圖案製作而在上述疊層絕緣膜形成貫通溝；配線溝形成工程，其係於上述貫通溝形成工程之後，在上述貫通溝之上部以成膜當作金屬配線之第二層的金屬膜之方式形成配線溝；及連接配線形成工程，其係於上述配線溝形成工程之後，在上述貫通溝之下部形成連接配線。
  3. 如請求項2所記載之半導體裝置之製造方法，其中在形成於上述金屬配線之第一層的配線用溝，形成第一阻障膜，在上述補正工程中，將上述基板加熱至上述第一阻障膜之膜密度不下降的溫度。
  4. 如請求項2所記載之半導體裝置之製造方法，其中在上述金屬配線之第一層和上述第二絕緣膜之間形成第二阻障膜，在上述補正工程中，將上述基板加熱至上述第二阻障膜不劣化之溫度。
  5. 如請求項2所記載之半導體裝置之製造方法，其中上述金屬配線之第一層和上述金屬配線之第二層被構成經上述連接配線而電性連接。
  6. 如請求項1所記載之半導體裝置之製造方法，其中在上述補正工程中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之 膜厚大於中央面之膜厚時，使供給至上述外周面之處理氣體之量較上述中央面少。
  7. 如請求項1所記載之半導體裝置之製造方法，其中在上述補正工程中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚大於中央面之膜厚時，使供給至上述外周面之處理氣體之主成分之濃度較上述中央面少。
  8. 如請求項7所記載之半導體裝置之製造方法，其中於控制上述處理氣體之濃度之時，使添加於供給至上述外周面之處理氣體的惰性氣體之供給量，較添加於供給至上述中央面之處理氣體的惰性氣體之供給量多。
  9. 如請求項1所記載之半導體裝置之製造方法，其中在上述補正工程中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚大於中央面之膜厚時，使上述基板之中央面之溫度較上述外周面之溫度高。
  10. 如請求項1所記載之半導體裝置之製造方法，其中在上述補正工程中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時，使供給至上述外周面之處理氣體之量較上述中央面 多。
  11. 如請求項1所記載之半導體裝置之製造方法，其中在上述補正工程中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時，使供給至上述外周面之處理氣體之主成分之濃度較上述中央面大。
  12. 如請求項11所記載之半導體裝置之製造方法，其中於控制上述處理氣體之濃度之時，使添加於供給至上述中央面之處理氣體的惰性氣體之供給量，較添加於供給至上述外周面之處理氣體的惰性氣體之供給量多。
  13. 如請求項1所記載之半導體裝置之製造方法，其中在上述補正工程中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時，使上述基板之外周面之溫度較上述中央面之溫度高。
  14. 一種半導體裝置之製造方法，具有：將具有被成膜在配線用溝之當作金屬配線之第一層的金屬膜，和形成複數上述配線用溝的第一絕緣膜，和當作被形成在上述金屬膜和上述絕緣膜上之疊層絕緣膜之一部分而被構成的第二絕緣膜，且表面被研磨之狀態的基板， 載置於內置在處理室的基板載置部上之工程；接收上述第二絕緣膜之基板面內中之膜厚分佈資訊的工程；及在上述第二絕緣膜上，以與上述膜厚分佈不同之膜厚分佈，形成當作上述疊層絕緣膜之一部分而被構成之第三絕緣膜，且補正上述疊層絕緣膜之膜厚的工程，在上述補正的工程中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚大於中央面之膜厚時，使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面少，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時，使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面大。
  15. 如請求項14所記載之半導體裝置之製造方法，其中在上述補正的工程中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚大於中央面之膜厚時，使上述基板之中央面之溫度較上述外周面之溫度高。
  16. 如請求項14所記載之半導體裝置之製造方法，其中在上述補正的工程中， 於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時，使上述基板之外周面之溫度較上述中央面之溫度高。
  17. 一種基板處理系統，具有：第一裝置，其係對在形成有複數配線用溝之第一絕緣膜上成膜當作金屬配線之第一層之金屬膜的基板進行研磨；第二裝置，其係在上述研磨後之基板上形成當作疊層絕緣膜之一部分而被構成之第二絕緣膜；第三裝置，其係對上述第二絕緣膜進行研磨；第四裝置，其係測量研磨後之上述第二絕緣膜之膜厚分佈；及第五裝置，其係在研磨後之上述第二絕緣膜上，以與上述膜厚分佈不同之膜厚分佈，形成當作上述疊層絕緣膜之一部分而被構成之第三絕緣膜，且補正上述疊層絕緣膜之膜厚，上述第五裝置具有對處理室內供給氣體以補正上述疊層絕緣膜之膜厚，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚大於中央面之膜厚時，上述氣體供給部使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面少，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時， 上述氣體供給部使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面大。
  18. 一種基板處理裝置，具有：基板載置部，其係被內置在處理室，載置具有被成膜在配線用溝之當作金屬配線之第一層的金屬膜，和形成複數上述配線用溝的第一絕緣膜，和當作被形成在上述金屬膜和上述第一絕緣膜上之疊層絕緣膜之一部分而被構成的第二絕緣膜，且表面被研磨之狀態的基板；接收部，其係接收研磨後的上述第二絕緣膜之基板面內中之膜厚分佈資訊；及氣體供給部，其係以在上述第二絕緣膜上，以與上述膜厚分佈不同之膜厚分佈，形成當作上述疊層絕緣膜之一部分而被構成之第三絕緣膜，且補正上述疊層絕緣膜之膜厚之方式來供給氣體，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚大於中央面之膜厚時，上述氣體供給部使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面少，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時，上述氣體供給部使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面大。
  19. 一種基板處理裝置，具有：接收部，從測量裝置接收具有被成膜在配線用溝之當 作金屬配線之第一層的金屬膜，和形成複數上述配線用溝的第一絕緣膜，和當作被形成在上述金屬膜和上述第一絕緣膜上之疊層絕緣膜之一部分而被構成的第二絕緣膜，且表面被研磨之狀態的基板之膜厚分佈資訊；及指示部，其係因應上述膜厚分佈資訊，對控制氣體供給部的絕緣膜形成裝置指示以使在研磨後之上述第二絕緣膜上，以與上述膜厚分佈不同的膜厚分佈，形成當作上述疊層絕緣膜之一部分而被構成的第三絕緣膜，上述指示部係對上述絕緣膜形成裝置，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚大於中央面之膜厚時，下達指示使成為上述氣體供給部使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面少，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時，下達指示使成為上述氣體供給部使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面大。
  20. 一種半導體裝置之製造方法，具有：將具有被成膜在配線用溝之當作金屬配線之第一層的金屬膜，和形成複數上述配線用溝的第一絕緣膜，和當作被形成在上述金屬膜和上述絕緣膜上之疊層絕緣膜之一部分而被構成的第二絕緣膜，且表面被研磨之狀態的基板， 載置於內置在處理室的基板載置部上之工程；接收上述第二絕緣膜之基板面內中之膜厚分佈資訊的工程；及在上述第二絕緣膜上，以與上述膜厚分佈不同之膜厚分佈，形成當作上述疊層絕緣膜之一部分而被構成之第三絕緣膜，且補正上述疊層絕緣膜之膜厚的工程，在上述補正的工程中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚大於中央面之膜厚時，使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面少，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時，使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面大。
  21. 一種程式，其係藉由電腦使基板處理裝置實行下述順序：將具有被成膜在配線用溝之當作金屬配線之第一層的金屬膜，和形成複數上述配線用溝的第一絕緣膜，和當作被形成在上述金屬膜和上述絕緣膜上之疊層絕緣膜之一部分而被構成的第二絕緣膜，且表面被研磨之狀態的基板，載置於內置在處理室的基板載置部上之程序；接收上述第二絕緣膜之基板面內中之膜厚分佈資訊的程序；及 在上述第二絕緣膜上，以與上述膜厚分佈不同之膜厚分佈，形成當作上述疊層絕緣膜之一部分而被構成之第三絕緣膜，且補正上述疊層絕緣膜之膜厚的程序，在上述補正的程序中，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚大於中央面之膜厚時，使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面少，於上述第二絕緣膜之膜厚分佈呈上述基板之外周面之膜厚小於中央面之膜厚時，使上述外周面中之上述基板之每單位面積之處理氣體之主成分之曝露量較上述中央面大。
TW105104938A 2015-06-01 2016-02-19 A semiconductor device manufacturing method, a substrate processing system, a substrate processing apparatus, and a program TWI585846B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015111440A JP6321579B2 (ja) 2015-06-01 2015-06-01 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム

Publications (2)

Publication Number Publication Date
TW201643952A TW201643952A (zh) 2016-12-16
TWI585846B true TWI585846B (zh) 2017-06-01

Family

ID=57189598

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104938A TWI585846B (zh) 2015-06-01 2016-02-19 A semiconductor device manufacturing method, a substrate processing system, a substrate processing apparatus, and a program

Country Status (5)

Country Link
US (1) US9484249B1 (zh)
JP (1) JP6321579B2 (zh)
KR (1) KR101733064B1 (zh)
CN (1) CN106206419B (zh)
TW (1) TWI585846B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3053156B1 (fr) * 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique
US10571248B2 (en) * 2017-01-09 2020-02-25 Kla-Tencor Corporation Transparent film error correction pattern in wafer geometry system
JP7351865B2 (ja) * 2021-02-15 2023-09-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP2022154714A (ja) * 2021-03-30 2022-10-13 東京エレクトロン株式会社 基板載置台の研磨方法及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452877B (en) * 1998-11-09 2001-09-01 Hitachi Ltd Semiconductor device and manufacture thereof
US6730590B2 (en) * 1997-09-08 2004-05-04 Renesas Technology Corp. Semiconductor integrated circuit device and fabrication process thereof
TW201025447A (en) * 2008-09-03 2010-07-01 Hitachi Int Electric Inc Manufacturing method of semiconductor device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2946555B2 (ja) * 1989-09-23 1999-09-06 ソニー株式会社 Ｃｖｄ装置とｃｖｄ方法
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
KR100399901B1 (ko) 1996-06-21 2003-12-24 주식회사 하이닉스반도체 반도체장치의금속층간절연막형성방법
US6033921A (en) 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
US6352916B1 (en) * 1999-11-02 2002-03-05 Micron Technology, Inc. Method of forming plugs in multi-level interconnect structures by partially removing conductive material from a trench
JP2001176967A (ja) * 1999-12-21 2001-06-29 Nec Corp 半導体装置及びその製造方法
US6720245B2 (en) * 2000-09-07 2004-04-13 Interuniversitair Microelektronica Centrum (Imec) Method of fabrication and device for electromagnetic-shielding structures in a damascene-based interconnect scheme
JP2002093761A (ja) * 2000-09-19 2002-03-29 Sony Corp 研磨方法、研磨装置、メッキ方法およびメッキ装置
US6756309B1 (en) * 2003-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Feed forward process control method for adjusting metal line Rs
JP4274813B2 (ja) * 2003-02-19 2009-06-10 株式会社ルネサステクノロジ 製品ウェハの処理レシピ決定方法
JP2005011968A (ja) * 2003-06-18 2005-01-13 Nec Electronics Corp 半導体装置およびその製造方法
JP2005032785A (ja) * 2003-07-08 2005-02-03 Trecenti Technologies Inc 半導体装置の製造方法
EP1878812B1 (en) * 2005-03-11 2012-08-29 Hitachi Chemical Company, Ltd. Copper surface treatment method and thereby surface treated copper
US7381576B2 (en) * 2005-08-15 2008-06-03 Infineon Technologies Richmond, Lp. Method and apparatus for monitoring precision of water placement alignment
US20070082479A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Chemical mechanical polishing techniques for integrated circuit fabrication
US20070082490A1 (en) * 2005-10-06 2007-04-12 Chun-Ting Hu Apparatus of chemical mechanical polishing and chemical mechanical polishing process
JP4674177B2 (ja) * 2006-03-15 2011-04-20 株式会社日立ハイテクノロジーズ プラズマ処理装置
EP2062306A2 (en) * 2006-08-31 2009-05-27 Interuniversitair Microelektronica Centrum (IMEC) Method for manufacturing a resistive switching device and devices obtained thereof
JP2008177266A (ja) * 2007-01-17 2008-07-31 Fujitsu Ltd 半導体基板、および半導体装置の製造方法
JP5401797B2 (ja) * 2008-02-06 2014-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置製造システム
US9165880B2 (en) * 2012-03-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Process control methods for CMP (chemical mechanical polishing) and other polishing methods used to form semiconductor devices
US9153506B2 (en) * 2012-07-06 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for through silicon via yield
JP6046933B2 (ja) * 2012-07-10 2016-12-21 株式会社荏原製作所 研磨方法
US9246112B2 (en) * 2014-01-08 2016-01-26 International Business Machines Corporation Semiconductor device with ballistic gate length structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730590B2 (en) * 1997-09-08 2004-05-04 Renesas Technology Corp. Semiconductor integrated circuit device and fabrication process thereof
TW452877B (en) * 1998-11-09 2001-09-01 Hitachi Ltd Semiconductor device and manufacture thereof
TW201025447A (en) * 2008-09-03 2010-07-01 Hitachi Int Electric Inc Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP6321579B2 (ja) 2018-05-09
KR101733064B1 (ko) 2017-05-08
US9484249B1 (en) 2016-11-01
CN106206419A (zh) 2016-12-07
JP2016225495A (ja) 2016-12-28
KR20160141648A (ko) 2016-12-09
CN106206419B (zh) 2019-06-07
TW201643952A (zh) 2016-12-16

Similar Documents

Publication Publication Date Title
US11495477B2 (en) Substrate processing apparatus
TWI585846B (zh) A semiconductor device manufacturing method, a substrate processing system, a substrate processing apparatus, and a program
JP6605398B2 (ja) 基板処理装置、半導体の製造方法およびプログラム
US9431220B1 (en) Substrate processing apparatus and substrate processing system
JP6764514B2 (ja) 基板処理装置、反応容器および半導体装置の製造方法
KR101725230B1 (ko) 기판 처리 장치, 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체
TWI612617B (zh) 半導體裝置的製造方法、基板處理裝置、程式及記錄媒體
JP6072845B2 (ja) 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
JP6133347B2 (ja) 半導体装置の製造方法、基板処理システム及びプログラム
US20120211890A1 (en) Method for forming metal thin film, semiconductor device and manufacturing method thereof
JP2007194480A (ja) 半導体装置の製造方法