JP7420752B2 - パルスプラズマ堆積エッチングのステップカバレッジ改善 - Google Patents

パルスプラズマ堆積エッチングのステップカバレッジ改善 Download PDF

Info

Publication number
JP7420752B2
JP7420752B2 JP2020570099A JP2020570099A JP7420752B2 JP 7420752 B2 JP7420752 B2 JP 7420752B2 JP 2020570099 A JP2020570099 A JP 2020570099A JP 2020570099 A JP2020570099 A JP 2020570099A JP 7420752 B2 JP7420752 B2 JP 7420752B2
Authority
JP
Japan
Prior art keywords
plasma
dielectric layer
process chamber
gas
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020570099A
Other languages
English (en)
Other versions
JP2021528848A (ja
JPWO2019245702A5 (ja
Inventor
ヴィナヤック ヴィア ヴァツ，
ハン ユイ，
ディーネッシュ パディ，
チャンリン リー，
グレゴリー エム． アミコ，
サンジェイ ジー． カマト，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021528848A publication Critical patent/JP2021528848A/ja
Publication of JPWO2019245702A5 publication Critical patent/JPWO2019245702A5/ja
Application granted granted Critical
Publication of JP7420752B2 publication Critical patent/JP7420752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Description

［０００１］本開示の実施形態は、概して、半導体処理の方法に関する。具体的には、本開示の実施形態は、改善されたステップカバレッジのための薄膜のインシトゥ（その場）堆積および処理の方法に関する。
［０００２］誘電体層は、最新の半導体デバイスの製造におけるバリア層やスペーサなどの用途に使用されてきた。誘電体層は、化学気相堆積（ＣＶＤ）またはプラズマ化学気相堆積（ＰＥＣＶＤ）などの堆積プロセスを使用して、垂直相互接続に使用されるトレンチまたはビアなどのフィーチャ上に堆積させることができる。しかし、ＰＥＣＶＤ技術によって適切なステップカバレッジで高アスペクト比のフィーチャ上に誘電体層を堆積することは困難であった。ＰＥＣＶＤ技術は、深いトレンチにプラズマが入り込めないので、トレンチの底部よりも上部の周りに、より急速に誘電体層を堆積させる傾向がある。これにより、狭いトレンチが上部からピンチオフされ、トレンチにボイドが形成される。
［０００３］したがって、ボイドまたはシームを形成することなく、高アスペクト比のトレンチに誘電体層を堆積するための改善された方法を提供することが、当技術分野では必要とされている。
［０００４］本開示の実施形態は、改善されたステップカバレッジのための薄膜のインシトゥ（その場）堆積および処理の方法に関する。一実施形態では、基板を処理するための方法が提供される。この方法は、同時にプラズマがプロセスチャンバ内に存在しながら、第１の前駆体と第２の前駆体とのガス混合物に基板を曝露することによって、基板のパターニングされたフィーチャ上に誘電体層を形成することを含み、プラズマは、第１のパルスＲＦ電力によって形成される。この方法は、プロセスチャンバ内で窒素とヘリウムのガス混合物を使用するプラズマ処理に誘電体層を曝露すること、およびフッ素含有前駆体とキャリアガスのガス混合物から形成されるプラズマに誘電体層を曝露することによってプラズマエッチングプロセスを実行することを、さらに含み、プラズマは、第２のパルスＲＦ電力によってプロセスチャンバ内で形成される。
［０００５］別の実施形態では、基板を処理するための方法は、プラズマ堆積プロセスによって基板のパターニングされたフィーチャ上に誘電体層を形成することを含み、第１のプラズマは、プロセスチャンバ内で第１のパルスＲＦ電力によって形成される。この方法は、プラズマ処理によって誘電体層を緻密化すること、およびプラズマエッチングプロセスによって誘電体層の一部をエッチングすることを、さらに含み、第２のプラズマは、フッ素含有ガスとキャリアガスとのガス混合物から形成され、第２のプラズマは、第２のパルスＲＦ電力によってプロセスチャンバ内で形成される。
［０００６］別の実施形態では、基板を処理するための方法は、プラズマ堆積プロセスによって基板のパターニングされたフィーチャ上に誘電体層を形成することを含み、第１のプラズマは、プロセスチャンバ内で第１のパルスＲＦ電力によって形成される。この方法は、プロセスチャンバ内で窒素とヘリウムのガス混合物を使用するプラズマ処理によって誘電体層を緻密化することと、誘電体層上に第１のパッシベーション層を形成することと、プラズマエッチングプロセスによって第１のパッシベーション層および誘電体層の一部をエッチングして、エッチングされた誘電体層を形成することとを、さらに含み、第２のプラズマは、第２のパルスＲＦ電力によってプロセスチャンバ内に形成される。この方法は、エッチングされた誘電体層上に第２のパッシベーション層を形成することを、さらに含む。
［０００７］上で簡単に要約され、以下でより詳細に議論される本開示の実施形態は、添付の図面に示される本開示の例示的な実施形態を参照することによって理解することができる。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、本開示は他の等しく有効な実施形態を認めることができるので、その範囲を限定すると見なされるべきではないことに留意されたい。
本明細書に記載の実施形態の実施に使用することができる堆積システムの概略断面図を示す。 本開示の実施形態による、基板上に誘電体層を形成するための方法の流れ図を示す。 本開示の実施形態による、基板上に誘電体層を形成するための方法の流れ図を示す。
［００１０］理解を容易にするために、図面に共通する同一の要素は、可能であれば、同一の参照番号を使用して示してある。図は一定の縮尺で描かれておらず、わかりやすくするために簡略化されている場合がある。一つの実施形態の要素および特徴は、さらなる列挙なしに他の実施形態に有益に組み込まれ得ることが、企図される。
［００１１］本明細書に記載の実施形態は、任意の適切な薄膜堆積システムを使用して実行することができるＰＥＣＶＤプロセスを参照して以下に説明される。適切なシステムの例には、ＤＸＺ（登録商標）処理チャンバを使用できるＣＥＮＴＵＲＡ（登録商標）システム、ＰＲＥＣＩＳＩＯＮ５０００（登録商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＧＴ（商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＸＰ Ｐｒｅｃｉｓｉｏｎ（商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＳＥ（商標）システム、Ｓｙｍ３（登録商標）処理チャンバ、およびＭｅｓａ（商標）処理チャンバが含まれ、これらは全て、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている。ＰＥＣＶＤプロセスを実行できる他のツールも、本明細書に記載の実施形態から利益を得るように適合させることができる。さらに、本明細書に記載のＰＥＣＶＤプロセスを可能にする任意のシステムを、有利に使用することができる。本明細書に記載の装置の説明は、例示的なものであり、本明細書に記載の実施形態の範囲を限定するものとして解釈されるべきではない。
［００１２］図１は、本明細書に記載の実施形態による、誘電体層の堆積を実行するために使用することができる基板処理システム１３２の概略図を示す。基板処理システム１３２は、ガスパネル１３０およびコントローラ１１０に結合されたプロセスチャンバ１００を含む。プロセスチャンバ１００は、一般に、処理容積部１２６を画定する上壁１２４、側壁１０１、および底壁１２２を含む。基板支持アセンブリ１４６が、プロセスチャンバ１００の処理容積部１２６に設けられている。基板支持アセンブリ１４６は、一般に、ステム１６０によって支持された、静電チャック１５０などの基板支持体を含む。静電チャック１５０は、任意の適切な機構を使用して、プロセスチャンバ１００内で垂直方向に移動させることができる。電極１７０が、静電チャック１５０に埋め込まれ、電源１０６が、電極１７０に結合されている。基板１９０が、静電チャック１５０の表面１９２上に配置されている。
［００１３］真空ポンプ１０２が、プロセスチャンバ１００の底部に形成されたポートに結合されている。真空ポンプ１０２は、プロセスチャンバ１００内の所望のガス圧を維持するために使用される。真空ポンプ１０２はまた、処理後ガスおよびプロセスの副生成物をプロセスチャンバ１００から排出する。基板処理システム１３２は、チャンバ圧力を制御するための追加の装置、例えば、チャンバ圧力を制御するためにプロセスチャンバ１００と真空ポンプ１０２との間に配置されたバルブ（例えば、スロットルバルブおよびアイソレーションバルブ）を、さらに含み得る。
［００１４］複数のアパーチャ１２８を有するガス分配アセンブリ１２０が、静電チャック１５０の上方のプロセスチャンバ１００の頂部に配置されている。ガス分配アセンブリ１２０のアパーチャ１２８は、プロセスガスをプロセスチャンバ１００に導入するために利用される。アパーチャ１２８は、異なるプロセス要件のための様々なプロセスガスの流れを容易にするために、異なるサイズ、数、分布、形状、設計、および直径を有し得る。ガス分配アセンブリ１２０は、ガスパネル１３０に接続されており、これにより、処理中に様々なガスを処理容積部１２６に供給することができる。プラズマが、ガス分配アセンブリ１２０を出るプロセスガス混合物から形成されて、プロセスガスの熱分解を促進し、その結果、基板１９０の表面１９１上に材料が堆積する。
［００１５］ガス分配アセンブリ１２０および静電チャック１５０は、処理容積部１２６内に一対の離間した電極を形成することができる。１つ以上のＲＦ電源１４０が、ガス分配アセンブリ１２０と静電チャック１５０との間のプラズマの生成を容易にするために、任意選択であるマッチングネットワーク１３８を介してガス分配アセンブリ１２０にバイアス電位を提供する。あるいは、ＲＦ電源１４０およびマッチングネットワーク１３８は、ガス分配アセンブリ１２０、静電チャック１５０に結合されてもよいし、またはガス分配アセンブリ１２０および静電チャック１５０の両方に結合されてもよいし、またはプロセスチャンバ１００の外部に配置されたアンテナ（図示せず）に結合されてもよい。いくつかの実施形態では、ＲＦ電源１４０は、３５０ＫＨｚ、２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ、または１００ＭＨｚの周波数で電力を生成することができる。一実施形態では、ＲＦ電源１４０は、約５０ｋＨｚから約１３．６ＭＨｚの周波数で約１００ワットから約３，０００ワットの間を提供することができる。別の実施形態では、ＲＦ電源１４０は、約５０ｋＨｚから約１３．６ＭＨｚの周波数で約５００ワットから約１，８００ワットの間を提供することができる。
［００１６］コントローラ１１０は、中央処理装置（ＣＰＵ）１１２、メモリ１１６、およびサポート回路１１４を含み、プロセスシーケンスを制御し、ガスパネル１３０からのガス流を調整するために利用される。ＣＰＵ１１２は、産業環境で使用され得る任意の形態の汎用コンピュータプロセッサであり得る。ソフトウェアルーチンが、ランダムアクセスメモリ、読み出し専用メモリ、フロッピー、またはハードディスクドライブ、または他の形態のデジタルストレージなどのメモリ１１６に格納され得る。サポート回路１１４は、従来通り、ＣＰＵ１１２に結合されており、キャッシュ、クロック回路、入力／出力システム、電源などを含み得る。コントローラ１１０と基板処理システム１３２の様々な構成要素との間の双方向通信が、信号バス１１８と総称される多数の信号ケーブルを介して処理され、そのいくつかが、図１に示されている。
［００１７］図２Ａおよび図２Ｂは、本開示の実施形態による、基板上に誘電体層を形成するための方法２００の流れ図を示す。方法２００の全ての工程が、ＰＥＣＶＤチャンバなどの同じプロセスチャンバ内で実行され得る。図２に示される工程は、同時に実行されてもよいし、および／または図２に示される順序とは異なる順序で実行されてもよいことも理解されたい。さらに、ＰＥＣＶＤ技術を使用した誘電体層が、本明細書では論じられているが、本開示の概念は、熱プロセスまたは任意のプラズマプロセスによって堆積される他の層に対しても利用することができる。
［００１８］方法２００は、図１に示されるプロセスチャンバ１００などのプロセスチャンバ内に基板を配置することによって、工程２０２で開始する。基板がプロセスチャンバ１００内に配置された後、インシトゥ（その場）堆積処理プロセス２０３が、プロセスチャンバ１００内で実行される。以下でより詳細に論じられるように、インシトゥ（その場）堆積処理プロセス２０３は、一般に、工程２０４（膜堆積）、工程２０６（チャンバパージ）、工程２０８（プラズマ処理）、および工程２１０（チャンバパージ）を含む。基板は、その表面全体に少なくとも１つのフィーチャが形成されたパターニングされた基板であり得る。形成されたフィーチャは、例えば、トレンチ、ビア、インターコネクト、またはゲートスタックなどの任意のタイプのフィーチャであり得る。基板は、ＦｉｎＦＥＴデバイスなどの半導体デバイスの中間構造の一部であってもよい。基板は、バルク半導体基板、半導体オンインシュレータ（ＳＯＩ）基板などであってもよく、これらは、ドープされていても（例えば、ｐ型またはｎ型ドーパントで）、またはドープされていなくてもよい。基板は、ケイ素（Ｓｉ）もしくはゲルマニウム（Ｇｅ）を含む元素半導体、化合物半導体、合金半導体、またはそれらの組み合わせを含み得る。一実施形態では、基板は、基板の表面に形成された複数のトレンチを有する。トレンチは、約２：１から約２０：１、例えば、約３：１から約１０：１のアスペクト比を有し得る。本開示における「アスペクト比」という用語は、ある特定のフィーチャの幅寸法に対する高さ寸法の比、例えば、トレンチ高さ／トレンチ幅を指す。
［００１９］工程２０４において、誘電体層が、プラズマ堆積プロセスを使用して基板上に形成される。一実施形態では、誘電体層は、窒化ケイ素などの窒化物である。誘電体層は、基板の露出面、例えば、基板のトレンチの上面、側壁面、および底面に形成される。誘電体層の堆積は、同時にプロセスチャンバ内にプラズマが存在している状態で、窒素含有前駆体とケイ素含有前駆体のガス混合物に基板を曝露することによって、実行される。ガス混合物は、ガスパネル１３０からガス分配アセンブリ１２０を通って処理容積部１２６に流れ込むことができる。場合によっては、窒素含有前駆体およびケイ素含有前駆体は、別々にプロセスチャンバ内に導入されてもよく、任意の順序であってもよい。用途に応じて、ガス混合物は、任意選択で、ヘリウム、窒素、酸素、亜酸化窒素、アルゴン、または任意の適切な不活性ガスもしくはキャリアガスを含み得る。
［００２０］適切な窒素含有前駆体には、アンモニア（ＮＨ３）、窒素（Ｎ２）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）、およびそれらの任意の組み合わせが含まれ得る。一実施形態では、窒素含有前駆体は、アンモニアである。適切なケイ素含有前駆体は、ケイ素原子に対する酸素原子の比が０から約６である有機ケイ素化合物を含み得る。適切な有機ケイ素化合物は、シロキサン化合物、１つ以上のハロゲン部分（例えば、フッ化物、塩化物、臭化物、またはヨウ化物）を含むハロゲン化シロキサン化合物、例えば、テトラクロロシラン、ジクロロジエトキシシロキサン、クロロトリエトキシシロキサン、ヘキサクロロジシロキサン、および／またはオクタクロロトリシロキサン、ならびにアミノシラン、例えば、トリシリルアミン（ＴＳＡ）、ヘキサメチルジシラザン（ＨＭＤＳ）、シラトラン、テトラキス（ジメチルアミノ）シラン、ビス（ジエチルアミノ）シラン、トリス（ジメチルアミノ）クロロシラン、およびメチルシラトランであり得る。シラン、ハロゲン化シラン、オルガノシラン、およびそれらの任意の組み合わせなどの他のケイ素含有前駆体も使用することができる。シランには、シラン（ＳｉＨ４）ならびに実験式ＳｉｘＨ（２ｘ＋２）の高次シラン、例えば、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、およびテトラシラン（Ｓｉ４Ｈ１０）、またはポリクロロシランなどの他の高次シランが含まれ得る。他のケイ素含有前駆体、例えば、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、メチルジエトキシシラン（ＭＤＥＯＳ）、ビス（ターシャリーブチルアミノ）シラン（ＢＴＢＡＳ）、トリジメチルアミノシラン（ＴｒｉＤＭＡＳ）、トリスジメチルアミノシラン（ＴｒｉｓＤＭＡＳ）、ジクロロシラン、トリクロロシラン、ジブロモシラン、四塩化ケイ素、四臭化ケイ素、またはそれらの組み合わせも使用することができる。一実施形態では、ケイ素含有前駆体は、シランである。別の実施形態では、ケイ素含有前駆体は、ＴＳＡである。
［００２１］工程２０４で、ケイ素含有前駆体が、約５ｓｃｃｍから約１０００ｓｃｃｍの間の流量でプロセスチャンバ内に導入され得る。窒素含有前駆体が、約５ｓｃｃｍから約１０００ｓｃｃｍの間の流量でプロセスチャンバ内に導入され得る。任意選択のキャリアガス、例えばヘリウムが、約１００ｓｃｃｍから約２００００ｓｃｃｍの間の流量でプロセスチャンバ内に導入されてもよい。ケイ素含有前駆体および窒素含有前駆体が、誘電体層を堆積するために、プロセスチャンバ内に流入されている間、チャンバ圧力は、約５ｍＴｏｒｒ以上、例えば、約１Ｔｏｒｒから約４０Ｔｏｒｒ、例えば、約５Ｔｏｒｒから約１６Ｔｏｒｒに維持され、プロセスチャンバ内の基板支持体の温度は、約１２５℃から約５８０℃の間、例えば、約１５０℃から約４００℃であり得る。プラズマ堆積プロセスは、約２秒間～約１２０秒間、例えば、約６秒間～約３０秒間、実行することができ、これは、用途に応じて変わり得る。
［００２２］プラズマは、１３．５６ＭＨｚおよび／または３５０ＫＨｚの周波数の約５０ワットから約２５０ワットのＲＦ電力で提供され得る。ＲＦ電力は、プロセスチャンバ１００の１つ以上の電極に供給され得る。例えば、ＲＦ電力は、シャワーヘッド、例えば、ガス分配アセンブリ１２０、および／または基板支持体、例えば、プロセスチャンバ１００の静電チャック１５０に供給され得る。いくつかの実施形態では、ＲＦ電力は、プラズマ堆積プロセス中、パルス化されて、トレンチの露出面上の誘電体層の堆積速度を低下させ、それによって、トレンチ内の誘電体層の側壁ステップカバレッジを改善する。ＲＦ電力は、約５％から約３０％の範囲のデューティサイクルおよび約１０ｋＨｚから約２０ｋＨｚの範囲の周波数でパルス化することができる。シャワーヘッドと基板支持体との間の間隔は、約２３０ミルより大きくてもよく、例えば、約３５０ミルから約８００ミルの間であってもよい。
［００２３］工程２０６で、プロセスチャンバ１００内へのガス混合物の流れおよびＲＦ電力が停止され、残りのガス混合物（例えば、ケイ素含有前駆体、窒素含有前駆体、および／または追加のガス）が、窒素ガスなどのパージガスをプロセスチャンバ１００内に導入することにより、プロセスチャンバ１００からパージされる。パージガスは、残留ガス混合物および／または残留副生成物をパージするために選択された時間期間および分圧で、プロセスチャンバ内に導入される。例えば、パージガスは、約１００ｓｃｃｍから約２００００ｓｃｃｍの間の流量でプロセスチャンバ内に導入され得る。窒素ガスは、約０．１秒間～約６０秒間などの時間期間にわたって、チャンバ内に流入させることができる。パージガスがプロセスチャンバ内に流入されている間、チャンバ圧力は、約５ｍＴｏｒｒから約１０Ｔｏｒｒの間であり得、プロセスチャンバ１００内の基板支持体の温度は、約１２５℃から約５８０℃の間であり得る。
［００２４］工程２０８では、プロセスチャンバがパージされた後、プラズマ処理が、プロセスチャンバ１００内で実行されて、堆積された誘電体層を処理する。プラズマ処理は、堆積された誘電体層を緻密化し、堆積された誘電体の機械的特性を改善することができる。例えば、堆積された誘電体層の弾性率（ヤング率）または硬度は、プラズマ処理後に増加することができる。処理された誘電体層は、改善された機械的特性により、必要なプロファイルおよび／または共形性を備えたまま、後続のエッチングプロセス中の過酷な環境に耐えることができる。
［００２５］プラズマ処理は、窒素とヘリウムの処理ガス混合物を、約１００ｓｃｃｍから約２００００ｓｃｃｍの間の流量でプロセスチャンバ１００内に導入することによって実行することができる。窒素とヘリウムの比は、約１（窒素）：３（ヘリウム）から約１（窒素）：１０（ヘリウム）の範囲であり得、例えば約１（窒素）：６（ヘリウム）であり得る。窒素ガスが、約１００ｓｃｃｍから約２０００ｓｃｃｍの間の流量でプロセスチャンバ内に導入されてもよい。処理ガス混合物は、約０．１秒間～約１２０秒間などの時間期間にわたって、プロセスチャンバ内に流入させることができる。約３００ワットから約１２００ワットの間のＲＦ電力を、１３．５６ＭＨｚおよび／または３５０ＫＨｚの周波数でプロセスチャンバに印加することによって、プラズマを提供することができる。処理ガス混合物がプロセスチャンバ内に流入されている間、チャンバ圧力は、約４Ｔｏｒｒから約１２Ｔｏｒｒの間であり得、プロセスチャンバ１００内の基板支持体の温度は、約１２５℃から約５８０℃の間であり得る。
［００２６］工程２１０で、プラズマ処理が終了し、プロセスチャンバがパージされて、残留ガス混合物および／または残留副生成物が除去される。プラズマ処理は、ＲＦ電力およびプロセスチャンバ内への処理ガス混合物の流れを遮断することによって、終了させることができる。工程２１０でのパージは、工程２０６と類似または同一であり得る。
［００２７］工程２１２において、プラズマ処理された堆積された誘電体層が目標厚さに達しているかどうかの決定がなされる。堆積／処理された誘電体層は、約５Åから約２０００Å、例えば約１５０Åの目標厚さを有することができ、これは、用途に応じて変わり得る。堆積／処理された誘電体層の目標厚さに達していない場合、堆積／プラズマ処理プロセスのサイクル（例えば、工程２０４、２０６、２０８および２１０）が、もう一回実行されて、堆積／処理された誘電体層の厚さが、再び目標厚さと比較され得る。堆積／処理された誘電体層が目標厚さに達するまで、インシトゥ（その場）堆積処理プロセス２０３が繰り返される。
［００２８］堆積／処理された誘電体層が目標厚さに達すると、インシトゥ（その場）プラズマエッチング／処理プロセス２１３が、プロセスチャンバ１００内で実行される。以下でより詳細に論じられるように、インシトゥ（その場）プラズマエッチング／処理プロセス２１３は、一般に、工程２１４（プラズマエッチング）、工程２１６（チャンバパージ）、工程２１８（処理）、および工程２２０（チャンバパージ）を含む。
［００２９］堆積／処理された誘電体層は、インシトゥ（その場）プラズマエッチング／処理プロセス２１３の前かつ工程２１２の後に、任意選択でパッシベーション処理されてもよい。工程２１１で、誘電体層上にパッシベーション層を形成するための任意選択の処理が、プロセスチャンバ１００内で実行される。工程２１２の後、誘電体層上にパッシベーション層を形成するための処理プロセス（工程２１１）またはプラズマエッチングプロセス（工程２１４）のいずれかが実行される。任意選択の処理は、誘電体層をプロセスチャンバ内のケイ素含有前駆体に曝露して、誘電体層上に薄いケイ素層を形成することによって、実行することができる。用途に応じて、誘電体層は、ヘリウム、窒素、酸素、亜酸化窒素、アルゴン、または任意の適切な不活性ガスまたはキャリアガスなどの追加のガスに曝露されてもよい。適切なケイ素含有前駆体は、工程２０４で使用されたケイ素含有前駆体と類似または同一であってもよい。一実施形態では、ケイ素含有前駆体は、シランである。別の実施形態では、ケイ素含有前駆体は、ＴＳＡである。
［００３０］工程２１１で、ケイ素含有前駆体が、約５ｓｃｃｍから約１０００ｓｃｃｍの間の流量でプロセスチャンバ内に導入され得る。いくつかの実施形態では、窒素含有ガスが、ケイ素含有前駆体と共にプロセスチャンバ内に導入され、窒素含有ガスは、約５ｓｃｃｍから約１０００ｓｃｃｍの間の流量でプロセスチャンバ内に導入され得る。任意選択のキャリアガス、例えばヘリウムが、約１００ｓｃｃｍから約２００００ｓｃｃｍの間の流量でプロセスチャンバ内に導入されてもよい。ケイ素含有前駆体が、ケイ素層を堆積するために、プロセスチャンバ内に流入されている間、チャンバ圧力は、約５ｍＴｏｒｒ以上、例えば、約１Ｔｏｒｒから約４０Ｔｏｒｒ、例えば、約５Ｔｏｒｒから約１６Ｔｏｒｒに維持され、プロセスチャンバ内の基板支持体の温度は、約１２５℃から約５８０℃の間、例えば、約１５０℃から約４００℃であり得る。一実施形態では、ケイ素層は、誘電体層上に吸着されたケイ素分子を含む。任意選択の処理は、約１秒間～約６０秒間、例えば、約２秒間～約３０秒間、実行することができ、これは、用途に応じて変わり得る。この処理は、後続のエッチングプロセスが「ソフトな」エッチングプロセスになるのに役立つ。「ソフトな」エッチングとは、フッ素イオンまたはフッ素含有ラジカルなどのエッチャントが、誘電体層の上のパッシベーション層をアタックしたときに、パッシベーション層が、フッ素イオンまたはフッ素含有ラジカルの影響を低減し、それによって表面エッチングが行われることを指す。パッシベーション層の追加の利点は、エッチングプロファイルに影響を与え、トレンチ内の誘電体層のアスペクト比を改善することもできる。
［００３１］工程２１５で、処理プロセスは終了し、プロセスチャンバは、残留ケイ素含有前駆体および他のガスを除去するためにパージされる。処理プロセスは、プロセスチャンバ内へのケイ素含有前駆体の流れを遮断することによって終了させることができる。工程２１５でのパージは、工程２０６と類似または同一であり得る。
［００３２］インシトゥ（その場）プラズマエッチング／処理プロセス２１３が、工程２１４で開始し、プラズマエッチングプロセスが、同時にプロセスチャンバ内にプラズマが存在している状態で、エッチャントにケイ素層を曝露することによって、プロセスチャンバ１００内で実行される。一実施形態では、工程２１４は、工程２１１および２１５を実行せずに、工程２１２の後に実行される。プラズマエッチングプロセスは、開口部がピンチオフするのを防ぐように、トレンチの上部のケイ素層および堆積／処理された誘電体層の一部をエッチングすることができる。これは、トレンチの上部でのエッチングガスの反応が、通常、側壁面での反応よりも速く、トレンチのアスペクト比が高いために、トレンチの底面が最も遅いからである。プラズマエッチングプロセスは、トレンチの側壁面および底面の誘電体層よりも速い速度で、トレンチの上部の堆積／処理された誘電体層を除去する。結果として、トレンチの開口部がピンチオフするのが回避され、プラズマエッチングプロセス後に誘電体層の共形のプロファイルを得ることができる。
［００３３］プラズマエッチングプロセスは、フッ素含有前駆体およびキャリアガスをプロセスチャンバ１００内に導入することによって、実施することができる。フッ素含有前駆体およびキャリアガスは、予め混合され、ガス混合物としてプロセスチャンバ１００内に導入されてもよい。いくつかの実施形態では、プラズマエッチングプロセスは、ラジカルベースの雰囲気で、すなわち、フッ素含有前駆体およびキャリアガスからのラジカルを使用して、実行することができる。例示的なフッ素含有前駆体には、ＮＦ３、Ｆ２、Ｃ２Ｆ６、ＣＦ４、Ｃ３Ｆ８、またはＳＦ６などの適切なハロゲン化合物が含まれ得るが、これらに限定されない。適切なキャリアガスには、アルゴン、ヘリウム、窒素、酸素、亜酸化窒素、または任意の適切な不活性ガスまたはキャリアガスが含まれ得る。一実施形態では、ＮＦ３およびアルゴンが、プラズマエッチングプロセス中に使用される。別の実施形態では、ＮＦ３およびヘリウムが、プラズマエッチングプロセス中に使用される。キャリアガスとしてアルゴンを使用すると、場合によってはヘリウムよりも均一なエッチングプロファイルを提供できることが観察された。フッ素含有前駆体とキャリアガスとの比は、約１（フッ素含有ガス）：６（キャリアガス）から約１（フッ素含有前駆体）：２０（キャリアガス）の範囲であり得、例えば、約１（フッ素含有前駆体）：１０（キャリアガス）である。一例では、フッ素含有前駆体は、約０から約５００ｓｃｃｍの間、例えば、約５０ｓｃｃｍから約２００ｓｃｃｍ、例えば、約１００ｓｃｃｍの流量でプロセスチャンバ１００内に導入される。アルゴンガスは、約１ＳＬＭから約４ＳＬＭの流量でプロセスチャンバ１００内に導入される。プラズマエッチングプロセスは、約０．１秒間～約１２０秒間などの時間期間にわたって実行することができ、時間期間は、用途に応じて変わり得る。約１００ワットから約５００ワットの間、例えば約３００ワットのＲＦ電力を、１３．５６ＭＨｚおよび／または３５０ＫＨｚの周波数でプロセスチャンバに印加することによって、プラズマを提供することができる。フッ素含有ガスとアルゴンガスがプロセスチャンバ内に流入されている間、チャンバ圧力は、約１Ｔｏｒｒから約４０Ｔｏｒｒの間、例えば、約２Ｔｏｒｒから約１０Ｔｏｒｒの間であり得、プロセスチャンバ１００内の基板支持体の温度は、約１２５℃から約５８０℃の間であり得る。
［００３４］ＲＦ電力は、プロセスチャンバ１００の１つ以上の電極に供給され得る。例えば、ＲＦ電力は、シャワーヘッド、例えば、ガス分配アセンブリ１２０、および／または基板支持体、例えば、プロセスチャンバ１００の静電チャック１５０に供給され得る。いくつかの実施形態では、ＲＦ電力は、プラズマエッチングプロセス中、パルス化されて、トレンチの露出面上の誘電体層のエッチング速度を低下させ、それによって、より制御可能なエッチングプロセスを提供する。ＲＦ電力は、約５％から約３０％の範囲のデューティサイクル、例えば、約１０％のデューティサイクルで、および約５ｋＨｚから約３０ｋＨｚの範囲の周波数、例えば、約１０ｋＨｚでパルス化することができる。ＲＦ電力は、約１μｓから約５０μｓのパルス幅を有することができる。ＲＦ電力は、堆積された誘電体層の種々のエッチングプロファイルを得るために、エッチング時間に基づいて調整され得る。以下の表１は、様々なプラズマエッチングプロセス後の、トレンチ内の堆積された誘電体層のエッチングプロファイルの例を示している。堆積された誘電体層をエッチングするために、以下のエッチングおよびプラズマパラメータが使用される。基板温度は、約２８０℃である。チャンバ圧力は、約２Ｔｏｒｒである。フッ素含有ガス（例えば、ＮＦ３）の流量は、約１００ｓｃｃｍである。キャリアガス（例えば、Ａｒ）の流量は、約１０００ｓｃｃｍである。ＲＦ電力のパルス幅は、約１０μｓである。ＲＦ電力は、約１０％のデューティサイクルおよび約１０ｋＨｚの周波数でパルス化することができる。
Figure 0007420752000001
［００３５］見てわかるように、より高いＲＦ電力は、エッチング速度を増加させることができ、より長いエッチング時間は、トレンチの上面に堆積された誘電体層が、上部側壁上の誘電体層よりも速い速度でエッチングされ、底部側壁が最も遅くなることを、もたらすことができる。異なるエッチング時間とＲＦ電力を使用して、トレンチ内の堆積された誘電体層のステップカバレッジを調整できる。しかしながら、より高いＲＦ電力（例えば、３００ワット）での、より長いエッチング時間は、誘電体層を完全にエッチングすることができる。
［００３６］特定のキャリアガス内でＲＦ電力パルスを印加すると、異なるエッチングインキュベーション時間（つまり、エッチング効果が生じるまでの時間）をもたらす可能性があることが観察された。例えば、アルゴンガス内でＲＦ電力パルスを印加すると、約２．１秒のエッチングインキュベーション時間を示した。ＲＦパルスがない場合、アルゴン中の、またはヘリウムなどの他のキャリアガス中のフッ素含有前駆体は、堆積／処理された誘電体層で、すぐにエッチング効果を生じさせる可能性がある。したがって、ＲＦ電力のパルスは、エッチングプロファイルを制御するために使用されるキャリアガスに基づいて、調整することができる。例えば、アルゴンがキャリアガスとして使用される場合、ＲＦ電力のパルス幅は、約５μｓから約１２μｓであり得、例えば、約１０μｓであり得る。ヘリウムがキャリアガスとして使用される場合、ＲＦ電力のパルス幅は、約１５μｓから約２５μｓであり得、例えば、約２０μｓであり得る。チャンバ圧力は、エッチング効果を高めるために調整することができる。例えば、アルゴンがキャリアガスとして使用される場合、チャンバ圧力は、約２Ｔｏｒｒであり得る。ヘリウムがキャリアガスとして使用される場合、約５Ｔｏｒｒなどの、より高いチャンバ圧力が使用され得る。
［００３７］工程２１６で、プラズマエッチングプロセスが終了し、プロセスチャンバがパージされて、残留エッチングガス混合物および／または残留副生成物が除去される。プラズマエッチングプロセスは、ＲＦ電力およびプロセスチャンバ内へのエッチャントの流れを遮断することによって、終了させることができる。工程２１６でのパージは、工程２０６と類似または同一であり得る。
［００３８］工程２１８で、任意選択の処理が、プロセスチャンバ１００内で実行される。工程２１８は、工程２１１と類似または同一であり得る。工程２１４でのプラズマエッチングプロセスの後に実行される処理プロセスは、プラズマエッチング後のエッチングされた誘電体層の表面上の欠陥またはダングリングボンドをパッシベーション処理するという追加の利点を有する。
［００３９］工程２２０で、任意選択の処理プロセスが終了し、プロセスチャンバがパージされて、残留ガス混合物および／または残留副生成物が除去される。任意選択の処理プロセスは、プロセスチャンバ内へのケイ素含有前駆体の流れを遮断することによって終了させることができる。工程２２０でのパージは、工程２０６と類似または同一であり得る。
［００４０］インシトゥ（その場）プラズマエッチング／処理プロセス２１３は、周期的プロセスであってもよく、堆積された誘電体層の所望のプロファイルに達するまで、複数回繰り返されてもよい。
［００４１］工程２２２では、処理された堆積された誘電体層が、所望のプロファイルに達しているかどうか、例えば、堆積／処理された直後の誘電体層が、共形であるかどうか、かつ／またはトレンチ内にボイドやシームを形成せずに約９５％もしくは９９％を超える側壁ステップカバレッジを有するかどうかについて、決定がなされる。所望のプロファイルに達していない場合、インシトゥ（その場）プラズマエッチング／処理プロセス２１３のサイクルをもう一回実行することができる（例えば、経路２２４）。いくつかの実施形態では、インシトゥ（その場）堆積／処理プロセス２０３（例えば、工程２０４、２０６、２０８および２１０）、工程２１１および２１５、ならびにインシトゥ（その場）エッチング／処理プロセス２１３（例えば、工程２１４、２１６、２１８および２２０）が実行され（例えば、経路２２５）、目標の厚さおよびプロファイルの両方に達するまで、複数回繰り返されてもよい。インシトゥ（その場）堆積／処理プロセス２０３およびインシトゥ（その場）エッチング／処理プロセス２１３は、所望の膜厚が得られるまで、複数回繰り返すことができ、例えば、約２回から約６回の繰り返し、例えば４回の繰り返しが実行されてもよい。
［００４２］工程２２６では、堆積／処理された誘電体層が、目標の厚さおよびプロファイルに達すると、反応性ガスまたはガス混合物が止められて、任意選択でプロセスチャンバ１００からパージされる。次に、プロセスチャンバ１００は、（例えば、真空ポンプ１０２を使用して）ポンプダウンされ、基板は、さらなる処理のためにプロセスチャンバ１００から移送される。
［００４３］要約すると、本開示の利点のいくつかは、改善されたステップカバレッジのための、誘電体層（例えば、窒化物）のインシトゥ（その場）堆積、処理、およびエッチングのための方法を提供する。パルスプラズマを使用して、堆積およびエッチング中に制御可能なプラズマを形成し、側壁膜または下にある層を損傷することなく側壁ステップカバレッジを向上させた誘電体層の堆積およびエッチングを可能にする。また、インシトゥ（その場）プロセスにより、所有コスト（ｃｏｓｔ ｏｆ ｏｗｎｅｒｓｈｉｐ）が最小限に抑えられ、ファブスペースが削減され、スループットが向上する。
［００４４］上記は、本開示の実施形態を対象とするが、本開示の他のさらなる実施形態が、その基本的な範囲から逸脱することなく考案されることができる。

Claims (18)

  1. 基板を処理するための方法であって、
    第１のパルスＲＦ電力によって形成されたプラズマが、同時にプロセスチャンバ内に存在しながら、第１の前駆体と第２の前駆体とのガス混合物に前記基板を曝露することにより、前記基板の１つ以上のトレンチの露出面上に、窒化ケイ素を含む誘電体層を形成することと、
    前記プロセスチャンバ内で窒素とヘリウムとのガス混合物を使用したプラズマ緻密化処理に前記誘電体層を曝露して、処理された誘電体層を形成することと、
    前記プロセスチャンバ内で前記処理された誘電体層上にパッシベーション層を形成することと、
    フッ素含有前駆体とキャリアガスとのガス混合物から形成されたプラズマであって、５ｋＨｚから３０ｋＨｚの周波数を有する第２のパルスＲＦ電力によって前記プロセスチャンバ内で形成されたプラズマに、前記処理された誘電体層および前記パッシベーション層を曝露することによって、プラズマエッチングプロセスを実行することであって、前記１つ以上のトレンチの底面よりも速い速度で前記１つ以上のトレンチの上部をエッチングするプラズマエッチングプロセスを実行することと、
    を含む方法。
  2. 前記パッシベーション層を形成することは、前記処理された誘電体層をケイ素含有前駆体に曝露することを、さらに含む、請求項１に記載の方法。
  3. 前記ケイ素含有前駆体が、シランを含む、請求項２に記載の方法。
  4. 前記処理された誘電体層が、ケイ素含有前駆体に曝露されている間、窒素含有ガスに曝露されている、請求項２に記載の方法。
  5. 前記プラズマ緻密化処理の前および／または後に前記プロセスチャンバをパージすることを、さらに含む、請求項１に記載の方法。
  6. 前記トレンチが、３：１から１０：１のアスペクト比を有する、請求項１に記載の方法。
  7. 基板を処理するための方法であって、
    第１のプラズマがプロセスチャンバ内で第１のパルスＲＦ電力によって形成されるプラズマ堆積プロセスによって、前記基板の１つ以上のトレンチの露出面上に、窒化ケイ素を含む誘電体層を形成することと、
    窒素とヘリウムとのガス混合物を使用したプラズマ処理によって前記誘電体層を緻密化して、処理された誘電体層を形成することと、
    前記処理された誘電体層上で且つ前記１つ以上のトレンチ内にパッシベーション層を形成することと、
    第２のプラズマが、フッ素含有ガスとキャリアガスとのガス混合物から形成され、前記第２のプラズマが、第２のパルスＲＦ電力によって前記プロセスチャンバ内で形成される、プラズマエッチングプロセスによって、前記パッシベーション層および前記処理された誘電体層の一部をエッチングすることであって、前記１つ以上のトレンチの上部を、前記１つ以上のトレンチの底面よりも速い速度でエッチングすることと、
    を含む方法。
  8. 前記第１および第２のパルスＲＦ電力が、５％から３０％までの範囲のデューティサイクルおよび１０ｋＨｚから２０ｋＨｚまでの範囲の周波数を有する、請求項７に記載の方法。
  9. 前記第２のパルスＲＦ電力が、１μｓから５０μｓのパルス幅を有する、請求項７に記載の方法。
  10. 前記プラズマエッチングプロセスの前記フッ素含有ガスが、ＮＦ３、Ｆ２、Ｃ２Ｆ６、ＣＦ４、Ｃ３Ｆ８、またはＳＦ６を含む、請求項７に記載の方法。
  11. 前記フッ素含有ガスと前記キャリアガスの比が、１（フッ素含有ガス）：６（キャリアガス）から１（フッ素含有ガス）：２０（キャリアガス）までの範囲にある、請求項７に記載の方法。
  12. 基板を処理するための方法であって、
    第１のプラズマがプロセスチャンバ内で第１のパルスＲＦ電力によって形成されるプラズマ堆積プロセスによって、前記基板のパターニングされたフィーチャ上に、窒化ケイ素を含む誘電体層を形成することと、
    前記プロセスチャンバ内で窒素とヘリウムのガス混合物を使用するプラズマ処理によって前記誘電体層を緻密化して、処理された誘電体層を形成することと、
    前記処理された誘電体層上に第１のパッシベーション層を形成することと、
    前記パターニングされたフィーチャの底部側壁よりも速い速度で前記パターニングされたフィーチャの上面をエッチングするために５ｋＨｚから３０ｋＨｚの周波数で第２のプラズマが第２のパルスＲＦ電力によって前記プロセスチャンバ内で形成されるプラズマエッチングプロセスによって、前記第１のパッシベーション層および前記処理された誘電体層の一部をエッチングして、エッチングされた誘電体層を形成することと、
    前記エッチングされた誘電体層上に第２のパッシベーション層を形成することと、
    を含む方法。
  13. 前記プラズマ処理における窒素とヘリウムの比が、１（窒素）：３（ヘリウム）から１（窒素）：１０（ヘリウム）までの範囲にある、請求項１２に記載の方法。
  14. 前記第１および第２のパッシベーション層が、ケイ素層を含む、請求項１２に記載の方法。
  15. 前記プラズマ堆積プロセスは、第１の前駆体および第２の前駆体を前記プロセスチャンバに流入させることを含む、請求項１２に記載の方法。
  16. 前記第１の前駆体は、アンモニアまたは窒素を含む窒素含有前駆体であり、前記第２の前駆体は、シランおよびトリシリルアミン（ＴＳＡ）を含むケイ素含有前駆体である、請求項１５に記載の方法。
  17. 前記第２のプラズマは、フッ素含有ガスおよびキャリアガスのガス混合物から形成される、請求項１２に記載の方法。
  18. 前記フッ素含有ガスは、ＮＦ ３ 、Ｆ ２ 、Ｃ ２ Ｆ ６ 、ＣＦ ４ 、Ｃ ３ Ｆ ８ 、またはＳＦ ６ を含み、前記キャリアガスは、アルゴン、ヘリウム、窒素、酸素、または亜酸化窒素を含む、請求項１７に記載の方法。
JP2020570099A 2018-06-19 2019-05-23 パルスプラズマ堆積エッチングのステップカバレッジ改善 Active JP7420752B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862687100P 2018-06-19 2018-06-19
US62/687,100 2018-06-19
PCT/US2019/033832 WO2019245702A1 (en) 2018-06-19 2019-05-23 Pulsed plasma deposition etch step coverage improvement

Publications (3)

Publication Number Publication Date
JP2021528848A JP2021528848A (ja) 2021-10-21
JPWO2019245702A5 JPWO2019245702A5 (ja) 2022-06-01
JP7420752B2 true JP7420752B2 (ja) 2024-01-23

Family

ID=68839365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020570099A Active JP7420752B2 (ja) 2018-06-19 2019-05-23 パルスプラズマ堆積エッチングのステップカバレッジ改善

Country Status (7)

Country Link
US (1) US10950430B2 (ja)
JP (1) JP7420752B2 (ja)
KR (1) KR20210011436A (ja)
CN (1) CN112204706B (ja)
SG (1) SG11202010449RA (ja)
TW (1) TWI821298B (ja)
WO (1) WO2019245702A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935751B2 (en) * 2021-05-25 2024-03-19 Applied Materials, Inc. Boron nitride for mask patterning

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514212A (ja) 2005-10-31 2009-04-02 マイクロン テクノロジー， インク． 溝形チャネルの負性微分抵抗をベースとするメモリセル
US20100099271A1 (en) 2008-10-17 2010-04-22 Novellus Systems, Inc. Method for improving process control and film conformality of pecvd film
JP2013522913A (ja) 2010-03-15 2013-06-13 アプライド マテリアルズ インコーポレイテッド 高アスペクト比の特徴をカバーするための窒化ケイ素パッシベーション層
JP2013542581A (ja) 2010-08-02 2013-11-21 ユ−ジーン テクノロジー カンパニー．リミテッド サイクリック薄膜の蒸着方法
JP2016119344A (ja) 2014-12-19 2016-06-30 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2017017274A (ja) 2015-07-06 2017-01-19 株式会社日立国際電気 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050100682A1 (en) * 2003-11-06 2005-05-12 Tokyo Electron Limited Method for depositing materials on a substrate
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
CN101416293B (zh) * 2006-03-31 2011-04-20 应用材料股份有限公司 用于介电膜层的阶梯覆盖与图案加载
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
KR101522251B1 (ko) * 2008-09-22 2015-05-21 어플라이드 머티어리얼스, 인코포레이티드 고 종횡비 피쳐들을 식각하기에 적합한 식각 반응기
US9114666B2 (en) 2012-02-22 2015-08-25 Lam Research Corporation Methods and apparatus for controlling plasma in a plasma processing system
CN105336680B (zh) * 2014-08-13 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514212A (ja) 2005-10-31 2009-04-02 マイクロン テクノロジー， インク． 溝形チャネルの負性微分抵抗をベースとするメモリセル
US20100099271A1 (en) 2008-10-17 2010-04-22 Novellus Systems, Inc. Method for improving process control and film conformality of pecvd film
JP2013522913A (ja) 2010-03-15 2013-06-13 アプライド マテリアルズ インコーポレイテッド 高アスペクト比の特徴をカバーするための窒化ケイ素パッシベーション層
JP2013542581A (ja) 2010-08-02 2013-11-21 ユ−ジーン テクノロジー カンパニー．リミテッド サイクリック薄膜の蒸着方法
JP2016119344A (ja) 2014-12-19 2016-06-30 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2017017274A (ja) 2015-07-06 2017-01-19 株式会社日立国際電気 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置

Also Published As

Publication number Publication date
CN112204706A (zh) 2021-01-08
US20190385844A1 (en) 2019-12-19
JP2021528848A (ja) 2021-10-21
CN112204706B (zh) 2022-02-25
KR20210011436A (ko) 2021-02-01
TWI821298B (zh) 2023-11-11
WO2019245702A1 (en) 2019-12-26
US10950430B2 (en) 2021-03-16
SG11202010449RA (en) 2021-01-28
TW202018761A (zh) 2020-05-16

Similar Documents

Publication Publication Date Title
US10825680B2 (en) Directional deposition on patterned structures
KR102384484B1 (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
TWI789733B (zh) 在反應空間中在基板上形成氮化矽薄膜的方法
TWI780160B (zh) 使用依序沉積-蝕刻-處理製程的氧化矽及氮化矽之由下而上的生長
US9076646B2 (en) Plasma enhanced atomic layer deposition with pulsed plasma exposure
JP6370046B2 (ja) 有機金属共反応物を用いた交差メタセシス反応によりＳｉＣおよびＳｉＣＮ膜を成膜するための装置及び方法
US9611544B2 (en) Plasma activated conformal dielectric film deposition
CN107533962B (zh) 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
US8637411B2 (en) Plasma activated conformal dielectric film deposition
US20160329206A1 (en) Methods of modulating residual stress in thin films
KR20080106984A (ko) 유전체막들에 대한 스텝 커버리지 및 패턴 로딩 개선 방법
JP7242631B2 (ja) 酸化ケイ素上の超薄型アモルファスシリコン膜の連続性を向上させるための前処理手法
CN115428122A (zh) 接缝减轻和用于间隙填充的整合式衬垫
JP7420752B2 (ja) パルスプラズマ堆積エッチングのステップカバレッジ改善
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
US20230317420A1 (en) Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
US20230307290A1 (en) Reducing intralevel capacitance in semiconductor devices
TW202409322A (zh) 橫向間隙填充
WO2023114898A1 (en) Method to smooth sidewall roughness and maintain reentrant structures during dielectric gap fill
WO2023102376A1 (en) Deposition of high compressive stress thermally stable nitride film
WO2023205284A1 (en) Lateral gap fill
WO2023196437A1 (en) Deposition of metal-containing films and chamber clean

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240111

R150 Certificate of patent or registration of utility model

Ref document number: 7420752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150