JPS6386546A - 多重配線基板の製造方法 - Google Patents

多重配線基板の製造方法

Info

Publication number
JPS6386546A
JPS6386546A JP23257186A JP23257186A JPS6386546A JP S6386546 A JPS6386546 A JP S6386546A JP 23257186 A JP23257186 A JP 23257186A JP 23257186 A JP23257186 A JP 23257186A JP S6386546 A JPS6386546 A JP S6386546A
Authority
JP
Japan
Prior art keywords
layer
silicate glass
wiring layer
wiring
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23257186A
Other languages
English (en)
Inventor
Koji Haniwara
甲二 埴原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP23257186A priority Critical patent/JPS6386546A/ja
Publication of JPS6386546A publication Critical patent/JPS6386546A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重配線基板構造に関する。
〔従来の技術〕
一般に、多重配線基板は、第6図に示す工程により製造
されている。
即し、第6図(A)に示すように、ノリコン製基板10
の表面に酸化皮膜(Si02)Itを形成し、この酸化
皮膜11の−に層にアルミニウム製の第1配線層12を
j1″/成オろ。
さらに、第6図(B)に示すように、この第1配線層1
2を含む酸化皮膜11の上層全体に絶縁層としてのノリ
ケートガラス(PSG)層13を形成し、続いて、エツ
チングによって第1配線層12に至るスルーポール14
を穿設する。
そして、第6図(C)に示すように、酸化皮膜11の1
−層に第2配線層15を形成し、前記スルーポール14
を介してこの第2配線層15の一部を第1配線層12に
接続して多重配線がなされるようになっている1、 しかし、面記シリケートガラス層13は第6図(B)に
4・・)−ように、第1配線層+20)、、11部でオ
ーバーハングを有する山形となるため、第2配線層15
を形成した際にはこのオーバーハングした部位で第2配
線層15の膜厚が極端に薄くなり断線し易い状態となる
そこで、この点を改善するため、第6図(1))に示す
ように、前記シリケートガラス層13の上に更に有機シ
リ化ガラス層17を形成し、前記オーバーハングを埋め
た後、第2のシリケート18を形成して、この上に形成
される第2配線層15の膜厚を均一化しようとしたもの
が提案されている。
〔発明が解決しようとする問題点〕
ところが、前記した従来のものにおいては、シリケート
ガラス層13.18と、有機シリ化カラス層17とのエ
ツチングレート(蝕刻比率)が異なることにより問題を
生ずる。
即ち、シリケートガラス層13.18のエツチングレー
トをEl、有機ンリ化ガラス層17のエツチングレート
をE、とすると、E、<E2である場合には第6図(E
)に示すように、中間層に位置する有機シリ化ガラス層
17が過剰に蝕刻されてスルーホール14か蟻溝状に蝕
刻されて、スルーホール14の内部にオーバーハング1
9が形成されこのオーバーハング19部分で部分で第2
配線層15の膜厚が極端に薄くなり断線しやすい状態と
なる。
一方、E、>E、の場合には第6図(F)に示すように
、ノリケートガラス層13が逆テーパー状に蝕刻されて
スルーポール14の内部にオーバーハング20が形成さ
れ、このオーバーハング20部分で第2配線層15の膜
厚が極端に薄くなり断線し易い状態となる。
本発明は前記事項に鑑みてなされたもので、スルーポー
ルの形成が容易であるのは勿論、スルーポールの精度を
向上させることができ、さらに第2配線層の膜厚が充分
に得られるようにした多重配線基板の製造方法を提供す
ることを技術的課題とする。
〔問題点を解決するjコめの手段〕
本発明は前記技術的課題を解決するために、以下のよう
な構成とした。
=3− 即ち、第1配線層3を覆うシリケートガラス(PSG)
層4の表面に絶縁層5を形成する。
つぎに、この絶縁層5における前記第1配線層3の上部
に位置する部位6をエツチングにより除去してシリケー
トガラス層4を露出させ、その−にに第2のシリケート
7を形成して さらに当該露出部分の上から前記第1配線層3に至るス
ルーポール8を穿設する。
続いて、前記シリケートガラス層4」二に第2配線層9
を形成し、さらにこの第2配線層9を第1配線層3へ前
記スルーポール8を介して接続して多重配線基板を製造
する。
〔作用〕
絶縁層5における前記第1配線層3の」二部に位置する
部位6をエツチングにより除去してシリケートガラス層
4を露出させると、絶縁層5はシリケートガラス層4の
オーバーハング部分を埋めるように残存する。このため
、スルーホール8を作る部分の周辺は前記した工程によ
りなだらかな山形となる。
その上にシリケートガラス層4と同じ材質の第2のシリ
ケートガラス層7を形成し、この状態において、シリケ
ートガラス層4の前記露出部分の上から前記第1配線層
3に至るスルーホール8を穿設する。
この場合、スルーポール8はその形成過程において異な
るの材質を通過することなく、シリケートガラス層4.
7内だけを通過するため、従来のもののようにエツチン
グレートの差異による問題は生じない。
続いて、前記シリケートガラス層4上に第2配線層9を
形成し、さらにこの第2配線層9の一部を第1配線層3
へ前記スルーホール8を介して接続する。
〔実施例〕
本発明の実施例を第1図ないし第5図に基づいて説明す
る。
まず、シリコン製基板1の表面に酸化皮膜(Si(12
)2を斤′、成し、この酸化皮膜2の14層にアルミニ
「゛7ム製の第1配線層3を珪モ]戊オろ1、さらに、
この第1配線層3を含む酸化皮膜2の一1層全体に絶縁
層と1−7でのノリケートガラス(psc)層4を形成
し、続いて、このノリケートガラス(PSG)層4の1
−6面に絶縁層5を形成干ろ。
これらの構成及び製法は第1図に示4゛3)、−′)に
、従来のらのと同様である。
そして、第2図に示す、Lうに、絶縁層5にお1トろ前
記第1配線層3の1部に位置オろ部(+’7.6をJ−
ソチングにより除去してシリIr−トガラス層4を露出
させる。
この場合、絶縁層5におIYろ第1配線層3の1゜部に
位置オろ部位6のみを周知丁段に31、り集中的にエツ
チングしてもよいか、絶縁層5仝体を通風にJ−ソチン
グしても同等の結果が得らイ1ろ。これは絶縁層5がシ
リケートガラス層4のオーバーハング部分に深く入り込
んでいるため部位6側の絶縁層5の方が先に除去されろ
ためである。
このため、ノリケートガラス層4にお(する前記第1配
線層3の上部に位置する部位は露出するととらに、絶縁
層5は第2図に示すよ一部)に、ノリケ−1−ガラス層
4のオーバーハング部分を埋めろように残r7計る。
次ぎに第3図に示すように、シリケートガラス層4と同
し+A質の第2のシリケートガラス層7を形成する。。
この状態において、第4図に示すように、シリケートガ
ラス層4の前記露出部分6から前記第1配線層3に至る
スルーホール8を穿設する。
この場合、スルーポール8はその形成過程において異な
る材質を通過することなく、シリケートカラス層4.7
内だけを通過するため、従来のものの31、−′)にエ
ツチングレートの差異による問題は牛じない。
続いて、第5図に示すように、前記第2のシリケートカ
ラス層7上に第2配線層9を形成し、さらにこの第2配
線層9の一部を第1配線層3へ前記スルーホール8を介
して接続する。
このスルーホール8の周辺は前記した工程によりなたら
かな山形となっており、第2配線層9の膜厚は均一とな
る。このため、断線等を生31−ることはなく、信頼性
が向上4゛る。
〔発明の効果〕
本発明によれば、第1配線層を覆うシリケートガラス層
の表面に絶縁層を形成し、この絶縁層における前記第1
配線層の」二部に位置する部位をエツチングにより除去
してノリケートガラス層を露出させ1その−[−に同じ
材質の第2のノリケートガラス層を形成し、さらに当該
露出部分の−1−から前記第1配線層に至るスルーポー
ルを穿設したので、第2配線層を形成すべき部位に極端
な凹凸な形成されることはない。
このため第2配線層の膜厚(」均一となり、断線等を未
然に防ILできて信頼性が向十オろ。
また、スルーポールの形成が容易であり、エツチング]
′程においてこれが変IF辷4−ろこともない人二め、
精度を向上させることができろ。
【図面の簡単な説明】
第1図ないし第5図は本発明の実施例を示す断面図、第
6図は従来の多重配線基板の製造方法を示す断面図であ
る。 l・・シリコン製基板、2・・酸化皮膜(Si02)、
3 ・第1配線層、 4・・ノリケートガラス(I)SG)層、5 絶縁層、 6・・第1配線層の上部に位置する部位、7・・ノリケ
ートガラス(PSG)層 8・スルーホール、    9・・第2配線層。 特許出廟人  パイオニア株式会社 パイオニアビデオ株式会社 第1図 第6図 第6図 手 続 ネ甫 〒「  川(白 光) 昭和611[12月160 特許ry長官 ΔuI干1  [別表11  殿昭和6
1年 特 許 願 第232571号2、ブで明の名称 多重配線巣板の製造方法 3、補正をづる者 事件との関係 代表特許用1頭人 住所 〒153  東京都目黒区目黒1丁目4番1号名
称(b 01 ) / ’:−イAニア”F34<x’
S会r[’4.1;に− 4、補正の対中 ■明III内の「特許請求の範囲lの瀾(の明細内の「
北明の4剣な説明」の欄[別紙] (1)特許請求の範囲を上記の通り補正しまづ。 記 [第1配線層の上部を覆うシリク−1〜カラス(1)S
G)層の表面に絶縁1−を形成し、この絶縁層における
前記第1配線層の上部に位置する部イ)7を丁ッチング
により除去してシリケートガラス1〜を露出させ、その
上に第2のシリヶートニを形成しさらに当該露出部分の
上から前記第1配線層に至るスルーホールをW設すると
ともに、前記第2のシリケートカラス層上に第2配線層
を形成し、さらにこの第2配線層を第1配線Nへ前記ス
ルーホールを介して接続したことを特徴どりる多重配線
基板の製造方法。」 (2)明細内の2ペ一ジ13行に記載の「・・・酸化皮
脇・・・」を 「・・・シリケートガラス@13・・・Jに補正しまり
。 (3)明細内の6ペ一ジ8行に記載の 「・・・貸なるの材質・・・Jを 「・・・異なる材質・・・」 に補正しまづ−6 以上 特  許  出  願  人 パイオニア株式会社 他1名

Claims (1)

    【特許請求の範囲】
  1. (1)第1配線層の上部を覆うシリケートガラス(PS
    G)層の表面に絶縁層を形成し、この絶縁層における前
    記第1配線層の上部に位置する部位をエッチングにより
    除去してシリケートガラス層を露出させ、その上に第2
    のシリケートを形成しさらに当該露出部分の上から前記
    第1配線層に至るスルーホールを穿設するとともに、前
    記第2のシリケートガラス層上に第2配線層を形成し、
    さらにこの第2配線層を第1配線層へ前記スルーホール
    を介して接続したことを特徴とする多重配線基板の製造
    方法。
JP23257186A 1986-09-30 1986-09-30 多重配線基板の製造方法 Pending JPS6386546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23257186A JPS6386546A (ja) 1986-09-30 1986-09-30 多重配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23257186A JPS6386546A (ja) 1986-09-30 1986-09-30 多重配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPS6386546A true JPS6386546A (ja) 1988-04-16

Family

ID=16941429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23257186A Pending JPS6386546A (ja) 1986-09-30 1986-09-30 多重配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6386546A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169801A (en) * 1989-06-30 1992-12-08 Nec Corporation Method for fabricating a semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62295437A (ja) * 1986-06-14 1987-12-22 Yamaha Corp 多層配線形成法
JPS63142A (ja) * 1986-06-19 1988-01-05 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62295437A (ja) * 1986-06-14 1987-12-22 Yamaha Corp 多層配線形成法
JPS63142A (ja) * 1986-06-19 1988-01-05 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169801A (en) * 1989-06-30 1992-12-08 Nec Corporation Method for fabricating a semiconductor device

Similar Documents

Publication Publication Date Title
JPS5819129B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JPH01280337A (ja) 半導体集積回路装置
JP2822430B2 (ja) 層間絶縁膜の形成方法
JPS6386546A (ja) 多重配線基板の製造方法
JP2770390B2 (ja) 半導体装置
JP2705111B2 (ja) 半導体集積回路の多層配線構造の製造方法
JP3435317B2 (ja) 半導体装置の製造方法及び半導体装置
JPS6386547A (ja) 多重配線基板の製造方法
JPH0621240A (ja) 半導体装置の配線接続構造及びその製造方法
JPS5846644A (ja) 半導体素子
JPS62293644A (ja) 半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPS6072248A (ja) 半導体装置及びその製造方法
JPS63285939A (ja) 半導体装置
JPH03209823A (ja) 樹脂封止型半導体装置
JPH0828389B2 (ja) 半導体装置
JPS60163446A (ja) スル−ホ−ルの形成方法
JPH05283537A (ja) 半導体装置の製造方法
JPS6037745A (ja) 半導体装置
JPS58158947A (ja) 半導体装置の製造方法
JPS6148942A (ja) 半導体装置の電極形成方法
JPH04101447A (ja) 多層配線半導体集積回路の製造方法
JPS6343896B2 (ja)
JPS6154645A (ja) 半導体装置
JPS6130055A (ja) 半導体装置の製造方法