JPS63285939A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63285939A JPS63285939A JP12155787A JP12155787A JPS63285939A JP S63285939 A JPS63285939 A JP S63285939A JP 12155787 A JP12155787 A JP 12155787A JP 12155787 A JP12155787 A JP 12155787A JP S63285939 A JPS63285939 A JP S63285939A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- insulating film
- silicon nitride
- film
- hole opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000005360 phosphosilicate glass Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000002131 composite material Substances 0.000 claims abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract description 2
- 239000007888 film coating Substances 0.000 abstract 2
- 238000009501 film coating Methods 0.000 abstract 2
- 238000007493 shaping process Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 210000000496 pancreas Anatomy 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にアルミ・パッド電極の
スルー・ホール開口部の構造に関する。
スルー・ホール開口部の構造に関する。
従来、半導体装置のパッド電極にはアルミ材が多用され
、その保護膜にはシリコン酸化膜（Ｓ ｉ Ｃｈ）リン
硅酸ガラス（ＰＳＧ）等の酸化物系の材料ま几はポリイ
ミド系樹脂材が使用される。従って。
、その保護膜にはシリコン酸化膜（Ｓ ｉ Ｃｈ）リン
硅酸ガラス（ＰＳＧ）等の酸化物系の材料ま几はポリイ
ミド系樹脂材が使用される。従って。
このスルー・ホール開口部はとｎら絶縁膜を一部開孔す
ることによって形成される。周知の通り。
ることによって形成される。周知の通り。
このパッド電極は半導体装置の外部への取出電極であり
基板の最上看に位置しているのでスルー・ホール開口部
を通して水分の侵入を受は易い。このようにスルーｅホ
ール開口部から水分が侵入するとパッド電極のアルミ材
は変質してコロージ菖ンが発生するので信頼性が著しく
阻害される。従来、このパッド電極の耐湿性の向上策に
は棟々の提案がなされているが、一般にはスルー・ホー
ル開口部を形成する絶縁膜面をシリコン窒化膜の如き耐
湿性膜質で再被覆することが行なわれている。
基板の最上看に位置しているのでスルー・ホール開口部
を通して水分の侵入を受は易い。このようにスルーｅホ
ール開口部から水分が侵入するとパッド電極のアルミ材
は変質してコロージ菖ンが発生するので信頼性が著しく
阻害される。従来、このパッド電極の耐湿性の向上策に
は棟々の提案がなされているが、一般にはスルー・ホー
ル開口部を形成する絶縁膜面をシリコン窒化膜の如き耐
湿性膜質で再被覆することが行なわれている。
〔発明が解決しようとする問題点〕 ゛しかしなが
ら、保護ｉを表面にシリコン窒化膜（ＳｉｓＮｎ）を被
覆した複合績とし九場合であってもスルー・ホール開口
部はこれら複合績を一部開孔することによって形成され
るのでこの開口端面には必ず下層の絶縁膜が露出される
。従って、封止用樹脂膜を通してチップ表面に到達しｔ
水分はこの開口端面の露出した絶縁膜から内部に侵透し
て従来と同じようにアルミ・パッド電極を侵蝕するよう
になる。すなわち、従来の如く保護膜の上表面のみに耐
湿性をも几せ九スルー自ホール開口部構造ではアルミ・
パッド電極の耐湿性は期待する程には向上せず信頼性も
改善さｎない。
ら、保護ｉを表面にシリコン窒化膜（ＳｉｓＮｎ）を被
覆した複合績とし九場合であってもスルー・ホール開口
部はこれら複合績を一部開孔することによって形成され
るのでこの開口端面には必ず下層の絶縁膜が露出される
。従って、封止用樹脂膜を通してチップ表面に到達しｔ
水分はこの開口端面の露出した絶縁膜から内部に侵透し
て従来と同じようにアルミ・パッド電極を侵蝕するよう
になる。すなわち、従来の如く保護膜の上表面のみに耐
湿性をも几せ九スルー自ホール開口部構造ではアルミ・
パッド電極の耐湿性は期待する程には向上せず信頼性も
改善さｎない。
本発明の目的は、上記の情況に鑑み、アルミ・パッド電
極の耐湿性を著しく向上せしめ得る構造のスルー・ホー
ル開口部を備え九半導体装置金提供することである。
極の耐湿性を著しく向上せしめ得る構造のスルー・ホー
ル開口部を備え九半導体装置金提供することである。
本発明によｎば、半導体装置は、半導体基板上に形成さ
れるアルミ・パッド電極と、前記アルミ・パッド電極の
縁端部を被覆してパッド電極のスルー・ホール開口部を
形成する絶縁膜と、前記絶縁膜のスルー・ホール開口部
における開口端面を全面被覆する耐湿性絶縁膜とを備え
ることを含む。
れるアルミ・パッド電極と、前記アルミ・パッド電極の
縁端部を被覆してパッド電極のスルー・ホール開口部を
形成する絶縁膜と、前記絶縁膜のスルー・ホール開口部
における開口端面を全面被覆する耐湿性絶縁膜とを備え
ることを含む。
すなわち、本発明によれば、従来、下層の絶縁ｉを露出
し几ままになってい友スルー・ホール開口部の開口端面
ば全面にわ九ジ耐湿性絶縁膜で被覆される。この耐湿性
絶縁膜に半導体材料として最もなじみのある通常のシリ
コン窒化膜（ＳｉｓＮ４）でよい。すなわち、従来と同
じ手法でノ（ラド・スルー−ホールを開口しｔのち改め
てシリコン窒化膜１ｋＣｖＤ法を用いて基板全面に被覆
させ、更にこれ全異方性のドライ・エツチング法を用い
て除去すれば容易に形成し得るので製造工程を特に複雑
することにない。
し几ままになってい友スルー・ホール開口部の開口端面
ば全面にわ九ジ耐湿性絶縁膜で被覆される。この耐湿性
絶縁膜に半導体材料として最もなじみのある通常のシリ
コン窒化膜（ＳｉｓＮ４）でよい。すなわち、従来と同
じ手法でノ（ラド・スルー−ホールを開口しｔのち改め
てシリコン窒化膜１ｋＣｖＤ法を用いて基板全面に被覆
させ、更にこれ全異方性のドライ・エツチング法を用い
て除去すれば容易に形成し得るので製造工程を特に複雑
することにない。
この工うにスルー・ホール開口部の開口端面を被覆する
シリコン窒化膜に封止用樹脂膜を通してチップ表面に到
達し九水分が開口端面を伝わってパッド電極面に侵透す
るの１−阻止するのでパッド電極の侵蝕事故を完全に防
止し得る。ｔ７ｔ、開口端面を被覆するこのシリコン窒
化膜はスルー・ホール開口部に良好なカバレージ形状を
も与えるよう作用するので配線の漕頼性を著しく向上せ
しめ得る。以下内面を参照して不発明の詳細な説明する
。
シリコン窒化膜に封止用樹脂膜を通してチップ表面に到
達し九水分が開口端面を伝わってパッド電極面に侵透す
るの１−阻止するのでパッド電極の侵蝕事故を完全に防
止し得る。ｔ７ｔ、開口端面を被覆するこのシリコン窒
化膜はスルー・ホール開口部に良好なカバレージ形状を
も与えるよう作用するので配線の漕頼性を著しく向上せ
しめ得る。以下内面を参照して不発明の詳細な説明する
。
第１図は不発明の一笑施例を示す断面構造図である。不
実施例に工ｎば、半導体装置１０は半導体基板１と、そ
の表面を′４覆するフィールドＩｌ！！縁＃２と、アル
ミ・パッド−他３と、この表閘を保護するリン硅酸ガラ
ス（）’ＳＧ）膜４と、アルミ・パッド電極３上に形成
され几パッド・スルー・ホール開口部５と、リン離数ガ
ラス膜４全酎湿保護する第１のシリコン窒化膜（Ｓｉｌ
Ｎ、）６と、パッド・スルーｅホール開口部５の開口端
面を全面被覆する第２のシリコン窒化ｌｌｌ！（Ｓｉｓ
Ｎａ ）７とを含む。本実施例に工ｎば、パッド・ス
ルー−ホール５を形成する絶縁膜にはリン硅酸ガラスが
使用さｎ、その開口端面に露出する部分には第２のシリ
コン窒化膜７が被覆される。ここで、リン硅酸ガラス４
の全ての表面を被覆する第１お；び第２のシリコン窒化
膜６お工び７は共にＣＶＤ法に工って形成された同−組
ＦＥｔｙである。かかる構造のパッド・スルー・ホール
開口部は開口端面の耐湿性を向上せしめると共に配線に
対しきわめて良好なカバレージ特性を与えることができ
る。
実施例に工ｎば、半導体装置１０は半導体基板１と、そ
の表面を′４覆するフィールドＩｌ！！縁＃２と、アル
ミ・パッド−他３と、この表閘を保護するリン硅酸ガラ
ス（）’ＳＧ）膜４と、アルミ・パッド電極３上に形成
され几パッド・スルー・ホール開口部５と、リン離数ガ
ラス膜４全酎湿保護する第１のシリコン窒化膜（Ｓｉｌ
Ｎ、）６と、パッド・スルーｅホール開口部５の開口端
面を全面被覆する第２のシリコン窒化ｌｌｌ！（Ｓｉｓ
Ｎａ ）７とを含む。本実施例に工ｎば、パッド・ス
ルー−ホール５を形成する絶縁膜にはリン硅酸ガラスが
使用さｎ、その開口端面に露出する部分には第２のシリ
コン窒化膜７が被覆される。ここで、リン硅酸ガラス４
の全ての表面を被覆する第１お；び第２のシリコン窒化
膜６お工び７は共にＣＶＤ法に工って形成された同−組
ＦＥｔｙである。かかる構造のパッド・スルー・ホール
開口部は開口端面の耐湿性を向上せしめると共に配線に
対しきわめて良好なカバレージ特性を与えることができ
る。
第２図は本発明の他の実施例を示す断面構造図である０
本実施例によれば、半導体装置２０のパッド電極３はボ
リミイド系樹脂膜８によって保護される。このようにパ
ッド電極の保護膜に吸湿性の比較的高いボリミイド系樹
脂が用いられ几場合には開口端面を被覆する第２のシリ
コン窒化膜７の耐湿効果は一層顕著に発薄さ詐る。既に
述べｔ通り不発明半導体４Ｆ−１ｔの製造げきわめて容
易である。第３図（ａ）〜（ｃ）は不発明半導体装置の
一製造工程図全示すもので第１図の実施例構造を得るこ
とができる。本コ友造工程によれば半導体基板１のフィ
ールド絶縁膜２上にはアルミ・パッド電極３がパターニ
ング形成され、ついでリン硅酸ガラス（ＰＳＧ）および
シリコン窒化膜（Ｓ ｉｓ Ｎ４ ）の複合嘆が被覆さ
れる。この複合膓はアルミ・パッド電極３上で選択的に
開孔さｎ１第３図（ａ）に示す如き従来と全く同一構造
のパッド・スルー・ホール開口部５がプラズマ・エツチ
ング技術を用いてまず形成される。ここで、４お工び６
にそｎぞれリン硅酸ガラス嘆お工び第１のシリコン窒化
膜である。
本実施例によれば、半導体装置２０のパッド電極３はボ
リミイド系樹脂膜８によって保護される。このようにパ
ッド電極の保護膜に吸湿性の比較的高いボリミイド系樹
脂が用いられ几場合には開口端面を被覆する第２のシリ
コン窒化膜７の耐湿効果は一層顕著に発薄さ詐る。既に
述べｔ通り不発明半導体４Ｆ−１ｔの製造げきわめて容
易である。第３図（ａ）〜（ｃ）は不発明半導体装置の
一製造工程図全示すもので第１図の実施例構造を得るこ
とができる。本コ友造工程によれば半導体基板１のフィ
ールド絶縁膜２上にはアルミ・パッド電極３がパターニ
ング形成され、ついでリン硅酸ガラス（ＰＳＧ）および
シリコン窒化膜（Ｓ ｉｓ Ｎ４ ）の複合嘆が被覆さ
れる。この複合膓はアルミ・パッド電極３上で選択的に
開孔さｎ１第３図（ａ）に示す如き従来と全く同一構造
のパッド・スルー・ホール開口部５がプラズマ・エツチ
ング技術を用いてまず形成される。ここで、４お工び６
にそｎぞれリン硅酸ガラス嘆お工び第１のシリコン窒化
膜である。
ついで、同一組成のシリコン窒化１１ｉ７７ａがＣＶＤ
法により全面ｗ着される。〔第３図（ｂ）参照〕。パッ
ド・スルー・ホール開口部５の底面を含む基板全面に堆
積さｔたこのシリコン窒化膜７ａを異方性ドライ・エツ
チング法を用いリン硅譲ガラス徘４の表面およびスルー
・ホール開口部５の底面上からそｎぞれ除去すると、第
３因ω）に示すように開口端面に第２のシリコン９化腰
７を残しｔ第１１凶実施例講造の半導体装［１０を得る
ことができる。従って、リン硅酸ガラスｉｔポリミィド
糸樹脂膜に置き換えれば全く同一の手法を用いて第２図
の実施例構造の半導体装置も容易に製造し得る。
法により全面ｗ着される。〔第３図（ｂ）参照〕。パッ
ド・スルー・ホール開口部５の底面を含む基板全面に堆
積さｔたこのシリコン窒化膜７ａを異方性ドライ・エツ
チング法を用いリン硅譲ガラス徘４の表面およびスルー
・ホール開口部５の底面上からそｎぞれ除去すると、第
３因ω）に示すように開口端面に第２のシリコン９化腰
７を残しｔ第１１凶実施例講造の半導体装［１０を得る
ことができる。従って、リン硅酸ガラスｉｔポリミィド
糸樹脂膜に置き換えれば全く同一の手法を用いて第２図
の実施例構造の半導体装置も容易に製造し得る。
以上詳細に説明し友ように、本発明によれば、アルミ・
パッド電極のスルー・ホール開口部は開口端面にまで耐
湿性絶縁膜で被覆されているので従来の如く開口端面を
伝わりてアルミ・パッド電極面に侵透する水分の進入径
路を完全に遮断し得る。マタ、スルｍ−ホール開口部の
カバレージ性も改善し得るのでパッド電極および配線に
関する信頼性をきわめて顕著に向上せしめ得る。
パッド電極のスルー・ホール開口部は開口端面にまで耐
湿性絶縁膜で被覆されているので従来の如く開口端面を
伝わりてアルミ・パッド電極面に侵透する水分の進入径
路を完全に遮断し得る。マタ、スルｍ−ホール開口部の
カバレージ性も改善し得るのでパッド電極および配線に
関する信頼性をきわめて顕著に向上せしめ得る。
第１図は本発明の一実施例を示す断面構造図、第２図は
不発明の他の実施例を示す断面構造図。 第３図（ａ）〜（ｃ）は本発明の半導体装置の一製造工
程図である。 １・・・・・・半導体基板、２・・・・・・フィールド
絶縁膜。 ３・・・・・・アルミ・パッド電極、４・・・・・・リ
ン硅酸ガラス膵、５・・・・・・パッド拳スルーｅホー
ル開口部％ ６・・・・・・第１のシリコン窒化膜、７
・・・・・・第２のシリコン窒化膜、８・・・・・・ポ
リミィド系樹脂膜。 Ｌ ２ Ｍ
不発明の他の実施例を示す断面構造図。 第３図（ａ）〜（ｃ）は本発明の半導体装置の一製造工
程図である。 １・・・・・・半導体基板、２・・・・・・フィールド
絶縁膜。 ３・・・・・・アルミ・パッド電極、４・・・・・・リ
ン硅酸ガラス膵、５・・・・・・パッド拳スルーｅホー
ル開口部％ ６・・・・・・第１のシリコン窒化膜、７
・・・・・・第２のシリコン窒化膜、８・・・・・・ポ
リミィド系樹脂膜。 Ｌ ２ Ｍ
Claims (3)
- （１）半導体基板上に形成されるアルミ・パッド電極と
、前記アルミ・パッド電極の縁端部を被覆してパッド電
極のスルー・ホール開口部を形成する絶縁膜と、前記絶
縁膜のスルー・ホール開口部における開口端面を全面被
覆する耐湿性絶縁膜とを備えることを特徴とする半導体
装置。 - （２）前記絶縁膜がシリコン酸化膜（ＳｉＯ＿２）、リ
ン硅酸ガラス（ＰＳＧ）、ポリミィド系樹脂のいずれか
一つまたはシリコン窒化膜（Ｓｉ＿３Ｎ＿４）を含む複
合績から成ることを特徴とする特許請求の範囲第（１）
項記載の半導体装置。 - （３）前記耐湿性絶縁膜がシリコン窒化膜から成ること
を特徴とする特許請求の範囲第（１）項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12155787A JPS63285939A (ja) | 1987-05-18 | 1987-05-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12155787A JPS63285939A (ja) | 1987-05-18 | 1987-05-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63285939A true JPS63285939A (ja) | 1988-11-22 |
Family
ID=14814186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12155787A Pending JPS63285939A (ja) | 1987-05-18 | 1987-05-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63285939A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205323A (ja) * | 1989-02-03 | 1990-08-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH09289224A (ja) * | 1995-12-30 | 1997-11-04 | Samsung Electron Co Ltd | 半導体チップ、その製造方法及びワイヤボンディング方法 |
-
1987
- 1987-05-18 JP JP12155787A patent/JPS63285939A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205323A (ja) * | 1989-02-03 | 1990-08-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH09289224A (ja) * | 1995-12-30 | 1997-11-04 | Samsung Electron Co Ltd | 半導体チップ、その製造方法及びワイヤボンディング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4123565A (en) | Method of manufacturing semiconductor devices | |
| JPS5851425B2 (ja) | ハンドウタイソウチ | |
| JPS5982746A (ja) | 半導体装置の電極配線方法 | |
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JPS63285939A (ja) | 半導体装置 | |
| JPS63307758A (ja) | 集積回路装置 | |
| JPS5998534A (ja) | 半導体装置 | |
| JP2617955B2 (ja) | 半導体装置の製造方法 | |
| JPS5999718A (ja) | 半導体装置 | |
| JP2995749B2 (ja) | 半導体装置 | |
| JPS6035515A (ja) | 半導体装置の製造法 | |
| JPS60150657A (ja) | レジンモ−ルド半導体装置 | |
| JPS5846644A (ja) | 半導体素子 | |
| JPS58166748A (ja) | 半導体装置 | |
| JP3077372B2 (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| JPH056342B2 (ja) | ||
| JPH05335300A (ja) | 半導体装置 | |
| JPS63208225A (ja) | 半導体装置 | |
| JPS6386546A (ja) | 多重配線基板の製造方法 | |
| JPS6338236A (ja) | 半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPS6155626A (ja) | 液晶表示素子 | |
| JPH0620067B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03241852A (ja) | 半導体装置 |