JP3077372B2 - 集積回路装置用バンプ電極の製造方法 - Google Patents

集積回路装置用バンプ電極の製造方法

Info

Publication number
JP3077372B2
JP3077372B2 JP9838292A JP9838292A JP3077372B2 JP 3077372 B2 JP3077372 B2 JP 3077372B2 JP 9838292 A JP9838292 A JP 9838292A JP 9838292 A JP9838292 A JP 9838292A JP 3077372 B2 JP3077372 B2 JP 3077372B2
Authority
JP
Japan
Prior art keywords
film
bump electrode
resin film
window
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9838292A
Other languages
English (en)
Other versions
JPH05299421A (ja
Inventor
久 白畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP9838292A priority Critical patent/JP3077372B2/ja
Publication of JPH05299421A publication Critical patent/JPH05299421A/ja
Application granted granted Critical
Publication of JP3077372B2 publication Critical patent/JP3077372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はチップ実装用の集積回路
装置のフリップチップに外部接続用突起電極であるバン
プ電極を作り込む方法に関する。
【0002】
【従来の技術】外部接続用バンプ電極を備える上述のフ
リップチップは、パッケージ内に収納することなくその
ままの形でチップ実装して実装のスペースと手間を大幅
に節約できる特長があるため、最近では種々な電子装置
への組み込み用に益々広く採用される傾向にあるが、使
用中に熱サイクル等が掛かってチップの表面の保護膜に
クラック等の欠陥が発生すると外気の侵入により特性の
低下を招きやすい問題がある。以下、図2を参照してこ
の欠陥発生の様子を簡単に説明する。
【0003】図2はフリップチップ20の要部拡大断面で
あり、集積回路が作り込まれたその半導体基板1の表面
を覆う酸化シリコン等の絶縁膜2の上にアルミの配線膜
3が配設されている。図の左側のチップ周縁部では、こ
の配線膜3を覆う保護膜4に窓を明けてその中で配線膜
3と接続するよう金, 銅, はんだ等のバンプ電極7が薄
い下地膜6を介して電解めっきによって突設される。下
地膜6は通例のように電解めっき時にめっき電極として
利用されるチタン等の下側下地膜6aと導電性の良好なパ
ラジュウム等の上側下地膜6bの2層構成とされる。な
お、実装の際にはフリップチップ20を図と逆に下に向け
た姿勢でバンプ電極7を相手方と熱圧着やはんだ付けに
よって接合する。
【0004】図の右側の中央部では、配線膜3が相互間
に絶縁膜2を介しこの例では2層に配線されかつ保護膜
4で覆われる。この保護膜4には窒化シリコン等の気密
性の高い無機絶縁材料が用いられ、膜質が緻密である反
面硬くて張力が掛かると脆い欠点があり、図のように被
覆段差の大きな個所に熱応力が集中してクラックCが発
生することがある。かかる欠陥が発生するとそこから外
気, とくに水分が侵入して配線膜3のアルミを腐食させ
やすく、さらに半導体基板1の方にも侵入して集積回路
の動作特性を低下させるおそれがある。
【0005】このため、高信頼性を要するフリップチッ
プでは従来から無機質の保護膜4を有機質の膜で保護し
ている。この有機保護膜には強靱で耐熱性のよいポリイ
ミド樹脂等が用いられる。図3にこの樹脂膜を備える場
合のバンプ電極7を作り込む従来方法を示す。まず同図
(a) のように保護膜4に窓4aを明けた後、同図(b) のよ
うに樹脂膜5用にポリイミド樹脂等をスピンコートして
300〜400 ℃の温度で充分に硬化させた上で、これに同
図(c) のように窓5aをドライエッチング法等により明
け、窓4aと5aの中に同図(d) のように上述の2層の下地
膜6を介しバンプ電極7を電解めっきにより成長させ
る。なお、同図(b) の工程で樹脂膜5として感光性をも
つポリイミド樹脂をスピンコートして、同図(c) の工程
でそのフォトプロセスにより窓5aを明けた後に硬化させ
ることもできる。
【0006】
【発明が解決しようとする課題】上述のように無機質の
保護膜4の上に有機質の樹脂膜5を重ねることにより、
保護膜4にクラック等の欠陥が発生しても樹脂膜5によ
り外気の侵入を防止してフリップチップ20の信頼性を大
幅に高めることができるが、樹脂膜5を追加しただけ余
分に手間が掛かるほかそれに付随して新たに問題が発生
する。すなわち、フォトプロセスが従来の保護膜4のほ
かに樹脂膜5にも必要になるのでその分がコスト高にな
る。さらに、図3(b) の工程で配線膜3に付着した樹脂
膜5を次の図3(c) の工程で完全に取り切れないことが
あり、そのアルミ表面に樹脂膜5の残渣やそれによる汚
染があるとバンプ電極7の接続不良が発生し製造歩留ま
りが低下する。本発明の目的は樹脂膜の追加によるかか
るコスト高や歩留まり低下の問題を解決できるバンプ電
極の製造方法を提供することにある。
【0007】
【課題を解決するための手段】上述の目的は本発明方法
によれば、バンプ電極を突設すべき配線膜の上にまず保
護膜を被着した後その上に硬化前に現像液により可溶な
樹脂膜を塗着し、この樹脂膜上に塗着したフォトレジス
ト膜にバンプ電極パターンの指定窓を明けると同時にそ
れ用の現像液によって樹脂膜に上部窓を明け、ついで樹
脂膜をマスクとするエッチングにより保護膜に下部窓を
明け、下部窓の中に露出された配線膜の上にバンプ電極
の金属を従来と同じ要領で電解めっきにより選択的に成
長させることによって達成される。
【0008】本発明方法でも樹脂膜にポリイミド樹脂を
用いるのがよく、その溶解用現像液は有機アルカリ性,
とくにアンモニア系のものが有利で、これに対応してフ
ォトレジスト膜にポジ形を用いるのがよい。下部窓と上
部窓からなるバンプ電極用の窓をそれに有利な上広がり
の形状の縦断面に形成するには、保護膜の下部窓明け工
程に引き続き現像液により樹脂膜の上部窓を側方に広げ
る工程をバンプ電極の成長工程の前に施すのが望まし
い。なお、樹脂膜の加熱硬化はバンプ電極の成長工程に
先立って行なうのがよい。
【0009】
【作用】本発明方法は、従来と異なり配線膜を覆う保護
膜にバンプ電極用の窓を明ける前に樹脂膜を塗着し、か
つこれに硬化前に現像液により可溶なものを用いること
により、フォトレジスト膜にバンプ電極パターンを指定
する窓を明けると同時にそれ用の現像液により樹脂膜に
上部窓を明け、保護膜に対してはそれをマスクとするエ
ッチングにより下部窓を明けることにより、従来のよう
に樹脂膜のためにフォトプロセスを追加する必要をなく
して工程数を減少させ、かつ全工程を通じ配線膜に樹脂
膜が接触しないようにしてその汚染等によるバンプ電極
と配線膜の接続不良の発生を防止するものである。
【0010】
【実施例】図1を参照して本発明の実施例を説明する。
バンプ電極は各フリップチップに単離する前のウエハに
作り込まれ、本発明方法を構成する主な工程ごとの状態
が同図(a) 〜(f) にウエハ10の要部拡大断面で示され、
図2以降に対応する部分に同じ符号が付けられている。
図1(a) に示すようにバウエハ10の集積回路が作り込ま
れた半導体基板1の表面は酸化シリコンや燐シリケート
ガラスの絶縁膜2により 0.5〜1μmの膜厚で覆われ、
その上側に図示以外の個所で集積回路と接続された1μ
m程度の厚みのアルミの配線膜3が配設されている。
【0011】図1(a) は保護膜被着工程と樹脂膜被着工
程とを終了した状態を示す。保護膜被着工程では配線膜
3の上を含むウエハ10の全面に窒化シリコン等の保護膜
4を通例のようにプラズマCVD法等により例えば1μ
mの膜厚で被着する。従来はこの段階で図3(a) のよう
に保護膜4に窓を明けていたが、本発明方法では窓を明
けることなく引き続いて次の樹脂膜被着工程でその上に
樹脂膜5を塗着する。この樹脂膜5には硬化後に強靱な
強度を有しかつ耐熱性が高いポリイミド樹脂を用いるの
がよく、溶剤で適宜な粘度に希釈したその樹脂液を2〜
3μmの膜厚でウエハ10の全面にスピンコートし、かつ
この樹脂膜塗着工程では溶剤だけを蒸発させて未硬化で
従って現像液に可溶な状態に留めて置く。
【0012】図1(b) に上部窓明け工程を示す。この工
程ではまずウエハ10の全面にフォトレジスト膜30をスピ
ンコートし、これにフォトプロセスでふつうは数十μm
径や角であるバンプ電極のパターンを焼き付けた上、現
像液によってそれに窓30aを抜くと同時に同じ現像液で
樹脂膜5を溶解させて上部窓5aを明ける。かかる同時窓
明け用の現像液にはアンモニア系の有機アルカリ (例え
ばAZ303)を用いるのがよく、これに対応してフォトレジ
スト膜30にポジ形を用いるのがよい。
【0013】図1(c) に下部窓明け工程を示す。この工
程では上部窓5aを備える樹脂膜5をマスクとするエッチ
ングにより保護膜4に下部窓4aを明けて配線膜3のアル
ミを露出させる。この窓明けエッチングには通例のよう
に5〜10%のO2を含む CF4を反応ガスとするドライエッ
チングを利用することでよいが、この際に保護膜4の下
部窓4aが樹脂膜5の上部窓5aより若干広くなるまでオー
バエッチングを施して配線膜3の表面を充分に清浄化す
るのが望ましい。なお、ウエハ10の図示以外の個所にそ
れをチップに単離するためのスクライブゾーンがあるの
で、図1(b) と(c) の工程でこのゾーンから樹脂膜5と
保護膜4が除去される。
【0014】以上でバンプ電極の作り込みに必要な上部
窓5aと下部窓4aとが明けられるが、次工程で下地膜を被
着する際に上部窓5aが下部窓4aより広いめの方がよいの
で、この実施例では図1(d) に示す上部窓広げ工程でフ
ォトレジスト膜30をマスクとして上述の現像液により樹
脂膜5を溶解して上部窓5aを図で5bで示すよう側方に広
げる。この際の樹脂膜5の溶解量は数μm以下でよいの
でウエハ10を現像液に短時間浸漬するだけでよい。この
工程終了後は、フォトレジスト膜30を除去した上でウエ
ハ10を 300〜400 ℃の温度に30分程度加熱することによ
って樹脂膜5のポリイミド樹脂を完全に硬化させる。な
お、この上部窓広げ工程を含めてフォトレジスト膜30は
図1(b) の上部窓明け工程用に付けたままの状態で利用
される。このように、本発明方法ではフォトレジスト膜
30に対する1回のフォトプロセスだけで樹脂膜5の上部
窓5aと保護膜4の下部窓4aとを明けることができ、従っ
て従来よりフォトプロセス回数を減少させることができ
る。
【0015】図1(e) にバンプ電極成長工程を示す。こ
の要領は従来と同じであって、まずチタン等の 0.2〜0.
5 μmの膜厚の下側下地膜6aと0.02μm程度のごく薄い
金の被覆を備えるパラジュウム等の 0.4〜0.6 μmの膜
厚の上側下地膜6bとからなる下地膜6を配線膜3と接続
するようにスパッタ法等によりウエハ10の全面に被着し
た上で、フォトエッチングにより上側下地膜6bを上部窓
5aより若干大きいめにパターンニングする。次に、フォ
トレジスト膜31を付けてフォトプロセスにより上側下地
膜6bのみを露出させる窓を明け、これをめっき用マスク
としウエハ10の全面を覆う下側下地膜6aをめっき電極と
する選択的な電解めっきによってバンプ電極7用に例え
ば金を10〜20μmの高さに成長させる。
【0016】図1(f) にバンプ電極7の完成状態を示
す。このためには図1(e) の状態からまずフォトレジス
ト膜31を除去した上で、通例のように上側下地膜6bをマ
スクとする希ふっ酸等を用いるエッチングによって下側
下地膜6aを樹脂膜5の表面から除去することでよい。も
ちろん、ウエハ10をスクライブすることによりフリップ
チップが単離される。この完成状態では樹脂膜5により
保護膜4のクラック等の欠陥が保護されて外気の侵入が
防止される。また、上述の工程からわかるように本発明
方法では配線膜3に樹脂膜5が接触することがないの
で、その表面が常に清浄に保たれてバンプ電極7が下地
膜6を介してごく低い電気抵抗で配線膜3と確実に接続
される。
【0017】
【発明の効果】以上のとおり本発明方法によれば、バン
プ電極を突設すべき配線膜の上にまず保護膜を被着した
後その上に硬化前に現像液により可溶な樹脂膜を塗着
し、この樹脂膜上に塗着したフォトレジスト膜にバンプ
電極パターンの指定窓を明けると同時にそれ用の現像液
によって樹脂膜に上部窓を明け、ついで樹脂膜をマスク
とするエッチングにより保護膜に下部窓を明け、下部窓
の中に露出された配線膜の上にバンプ電極の金属を電解
めっきにより選択的に成長させることにより、次の効果
を上げることができる。
【0018】(a) バンプ電極を接続すべき配線膜を覆う
保護膜にバンプ電極用の窓を明ける前に樹脂膜を塗着
し、かつこれに硬化前に現像液により可溶なものを用い
ることにより、フォトレジスト膜にバンプ電極パターン
を指定する窓を明けると同時にそれ用の現像液により樹
脂膜に上部窓を明け、保護膜に対してはそれをマスクと
するエッチングにより下部窓を明けることにより、従来
のように樹脂膜のためにフォトプロセスを追加する必要
をなくして工程数を減少させ、集積回路装置用のフリッ
プチップの製造を合理化することができる。 (b) 全工程を通じて配線膜に樹脂膜が直接に接触するこ
とがないので配線膜の表面を常に清浄に保って、従来の
ような樹脂膜の残渣やその汚染等によるバンプ電極と配
線膜の接続不良の発生を防止してフリップチップの製造
歩留まりを向上するとともに、樹脂膜による保護膜の欠
陥の保護効果と合わせてその長期信頼性を高めることが
できる。 このように本発明は高信頼性の集積回路装置のフリップ
チップの製造コストを低減し製造歩留まりを向上して経
済性を高める効果を有する。
【図面の簡単な説明】
【図1】本発明によるバンプ電極の製造方法の実施例を
主な工程ごとのウエハの状態により示し、同図(a) は保
護膜被着工程および樹脂膜塗着工程、同図(b) は上部窓
明け工程、同図(c) は下部窓明け工程、同図(d) は上部
窓広げ工程、同図(e) はバンプ電極成長工程の状態をそ
れぞれ示すウエハの要部拡大断面図、同図(f) は完成状
態のウエハの要部拡大断面図である。
【図2】樹脂膜を備えない従来のフリップチップの要部
拡大断面図である。
【図3】樹脂膜を備えるフリップチップ用にバンプ電極
を作り込む従来の方法を示し、同図(a) は保護膜形成工
程、同図(b) は樹脂膜塗着工程、同図(c) は樹脂膜への
窓明け工程、同図(d) はバンプ電極成長工程のフリップ
チップの状態を示す要部拡大断面図である。
【符号の説明】
1 集積回路装置の半導体基板 2 絶縁膜 3 配線膜 4 保護膜 4a バンプ電極用の下部窓 5 樹脂膜 5a バンプ電極用の上部窓 6 下地膜 6a 下側下地膜 6b 上側下地膜 7 バンプ電極ないしはそれ用の金属

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】集積回路装置にその配線膜に接続されたバ
    ンプ電極を作り込む方法であって、配線膜上に保護膜を
    被着する工程と、保護膜上に硬化前に現像液により可溶
    な樹脂膜を塗着する工程と、樹脂膜上に塗着したフォト
    レジスト膜にバンプ電極パターンを指定する窓を明ける
    と同時にそれ用の現像液により樹脂膜に上部窓を明ける
    工程と、この樹脂膜をマスクとするエッチングにより保
    護膜に下部窓を明ける工程と、下部窓の中に露出された
    配線膜の上にバンプ電極の金属を電解めっきにより選択
    的に成長させる工程とを含むことを特徴とする集積回路
    装置用バンプ電極の製造方法。
  2. 【請求項2】請求項1に記載の方法において、樹脂膜に
    ポリイミド樹脂膜を用いることを特徴とする集積回路装
    置用バンプ電極の製造方法。
  3. 【請求項3】請求項1に記載の方法において、下部窓明
    け工程に続いて上部窓を側方に広げる工程を経た上でバ
    ンプ電極の成長工程を施すようにしたことを特徴とする
    集積回路装置用バンプ電極の製造方法。
JP9838292A 1992-04-20 1992-04-20 集積回路装置用バンプ電極の製造方法 Expired - Fee Related JP3077372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9838292A JP3077372B2 (ja) 1992-04-20 1992-04-20 集積回路装置用バンプ電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9838292A JP3077372B2 (ja) 1992-04-20 1992-04-20 集積回路装置用バンプ電極の製造方法

Publications (2)

Publication Number Publication Date
JPH05299421A JPH05299421A (ja) 1993-11-12
JP3077372B2 true JP3077372B2 (ja) 2000-08-14

Family

ID=14218324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9838292A Expired - Fee Related JP3077372B2 (ja) 1992-04-20 1992-04-20 集積回路装置用バンプ電極の製造方法

Country Status (1)

Country Link
JP (1) JP3077372B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387478B2 (ja) 1999-06-30 2003-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
CN102306692A (zh) * 2011-09-06 2012-01-04 协鑫光电科技(张家港)有限公司 Led的制程方法

Also Published As

Publication number Publication date
JPH05299421A (ja) 1993-11-12

Similar Documents

Publication Publication Date Title
US4486945A (en) Method of manufacturing semiconductor device with plated bump
US4172907A (en) Method of protecting bumped semiconductor chips
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JPS5850417B2 (ja) 半導体装置の製造方法
JPH081942B2 (ja) セラミック基板上の保護被覆
US6821877B1 (en) Method of fabricating metal interconnection of semiconductor device
JP3077372B2 (ja) 集積回路装置用バンプ電極の製造方法
JPH06177134A (ja) 電子部品のバンプ構造
GB2378578A (en) Semiconductor device encapsulation
JPS59232424A (ja) 半導体装置とその製造法
JP3116534B2 (ja) 集積回路装置のフリップチップ製造方法
JPH0794639A (ja) 半導体装置及び製造方法
JPS59222952A (ja) 半導体装置
JPS58161351A (ja) ガラス封止半導体装置
JP2727605B2 (ja) 半導体装置及びその製造方法
JPS61141158A (ja) バンプ電極形成方法
KR100233866B1 (ko) 풀립칩용 반도체 칩의 구조와 그 제조 방법
JPS61141157A (ja) 半導体素子の製造方法
JPH07326709A (ja) マルチチップ半導体パッケージ及びその製造方法
JPH04196323A (ja) バンプ電極部の構造およびその形成方法
JPS61260648A (ja) 半導体装置の実装方法
JPH03190240A (ja) 半導体装置の製造方法
JPH0837182A (ja) 半導体装置および半導体装置の製造方法
JPH0224021B2 (ja)
JPS6155626A (ja) 液晶表示素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees