JPH10335449A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH10335449A JPH10335449A JP14036397A JP14036397A JPH10335449A JP H10335449 A JPH10335449 A JP H10335449A JP 14036397 A JP14036397 A JP 14036397A JP 14036397 A JP14036397 A JP 14036397A JP H10335449 A JPH10335449 A JP H10335449A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- integrated circuit
- semiconductor integrated
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線間の静電容量を低減することができ、且
つ、層間絶縁膜を平坦化できる半導体集積回路装置の製
造方法を提供し、半導体集積回路装置の動作の高速化お
よび配線部の信頼性の向上を図る。 【解決手段】 配線パターンが形成された半導体基板上
に、配線間に空隙部が形成されるように第１の絶縁膜を
形成する工程、該空隙部が埋め込まれるように第１の絶
縁膜上に平坦化膜を形成する工程、該空隙部内の平坦化
膜を残して配線上の第１の絶縁膜を平坦化する工程、該
空隙部内の平坦化膜を選択的に除去する工程、配線間に
該空隙部が残るように第２の絶縁膜を形成する工程を実
施する。
つ、層間絶縁膜を平坦化できる半導体集積回路装置の製
造方法を提供し、半導体集積回路装置の動作の高速化お
よび配線部の信頼性の向上を図る。 【解決手段】 配線パターンが形成された半導体基板上
に、配線間に空隙部が形成されるように第１の絶縁膜を
形成する工程、該空隙部が埋め込まれるように第１の絶
縁膜上に平坦化膜を形成する工程、該空隙部内の平坦化
膜を残して配線上の第１の絶縁膜を平坦化する工程、該
空隙部内の平坦化膜を選択的に除去する工程、配線間に
該空隙部が残るように第２の絶縁膜を形成する工程を実
施する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造方法に関し、特に、装置の動作の高速化および
配線パターンの信頼性向上のための製造方法に関する。
置の製造方法に関し、特に、装置の動作の高速化および
配線パターンの信頼性向上のための製造方法に関する。
【０００２】
【従来の技術】半導体集積回路装置は高密度化のために
配線パターンの多層化が行われている。このような従来
の半導体集積回路装置の配線部の断面を図５に示す。半
導体基板４０１上に下層配線４０２が形成されている。
そして第１の絶縁膜４０３及び第２の絶縁膜４０４が形
成され、その上に上層配線４０７が形成されている。Ｓ
ＯＧ（Spin On Glass）膜４０６は絶縁膜の平坦化を目
的として設けられている。ＳＯＧ膜で絶縁膜を平坦化に
することで配線パターンの信頼性を向上することができ
る。
配線パターンの多層化が行われている。このような従来
の半導体集積回路装置の配線部の断面を図５に示す。半
導体基板４０１上に下層配線４０２が形成されている。
そして第１の絶縁膜４０３及び第２の絶縁膜４０４が形
成され、その上に上層配線４０７が形成されている。Ｓ
ＯＧ（Spin On Glass）膜４０６は絶縁膜の平坦化を目
的として設けられている。ＳＯＧ膜で絶縁膜を平坦化に
することで配線パターンの信頼性を向上することができ
る。
【０００３】また図６に、他の従来例として、装置の動
作の高速化のためにその配線パターンの配線間に誘電率
の最も低い空気の入った空隙部を設けた半導体集積回路
装置の配線部の断面を示す（特開平７−３２６６７０号
公報）。半導体基板５０１上に下層配線５０２が形成さ
れている。そして第１の絶縁膜５０３及び第２の絶縁膜
５０４が形成され、その上に上層配線５０７が形成され
ている。第１の絶縁膜５０３には、下層配線間に空隙部
５０５が形成されている。この空隙部は、第１の絶縁膜
をＣＶＤ法またはスパッタ法により堆積させる際に特定
の条件にすることで同時に形成される。
作の高速化のためにその配線パターンの配線間に誘電率
の最も低い空気の入った空隙部を設けた半導体集積回路
装置の配線部の断面を示す（特開平７−３２６６７０号
公報）。半導体基板５０１上に下層配線５０２が形成さ
れている。そして第１の絶縁膜５０３及び第２の絶縁膜
５０４が形成され、その上に上層配線５０７が形成され
ている。第１の絶縁膜５０３には、下層配線間に空隙部
５０５が形成されている。この空隙部は、第１の絶縁膜
をＣＶＤ法またはスパッタ法により堆積させる際に特定
の条件にすることで同時に形成される。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
技術には以下の問題点があった。
技術には以下の問題点があった。
【０００５】図５に示す構造においては、層間絶縁膜が
固有の誘電率を有しており、その値は空気より大きいた
め、配線間で発生する静電容量が空気より大きくなる。
そのため、装置の動作速度がその配線容量に拘束され、
動作速度の高速化が困難であるという問題点があった。
固有の誘電率を有しており、その値は空気より大きいた
め、配線間で発生する静電容量が空気より大きくなる。
そのため、装置の動作速度がその配線容量に拘束され、
動作速度の高速化が困難であるという問題点があった。
【０００６】また、図６に示す構造においては、配線間
に空気の入った空隙部を有するが、層間絶縁膜を平坦化
させることが困難であった。これは、配線間に空隙部を
設けるためには、配線上の絶縁膜の厚さと配線間の絶縁
膜の厚さを変える必要があるためである。また、上層配
線を形成する前に絶縁膜の平坦化処理を行うと、空隙部
が変形・破損したり、平坦化処理に用いる研磨成分が空
隙部へ入り込むなどの問題が生じる。このように、層間
絶縁膜の平坦化が困難なため、その上に形成される配線
パターンの信頼性が劣るといった問題点があった。
に空気の入った空隙部を有するが、層間絶縁膜を平坦化
させることが困難であった。これは、配線間に空隙部を
設けるためには、配線上の絶縁膜の厚さと配線間の絶縁
膜の厚さを変える必要があるためである。また、上層配
線を形成する前に絶縁膜の平坦化処理を行うと、空隙部
が変形・破損したり、平坦化処理に用いる研磨成分が空
隙部へ入り込むなどの問題が生じる。このように、層間
絶縁膜の平坦化が困難なため、その上に形成される配線
パターンの信頼性が劣るといった問題点があった。
【０００７】そこで本発明は、上記のような問題点を解
消するためになされたものであり、配線間の静電容量を
低減することができ、且つ、層間絶縁膜を平坦化できる
半導体集積回路装置の製造方法を提供することを目的と
する。
消するためになされたものであり、配線間の静電容量を
低減することができ、且つ、層間絶縁膜を平坦化できる
半導体集積回路装置の製造方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明は、配線パターン
が形成された半導体基板上に、配線間に空隙部が形成さ
れるように第１の絶縁膜を形成する工程、該空隙部が埋
め込まれるように第１の絶縁膜上に平坦化膜を形成する
工程、該空隙部内の平坦化膜を残して配線上の第１の絶
縁膜を平坦化する工程、該空隙部内の平坦化膜を選択的
に除去する工程、配線間に該空隙部が残るように第２の
絶縁膜を形成する工程を有することを特徴とする半導体
集積回路装置の製造方法に関する。
が形成された半導体基板上に、配線間に空隙部が形成さ
れるように第１の絶縁膜を形成する工程、該空隙部が埋
め込まれるように第１の絶縁膜上に平坦化膜を形成する
工程、該空隙部内の平坦化膜を残して配線上の第１の絶
縁膜を平坦化する工程、該空隙部内の平坦化膜を選択的
に除去する工程、配線間に該空隙部が残るように第２の
絶縁膜を形成する工程を有することを特徴とする半導体
集積回路装置の製造方法に関する。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１０】本発明の製造方法により形成された半導体
集積回路装置の配線部の断面を図１に示す。半導体基板
１０１上の下層配線１０２は金属などの導電材料で形成
されている。第１の絶縁膜１０３は下層配線パターン上
に配置されている。第２の絶縁膜１０４は第１の絶縁膜
１０３上に配置されている。空隙部１０５は、下層配線
間であって第１の絶縁膜１０３と第２の絶縁膜１０４と
の間に配置されている。第１の絶縁膜はＣＭＰ又はエッ
チングによって厚さが均一にされている。また、必要に
より、第２の絶縁膜もＣＭＰ又はエッチングによって厚
さが均一にされる。
集積回路装置の配線部の断面を図１に示す。半導体基板
１０１上の下層配線１０２は金属などの導電材料で形成
されている。第１の絶縁膜１０３は下層配線パターン上
に配置されている。第２の絶縁膜１０４は第１の絶縁膜
１０３上に配置されている。空隙部１０５は、下層配線
間であって第１の絶縁膜１０３と第２の絶縁膜１０４と
の間に配置されている。第１の絶縁膜はＣＭＰ又はエッ
チングによって厚さが均一にされている。また、必要に
より、第２の絶縁膜もＣＭＰ又はエッチングによって厚
さが均一にされる。
【００１１】下層配線間であって第１の絶縁膜１０３と
第２の絶縁膜１０４との間に、空気が入った空隙部１０
５があることで、その誘電率が１と最も小さいため、次
式で示される配線間の静電容量Ｃは小さくなる。これに
より、半導体集積回路装置の動作速度の高速化が可能と
なる。
第２の絶縁膜１０４との間に、空気が入った空隙部１０
５があることで、その誘電率が１と最も小さいため、次
式で示される配線間の静電容量Ｃは小さくなる。これに
より、半導体集積回路装置の動作速度の高速化が可能と
なる。
【００１２】Ｃ＝ε（Ｓ／ｄ） （εは誘電率、Ｓは配線の面積、ｄは層間膜の厚さ） また、第１の絶縁膜１０３（必要により、第２の絶縁膜
１０４）をＣＭＰ又はエッチングにより厚さを均一にし
ていることで、上層配線パターンの信頼性を上げること
ができる。絶縁膜の厚さが均一になることにより、段差
がなくなるため、配線の段切れがなくなる。また、上層
配線の厚さが均一化されるので、電流が局部的に集中し
て配線が溶断することがなくなる。
１０４）をＣＭＰ又はエッチングにより厚さを均一にし
ていることで、上層配線パターンの信頼性を上げること
ができる。絶縁膜の厚さが均一になることにより、段差
がなくなるため、配線の段切れがなくなる。また、上層
配線の厚さが均一化されるので、電流が局部的に集中し
て配線が溶断することがなくなる。
【００１３】次に、本発明の製造方法について図面を参
照して説明する。
照して説明する。
【００１４】図２（ａ）に示すように、半導体基板２０
１上に下層配線２０２をスパッタ法またはＣＶＤ法によ
り５０００オングストロームの厚さで形成する。
１上に下層配線２０２をスパッタ法またはＣＶＤ法によ
り５０００オングストロームの厚さで形成する。
【００１５】その上に、図２（ｂ）に示すように、第１
の絶縁膜２０３として、ＳｉＯx膜、ＳｉＮx膜またはＳ
ｉＯxＮy膜を、ＣＶＤ法またはスパッタ法により１００
００オングストロームの厚さで形成する。
の絶縁膜２０３として、ＳｉＯx膜、ＳｉＮx膜またはＳ
ｉＯxＮy膜を、ＣＶＤ法またはスパッタ法により１００
００オングストロームの厚さで形成する。
【００１６】次に、図２（ｃ）に示すように、低温形成
ガラス塗布材料を空隙を埋め込むように塗布し、これを
４００℃程度で加熱し、低温形成ガラス塗布材料をガラ
ス化してＳＯＧ膜２０６を形成する。
ガラス塗布材料を空隙を埋め込むように塗布し、これを
４００℃程度で加熱し、低温形成ガラス塗布材料をガラ
ス化してＳＯＧ膜２０６を形成する。
【００１７】続いて、このＳＯＧ膜２０６の上面から、
第１の絶縁膜２０３に達し下層配線上の第１の絶縁膜の
厚さが均一になるまでＣＭＰ又はエッチングを行う（図
３（ｄ））。ＳＯＧ膜の形成により配線間の第１の絶縁
膜上はエッチングされることがない。
第１の絶縁膜２０３に達し下層配線上の第１の絶縁膜の
厚さが均一になるまでＣＭＰ又はエッチングを行う（図
３（ｄ））。ＳＯＧ膜の形成により配線間の第１の絶縁
膜上はエッチングされることがない。
【００１８】次に、第１の絶縁膜２０３のエッチングレ
ートよりＳＯＧ膜２０６のエッチングレートが速いエッ
チング（例えばフッ化水素の溶液に浸透さす）により、
ＳＯＧ膜２０６のみエッチングし、図３（ｅ）に示すよ
うに空隙部２０５を形成する。
ートよりＳＯＧ膜２０６のエッチングレートが速いエッ
チング（例えばフッ化水素の溶液に浸透さす）により、
ＳＯＧ膜２０６のみエッチングし、図３（ｅ）に示すよ
うに空隙部２０５を形成する。
【００１９】このエッチング工程後、第２の絶縁膜２０
４をＣＶＤ法またはスパッタ法により配線上の絶縁膜の
厚さ（第１の絶縁膜と第２の絶縁膜の厚さ）が１０００
０オングストローム程度になるように形成する（図３
（ｆ））。
４をＣＶＤ法またはスパッタ法により配線上の絶縁膜の
厚さ（第１の絶縁膜と第２の絶縁膜の厚さ）が１０００
０オングストローム程度になるように形成する（図３
（ｆ））。
【００２０】このとき、下層配線の幅が広いなど、下層
のレイアウトパターンによっては、必要により、第２の
絶縁層をＣＭＰ又はエッチング等の平坦化処理を施すこ
とが望ましい。
のレイアウトパターンによっては、必要により、第２の
絶縁層をＣＭＰ又はエッチング等の平坦化処理を施すこ
とが望ましい。
【００２１】以上のようにして作製された半導体集積回
路装置は、下層配線間であって層間絶縁膜２０３と２０
４の間に空気の入った空隙部を有するため、絶縁膜の誘
電率が小さくなり、配線間の静電容量を低減することが
でき、装置の動作速度を向上することができる。また、
層間絶縁膜の厚さを均一にすることで上層配線パターン
の信頼性を向上することができる。
路装置は、下層配線間であって層間絶縁膜２０３と２０
４の間に空気の入った空隙部を有するため、絶縁膜の誘
電率が小さくなり、配線間の静電容量を低減することが
でき、装置の動作速度を向上することができる。また、
層間絶縁膜の厚さを均一にすることで上層配線パターン
の信頼性を向上することができる。
【００２２】次に、上記の実施形態のＳＯＧ膜に代えて
ポリイミド膜を形成する場合を以下に説明する。
ポリイミド膜を形成する場合を以下に説明する。
【００２３】図４（ａ）に示すように前記実施形態と同
様に半導体基板３０１上に下層配線３０２及び第１の絶
縁膜３０３を形成する。
様に半導体基板３０１上に下層配線３０２及び第１の絶
縁膜３０３を形成する。
【００２４】その後、ポリイミドの溶液を基板上に塗布
後、３００℃程度で加熱して固化させ、ポリイミド膜３
０８を形成する（図４（ｂ））。続いて、前記実施形態
と同様にＣＭＰ又はエッチングを行い、下層配線上の第
１の絶縁膜３０３の厚さを均一にする。
後、３００℃程度で加熱して固化させ、ポリイミド膜３
０８を形成する（図４（ｂ））。続いて、前記実施形態
と同様にＣＭＰ又はエッチングを行い、下層配線上の第
１の絶縁膜３０３の厚さを均一にする。
【００２５】次に、発煙硝酸に浸して第１の絶縁膜上の
ポリイミド膜３０８を除去し、空隙部３０５を形成す
る。
ポリイミド膜３０８を除去し、空隙部３０５を形成す
る。
【００２６】ポリイミド膜の除去工程後に、第２の絶縁
膜３０４をＣＶＤ法またはスパッタ法により第１の絶縁
膜３０３上に形成する。これにより図４（ｃ）に示すよ
うに、前記の実施形態と同様の、厚さの均一な第２の絶
縁膜が形成でき、且つ下層配線間であって第１と第２の
絶縁膜間に空隙部３０５を形成することができる。
膜３０４をＣＶＤ法またはスパッタ法により第１の絶縁
膜３０３上に形成する。これにより図４（ｃ）に示すよ
うに、前記の実施形態と同様の、厚さの均一な第２の絶
縁膜が形成でき、且つ下層配線間であって第１と第２の
絶縁膜間に空隙部３０５を形成することができる。
【００２７】
【発明の効果】以上の説明から明らかなように本発明に
よれば、半導体集積回路装置の高速化が実現でき、且
つ、装置の上層配線パターンの信頼性が向上できる。
よれば、半導体集積回路装置の高速化が実現でき、且
つ、装置の上層配線パターンの信頼性が向上できる。
【００２８】その理由は、下層配線間であって第１と第
２の絶縁膜間に、空気の入った空隙部を形成することに
より下層配線間の静電容量を下げ、且つ、その形成の
際、第１の層間絶縁膜を均一にする工程を設けてその上
層である第２の層間絶縁膜を均一に形成したためであ
る。
２の絶縁膜間に、空気の入った空隙部を形成することに
より下層配線間の静電容量を下げ、且つ、その形成の
際、第１の層間絶縁膜を均一にする工程を設けてその上
層である第２の層間絶縁膜を均一に形成したためであ
る。
【図１】本発明の製造方法により作製された半導体集積
回路装置の配線構造を示す断面図である。
回路装置の配線構造を示す断面図である。
【図２】本発明の製造方法の説明図である。
【図３】本発明の製造方法の説明図である。
【図４】本発明の製造方法の説明図である。
【図５】従来の半導体集積回路装置の配線構造を示す断
面図である。
面図である。
【図６】従来の半導体集積回路装置の配線構造を示す断
面図である。
面図である。
１０１、２０１、３０１、４０１、５０１ 半導体基
板 １０２、２０２、３０２、４０２、５０２ 下層配線 １０３、２０３、３０３、４０３、５０３ 第１の絶
縁膜 １０４、２０４、３０４、４０４、５０４ 第２の絶
縁膜 １０５、２０５、３０５、５０５ 空隙部 ２０６、４０６ ＳＯＧ膜 １０７、２０７、４０７、５０７ 上層配線 ３０８ ポリイミド膜
板 １０２、２０２、３０２、４０２、５０２ 下層配線 １０３、２０３、３０３、４０３、５０３ 第１の絶
縁膜 １０４、２０４、３０４、４０４、５０４ 第２の絶
縁膜 １０５、２０５、３０５、５０５ 空隙部 ２０６、４０６ ＳＯＧ膜 １０７、２０７、４０７、５０７ 上層配線 ３０８ ポリイミド膜
Claims (5)
- 【請求項１】 配線パターンが形成された半導体基板上
に、配線間に空隙部が形成されるように第１の絶縁膜を
形成する工程、該空隙部が埋め込まれるように第１の絶
縁膜上に平坦化膜を形成する工程、該空隙部内の平坦化
膜を残して配線上の第１の絶縁膜を平坦化する工程、該
空隙部内の平坦化膜を選択的に除去する工程、配線間に
該空隙部が残るように第２の絶縁膜を形成する工程を有
することを特徴とする半導体集積回路装置の製造方法。 - 【請求項２】 第２の絶縁膜上にさらに配線パターンを
形成する工程を有する請求項１記載の半導体集積回路装
置の製造方法。 - 【請求項３】 第１の絶縁膜を、ＣＶＤ法またはスパッ
タ法によって形成する請求項１記載の半導体集積回路装
置の製造方法。。 - 【請求項４】 第１の絶縁膜を、ＣＭＰ又はエッチング
によって平坦化する請求項１記載の半導体集積回路装置
の製造方法。 - 【請求項５】 平坦化膜を、第１の絶縁膜よりエッチン
グレートが速い材料で形成する請求項１記載の半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9140363A JP3052892B2 (ja) | 1997-05-29 | 1997-05-29 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9140363A JP3052892B2 (ja) | 1997-05-29 | 1997-05-29 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335449A true JPH10335449A (ja) | 1998-12-18 |
| JP3052892B2 JP3052892B2 (ja) | 2000-06-19 |
Family
ID=15267091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9140363A Expired - Fee Related JP3052892B2 (ja) | 1997-05-29 | 1997-05-29 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052892B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000042652A1 (fr) * | 1999-01-12 | 2000-07-20 | Tokyo Electron Limited | Dispositif a semiconducteur et procede de fabrication |
| US6191467B1 (en) * | 1998-05-08 | 2001-02-20 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2008021768A (ja) * | 2006-07-12 | 2008-01-31 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
1997
- 1997-05-29 JP JP9140363A patent/JP3052892B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191467B1 (en) * | 1998-05-08 | 2001-02-20 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| WO2000042652A1 (fr) * | 1999-01-12 | 2000-07-20 | Tokyo Electron Limited | Dispositif a semiconducteur et procede de fabrication |
| KR100433727B1 (ko) * | 1999-01-12 | 2004-06-04 | 동경 엘렉트론 주식회사 | 반도체 장치 및 그 제조 방법 |
| JP2008021768A (ja) * | 2006-07-12 | 2008-01-31 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3052892B2 (ja) | 2000-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950002948B1 (ko) | 반도체 장치의 금속층간 절연막 형성방법 | |
| JP3920590B2 (ja) | 半導体装置の製造方法 | |
| JP3052892B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH09199587A (ja) | 半導体装置 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JP3123948B2 (ja) | 半導体装置 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| JP2000031278A (ja) | 半導体装置の製造方法 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100546296B1 (ko) | 금속 브리지를 방지하는 반도체 장치의 금속 배선 제조 방법 | |
| KR100226250B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100244801B1 (ko) | 반도체 소자의 제조방법 | |
| JPH09153488A (ja) | 半導体素子の絶縁膜構造及びその平坦化方法 | |
| KR100214067B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR100417687B1 (ko) | 반도체 소자의 금속전 절연막 형성 방법 | |
| KR100273114B1 (ko) | 반도체소자제조방법 | |
| KR940007069B1 (ko) | Sog 박막을 이용한 절연막 평탄화 방법 | |
| KR930010107B1 (ko) | 배선제조방법 | |
| KR100427539B1 (ko) | 반도체소자의다중금속층형성방법 | |
| KR19990003506A (ko) | 반도체 소자의 다중 금속 배선의 층간 절연막 형성 방법 | |
| JPS62271453A (ja) | 半導体素子の製造方法 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JPH05259293A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |