DE1230915B

DE1230915B - Verfahren zum Herstellen von integrierten Halbleiterbauelementen

Info

Publication number: DE1230915B
Application number: DES96207A
Authority: DE
Inventors: Dr Heinz Henker
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1965-03-26
Filing date: 1965-03-26
Publication date: 1966-12-22
Also published as: US3477885A; CH452708A; AT259020B; GB1074726A; NL6603813A

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. CL:

HOIl

Deutsche KL: 21g-11/02

Nummer: 1230915

Aktenzeichen: S 96207 VIII c/21 g

Anmeldetag: 26. März 1965

Auslegetag: 22. Dezember 1966

Mit Hilfe der Fotolack- und der Planartechnik ist man in der Lage, innerhalb eines einkristallinen Siliciumstückes gleichzeitig Transistoren, Dioden, Widerstände und Kondensatoren zu erzeugen. Sollen diese in einem einzigen Halbleiterstück vereinigten Bauelemente zu einer Schaltung verbunden werden, so ist die Isolation der Bauelemente voneinander eine der wichtigsten Aufgaben. Diese Aufgabe verlangt die Erzeugung voneinander elektrisch getrennten einkristallinen Bereichen in dem größeren Siliciumkristall. Hier gibt es verschiedene Möglichkeiten:

a) »isolierende pn-Übergänge«, die in einer einkristallinen Halbleiterscheibe, z. B. aus Silicium, in bekannter Weise, z. B. durch Diffusion oder Epitaxie, erzeugt werden;

b) »Dielektrische Zwischenschichten«, die z. B. durch den in »Electronics« vom 1. April 1964, S. 23, beschriebenen »EPIC-Prozeß« hergestellt werden.

Wie gemäß der Erfindung erkannt wurde, lassen sich die mit jenen bekannten Methoden verbundenen Aufwendungen an einkristallinem Halbleitermaterial erheblich reduzieren. Außerdem ist es möglich, eine erheblich größere Freizügigkeit in der Ausgestaltung solcher Anordnungen zu erreichen.

Ein bereits vorgeschlagenes Verfahren sieht zur Lösung dieser Aufgabe die baukastenartige Zusammenfassung getrennter Halbleiterbauelemente auf Basis von Silicium vor, indem einzelne Bauelemente aus Silicium aneinandergelegt und durch das bei einer thermischen Oxydation der Oberfläche dieser Halbleiterbauelemente entstehende SiO₂ zusammengebacken werden.

Demgegenüber bezieht sich die Erfindung auf ein Verfahren zum Herstellen von integrierten Halbleiterbauelementen mit gegeneinanderisolierten Halbleiterbereichen mit mindestens einer vorzugsweise ebenen Oberfläche, die von mindestens zwei gegeneinander isolierten Halbleiterkörpern gebildet wird. Sie ist dadurch gekennzeichnet, daß auf einer hitzebeständigen Unterlage mindestens zwei Halbleiterkörper mit einem ebenen Oberflächenteil nebeneinander, jedoch mit einem Zwischenraum plan aufliegen, daß dann die übrigen Oberflächenteile des Halbleiterkörpers, die nicht mit der Unterlage in Berührung stehen, mit einer sie vollständig bedeckenden Isolierschicht versehen werden, und daß dann halbleitendes Material auf die Isolierschichten und die Unterlage derart aufgebracht wird, daß ein fest zusammenhängender Halbleiterverbundkörper entsteht, der schließlich von der Unterlage getrennt wird.

Zur besseren Klarstellung der Erfindung wird auf die F i g. 1 und 2 hingewiesen. Auf einer ebenen Verfahren zum Herstellen von integrierten
Halbleiterbauelementen

Anmelder:

Siemens Aktiengesellschaft,
Berlin und München,
München 2, Wittelsbacherplatz 2

Als Erfinder benannt:

Dr. Heinz Henker, München

Unterlage aus hitzebeständigem, möglichst keine Verunreinigungen abgebendem Material 1, z. B. aus SiO₂ oder Graphit, liegen aus Silicium bestehende Halbleiterscheiben 2 mit ihrer Flachseite auf. Die übrige Oberfläche dieser Scheiben (gegebenenfalls auch die Fläche mit der die Scheiben auf, der ebenen Unterlage ruhen) sind mit einer aus SiO₂ bestehenden Isoherschicht überzogen. Auf der Anordnung wird eine Halbleiterschicht 4 aus poly kristallinem Silicium so lange abgeschieden, bis die Gesamtheit der Scheiben 2 und des abgeschiedenen Siliciums einen scheibenförmigen Körper bildet, der von der Unterlage abgelöst, in F i g. 2 dargestellt ist.

Nach Ablösen von der Unterlage 1 wird der entstandene Verbundkörper, der in F i g. 2 dargestellt ist, in an sich bekannter Weise weiter zu einer kompletten Halbleitervorrichtung weiterverarbeitet. Hierzu gehört vor allem eine Oberflächenbehandlung, z. B. Läppen und Polieren, durch die der Verbundkörper eine gleichmäßige, scheibenförmige Gestalt erhält. Vorteilhaft gegenüber dem »EPIC-Prozeß« ist, daß nach dem Aufwachsen des meist polykristallinen Materials bereits die voneinander isolierten Bereiche vorhanden sind, deren Oberfläche 5 als Bezugszeichen für die weiteren Bearbeitungen dienen kann. Zur Erzeugung einer für die Weiterverarbeitung geeigneter Oberfläche ist dort nur eine sehr geringe Abtragung notwendig. Falls nicht, wie dies bei dem erfindungsgemäßen Verfahren ohne weiteres möglich ist, die zum Verbundkörper vereinigten Halbleiterkörper bereits vor ihrer Vereinigung mit den erforderlichen pn-Übergängen versehen waren, können diese nunmehr durch bekannte Methoden hergestellt werden, wobei die bekannten Maskierungstechniken gute Dienste leisten können. Im anderen Falle wird man die pn-Übergänge

609 748/315

zweckmäßig so ausgestalten, daß sie ihre beabsichtigte endgültige Lage erst bei der vorgesehenen, mit dem erfindungsgemäßen Verfahren verbundenen Wärmebehandlung erhalten, was vor allem bei der verhältnismäßig kurzen Dauer, die eine poly kristalline Abscheidung benötigt, keinerlei Schwierigkeiten bereitet.

Vor solchen Prozessen wird die Oberfläche 5 des Verbundkörpers von etwa vorhandenem SiO₂ mindestens teilweise befreit. (Die Anwesenheit einer solchen SiO₂-Schicht auch auf den der Unterlage 1 zugewandten Seiten der Halbleiterkörper 1 ist aus verschiedenen Gründen vorteilhaft.) Eine Säuberung und Ätzbehandlung, die in üblicher Weise vorgenommen werden kann, bereitet die Fläche 5 des Verbundkörpers für die weiteren Arbeitsschritte vor.

Zur Weiterverarbeitung des erzeugten Verbundkörpers gibt es verschiedene Möglichkeiten. Entweder kann man die Oberfläche 5 durch Polieren und Ätzen völlig sauber (von Oxyd und anderen Fremdstoffen) machen, um anschließend die bei der Bauelementherstellung üblichen Prozesse, z. B. Oxydation, Photolacktechnik, Diffusion usw., anzuwenden. Man kann auch die Oberfläche 5 zum Zwecke der Maskierung, Passivierung oder Isolierung mit einer Oxydschicht oder anderen Isolierschicht überziehen.

Außer den genannten Arbeitsschritten ist die eventuelle Neuerzeugung einer SiO₂-Bedeckung der Oberfläche 5 gegebenenfalls von Vorteil, weil sie den Schutz der pn-Übergänge gegen äußere Einflüsse übernehmen und außerdem als Träger einer Kontaktierung der im Verbundkörper vereinigten elektrischen Bestandteile in Gestalt von leitenden Bahnen dienen kann.

Die Halbleiterkörper bestehen vielfach im Interesse der Erzielung einer hohen mechanischen Festigkeit des Verbundkörpers aus dem gleichen Material wie das Material der einbettenden Schicht 4. Andererseits ist es ein erheblicher Vorteil des erfindungsgemäßen Verfahrens, daß es auch die Verwendung von Halbleiterkörpern nicht nur mit unterschiedlicher Kristallstruktur, sondern auch mit unterschiedlicher materieller Beschaffenheit gestattet. Neben Halbleiterkörpern können auch andere Körper, gegebenenfalls auch fertige elektrische Bauelemente, mit entsprechender thermischer und chemischer Widerstandsfähigkeit in den herzustellenden Verbundkörper eingebaut werden. Selbst Metalle mit geeigneten Herstellungskoeffizienten oder Isolierteil, z. B. aus Keramik, deren Ausdehnungskoeffizient an den der Einbettmasse angepaßt ist, lassen sich miteinbetten. Bevorzugt wird das die einbettende Schicht 4 bildende Material, z. B. polykristallines Silicium, aus einem Reaktionsgas, z. B. SiHCl₃ oder SiCl₄, das gegebenenfalls mit Wasserstoffvermischt ist, direkt auf den Halbleiterkristallen 2 und der Unterlage 1 abgeschieden. In diesem Falle wird man zweckmäßig die Unterlage 1 -— wie bei Epitaxieprozessen der Halbleitertechnik allgemein bekannt, als Wärmequelle für den Abscheidungsvorgang verwenden, indem die dann wenigstens teilweise aus leitendem Material, z. B. Graphit, bestehende Unterlage durch einen in ihr fließenden elektrischen Strom auf die erforderliche Temperatur aufgeheizt wird. Die Oberfläche einer solchen Unterlage trägt zweckmäßig eine Schutzschicht aus SiO₂ oder SiC, die sich mit hoher Reinheit aus der Gasphase darstellen läßt. Bei Verwendung solcher und ähnlicher Unterlagen gelingt die mechanische Trennung von Verbundkörper und Unterlage, falls sich die thermischen Ausdehnungskoeffizienten merklich unterscheiden, besonders leicht. Bei Verwendung anderer (billigerer) Unterlagen, z. B. aus gesintertem MgO- oder SiO₂ wird man unter Umständen eine chemische Trennung durch ein die Unterlage lösendes Mittel vorziehen.

Im Interesse einer reproduzierbaren Anordnung der zu vereinigenden Körper kann die Unterlage mit entsprechenden Markierungen, insbesondere einer

ίο Profilierung, versehen sein. Bei Verwendung andersartiger, die Anordnung bezüglich ihrer Geometrie festlegender Matrizen ist — falls diese während des Aufbringens des einbettenden Materials 4 nicht entfernt werden — darauf zu achten, daß sie die Aufbringung dieses Materials nicht in störender Weise behindern.

Claims

Patentansprüche:

1. Verfahren zum Herstellen von integrierten ao Halbleiterbauelementen mit gegeneinanderisolierten Halbleiterbereichen mit mindestens einer vorzugsweise ebenen Oberfläche, die von mindestens zwei gegeneinanderisolierten Halbleiterkörpern gebildet wird, dadurch gekennzeichnet, daß auf einer hitzebeständigen Unterlage mindestens zwei Halbleiterkörper mit einem ebenen Oberflächenteil nebeneinander, jedoch mit einem Zwischenraum plan aufliegen, daß dann die übrigen Oberflächenteile des Halbleiterkörpers, die nicht mit der Unterlage in Berührung stehen, mit einer sie vollständig bedeckenden Isolierschicht versehen werden, und daß dann halbleitendes Material auf die Isolierschichten und die Unterlage derart aufgebracht wird, daß ein fest zusammenhängender Halbleiterverbundkörper entsteht, der schließlich von der Unterlage getrennt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine mit die Lage der Halbleiterkörper festlegenden Erhöhungen, Vertiefungen oder sonstigen Markierungen versehene Unterlage verwendet wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die die Halbleiterkörper zu einem Verbundkörper vereinigende, aus dem gleichen Material wie die Halbleiterkörper bestehende Schicht in polykristallinem Zustand aufgebracht wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine die Halbleiterkörper bedeckende Isolierschicht aus SiO₂ gewählt und in bekannter Weise, insbesondere durch Oxydation bei Verwendung eines siliciumhaltigen Halbleiterkörpers oder durch Aufdampfen, aufgebracht wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der erhaltene Verbundkörper auf mechanische Weise von der Unterlage entfernt wird.

6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der erhaltene Verbundkörper auf chemische Weise durch Wegätzen der Unterlage von dieser getrennt wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das die getrennten Halbleiterkörper zum Verbundkörper vereinigende Material, insbesondere Halbleitermaterial, aus der Gasphase abgeschieden wird.

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß aus verschiedenem Halbleitermaterial bestehende Halbleiterkörper zu einem Verbundkörper vereinigt werden.

9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß auch nicht aus halbleitendem Material bestehende Körper in den Verbundkörper eingebaut werden.

10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß mindestens einer der eingebauten Halbleiterkörper bereits von dem Einbau mit mindestens einem pn-Übergang versehen ist.

11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß mindestens einer der eingebauten Halbleiterkörper mit mindestens einem pn-Übergang erst nach dem Einbau versehen wird.

12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die vorher mit der Unterlage in Berührung gehaltene Oberfläche des Verbundkörpers eine formgebende und chemische Behandlung, insbesondere zur Erzeugung einer Oxydschicht, insbesondere aus SiO₂, erfährt.

13. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Unterlage während des Abscheideprozesses beheizt wird.

14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß mindestens einer der eingebauten Halbleiterkörper bereits vor dem Einbau einen örtlich variablen spezifischen Widerstand aufweist.

In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1193 169.

Hierzu 1 Blatt Zeichnungen