DE1166938B - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE1166938B
DE1166938B DES69202A DES0069202A DE1166938B DE 1166938 B DE1166938 B DE 1166938B DE S69202 A DES69202 A DE S69202A DE S0069202 A DES0069202 A DE S0069202A DE 1166938 B DE1166938 B DE 1166938B
Authority
DE
Germany
Prior art keywords
layer
alloy
carrier
germanium
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DES69202A
Other languages
English (en)
Other versions
DE1166938C2 (de
Inventor
Dr Theodor Rummel
Dipl-Phys Dr Josef Grabmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL266513D priority Critical patent/NL266513A/xx
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES69202A priority patent/DE1166938B/de
Priority to CH647261A priority patent/CH391111A/de
Priority to US117401A priority patent/US3242018A/en
Priority to FR866499A priority patent/FR1293869A/fr
Priority to GB23567/61A priority patent/GB918889A/en
Publication of DE1166938B publication Critical patent/DE1166938B/de
Application granted granted Critical
Publication of DE1166938C2 publication Critical patent/DE1166938C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. KL: HOIl
Deutsche KL: 21g-11/02
Nummer: 1 166 938
Aktenzeichen: S 69202 VIII c / 21 g
Anmeldetag: 1. Juli 1960
Auslegetag: 2. April 1964
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit wenigstens einer aus einer Legierung zweier Halbleitermaterialien bestehenden einkristallinen Halbleiterschicht.
Zur Lösung dieser Aufgabe wird bei dem Verfahren nach der Erfindung auf einem aus dem Halbleitermaterial höheren Schmelzpunktes bestehenden, gleichmäßig erhitzten, einkristallinen Träger durch thermisches Zersetzen einer gasförmigen Verbindung des Halbleitermaterials niedrigeren Schmelzpunktes eine Schicht dieses Halbleitermaterials niedergeschlagen, gleichzeitig oder danach wird der Träger auf eine für die gewünschte Legierungszusammensetzung erforderliche Temperatur erhitzt, anschließend die Temperatur des Trägers auf eine unterhalb des Schmelzpunktes der gebildeten Legierung liegende Temperatur abgesenkt und die Legierung getempert, und dann wird auf der einkristallinen Legierungsschicht wenigstens eine weitere Halbleiterschicht abgeschieden.
Es ist bereits bekannt, auf einem aus Germanium bzw. Silizium bestehenden Halbleiterkörper eine aus Germanium bzw. Silizium bestehende Schicht, die durch thermische Zersetzung eines gasförmigen Germanium- bzw. Siliziumhalogenids gewonnen wird, niederzuschlagen. Auf diese Weise können Germaniumkörper, die eine Folge von Schichten unterschiedlichen Leitungstyps oder unterschiedlicher Leitfähigkeit aufweisen, bzw. Körper, die aus Silizium bestehen und eine solche Schichtenfolge aufweisen, hergestellt werden. Demgegenüber wird bei dem vorliegenden Verfahren ein Träger verwendet, der aus einem von dem abzuscheidenden Halbleiterstoff verschiedenen Halbleitermaterial besteht. Darüber hinaus wird gleichzeitig oder nach dem Niederschlagen der halbleitenden Schicht aus dem Halbleiterstoff niedrigeren Schmelzpunktes auf einem als Träger dienenden Halbleiterkörper höheren Schmelzpunktes, die Temperatur dieses Trägers so eingestellt, daß eine Legierungsbildung zwischen den beiden Halbleiterstoffen erfolgt, und dann wird durch eine spezielle Temperaturführung vom Träger her die für die Einkristallbildung und das Niederschlagen einer oder mehrerer halbleitender Schichten notwendige Wärme zugeführt.
Weiter ist ein Verfahren zum Herstellen von Halbleiteranordnungen bekannt, bei dem zwei aus Silizium verschiedener Leitfähigkeit und/oder verschiedenen Leitungstyps bestehende Halbleiterkörper mit einer Schicht aus Germanium überzogen werden und durch Erwärmen auf eine zwischen dem Schmelzpunkt von Germanium und Silizium liegende Verfahren zur Herstellung einer
Halbleiteranordnung
Anmelder:
Siemens & Halske Aktiengesellschaft,
Berlin und München,
München 2, Witteisbacherplatz 2
Als Erfinder benannt:
Dipl.-Phys. Dr. Josef Grabmaier,
Dr. Theodor Rummel, München
Temperatur zusammenlegiert werden. Das bekannte Verfahren dient dazu, zwei Halbleiterkörper miteinander zu verbinden, wobei die Schichtenfolge der hergestellten Halbleiteranordnung durch die Wahl
so der zu verschweißenden Scheiben bestimmt ist, also nur diese Scheiben, die einzelne Zonen der Halbleiteranordnung darstellen. Demgegenüber ist es die der vorliegenden Erfindung zugrunde liegende Aufgabe, eine Halbleiteranordnung herzustellen, die
as wenigstens eine einkristalline, aus der Legierung zweier Halbleiterstoffe bestehende Schicht aufweist. Dabei ist es wesentlich, daß ein ebener Übergang zwischen der Legierungsschicht und der an diese angrenzende weitere Halbleiterschicht erreicht wird.
Um dies zu gewährleisten, ist es bei dem bekannten Verfahren notwendig, beide Siliziumkörper an ihrer Oberfläche mit einem Überzug aus dem niederschmelzenden Halbleiterstoff zu versehen, da sonst beim Erwärmen keine gleichmäßige Benetzung des Siliziumkörpers durch das Germanium und damit auch kein gleichmäßiges Eindringen der Legierungsfront erfolgt. Demgegenüber ist das Verfahren gemäß der Erfindung, bei dem auf der einkristallinen Legierungsschicht wenigstens eine weitere, gegebenen-
do falls dotierte Halbleiterschicht aus der Gasphase abgeschieden wird, wesentlich vereinfacht, da das Überziehen eines zweiten Halbleiterkörpers entfällt und trotzdem ebene pn-Übergänge erhalten werden. Beim Verfahren gemäß der Erfindung wird außerdem die Temperatur der Schicht vom Träger her eingestellt. Dadurch ist eine definierte Regelung dieser Temperatur möglich.
Die weitere Halbleiterschicht, die sich an die Legierungsschicht anschließt, wird bei einer Ausführungsform des Verfahrens gemäß der Erfindung anschließend an die Temperung unter weiterer Absenkung der Temperatur des Trägers abgeschieden.
409 557/365
Es können natürlich auch abwechselnd mehrere Legierungsschichten und p-, n- oder eigenleitende Halbleiterschichten, die nur aus einem Halbleiterstoff bestehen, niedergeschlagen werden.
Die einzelnen Schichten können dabei z. B. während des Niederschiagens aus der Gasphase in gewünschter Weise dotiert werden. Die Legierungsschicht wird zweckmäßig während des Legierungsvorgangs durch die im Träger und/oder in der auf diesem niedergeschlagenen Schicht enthaltenen Stoffe dotiert.
Das Verfahren gemäß der Erfindung ist besonders dann mit Vorteil anwendbar, wenn in das Gitter eines Halbleiters kleinen Bandabstandes ein Halbleiter großen Bandabstandes eingebaut und dadurch eine Aufweitung des Bandabstandes im ersten Halbleitermaterial erzielt werden soll.
Bei einem in Flußrichtung gepolten Emitter-pn-Übergang setzt sich der Gesamtstrom am pn-übergang zwischen Emitter- und Basiszone aus Minoritätsträgern, die vom Emitter in die Basiszone, und aus Minoritätsträgern, die von der Basiszone in die Emitterzone injiziert werden, also aus Ladungsträgern beiderlei Vorzeichens, zusammen. Die Stromverstärkung einer derartigen Halbleiteranordnung, ζ. B. eines Transistors, ist der Emitterergiebigkeit, d. h. dem Verhältnis des Stroms, der von den vom Emitter in die Basis injizierten Minoritätsträgern getragen wird, zum Gesamtstrom proportional. Um einen großen Stromverstärkungsfaktor zu erzielen, ist es deshalb wichtig, daß das Verhältnis von den vom Emitter in die Basis injizierten Minoritätsträgern zum gesamten Strom möglichst nahe 1 liegt bzw. daß der sogenannte Injektionsverlust, das ist derjenige Anteil des Stroms, der von den von der Basis in den Emitter injizierten Minoritätsträgern getragen wird, möglichst klein ist.
Es ist bereits bekannt, daß man den Injektionsverlust um mehrere Größenordnungen herabsetzen kann, wenn man als Emitter einen Halbleiter verwendet, der einen größeren Bandabstand als der Basishalbleiter hat. Die Aktivierungsenergie für Ladungsträger, die von der Basis in den Emitter injiziert werden, ist dann größer als die Aktivierungsenergie für Ladungsträger, die vom Emitter in die Basis fließen. Der Injektionsverlust wird dann proportional dem Faktor e~AEIkT herabgesetzt, wobei JE die Differenz der Bandabstände des Emitter- und Basishalbleiters darstellt.
Halbleiter mit verschieden großem Bandabstand sind z. B. Silizium und Germanium. Zur näheren Erläuterung der Erfindung wird im folgenden als Ausführungsbeispiel ein Verfahren beschrieben, das es ermöglicht, Silizium über eine Silizium-Germanium-Legierung in das Germaniumgitter einzubauen und dadurch eine Aufweitung des Bandabstandes im Germaniumkristall zu erzielen. Weiter wird im folgenden die Herstellung eines Germaniumtransistors mit dem erfindungsgemäßen Verfahren beschrieben, dessen Emitter aus einer Germanium-Silizium-Legierung besteht. Außerdem wird die Herstellung eines Siliziumtransistors beschrieben, der aus zwei äußeren Schichten gleichen Leitungstyps und einer einkristallinen Zwischenschicht aus einer Germanium-Silizium-Legierung entgegengesetzten Leitungstyps besteht.
In F i g. 1 ist eine Anordnung zur Durchführung des Verfahrens dargestellt. In einem z. B. aus Quarz bestehenden Gefäß 2 befindet sich auf einer Unterlage 5 der Träger 6, z. B. ein einkristallines Siliziumscheibchen. Die Unterlage 5 besteht aus einem Material, aus dem während des Verfahrens keine die Halbleitereigenschaften störenden Verunreinigungen in den Trägerkörper eindiffundieren, also z. B. aus silizierter Kohle, oder aus hochreinem Halbleitermaterial, ζ. B. ebenfalls aus Silizium. Im Ausführungsbeispiel wird die Erhitzung auf die jeweilige Arbeitstemperatur induktiv durch eine Hochfrequenzspule 3 vorgenommen. Die Unterlage 5 kann aber auch als Heizleiter dienen, der z. B. durch direkten Stromdurchgang erhitzt wird und die Wärme auf den Träger 6 überträgt. Es kann auch der Träger mit Stromzuführungen versehen sein und durch direkten Stromdurchgang erhitzt werden. Die Spule 3 kann dann z. B. auch zur Vorerwärmung dienen und als Heizspule, wie sie zur Widerstandsheizung verwendet wird, ausgebildet sein. Die Oberfläche des einkristallinen Trägers 6 muß hochrein sein. Deshalb wird vor Aufbringen des Trägers auf die Unterlage 5 dieser in eine Ätzlösung, die z. B. konzentrierte Salpetersäure und konzentrierte Flußsäure im Verhältnis 1:1 enthält, eingetaucht und abgeätzt, dann auf die Unterlage aufgebracht und im Wasserstoffstrom bei etwa 1230° C geglüht. Durch die Gaszuführung 1 wird dann das Reaktionsgasgemisch, das z. B. aus Wasserstoff und einem Germaniumhalogenid, z. B. Germaniumtetrachlorid oder Germaniumchloroform, besteht, eingeleitet und auf dem erhitzten Träger thermisch zersetzt. Dabei kann die Oberflächentemperatur des Trägers entweder oberhalb des Schmelzpunktes des Germaniums bei der für die gewünschte Legierungszusammensetzung erforderlichen Schmelzbzw. Erstarrungstemperatur liegen, so daß gleichzeitig mit dem Niederschlagen des Germaniums auf dem Siliziumträger die Legierungsbildung einsetzt, oder sie kann unterhalb des Schmelzpunktes des Germaniums liegen, bei der Verwendung von Germaniumtetrachlorid z. B. bei 600 bis 900° C, so daß während des Niederschiagens keine Legierungsbildung stattfindet.
Liegt die Oberflächentemperatur des Träger unterhalb des Schmelzpunktes des Germaniums, so wird nach dem Abscheiden einer Germaniumschicht gleichmäßiger Dicke der Siliziumträger 6 in reiner Wasserstoffatmosphäre langsam auf die für die gewünschte Legierungszusammensetzung erforderliche Schmelz- bzw. Erstarrungstemperatur, die aus dem Zweistoffdiagramm Germanium-Silizium entnommen werden kann, hochgeheizt und auf dieser Temperatur gehalten, bis sich das dieser Temperatur entsprechende Gleichgewicht des binären Systems eingestellt hat. Man erhält z. B. bei einer Temperatur von etwa 11500C eine Germanium-Silizium-Legierung, die sich aus etwa 60 Atomprozent Silizium und etwa 40 Atomprozent Germanium zusammensetzt. Wenn sich das Gleichgewicht des binären Systems eingestellt hat, wird die Temperatur des Trägers so lange langsam und stetig erniedrigt, bis das niedergeschlagene Halbleitermaterial kleinen Bandabstandes vollkommen zur Legierungsbildung verbraucht worden ist. Durch die Menge des abgeschiedenen Germaniums ist die Dicke der unlegiert zurückbleibenden Trägerschicht und die Dicke der Legierungsschicht bestimmt.
Nach der Legierungsbildung wird die Oberflächentemperatur des Trägers auf eine etwa 20 bis 200° C unterhalb der Schmelztemperatur der Legierung
liegende Temperatur abgesenkt und die Anordnung in reinem Wasserstoffstrom getempert. Diese Temperung dient zur Einstellung eines gewünschten Konzentrationsgefälles innerhalb der Legierungsschicht und außerdem zur Einkristallbildung, bei der der einkristalline Siliziumträger als Keim wirksam ist. Nach dieser Temperung wird die Temperatur des Trägers weiter abgesenkt und bei einer Temperatur, die unterhalb des Schmelzpunktes des Germaniums, z. B. wieder bei 600 bis 9000C, liegt, das Reaktionsgemisch erneut in den Reaktionsraum eingeleitet und die gasförmige Germaniumverbindung auf dem Träger thermisch zersetzt, so daß sich auf der einkristallinen Legierungsschicht eine einkristalline Germaniumschicht abscheidet.
Die Dotierung der einzelnen Schichten kann z. B. aus der Gasphase durch die Zugabe dotierender Substanzen zum Reaktionsgemisch erfolgen. Die Dotierung der Legierungsschicht kann aber auch durch Einbau von Störstellen aus dem entsprechend dotier- ao ten Träger 6 erzielt werden. Verwendet man z. B. einen η-dotierten Träger und legiert in diesen nach dem erfindungsgemäßen Verfahren hochreines Germanium ein, so erhält man eine η-dotierte Legierungsschicht. Diese η-Dotierung der Legierungsschicht kann aber auch durch Verwendung eines η-dotierten Trägers und Niederschlagen einer η-dotierten Germaniumschicht auf diesem erfolgen. Außerdem kann auch auf einen hochreinen Siliziumträger η-dotiertes Germanium aus der Gasphase niedergeschlagen werden und beim Legieren die Störstellen aus der Germaniumschicht in die Legierungsschicht eingebaut werden.
Durch Niederschlagen einer weiteren gegebenenfalls dotierten Germaniumschicht erhält man dann eine Halbleiteranordnung, wie sie in F i g. 2 dargestellt ist. Das noch verbliebene Silizium des Trägers 7 und gegebenenfalls auch Teile der Germanium-Silizium-Legierungsschicht 8 können nun in bekannter Weise durch Sägen, Läppen oder Ätzen entfernt werden. Je nach Größe der Halbleiterschicht können diese z. B. durch Sägen mit Ultraschall in kleinere Anordnungen aufgeteilt werden.
In F i g. 3 ist ein Germaniumtransistor dargestellt, dessen Emitter- und Basiszone nach dem erfindungsgemäßen Verfahren hergestellt wurden. Die Basisschicht 12 besteht aus p-dotiertem Germanium und die Emitterschicht 13 aus einer η-dotierten Germanium-Silizium-Legierung. In die Basiszone 12 ist z. B. eine Pille 11, die aus einer Gold-Antimon-Legierung besteht, einlegiert, die mit der Basisschicht den Kollektor-pn-Übergang 20 bildet. Die Kollektorschicht kann aber z. B. auch durch Niederschlagen einer weiteren η-dotierten Germaniumschicht auf der p-dotierten Germaniumschicht gebildet sein. Die Emitterschicht ist z. B. mit einer Goldelektrode mit Antimonzusatz 15 sperrfrei kontaktiert. Die Basiskontakte 14 und 16 sind durch Einlegieren eines dreiwertigen Metalls, z. B. durch Aluminiumstifte, oder durch Einlegieren eines Goldringes mit Borzusatz, gebildet.
Nach der Temperung zur Einkristallbildung der Legierungsschicht kann aber auch beispielsweise ein Reaktionsgasgemisch, das aus einem Siliziumhalogenid, z. B. Siliziumtetrachlorid oder Siliziumchloroform, und Wasserstoff besteht, in das Reaktionsgefäß eingeführt und auf dem Träger unter Bildung einer einkristallinen Siliziumschicht thermisch zersetzt werden. Die Abscheidetemperatur liegt in diesem Fall etwa ebenso hoch wie die Temperungstemperatur. Man erhält dann eine Halbleiteranordnung, wie sie in F i g. 4 dargestellt ist. Der z. B. p-dotierte Träger 17 braucht bei dieser Anordnung nicht entfernt zu werden, sondern bildet eine Zone, z. B. die eines Flächentransistors. Die Siliziumschicht wird beim Niederschlagen aus der Gasphase z. B. p-dotiert, während die Legierungsschicht 18 durch Niederschlagen einer η-dotierten Germaniumschicht und Einlegieren dieser Schicht η-dotiert ist. Beim Niederschlagen des Germaniums muß dann das Angebot an η-dotierenden Störstellen so groß sein, daß beim Einlegieren des Germaniums in den p-dotierten Siliziumträger 17 die η-Dotierung überwiegt.
Die drei Schichten können in bekannter Weise sperrfrei kontaktiert werden und als Emitter-, Basis- und Kollektorschicht eines Transistors dienen. Dabei kann die Basisschicht mit dem erfindungsgemäßen Verfahren sehr dünn ausgebildet werden, und außerdem erhält man ebene großflächige pn-Übergänge. In Germanium-Silizium-Legierungen mit nicht zu hohem Siliziumgehalt ist die Lebensdauer der Ladungsträger größer als die bisher bei Silizium erzielten Werte. Ein Siliziumtransistor mit einer Silizium-Germanium-Legierung als Basiszone hat daher bessere elektrische Eigenschaften als ein Transistor, bei dem alle drei Zonen aus Silizium bestehen.
Auf diese Weise können auch andere Halbleiteranordnungen, z. B. Dioden, insbesondere Vierschichtdioden, bei denen eine große Emitterergiebigkeit erwünscht ist, hergestellt werden.

Claims (11)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung mit wenigstens einer aus einer Legierung zweier Halbleitermaterialien bestehenden einkristallinen Halbleiterschicht, dadurch gekennzeichnet, daß auf einem aus dem Halbleitermaterial höheren Schmelzpunktes bestehenden gleichmäßig erhitzten einkristallinen Träger durch thermisches Zersetzen einer gasförmigen Verbindung des Halbleitermaterials niedrigeren Schmelzpunktes eine Schicht dieses Halbleitermaterials niedergeschlagen, gleichzeitig oder danach der Träger auf eine für die gewünschte Legierangszusammensetzung erforderliche Temperatur erhitzt, anschließend die Temperatur des Trägers auf eine unterhalb des Schmelzpunktes der gebildeten Legierung liegende Temperatur abgesenkt und die Legierung getempert wird und daß dann auf der einkristallinen Legierungsschicht wenigstens eine weitere Halbleiterschicht abgeschieden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß während des Niederschiagens des Halbleitermaterials niedrigeren Schmelzpunktes die Temperatur des Trägers unterhalb des Schmelzpunktes des niedergeschlagenen Halbleitermaterials gehalten wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die weitere Halbleiterschicht anschließend an die Temperung, unter weiterer Absenkung der Temperatur des Trägers, abgeschieden wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die abge-
schiedenen Schichten aus der Gasphase während ihrer Abscheidung durch Zugabe dotierender Substanzen zum Reaktionsgasgemisch dotiert werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach Beendigung des Abscheidungsvorgangs der Träger und gegebenenfalls Teile der Legierungsschicht mechanisch und/oder chemisch entfernt werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Legierungsschicht während des Legierungsvorgangs durch im Träger und/oder in der auf diesem niedergeschlagenen Schicht enthaltene Dotierungsstoffe dotiert wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Träger auf einer Unterlage aufgebracht wird und durch Erhitzen dieser Unterlage aufgeheizt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Legierungsschicht aus Halbleitermaterialien verschieden großen Bandabstandes gebildet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß auf einem aus Silizium bestehenden Träger eine Germaniumschicht niedergeschlagen wird.
10. Siliziumtransistor, hergestellt nach einem Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Emitter- und die Kollektorzone aus Silizium und die Basiszone aus einer Germanium-Silizium-Legierung bestehen.
11. Germaniumtransistor, hergestellt nach einem Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Emitterzone aus einer Germanium-Silizium-Legierung und die Basiszone sowie die Kollektorzone aus Germanium bestehen.
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 865 160;
deutsche Auslegeschrift Nr. 1 046 196;
USA.-Patentschrift Nr. 2695 852;
britische Patentschriften Nr. 843 407, 682 105;
französische Patentschrift Nr. 1123 706.
Hierzu 1 Blatt Zeichnungen
409 557/365 3.64 ® Bundesdruckerei Berlin
DES69202A 1960-07-01 1960-07-01 Verfahren zur Herstellung einer Halbleiteranordnung Granted DE1166938B (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
NL266513D NL266513A (de) 1960-07-01
DES69202A DE1166938B (de) 1960-07-01 1960-07-01 Verfahren zur Herstellung einer Halbleiteranordnung
CH647261A CH391111A (de) 1960-07-01 1961-06-02 Verfahren zur Herstellung einer Halbleiteranordnung
US117401A US3242018A (en) 1960-07-01 1961-06-15 Semiconductor device and method of producing it
FR866499A FR1293869A (fr) 1960-07-01 1961-06-29 Procédé de fabrication d'un dispositif à semi-conducteur
GB23567/61A GB918889A (en) 1960-07-01 1961-06-29 Improvements in or relating to semi-conductor arrangements and to methods of making such arrangements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES69202A DE1166938B (de) 1960-07-01 1960-07-01 Verfahren zur Herstellung einer Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE1166938B true DE1166938B (de) 1964-04-02
DE1166938C2 DE1166938C2 (de) 1964-10-08

Family

ID=7500812

Family Applications (1)

Application Number Title Priority Date Filing Date
DES69202A Granted DE1166938B (de) 1960-07-01 1960-07-01 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (6)

Country Link
US (1) US3242018A (de)
CH (1) CH391111A (de)
DE (1) DE1166938B (de)
FR (1) FR1293869A (de)
GB (1) GB918889A (de)
NL (1) NL266513A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0390521A2 (de) * 1989-03-29 1990-10-03 Canon Kabushiki Kaisha Bipolartransistor und photoelektrisches Umwandlungsgerät, das den Bipolartransistor benutzt
US5245204A (en) * 1989-03-29 1993-09-14 Canon Kabushiki Kaisha Semiconductor device for use in an improved image pickup apparatus

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3200490A (en) * 1962-12-07 1965-08-17 Philco Corp Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials
US4357183A (en) * 1980-08-13 1982-11-02 Massachusetts Institute Of Technology Heteroepitaxy of germanium silicon on silicon utilizing alloying control
US4861393A (en) * 1983-10-28 1989-08-29 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor heterostructures having Gex Si1-x layers on Si utilizing molecular beam epitaxy
US4728998A (en) * 1984-09-06 1988-03-01 Fairchild Semiconductor Corporation CMOS circuit having a reduced tendency to latch
JPS61241985A (ja) * 1985-04-19 1986-10-28 Eizo Yamaga 赤外線検知装置
US5142641A (en) * 1988-03-23 1992-08-25 Fujitsu Limited CMOS structure for eliminating latch-up of parasitic thyristor
US5095358A (en) * 1990-04-18 1992-03-10 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
JP3214868B2 (ja) * 1991-07-19 2001-10-02 ローム株式会社 ヘテロ接合バイポーラトランジスタの製造方法
JP2971246B2 (ja) * 1992-04-15 1999-11-02 株式会社東芝 ヘテロバイポーラトランジスタの製造方法
US6861324B2 (en) 2001-06-15 2005-03-01 Maxim Integrated Products, Inc. Method of forming a super self-aligned hetero-junction bipolar transistor
US7772060B2 (en) * 2006-06-21 2010-08-10 Texas Instruments Deutschland Gmbh Integrated SiGe NMOS and PMOS transistors
KR102069345B1 (ko) * 2018-03-06 2020-01-22 에스케이씨 주식회사 반도체 공정용 조성물 및 반도체 공정

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB682105A (en) * 1949-04-06 1952-11-05 Suddeutsche App Fabrik G M B H Method of making surface-type and point-type rectifiers and crystal-amplifier layers from semiconductor material
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
US2695852A (en) * 1952-02-15 1954-11-30 Bell Telephone Labor Inc Fabrication of semiconductors for signal translating devices
FR1123706A (fr) * 1954-05-03 1956-09-26 Rca Corp Perfectionnements aux semi-conducteurs électriques
DE1046196B (de) * 1954-11-27 1958-12-11 Siemens Ag Verfahren zur Herstellung eines Halbleiters fuer Flaechengleichrichter, -transistoren od. dgl. mit mehreren Bereichen verschiedener Leitfaehigkeit
GB843407A (en) * 1956-12-04 1960-08-04 Sylvania Thorn Colour Television Laboratories Ltd Improvements in and relating to semi-conductor devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB815564A (en) * 1957-06-21 1959-06-24 Gen Motors Corp Improvements in or relating to fuel injection systems
GB742238A (en) * 1951-10-24 1955-12-21 Ass Elect Ind Improvements in barrier layer cells
DE966848C (de) * 1952-07-29 1957-08-29 Licentia Gmbh Verfahren zum Herstellen von scharf abgegrenzten Schichten entgegengesetzten Leitfaehigkeitstyps auf einem fertigen Halbleiterkristall eines bestimmten Leitfaehigkeitstyps
NL98697C (de) * 1952-08-20
GB778383A (en) * 1953-10-02 1957-07-03 Standard Telephones Cables Ltd Improvements in or relating to the production of material for semi-conductors
DE1240188B (de) * 1954-10-29 1967-05-11 Telefunken Patent Verfahren zum Herstellen von Halbleiterbauelementen mit einem oder mehreren einlegierten p-n-UEbergaengen
GB805493A (en) * 1955-04-07 1958-12-10 Telefunken Gmbh Improved method for the production of semi-conductor devices of npn or pnp type
DE1029941B (de) * 1955-07-13 1958-05-14 Siemens Ag Verfahren zur Herstellung von einkristallinen Halbleiterschichten
US2855334A (en) * 1955-08-17 1958-10-07 Sprague Electric Co Method of preparing semiconducting crystals having symmetrical junctions
US3099588A (en) * 1959-03-11 1963-07-30 Westinghouse Electric Corp Formation of semiconductor transition regions by alloy vaporization and deposition
FR1148316A (fr) * 1959-10-20 1957-12-06 Thomson Houston Comp Francaise Procédé et appareil pour la réalisation de circuits imprimés

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB682105A (en) * 1949-04-06 1952-11-05 Suddeutsche App Fabrik G M B H Method of making surface-type and point-type rectifiers and crystal-amplifier layers from semiconductor material
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
US2695852A (en) * 1952-02-15 1954-11-30 Bell Telephone Labor Inc Fabrication of semiconductors for signal translating devices
FR1123706A (fr) * 1954-05-03 1956-09-26 Rca Corp Perfectionnements aux semi-conducteurs électriques
DE1046196B (de) * 1954-11-27 1958-12-11 Siemens Ag Verfahren zur Herstellung eines Halbleiters fuer Flaechengleichrichter, -transistoren od. dgl. mit mehreren Bereichen verschiedener Leitfaehigkeit
GB843407A (en) * 1956-12-04 1960-08-04 Sylvania Thorn Colour Television Laboratories Ltd Improvements in and relating to semi-conductor devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0390521A2 (de) * 1989-03-29 1990-10-03 Canon Kabushiki Kaisha Bipolartransistor und photoelektrisches Umwandlungsgerät, das den Bipolartransistor benutzt
EP0390521A3 (en) * 1989-03-29 1990-11-22 Canon Kabushiki Kaisha Bipolar transistor and photoelectric converting apparatus using the bipolar transistor
US5140400A (en) * 1989-03-29 1992-08-18 Canon Kabushiki Kaisha Semiconductor device and photoelectric converting apparatus using the same
US5245204A (en) * 1989-03-29 1993-09-14 Canon Kabushiki Kaisha Semiconductor device for use in an improved image pickup apparatus

Also Published As

Publication number Publication date
GB918889A (en) 1963-02-20
NL266513A (de)
CH391111A (de) 1965-04-30
US3242018A (en) 1966-03-22
FR1293869A (fr) 1962-05-18
DE1166938C2 (de) 1964-10-08

Similar Documents

Publication Publication Date Title
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1166938B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2620832A1 (de) Solarzelle
DE1056747B (de) Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion
DE1032404B (de) Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten
DE1084381B (de) Legierungsverfahren zur Herstellung von pn-UEbergaengen an der Oberflaeche eines Halbleiterkoerpers
DE1073110B (de) Verfahren zur Herstellung gleichrichtender oder ohmscher Anschlußkontakte an Siliziumkarbidkorpern
DE1138481C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch einkristalline Abscheidung von Halbleitermaterial aus der Gasphase
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE1032853B (de) Verfahren zur Herstellung von Legierungskontakten auf einem Halbleitergrundkoerper aus Silizium
DE1179646B (de) Flaechentransistor und Verfahren zu seiner Herstellung
DE1179184B (de) Verfahren zum Herstellen von einkristallinen, insbesondere duennen halbleitenden Schichten
DE1521396B1 (de) Verfahren und vorrichtung zum herstellen eines halbleiter bauelementes mit einer schottky sperrschicht
DE1238105B (de) Verfahren zum Herstellen von pn-UEbergaengen in Silizium
DE1185293B (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1150456B (de) Esaki-Diode und Verfahren zu ihrer Herstellung
DE1229650B (de) Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
DE2346399A1 (de) Verfahren zum zuechten von epitaxialschichten
DE1696607B2 (de) Verfahren zum herstellen einer im wesentlichen aus silicium und stickstoff bestehenden isolierschicht
DE1260032B (de) Verfahren zur Bildung einer gleichrichtenden Sperrschicht in einem Halbleiterscheibchen
DE1963131A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE955624C (de) Verfahren zur Herstellung von Halbleitereinrichtungen
AT224693B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564170B2 (de) Halbleiterbauelement hoher schaltgeschwindigkeit und ver fahren zu seiner herstellung