DE1179646B - Flaechentransistor und Verfahren zu seiner Herstellung - Google Patents

Flaechentransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE1179646B
DE1179646B DEW17618A DEW0017618A DE1179646B DE 1179646 B DE1179646 B DE 1179646B DE W17618 A DEW17618 A DE W17618A DE W0017618 A DEW0017618 A DE W0017618A DE 1179646 B DE1179646 B DE 1179646B
Authority
DE
Germany
Prior art keywords
layer
semiconductor
conductivity type
surface layer
recrystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEW17618A
Other languages
English (en)
Inventor
Richard Leon Longini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE1179646B publication Critical patent/DE1179646B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/04—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the liquid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. KL: HOIl
Nummer:
Aktenzeichen:
Anmeldetag: Auslegetag:
Deutsche Kl.: 21g -11/02
W 17618VHIc/21g
6. Oktober 1955
15. Oktober 1964
Es werden häufig Flächentransistoren verlangt, bei denen die Emittergrenzschicht und die Kollektorgrenzschicht einen möglichst geringen, gleichmäßigen Abstand voneinander haben. Solche Transistoren sind insbesondere zur Verwendung in der Hochfrequenztechnik und auf ähnlichen Anwendungsgebieten geeignet. Infolge der geringen Dicke der zwischen Emitterzone und Kollektorzone befindlichen Basiszone ist es aber bei derartigen Flächentransistoren äußerst schwierig, einen Elektrodenanschluß an der Basiszone anzubringen.
Ziel der Erfindung ist die Schaffung eines Flächentransistors, bei dem dieser Nachteil wegfällt, sowie eines Verfahrens zur Herstellung eines solchen Transistors.
Es sind Flächentransistoren mit einer auf eine Halbleiterscheibe auflegierten Elektrode bekannt, bei denen die Rekristallisationsschicht der Elektrode mit einer dieser vorgelagerten Diffusionsschicht vorbestimmten Leitungstyps in nicht gleichrichtendem Kontakt steht. Die Diffusionsschicht bildet hierbei die Basiszone und die Rekristallisationsschicht die Emitter- oder Kollektorzone.
Der erfindungsgemäße Flächentransistor dieser Art ist gekennzeichnet durch eine Halbleiter-Oberflächenschicht entgegengesetzten Leitungstyps, die sich außerhalb der Legierungselektrode über den Halbleiterkörper erstreckt, und durch eine zwischen der den Rekristallisationsschicht vorgelagerten ersten Diffusionsschicht und dem übrigen Halbleiterkörper angeordnete zweite Diffusionsschicht entgegengesetzten Leitungstyps, die mit der Halbleiter-Oberflächenschicht eine zusammenhängende Halbleiterschicht entgegengesetzten Leitungstyps bildet.
Die zweite Diffusionsschicht, die sich in die Oberflächenschicht fortsetzt, kann in diesem Falle als Basiszone verwendet werden. So kann die Basiselektrode in einfacher Weise mit der Oberflächenschicht verbunden werden.
Die Kollektorelektrode läßt sich dann durch Aufschmelzen einer zweiten Legierungspille, die Dotierungsmaterial des der ersten Diffusionsschicht entsprechenden Leitfähigkeitstyps enthält, an einer entfernten Stelle auf dem Halbleiterkörper bilden.
Zur Herstellung des erfindungsgemäßen Flächentransistors kann man so vorgehen, daß zunächst eine dünne Oberflächenschicht der Halbleiterscheibe mit Dotierungsmaterial eines bestimmten Leitfähigkeitstyps dotiert und dann auf die gebildete Oberflächenschicht eine Legierungspille aufgebracht wird, die einen großen Anteil eines langsam diffundierenden Dotierungsmaterials vom entgegengesetzten Leit-Flächentransistor und Verfahren zu seiner
Herstellung
Anmelder:
Westinghouse Electric -Corporation,
East Pittsburgh, Pa. (V. St. A.)
Vertreter:
Dipl.-Ing. G. Weinhausen, Patentanwalt,
Frankfurt/M., Friedrich-Ebert-Str. 53
Als Erfinder benannt:
Richard Leon Longini,
Pittsburgh, Pa. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 29. Oktober 1954
(465 638)
fähigkeitstyp und einen kleinen Anteil eines schnell diffundierenden Dotierungsmaterials vom gleichen Leitfähigkeitstyp wie die Oberflächenschicht enthält, und daß die Anordnung auf eine Temperatur erhitzt wird, bei der die Legierungspille schmilzt und einen Teil des Halbleitermaterials 18ßt, daß anschließend die Anordnung um etwa 20° C oder mehr gekühlt wird, so daß sich das gelöste Halbleitermaterial wieder als mit beiden Dotierungsstoffen angereicherte Rekristallisationsschicht niederschlägt, und dann die Anordnung so lange auf dieser zweiten Temperatur gehalten wird, bis sich durch Diffusion der beiden verschieden schnell diffundierenden Dotierungsstoffe aus der Rekristallisationsschieht in die Halbleiterscheibe eine gleichmäßig dünne Diffusionsschicht, in der das schnell diffundierende Dotierungsmaterial überwiegt, in Form einer Fortsetzung der Oberflächenschicht mit dem gleichen Leitfähigkeitstyp wie diese gebildet hat, und zwischen der Rekristallisationsschicht und dieser Diffusionsschicht eine hierzu parallele, gleichmäßig dünne weitere Diffusionsschicht entstanden ist, in der das langsam diffundierende Dotierungsmaterial überwiegt, und daß dann auf Raumtemperatur abgekühlt wird.
Vorzugsweise wird während des Abkühlens zur Bildung der Rekristallisationsschicht ein Temperaturgefälle zwischen dem Halbleiterkörper und der
409 707/261
Legierangspille derart aufrechterhalten, daß der Halbleiter die niedrigere Temperatur hat.
Die Oberflächenschicht kann durch Aufdampfen einer dünnen Schicht von Dotierungsstoffen des einen Typs auf die Halbleiteroberfläche und anschließendes Erwärmen des Halbleiters zur Eindiffusion der Dotierungsstoffe gebildet werden.
Je nach dem verwendeten Dotierungsmaterial läßt sich auf diese Weise entweder ein pnip-Transistor oder npin-Transistor herstellen.
Die einzelnen Stufen des erfindungsgemäßen Verfahrens sind in der Zeichnung dargestellt. Es zeigt F i g. 1 eine Seitenansicht und
F i g. 2 bis 5 Schnitte des erfindungsgemäßen Flächentransistors in verschiedenen Herstellungsstufen.
Bei der Herstellung des erfindungsgemäßen Transistors wird ausgegangen von einer Halbleiterscheibe 10 aus eigenhalbleitendem Material. Diese kann aus einem Einkristall aus Germanium, Silizium, einer Silizium-Germanium-Legierung oder aus einer Legierung aus den Gruppen III und V des Periodischen Systems bestehen, z. B; aus Indiumarsenid. Die Halbleiterscheibe ist so weit gereinigt, daß sie einen hohen Widerstand aufweist. Für Germanium ergibt sich bei einem solchen eigenhalbleitenden Körper ein spezifischer Widerstand von über 40 Ohmzentimeter.
Auf die Scheibe 10 wird eine η-leitende Oberflächenschicht 11 aufgebracht. Dies kann dadurch geschehen, daß die Scheibe 10 Arsendämpfen oder einem anderen η-leitenden Dotierungsmaterial in einer Vorrichtung zum Aufdampfen im Vakuum ausgesetzt und einige Minuten lang auf 500 bis 600° C erhitzt wird, so daß auf einer Seite der Scheibe 10 die dünne Schicht 11 entsteht.
Die Oberfläche der Scheibe wird im übrigen in bekannter Weise poliert und geätzt oder sonstwie bearbeitet, um eine saubere und orientierte Kristallfläche zu erzeugen. Auf die Oberflächenschicht 11 wird dann eine Legierungspille 12 aufgebracht, die einen großen Anteil eines langsam diffundierenden p-leitenden Dotierungsmaterials und einen kleinen Anteil eines schnell diffundierenden η-leitenden Dotierungsmaterials enthält. Beispielsweise besteht die Pille aus Indium mit einem Legierungsanteil von 0,01 Gewichtsprozent Arsen. Das Indium, das p-leitend ist, diffundiert durch Germanium viel langsamer als das Arsen, das η-leitend ist. Die Ausdehnung der Legierungspilje 12 ist kleiner als diejenige der Oberflächenschicht 11.
Das in F i g. 1 gezeigte Gebilde wird dann in einen Ofen gebracht, der unter Vakuum gehalten wird oder in dem sich ein Schutzgas, wie Wasserstoff, Argon oder Helium, befindet, und auf eine Temperatur erhitzt, bei der die Legierungspille schmilzt, die Germaniumscheibe 10 jedoch noch fest ist. Für Legierungspillen auf der Grundlage von Indium ist eine Temperatur von 675° C geeignet. Wie in der F i g. 2 gezeigt, löst die geschmolzene Legierungspille 12 innerhalb kurzer Zeit einen Teil des Halbleitermaterials der Scheibe 10, wodurch eine flache Vertiefung 14 in der Oberseite der Scheibe 10 gebildet wird. Hierauf wird die Anordnung um etwa 20° C oder mehr abgekühlt, so daß ein Temperaturgefälle zwisehen der Halbleiterscheibe 10 und der geschmolzenen Pille 12 entsteht. Dies kann dadurch geschehen, daß die Halbleiterscheibe 10 auf eine gekühlte Graphitplatte aufgelegt wird. Die Temperatur der Pille 12 beträgt hierbei z. B. noch etwa 650° C, während diejenige der Scheibe 10 um einige Grad niedriger ist. Dies hat zur Folge, daß sich das gelöste Halbleitermaterial wieder als mit beiden" Dotierungsstoffen angereicherte Rekristallisationsschicht 16 an den Wänden der Vertiefung 14 niederschlägt, wie in der F i g. 3 gezeigt. In der Germaniumschicht 16 befindet sich also Indium als Hauptdotierung und Arsen in geringem Maße, d. h., die Schicht 16 ist p-leitend.
Die Anordnung wird für einen Zeitraum von etwa einer Stunde auf annähernd 650° C gehalten, so daß das Indium und das Arsen aus der Schicht 16 in die Germaniumscheibe 10 hineindiffundieren können. Es wurde festgestellt, daß es zweckmäßig ist, während dieses Diffusionsvorganges das Temperaturgefälle zwischen der Pille 12 und der Scheibe 10 aufrechtzuerhalten. Für den Verlauf des Diffusionsvorganges ist aber ein solches Temperaturgefälle unwesentlich. Da nun Arsen viel rascher diffundiert als Indium, ist am Ende des erwähnten Zeitraumes gemäß F i g. 4 eine gleichmäßig dünne Diffusionsschicht 18 am weitesten vorgedrungen, in der Arsen in vorherrschenden Mengen vorhanden ist, so daß die Schicht 18 η-leitend ist. Daran schließt sich eine p-leitende Diffusionsschicht 20 an, die zwischen der Rekristallisationsschicht 16 und der η-leitenden Diffusionsschicht 18 liegt. In der Schicht 20 ist als vorherrschende Dotierung Indium vorhanden. Die Schichten 16, 18 und 20 liegen übereinander und haben im wesentlichen die gleiche Ausdehnung. Hierbei bildet die η-leitende Diffusionsschicht 18 eine unmittelbare Fortsetzung der Oberflächenschicht 11, die ebenfalls η-leitend ist.
Die Legierungspille 12 bildet den Emitterteil des Transistors. Bei erfindungsgemäß hergestellten Transistoren wurde festgestellt, daß die Dicke der Schichten 16 und 18 etwa 1 Mikron beträgt, während die Dicke der Schicht 20 etwa 0,1 Mikron beträgt. Die Schichtdicke ist jedoch nicht kritisch. Die Schichten 16 und 20 wirken wie eine einzige p-leitende Schicht, da zwischen ihnen kein pn-übergang vorhanden ist. Sie sind auf den in unmittelbarer Berührung mit dem Emitter 12 stehenden Bereich beschränkt. Die n-ieitende Schicht 18 ist so stark dotiert, daß ihr Ohmscher Widerstand erheblich geringer als derjenige des eigenhalbleitenden Germaniums in der Scheibe 10 ist. Sie hat somit eine hohe Seitenleitfähigkeit. Der spezifische Widerstand dieser Schicht beträgt z. B. etwa 0,1 bis 1 Ohm · Zentimeter. Diese Schicht bildet zusammen mit der Oberflächenschicht 11 die Basiszone des Transistors.
Das gesamte in den Fig. 1 bis 4 dargestellte Verfahren kann in einem Zeitraum von etwa einer Stunde durchgeführt werden. Anschließend kann das Ganze auf Raumtemperatur abgekühlt werden.
Zur Fertigstellung des Transistors wird gemäß F i g. 5 nachträglich ein Kollektor 22 an einer entfernten Stelle des Halbleiterkörpers angebracht. Hierzu wird auf die Unterseite der Scheibe 10 eine Legierungspille aufgeschmolzen, die p-leitendes Dotierungsmaterial enthält. Sie kann aus einem Indiumkügelchen bestehen. Anschließend werden die Elektrodenanschlüsse angebracht, nämlich die Kollektorelektrode 24 am Kollektor 22, die Emitterelektrode 26 an der Emitterpille 12 und eine Basiselektrode 28 an der Oberflächenschicht 11.
Statt Arsen können als p-leitende Dotierungsstoffe Phosphor oder Antimon verwendet werden. Beispielsweise können zwanzig Gewichtsteile Antimon oder ein Gewichtsteil Phosphor statt eines Gewichtsteils Arsen angewandt werden. Statt des Indiums läßt sich Aluminium als p-leitender Dotierungsstoff verwenden. In diesem Falle kann man den Anteil des Arsens auf 1% erhöhen. In manchen Fällen kann die Legierungspille 12 auch aus mit Indium und Arsen dotiertem Blei in Anteilen von etwa 1000 bis 10 000 Teilen Indium auf 1 Teil Arsen bestehen.
Besteht die Halbleiterscheibe nicht aus Germanium, sondern aus Silizium, so wird grundsätzlich in gleicher Weise vorgegangen. Beispielsweise wird bei Verwendung einer Legierungspille 12 aus 99% Aluminium und 1% Arsen das in Fig. 1 gezeigte Gebilde auf etwa 825° C erhitzt, um das Aluminium zu schmelzen, so daß es einen Teil des Siliziums löst. Hierauf kann die Anordnung auf eine Temperatur von etwa 780° C abgekühlt werden, um die Rekristallisation des Siliziums einzuleiten. Anschließend kann die doppelte Diffusion bei einer Temperatur von annähernd 780° C während eines Zeitraumes von einigen Minuten durchgeführt werden. Andere geeignete p- und η-leitende Dotierungsstoffe für Silizium sind Indium bzw. Lithium.
Das vorstehend beschriebene Verfahren ist zur Herstellung von pnip-Transistoren geeignet. Bei der Herstellung von npin-Transistoren wird man in entsprechender Weise eine Legierungspille anwenden, die aus einem langsam diffundierenden n-leitenden Stoff im Überschuß und einem schneller diffundierenden p-leitenden Stoff besteht.

Claims (6)

Patentansprüche:
1. Flächentransistor mit einer auf eine Halbleiterscheibe auflegierten Elektrode, deren Rekristallisationsschicht mit einer dieser vorgelagerten Diffusionsschicht vorbestimmten Leitungstyps in nicht gleichrichtendem Kontakt steht, g e k e η η zeichnetdurch eine Halbleiter-Oberflächenschicht (11) entgegengesetzten Leitungstyps, die sich außerhalb der Legierungselektrode über den Halbleiterkörper erstreckt, und durch eine zwisehen der der Rekristallisationsschicht vorgelagerten ersten Diffusionsschicht (20) und dem übrigen Halbleiterkörper (10) angeordnete zweite Diffusionsschicht (18) entgegengesetzten Leitungstyps, die mit der Halbleiter-Oberflächenschicht (11) eine zusammenhängende Halbleiterschicht entgegengesetzten Leitungstyps bildet.
2. Flächentransistor nach Ansprach 1, dadurch gekennzeichnet, daß die Basiselektrode mit der Oberflächenschicht verbunden ist.
3. Flächentransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kollektorelektrode durch Aufschmelzen einer zweiten Legierungspille, die Dotierungsmaterial des der ersten Diffusionsschicht entsprechenden Leitfähigkeitstyps enthält, an einer entfernten Stelle auf den Halbleiterkörper gebildet ist.
4. Verfahren zur Herstellung eines Flächentransistors nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zunächst eine dünne Oberflächenschicht der Halbleiterscheibe mit Dotierungsmaterial eines bestimmten Leitfähigkeitstyps dotiert und dann auf die gebildete Oberflächenschicht (11) eine Legierangspille (12) aufgebracht wird, die einen großen Anteil eines langsam diffundierenden Dotierangsmaterials vom entgegengesetzten Leitfähigkeitstyp und einen kleinen Anteil eines schnell diffundierenden Dotierangsmaterials vom gleichen Leitfähigkeitstyp wie die Oberflächenschicht enthält, und daß die Anordnung auf eine Temperatur erhitzt wird, bei der die Legierungspille schmilzt und einen Teil des Halbleitermaterials löst, daß anschließend die Anordnung um etwa 20° C oder mehr gekühlt wird, so daß sich das gelöste Halbleitermaterial wieder als mit beiden Dotierungsstoffen angereicherte Rekristallisationsschicht (16) niederschlägt, und dann die Anordnung so lange auf dieser zweiten Temperatur gehalten wird, bis sich durch Diffusion der beiden verschieden schnell diffundierenden Dotierungsstoffe aus der Rekristallisationsschicht in die Halbleiterscheibe eine gleichmäßig dünne Diffusionsschicht (18), in der das schnell diffundierende Dotierungsmaterial überwiegt, in Form einer Fortsetzung der Oberflächenschicht mit dem gleichen Leitfähigkeitstyp wie diese gebildet hat, und zwischen der Rekristallisationsschicht und dieser Diffusionsschicht eine hierzu parallele, gleichmäßig dünne weitere Diffusionsschicht (20) entstanden ist, in der das langsam diffundierende Dotierungsmaterial überwiegt, und daß dann auf Raumtemperatur abgekühlt wird.
5. Verfahren nach Ansprach 4, dadurch gekennzeichnet, daß während des Abkühlens zur Bildung der Rekristallisationsschicht ein Temperaturgefälle zwischen dem Halbleiterkörper und der Legierungspille darart aufrechterhalten wird, daß der Halbleiter die niedrigere Temperatur hat.
6. Verfahren nach Ansprach 4 oder 5, dadurch gekennzeichnet, daß die Oberflächenschicht durch Aufdampfen einer dünnen Schicht von Dotierungsstoffen des einen Typs auf die Halbleiteroberfläche und anschließendes Erwärmen des Halbleiters zu Eindiffusion der Dotierangsstoffe gebildet wird.
In Betracht gezogene Druckschriften:
Deutsche Patentanmeldungen I 4677 VTIIc/21g (bekanntgemacht am 29.5.1952), S 32 974 VIIIc/ 21g (bekanntgemacht am 8. 7.1954), T 6752 VIIIc/ 21g (bekanntgemacht am 28.1.1954), W 12161 VIIIc/21g (bekanntgemacht am 16. 6.1954);
belgische Patentschrift Nr. 505 814.
Hierzu 1 Blatt Zeichnungen
409 707/261 10.64 © Bundesdruckerei Berlin
DEW17618A 1954-10-29 1955-10-06 Flaechentransistor und Verfahren zu seiner Herstellung Pending DE1179646B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US465638A US2840497A (en) 1954-10-29 1954-10-29 Junction transistors and processes for producing them

Publications (1)

Publication Number Publication Date
DE1179646B true DE1179646B (de) 1964-10-15

Family

ID=23848571

Family Applications (1)

Application Number Title Priority Date Filing Date
DEW17618A Pending DE1179646B (de) 1954-10-29 1955-10-06 Flaechentransistor und Verfahren zu seiner Herstellung

Country Status (7)

Country Link
US (1) US2840497A (de)
BE (1) BE542380A (de)
CH (1) CH338904A (de)
DE (1) DE1179646B (de)
FR (1) FR1143107A (de)
GB (1) GB799293A (de)
NL (2) NL200888A (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB807995A (en) * 1955-09-02 1959-01-28 Gen Electric Co Ltd Improvements in or relating to the production of semiconductor bodies
US2977256A (en) * 1956-08-16 1961-03-28 Gen Electric Semiconductor devices and methods of making same
US3066051A (en) * 1957-05-14 1962-11-27 Sprague Electric Co Preparation of multiple p-n junction semiconductor crystals
US3054033A (en) * 1957-05-21 1962-09-11 Sony Corp Junction type semiconductor device
US3001895A (en) * 1957-06-06 1961-09-26 Ibm Semiconductor devices and method of making same
US3008089A (en) * 1958-02-20 1961-11-07 Bell Telephone Labor Inc Semiconductive device comprising p-i-n conductivity layers
US2998334A (en) * 1958-03-07 1961-08-29 Transitron Electronic Corp Method of making transistors
US3109938A (en) * 1958-03-19 1963-11-05 Rauland Corp Semi-conductor device having a gas-discharge type switching characteristic
NL111773C (de) * 1958-08-07
US3049451A (en) * 1959-09-02 1962-08-14 Tung Sol Electric Inc Multiple zone semiconductor device and method of making the same
NL259311A (de) * 1959-12-21
NL263771A (de) * 1960-04-26
GB985864A (en) * 1960-08-05 1965-03-10 Telefunken Patent A semiconductor device
NL257150A (de) * 1960-10-22 1900-01-01
NL278058A (de) * 1961-05-26
US3210225A (en) * 1961-08-18 1965-10-05 Texas Instruments Inc Method of making transistor
NL272046A (de) * 1961-11-30
US3307088A (en) * 1962-03-13 1967-02-28 Fujikawa Kyoichi Silver-lead alloy contacts containing dopants for semiconductors
US3275906A (en) * 1962-08-20 1966-09-27 Nippon Electric Co Multiple hetero-layer composite semiconductor device
US3235419A (en) * 1963-01-15 1966-02-15 Philips Corp Method of manufacturing semiconductor devices
GB1145121A (en) * 1965-07-30 1969-03-12 Associated Semiconductor Mft Improvements in and relating to transistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE505814A (de) * 1950-09-14 1900-01-01

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL82014C (de) * 1949-11-30
GB728244A (en) * 1951-10-19 1955-04-13 Gen Electric Improvements in and relating to germanium photocells
NL168491B (de) * 1951-11-16 Roussel-Uclaf, Societe Anonyme Te Parijs.
NL180221B (nl) * 1952-07-29 Charbonnages Ste Chimique Werkwijze ter bereiding van een polyaminoamidehardingsmiddel voor epoxyharsen; werkwijze ter bereiding van een in water verdeeld hardingsmiddel; werkwijze ter bereiding van een epoxyharssamenstelling die een dergelijk hardingsmiddel bevat alsmede voorwerp voorzien van een bekledingslaag verkregen uit een dergelijke epoxyharssamenstelling.
NL178893B (nl) * 1952-11-14 Brevitex Ets Exploit Bandweefgetouw met een inslagnaald voor verschillende inslagdraden.
BE525428A (de) * 1952-12-30

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE505814A (de) * 1950-09-14 1900-01-01

Also Published As

Publication number Publication date
CH338904A (de) 1959-06-15
NL103256C (de)
US2840497A (en) 1958-06-24
FR1143107A (fr) 1957-09-26
BE542380A (de)
NL200888A (de)
GB799293A (en) 1958-08-06

Similar Documents

Publication Publication Date Title
DE1179646B (de) Flaechentransistor und Verfahren zu seiner Herstellung
DE1056747C2 (de) Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE1032404B (de) Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten
DE2040911A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE976360C (de) Verfahren zum Herstellen eines pn-UEbergangs zwischen zwei Zonen unterschiedlichen Leitungstyps innerhalb eines Halbleiterkoerpers
DE1297234B (de) Verfahren zur Herstellung des Halbleiterelementes eines stossspannungsfesten Halbleitergleichrichters
DE1514368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1150456B (de) Esaki-Diode und Verfahren zu ihrer Herstellung
DE1764023C3 (de) Halbleiterbauelement und Verfahren zum Herstellen
DE2702451B2 (de) Halbleiteranordnung
DE1102287B (de) Verfahren zur Herstellung von scharfen pn-UEbergaengen in Halbleiterkoerpern von Halbleiter-anordnungen durch Zusammenschmelzen einer p-leitenden Zone mit einer n-leitenden Zone in einem Erhitzungs-prozess
DE955624C (de) Verfahren zur Herstellung von Halbleitereinrichtungen
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE1589693C3 (de) Halbleiterbauelement mit flächenhaftem PN-Übergang
DE1130525B (de) Flaechentransistor mit einem scheibenfoermigen Halbleiterkoerper eines bestimmten Leitungstyps
DE1035780B (de) Transistor mit eigenleitender Zone
AT219097B (de) Tunnel-Diode und Verfahren zu ihrer Herstellung
DE1464696C (de) Verfahren zum Herstellen einer Esaki Diode, insbesondere mit einem Halbleiter korper aus Germanium
DE2811207A1 (de) Temperaturgradient-zonenschmelzverfahren durch eine oxidschicht
DE2857837C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2634155A1 (de) Halbleiter-gleichrichterventil mit kleinem vorwaerts-spannungsabfall
DE1282204B (de) Solarzelle und Verfahren zu ihrer Herstellung