DE2213037A1 - Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung von Trockenätzte chniken - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung von Trockenätzte chniken

Info

Publication number
DE2213037A1
DE2213037A1 DE19722213037 DE2213037A DE2213037A1 DE 2213037 A1 DE2213037 A1 DE 2213037A1 DE 19722213037 DE19722213037 DE 19722213037 DE 2213037 A DE2213037 A DE 2213037A DE 2213037 A1 DE2213037 A1 DE 2213037A1
Authority
DE
Germany
Prior art keywords
layer
substrate
silicon dioxide
mask
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722213037
Other languages
English (en)
Other versions
DE2213037C2 (de
Inventor
Richard CG. Harlow Essex; Eldridge Peter G. Bishops Stortford Hertfordshire: Swann (Großbritannien); Penton, Jack I., West Palm Beach, Fla. (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE2213037A1 publication Critical patent/DE2213037A1/de
Application granted granted Critical
Publication of DE2213037C2 publication Critical patent/DE2213037C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

lAM.l.srli.- .T1J-J- ij.au-ü.r.icf-. Ο-,-Il Ii. C. C. i;v;unn at nl 21/22-il/2-10/1
7:-'- J1L-C •L-iirc^-i-aiiK-LuMLu- Str. 19 13. ΜΓτ:-: 1972 ·- Dr.Rl./kn
DEUTwSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I. BR.
Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung von Trockenätztechniken
Die Priorität der Anmeldungen Nr. 126 749 und 126 218 in den Vereinigten Staaten von Amerika vom 22. März 1971 bzw. 19. März 1971 wird beansprucht.
Die Erfindung bezieht sich auf die Herstellung eines Halbleiterbauelements unter Benutzung von Gas- oder Trockenätztechniken.
Für gewöhnlich werden bei der Herstellung von Halbleiterbauelementen nasse saure Ätzmittel verwendet, wenn Schichten aus Silicium oder.Siliciumverbindungen, wie z.B. Siliciumnitrid, mit dem Ziel geätzt werden, dcjmit sich in diesen Schichten Aussparungen ausbilden. Unter Benutzung der Standard-Photolithographietechnik und dor Ätztechnik verwendet man oft KTFR- (Kodak Thin Film Re κ ist f.;). und Si]iciumdjoxyd-Masken zur Festlegung derjenigen
209841/1050
Vl 704 R.C.G. Sv:ann et al 21/22-1/2-10/!
Gcb~"ete, die geätzt werden sollen. Es geschieht oft, daß die nc-Bl;.-uireri /il-i'-r.iittel dazu neigen, diiekt unter der M.-.ske zu litzen, und εο die Maske unterätzen, steitt in dem gewünscl ';en vertikalen Schnitt zu ätzen. Ein derartiges Unterätzen führt oft zur Ausbildung von Lufttaschen an der Oberfläche des gebildeten Bauelements, wobei Verunreinigungen an der Grenzfläche zwischen einer geätzten Schicht und der unmittelbar benachbarten Oberfläche eingeschlossen werden können. Solche Verunreinigungen können auf die voraussichtlichen elektrischen Eigenschaften der fertiggestellten Bauelemente Einfluß nehmen und zu einer merklichen Verringerung der gesamten Ausbeute der hergestellten Bauelemente führen.
Es wurde gefunden, daß unter Anwendung des üblichen elektronenlosen Glimmentladungsgerätes, beschrieben in der US-Patentschrift 3 485 666, Stoffe wie .Silicium, Siliciumverbindungen und anderes Halbleitermaterial in dem gleichen Glimmentladungsgerät, das ursprünglich benutzt wurde, um Schichten von Siliciumverbindungen abzuscheiden, gas- oder trockengeätzt werden können.
Der Erfindung liegt die Aufgabe zugrunde, bei der Herstellung von Halbleiterbauelementen durch eine verbesserte Technik zur selektiven Ätzung von Silicium und Siliciumverbindungen das oben erwähnte Unterätzen zu verhindern. Ferner sollen die Verfahrensschritte, die zur Herstellung eines fertigen Halbleiterbauelements erforderlich sind, verringert werden.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine dielektrische Schicht auf der Oberfläche eines Halbleitersubstrats ausgebildet wird, daß auf der dielektrischen Schicht eine Maske ausgebildet wird, um .selektiv die Teile der dielektrischen Schicht freizulegen, die entfernt werden sollen, daß die freiliegenden Teile der dielektrischen Schicht durch Anwendung einer
20 98 Λ 1 /105Π
BAD ORiGINAL
Fl 704 R.C.G- Swann et al 21/22-1/2-10/11
C'liiumer.t J iu'iung in unmittelbarer Köln·, dar f re:i llogendcn Teile
gasgcvi'c'/■ t werden, bis die Oberfläche des Substrats zutage tritt und daß i.'orncr ein Bauelement auf der freiliegenden Oberfläche des Substrats ausgebildet wird.
Die Erfindung beschreibt ferner ein Verfahren zur Herstellung eines MIS-Bauelements, wobei zunächst eine dielektrische Schicht auf der Oberfläche eines Siliciumsubstrats ausgebildet wird,
ferner eine Maske auf der dielektrischen Schicht, um Teile
dieser Schicht freizulegen, die selektiv entfernt werden können, und endlich die freiliegenden Teile dieser Schicht gasgeätzt
werden, bis die Oberfläche des Substrats zutage tritt. Die Maske wird entfernt und eine Schicht Silicxumdioxyd auf den freiliegenden Teilen des Substrats abgelagert. Eine weitere Maske wird über einem Teil der Siliciuntdioxyd-Schicht ausgebildet, um ein Gatt festzulegen. Die freiliegenden Teile der Siliciumdioxyd-Schicht werden gasgeätzt, bis ein Teil der Oberfläche des Substrats zut£ige tritt, eine Emitter- und eine Kollektor zone eines vollständigen Bauelements kennzeichnend. Die zweite Maske wird entfernt und eine Emitter- und eine Kollektorzone in dem freiliegenden Oberflächenteil des Siliciumsubstrats ausgebildet.
Eine Siliciumdioxyd-Schicht wird auf der Oberfläche des Substrats abgelagert und eine v/eitere Maske auf der Silioiumdioxyd-Oberflache ausgebildet, um die Teile der Siliciumdioxyd-Oberfläche festzulegen, die den Kontaktbereich für die Elektroden der
Emitter-Kollektor-Zonen und des Gatts des Bauelements abgrenzen. Die freiliegenden Teile der Siliciuiudioxyd-Oberflache werden
gasgeätzt, bis die Emitter-, die Kollektorzone und das Gatt
zutage treten, und ohmsche Kontakte v/erden an der Emitterzone, der Kollektorzone und dem Gatt ausgebildet.
Fig. 1 bis 8 zeigen die Verfahrensschritte zur Herstellung eines Halbleiterbauelements.
2098A1/10B0
- 4 - . BAD ORIGINAL
ΓΙ 704 R.C.G. Swmn et al 21/22-1/^-10/11
In den meisten i'rundbeispielen ]\o:m ein HalbleiterbrMie] ement, wie ζ. B. eine Diode, auf einfache Kei.se durch Anwendung der Go κ-ätztechniken unter Benutzung des Cerates, wie es nach der US-Patentschrift 3 485 666 beschrieben wurde, gebildet werden.
Man kann z.B. ein Substrat, wie es p-leitendes Silicium mit einer kristallographischen Orientierung von <(lOO^> und einem spezifischen Widerstand von ca. 1 bis IO Ohm·cm darstellt, verwenden. Eine Passivierungsschicht, von z.B. 10.000 Λ kann auf der Oberfläche ausgebildet werden. Diese Passivierungsschicht kann Siliciumdioxyd sein und kann in der herkömmlichen Weise ausgebildet werden, z.B. durch Abscheidung mittels einer e.iek-trodenlosen Glimmentladung,, wie in der US-Patentschrift 3 48.υ f>C6 beschrieben, oder durch thermisches Aufwachsen in einer Sauerstof.{!atmosphäre bei ca. 1150 C. Unter Benutzung der herkömmlichen 1-iaskierungstechniken kann eine geeignete Maske, z.B. eine Standard-KTFR-Schablone,in der herkömmlichen Weise über der dielektrischen Schicht ausgebildet werden, um den Teil der dielektrischen Schicht hervorzuheben, der entfernt werden soll. Nun kann unter Benutzung des Glimmentladungs-Reaktors nach der oben erwähnten Patentschrift 3 485 666 ein Durchbruch in die Siliciumdioxyd-Schicht gasgeätzt werden. Dies wird durch eine Glimmentladung in unmittelbarer Nähe der Oberfläche der KTFR-Maske bewirkt, wobei die Atmosphäre in dem Gerät Fluor oder eine Fluorverbindung wie z.B. Kohlenstof ftetraf lu.orid (CF.) enthält.
Die Hoehfrequenzglimment]adung wird in der üblichen Weise durch Anwendung einer Hochspannung aus einem Hochfrequenzgenerator mit 1,5 KW bei 1 MIIz gegenüber den Hochfrequenzelektroden ausserhalb der Glocke durchgeführt. Es scheint so zu sein, daß die Fluorpartikel durch die Glimmentladung ionisiert werden, und, nachdem diese Glimmentladung oder die P]asmabildung in unmittel-
209841/1050
— 5 —
BAD
704 Κ.C.G. Swarm et al 21/22-1/2-10/13
J..· ar er i-iähe der Oberfläche der Photolack- und 5il.iciumd5.bxyd-Schiehten stattfindet, d.h. ca. 0,3 bis 1,27 cm von der Oberfläche der KTFR-Schicht entfernt, scheint es, daß das ionisierte Fluor die Oxydoberfläche anzugreifen und das Siliciumdioxyd-. Material zu ätzen beginnt. Die Hochfreguenzwicklungen des Glimmentladungsgerätes nach dem oben beschriebenen Patent können durch zylindrische Kondensatorplatten ersetzt werden, die ein Hochspannungssignal von 45 KVA und 400 KHz vom RF-Generator an die Kondensatorplatten zur Durchführung der Glimmentladung besitzen. Die Verwendung von Kondensatorplatten scheint-eine bessere Einstellung der Temperatur an der zu ätzenden Oberfläche zu gestatten. Bei der Verwendung von Kohlenstoff tetraf3.uorid als Atmosphäre und Ätzmittel im Glimmentladungsapparat kann Stickstoff als Trägergas verwendet und dadurch eine bessere Ätzwirkung erreicht·werden. Es wurde gefunden, daß das Gasätzen mit zufriedenstellender Wirkung bei Raumtemperatur, z.B. 20 C, vorgenommen werden kann, was eine bessere Steuerung und einen größeren Spielraum des Verfahrensablaufes gestattet. Die Temperatur des Substrats während der Trocken- oder Gasätzung kann auf 150°C gesteigert werden, wobei gleichzeitig ein Ansteigen der Ätzwirkung zu verzeichnen ist. über 150°C besteht jedoch die Tendenz einer Schädigung des KTFR-Photolackmaterials, so daß bei höheren Temperaturen eine andere Maske gewählt werden muß.
Die KTFR-Maske oder -Schablone, die eine Gasätzrate von ca. 100 A/min aufweist, kann als erste Maske für das Gasätzen von Siliciumdioxyd und Siliciumnitrid verwendet werden. Die Stärke der KTFR-Maske kann mindestens zweimal größer sein als die Stärke der zu ätzenden Schicht, wenn gewünscht wird, daß nur der freiliegende Teil der Schicht geätzt wird. Sehr oft ist es ganz zufriedenstellend, wenn die KTI'R-Schicht so dünn ist, daß sie entfernt werden kann, ehe das Ätzen durch die freiliegenden Teile der Schicht vervollständigt ist, und daß das. Gasätzen ohne
2098A1/105 0
— 6 — BAD ORIGINAL
Fl 701 R. C. G. Swarm et al 21/22-1/2-J.O/ll
sc'luiu.LLche Viii.hung auf die Genauigkeit der Schablone durchgeführt ν; or de η kann.
Das Gasätzen wird durchgeführt, bis die Oberfläche des Silicium·- substrats freiliegt. Dann v/erden unter Anwendung der herkömmlichen Diffusionstechniken Verunreinigungen vom η-Typ, wie z.B. Phosphor, durch die freiliegende Oberfläche in das Substrat eindiffundiert, bis sich darin ein pn-übergang gebildet hat. Ohmsche Kontakte, wie z.B. Aluminium, können an das Substrat vom p-Typ und an die Verunreinigungen vom η-Typ in wohlbekannter Weise angebracht werden, um ein vollständiges Bauelement zu bilden.
Was die Fig. 1 bis 8 betrifft, so wird die Herstellung eines MIS-Feldeffekttransistors unter Benutzung der vorteilhaften Gasoder Trockenätztechnik gezeigt.
Bezüglich Fig. 1 kann ein Substrat 1 in diesem Beispiel n-leitend sein und einen spezifischen Widerstand von ca. 4 Ohm·cm aufweisen. Dieses Substrat kann 25,4 bis 30,5 ,u dick sein und Teil einer Kontaktplatte mit einem Durchmesser von 3,8 cm, die eine ^lli^-Kristallographie aufweist. Ein Feldisolator 2 wird auf dem Substrat ausgebildet, wie Fig. 1 zeigt. Die Schicht 2 kann SiIiciumdioxyd sein, das thermisch auf der Oberfläche des Substrats in einer Dampfatmosphäre bei ca. HOO C aufgewachsen ist, bis die Schicht eine Stärke von ca. 2000 Λ besitzt. Schicht 3 kann eine Siliciumnitrid-Schicht sein, die über der Schicht 2 unter Benutzung der üblichen elektrodenlosen Glimmentladungstechnik bei ca. 400 C abgelager
ca. 3000 A besitzt.
ca. 400 C abgelagert wurde, bis die Schicht eine Stärke von
Fig. 2 zeigt eine geeignete Maske 4, die über der Nitridschicht. 3 ciusgebildet ist. Die Maske gibt einen Teil 5 der Oberfläche der Ni t r Ld;.; chi ent frei, durch den das Gaisätzen stattfinden wird. Die
209841/1050
— "7 —
IM 7ü4 R.C.G. Swarm et al 21/22-1/2-10/1]
Schablone und der Durchbruch, die den Teil 5 der Oberfläche freigeben, können in der bekannten Weise durch Standard-Photolithographietechnik unter Verwendung von Photolacken wie z.B. KTFR hergestellt werden, wobei die Maske 4 in der Tat eine gehärtete entwickelten Photolackschicht ist. Unter Benutzung der gleichen Gasätztechniken, wie sie für das Ätzen eines Durchbruchs in einer Siliciumdioxyd-Schicht beschrieben wurden, werden das freiliegende Siliciumnitrid und das darunterliegende Siliciumdioxyd weggeätzt, bis die Oberfläche des Teils 6 des Substrats freiliegt. Es ist zu bemerken, daß das Ätzen in einer vertikalen Weise geschieht und daß kein Unterätzen der Maske 4 auftritt, wie es geschieht, wenn nasse Ätzmittel verwendet werden. Es muß erwähnt werden, daß die KTFR-Maske während des Verfahrens ebenso gasgeätzt wird. Wird die Maske 4 nicht dünn genug gemacht, daß sie während des Ätzens durch die Schichten 2 und 3 vollständig entfernt wird, so bleibt eine dünne Maske 4 zurück, wie Fig. 3 zeigt. Die Photolackschicht 4" kann unter Benutzung des üblichen Kodak-J-100-Lacklösers entfernt werden, oder sie kann durch Gasätzen bei Raumtemperatur entfernt werden, indem eine Glimmentladung in unmittelbarer Nähe der Lackschicht 4' in einer Sauerstoffatmosphäre durchgeführt wird, Es muß erwähnt werden, daß ein zusätzlicher Vorteil der Gasätztechnik darin besteht, daß ein Durchbruch durch die Siliciumnitrid-Schicht und die Siliciumdioxyd-Schicht 2 in einer einzigen Operation geätzt werden kann.
Würde man die Naßätztechnik anwenden, wie sie in der US-Anmeldung Nr. 105 291 beschrieben wird, müßte zuerst eine Siliciumdioxyd-Schicht (Silox-Schicht) über der Nitrid-Schicht 3 abgelagert werden; dann müßte eine Photolackschicht ausgebildet werden, um die Siliciumdioxyd-Schicht zu maskieren; gepufferte Flußsäure müßte zum Ätzen eines Durchbruchs in dieser gebildeten Siliciumdioxyd-Schicht verwendet werden; dann müßte heiße Phosphorsäure
209841/1050
BAD ORIGINAL
Fl 704 R.C.G. Swann et al 2J/22-3/2-1O/.11
benutzt werden, um die Siliciunmitrid-Schicht zu durchätzen; und schließlich müßte gepufferte Flußsäure benutzt v/erden, um einen Durchbruch durch die darunterliegende Siliciumdiox d-Schicht 2 zu ätzen. Daraus ist ganz klar zu ersehen, daß durch den Gebrauch von Gasätztechniken die Ablagerung einer besonderen Siliciurndioxyd-Schicht zur Maskierung der Siliciumnitrid-,Schicht nicht erforderlich ist und drei getrennte Naßätzschritte durch einen einzigen Gasätzschritt ersetzt werden.
Wie Fig. 4 zeigt, wird nun eine trockene Siliciumdioxyd-Schicht thermisch in einer wasserfreien Sauerstoffatmosphäre in dem freiliegenden Teil 6 des Siliciumkörpers aufgewachsen. Diese Schicht, die das Gatt-Oxyd darstellt, läßt man bei 1150 C aufwachsen, bis
die Schicht eine Stärke von ca. 1000 A erreicht hat. Wie Fig. zeigt, kann wieder eine Schicht 8 von polykristallinem Silicium unter Anwendung einer Technik wie z.B. der pyrolytischen Ablagerung bei einer Temperatur von ca. 680 C aus einer Atmosphäre, die 2 % Silan in Stickstoff mit einem Trägergas wie z.B. Viasserstoff enthält, abgelagert werden. Die polykristalline Silicium-Schicht 8 wird über der Oxydschicht 7 und der Nitridschicht 3 abgelagert, bis Schicht 8 eine Stärke von ca. 5000 bis 8000 Ä erreicht.
Nun wird erneut unter Anwendung der oben beschriebenen Standard-Photolithographietechnik eine KTFR-entwickelte Photolackmaske auf dem Teil der polykristallinen Schicht 8 ausgebildet, die über- dem Gatt-Oxyd 7 liegt, wie Fig. 5 zeigt, um die Teile der polykristallinen Silicium-Schicht 8 und die darunterliegenden Teile der Oxydschicht 7 freizulassen, die entfernt werden sollen, um damit die Bereiche zu bestimmen, in denen die Emitter- und Kollektorzonen ausgebildet werden sollen. Unter Verwendung der gleichen oben beschriebenen Gasätztechniken werden das freiliegende polykristalline Silicium und die darunterliegende Oxyd-
209841/1050
Pl 704 . R.C.G. Swann et al 21/22-1/2-10/11
schicht 7 entfernt, so daß die Oberflächenbereiche 10 und 11 des Substrats 1 zutage treten. Die darüberliegende KTFR-Maske kann wieder mittels der gleichen oben beschriebenen Techniken entfernt werden. Es muß wiederum erwähnt werden, daß die unerwünschten Teile der polykristallinen Silicium-Schicht 8 und der Gatt-Oxyd-Schicht 7 unter Benutzung der Gasätztechnik und einer Photolackmaske in einem Schritt entfernt werden, ohne daß es erforderlich ist, zu anderen Masken, wie z.B. zu Siliciumdioxyd (Silox), und zu mehrfachen Naßätztechniken Zuflucht nehmen zu müssen, um jede Schicht zu entfernen.
Wie Fig. 6 zeigt, werden nun die Emitterzone 12 und die Kollektorzone 13 in dem Substrat 1 unter Anwendung der Standard-Diffusionstechnik ausgebildet, indem man eine Verunreinigung vom p-Typ, wie z.B. Bor, in die freiliegenden Substratoberflächen 10 und 11 eindiffundieren läßt. Wird nach diesem Beispiel ein Bauelement mit einem angereicherten p-Kanal und einem niedrigen Schwellwert ausgebildet, sollte das Bor gleichzeitig in den verbleibenden Teil 14 der polykristallinen Silicium-Schicht eindiffundiert werden, wobei Teil 14 das polykristalline Siliciumgatt darstellt.
Ohmsche Kontakte werden an der Emitterzone 12, der Kollektorzone 13 und dem polykristallinen Siliciumgatt 14 angebracht. Dies geschieht durch Ablagerung einer Schicht 15 von Siliciumdioxyd, wie z.B. Silox, in einer Stärke von 5000 A über der gesamten Oberfläche, wie Fig. 7 zeigt. Dann wird unter Anwendung der zuvor beschriebenen Photolithographietechnik eine entwickelte Photomaske 16 über der Schicht 15 ausgebildet, und zwar so, daß diejenigen Bereiche, die über den Emitter-Kollektor-Zonen und dem Gatt liegen und die mit ohmschen Kontakten, wie z.B. Aluminium, kontaktiert werden sollen, festgelegt werden. Unter Anwendung der oben beschriebenen Gasätztechniken werden erneut Durchbrüche in diese festgelegten Teile der Siliciumdioxyd-Schicht 15 ausgebildet. Wie Fig.. 8 zeigt, werden nun ohmsche Kontakte 17, 18
209841/1050
- ίο -
Fl 704 R.C.G. Swänn et al 21/2 2-1/2-10/1.1
und 19 aus geeignetem Material, wie z.B. Aluminium, an den entsprechenden Ernitter-Kollektor-Zonen und dem Gatt auf die herkömmliche Weise angebracht.
Man sieht, daß die Anwendung von Gas- oder Trockenätztechniken bei der Herstellung von Halbleiterbauelementen, wie sie oben für MIS-Bauelemente beschrieben wurden, nicht nur zu einem Bauelement führt, das aufgrund der Beseitigung des Unterätzens, das ursprünglich durch die herkömmliche Naßätzung verursacht wurde, verbesserte elektrische Charakteristiken aufweist, sondern daß das gesamte Verfahren wesentlich vereinfacht wurde und daß auf einige Verfahrensschritte, die bei der Anwendung von Naßätzmitteln nötig waren, tatsächlich verzichtet werden konnte. Darüber hinaus bringt der Verzicht auf Naßätzmittel auch die Beseitigung einer weiteren Quelle für Verunreinigungen, die für das fertiggestellte Bauelement nachteilig sind. Obgleich die obigen Bauelemente unter Anwendung besonderer Leitungswiderstände, Leitfähigkeiten, Schichtdicken und einer Folge von Diffusionsschritten beschrieben wurden, ist deutlich zu verstehen, daß man viele Abwandlungen durchführen kann und verschiedene andere Produkte nach den oben beschriebenen Gasätztechniken herstellen kann.
- 11 -.
208841/1050

Claims (15)

  1. Fl 704 R.C.G. Swann et al 21/22·-1/2-10/11
    PATENTMiSPRU CUE
    /l,. Verfahren zur Herstellung eines Halbleiterbauelements unter Anwendung der Gasätztechnik/ dadurch gekennzeichnet, daß eine dielektrische Schicht auf der Oberfläche eines Halbleitersubstrats ausgebildet wird, daß auf der dielektrischen Schicht eine Maske ausgebildet wird, um selektiv die Teile der dielektrischen Schicht freizulegen, die entfernt werden sollen, daß die freiliegenden Teile der dielektrischen Schicht durch Anwendung einer .Glimmentladung in unmittelbarer Nähe der freiliegenden Teile gasgeätzt werden, bis die Oberfläche des Substrats zutage tritt, und daß ferner ein Bauelement auf der freiliegenden Oberfläche des Substrats ausgebildet wird.
  2. 2. . Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
    dielektrische Schicht eine thermisch aufgewachsene Siliciumdioxyd-Schicht ist und das Substrat Silicium ist.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maske eine Photolithographiemaske ist.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Gasätzen unter 150 C durchgeführt wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Gasätzen bei Zimmertemperatur durchgeführt wird.
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Gasätzen in einer Atmosphäre durchgeführt wird, die Fluor oder eine Fluorverbindung enthält.
    209841 /1050 - 12 -
    Fl 704 R.C.G. Swann et al 21/22-1/2-10/11
  7. 7. Verfahren nach Anspruch 6 f dadurch gekennzeichnet, dai3 die Gasatmosphäre aus Kohlenstofftetrafluorid besteht.
  8. 8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Bauelement in dem freiliegenden Oberflächenteil dadurch ausgebildet wird, daß Material von entgegengesetztem Leitungstyp wie der des Substrats in das Substrat eindiffundiert wird, um pn-übergänge in dem Substrat zu bilden.
  9. 9. Verfahren zur Herstellung eines MIS-Bauelements nach Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß die Maske entfernt wird, daß eine Schicht aus Siliciumdioxyd über dem freiliegenden Teil des Substrats abgelagert wird, daß eine v/eitere Maske über der Siliciumdioxyd-Schicht ausgebildet wird, um einen Teil der Siliciumdioxyd-Schicht freizulegen und somit eine Gatt-Region abzugrenzen, daß die freigelegten Teile der Siliciumdioxyd-Schicht gasgeätzt werden, um Teile der Oberfläche des Substrats freizulegen, welche die Emitter- und Kollektorzonen des fertigen Bauelements darstellen, daß die weitere Maske entfernt wird, daß die Emitter- und Kollektorzonen im Bereich der freiliegenden Oberflächenteile des Siliciumsubstrats ausgebildet werden, daß ein Siliciumdioxyd-Schicht auf der Oberfläche des Substrats abgelagert wird, daß noch eine weitere Maske über der Siliciumdioxyd-Oberfläche ausgebildet wird, um die Teile der Siliciumioxyd-Schicht freizulegen, die den Kontaktbereich für Emitter-, Kollektor- und Gatt-Elektroden des Bauelements abgrenzen, daß die freiliegenden Gebiete der Siliciumdioxyd-Oberflache gasgeätzt werden, bis die Emitter-, Kollektor- und Gatt-Regionen zutage treten, und daß ohmsche Kontakte an diesen Zonen ausgebildet werden.
    209841/1050 -13-
    Fl 704 R.C.G. Swarm et al .21/22-1/2 -10/11
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die äielektrische Schicht aus einer weiteren Siliciumdioxyd-Schicht besteht, die von einer Siliciumnitrid-Schicht überlagert ist.
  11. 11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Gasätzen durch Einrichtung einer Glimmentladung in unmittelbarer Nachbarschaft der Maske durchgeführt wird.
  12. 12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Photolackmaske mittels Gasätzung entfernt wird.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das Gasätzen der Photolackschicht dadurch ausgeführt wird, daß eine Glimmentladung benachbart der Photolackschicht in einer Sauerstoffatmosphäre bei Raumtemperatur durchgeführt, wird.
  14. 14. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß eine polykristalline Silicium-Schicht über der Siliciumdioxyd-Schicht abgelagert wird und daß die zweite Maske über der polykristallinen Silicium-Schicht abgelagert wird, um Teile der polykristallinen Silicium-Schicht festzulegen.
  15. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die festgelegten Teile der polykristallinen Silicium-Schicht und der darunterliegenden Siliciumdioxyd-Schicht gasgeätzt werden, bis die Oberfläche des Substrats zutage tritt, und daß so die Emitter- und Kollektorzonen des vollständigen Bauelements bestimmt werden.
    209841/1050
    Leerseite
DE2213037A 1971-03-19 1972-03-17 Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode Expired DE2213037C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12602571A 1971-03-19 1971-03-19
US12621871A 1971-03-19 1971-03-19
US12674971A 1971-03-22 1971-03-22

Publications (2)

Publication Number Publication Date
DE2213037A1 true DE2213037A1 (de) 1972-10-05
DE2213037C2 DE2213037C2 (de) 1982-04-22

Family

ID=27383334

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19722211972 Pending DE2211972A1 (de) 1971-03-19 1972-03-13 Verfahren zum Herstellen eines MIS-Feldeffekttransistors
DE2213037A Expired DE2213037C2 (de) 1971-03-19 1972-03-17 Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19722211972 Pending DE2211972A1 (de) 1971-03-19 1972-03-13 Verfahren zum Herstellen eines MIS-Feldeffekttransistors

Country Status (5)

Country Link
US (1) US3761327A (de)
AU (1) AU465819B2 (de)
DE (2) DE2211972A1 (de)
FR (2) FR2130351B1 (de)
GB (1) GB1354425A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2340442A1 (de) * 1973-08-03 1975-02-20 Mitsubishi Electric Corp Verfahren zur herstellung von halbleiterelementen

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968562A (en) * 1971-11-25 1976-07-13 U.S. Philips Corporation Method of manufacturing a semiconductor device
DE2251823A1 (de) * 1972-10-21 1974-05-02 Itt Ind Gmbh Deutsche Halbleiterelement und herstellungsverfahren
US3910804A (en) * 1973-07-02 1975-10-07 Ampex Manufacturing method for self-aligned mos transistor
US3883372A (en) * 1973-07-11 1975-05-13 Westinghouse Electric Corp Method of making a planar graded channel MOS transistor
US3936859A (en) * 1973-08-06 1976-02-03 Rca Corporation Semiconductor device including a conductor surrounded by an insulator
IN140846B (de) * 1973-08-06 1976-12-25 Rca Corp
US4005455A (en) * 1974-08-21 1977-01-25 Intel Corporation Corrosive resistant semiconductor interconnect pad
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US4127931A (en) * 1974-10-04 1978-12-05 Nippon Electric Co., Ltd. Semiconductor device
US3943542A (en) * 1974-11-06 1976-03-09 International Business Machines, Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US4054989A (en) * 1974-11-06 1977-10-25 International Business Machines Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US3988619A (en) * 1974-12-27 1976-10-26 International Business Machines Corporation Random access solid-state image sensor with non-destructive read-out
US3996657A (en) * 1974-12-30 1976-12-14 Intel Corporation Double polycrystalline silicon gate memory device
US3958323A (en) * 1975-04-29 1976-05-25 International Business Machines Corporation Three mask self aligned IGFET fabrication process
JPS5232680A (en) * 1975-09-08 1977-03-12 Toko Inc Manufacturing process of insulation gate-type field-effect semiconduct or device
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
US4136434A (en) * 1977-06-10 1979-01-30 Bell Telephone Laboratories, Incorporated Fabrication of small contact openings in large-scale-integrated devices
GB2042801B (en) * 1979-02-13 1983-12-14 Standard Telephones Cables Ltd Contacting semicnductor devices
US4462846A (en) * 1979-10-10 1984-07-31 Varshney Ramesh C Semiconductor structure for recessed isolation oxide
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
KR890003218B1 (ko) * 1987-03-07 1989-08-26 삼성전자 주식회사 반도체 장치의 제조방법
US9827084B2 (en) 2007-10-26 2017-11-28 Embolitech, Llc Intravascular guidewire filter system for pulmonary embolism protection and embolism removal or maceration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1143374B (de) * 1955-08-08 1963-02-07 Siemens Ag Verfahren zur Abtragung der Oberflaeche eines Halbleiterkristalls und anschliessenden Kontaktierung
US3122463A (en) * 1961-03-07 1964-02-25 Bell Telephone Labor Inc Etching technique for fabricating semiconductor or ceramic devices
US3485666A (en) * 1964-05-08 1969-12-23 Int Standard Electric Corp Method of forming a silicon nitride coating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1143374B (de) * 1955-08-08 1963-02-07 Siemens Ag Verfahren zur Abtragung der Oberflaeche eines Halbleiterkristalls und anschliessenden Kontaktierung
US3122463A (en) * 1961-03-07 1964-02-25 Bell Telephone Labor Inc Etching technique for fabricating semiconductor or ceramic devices
US3485666A (en) * 1964-05-08 1969-12-23 Int Standard Electric Corp Method of forming a silicon nitride coating

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Z: "IBM Technical Disclosure Bulletin", Bd. 13, Sept. 1970, Nr. 4, S. 884 *
Z: "SCP and Solid State Technology", Bd. 20, Dez. 1967, Nr. 12, S. 33-38 *
Z: "Solid-State Electronics", Bd. 13, 1970, S. 1125-1144 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2340442A1 (de) * 1973-08-03 1975-02-20 Mitsubishi Electric Corp Verfahren zur herstellung von halbleiterelementen

Also Published As

Publication number Publication date
AU465819B2 (en) 1973-09-20
FR2130351A1 (de) 1972-11-03
DE2211972A1 (de) 1972-09-28
GB1354425A (en) 1974-06-05
FR2130351B1 (de) 1977-12-23
DE2213037C2 (de) 1982-04-22
US3761327A (en) 1973-09-25
FR2130352A1 (de) 1972-11-03
AU3991972A (en) 1973-09-20

Similar Documents

Publication Publication Date Title
DE2213037A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung von Trockenätzte chniken
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE3135815A1 (de) &#34;verfahren zur herstellung integrierter schaltungen&#34;
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2247975B2 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2059116A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE2755168A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3123348A1 (de) Halbleiterbaustein und verfahren zu dessen herstellung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2658304A1 (de) Halbleitervorrichtung
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1927645A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE2316118A1 (de) Verfahren zur herstellung von feldeffekttransistoren durch anwendung einer selektiven getterung

Legal Events

Date Code Title Description
8126 Change of the secondary classification

Ipc: H01L 29/78

D2 Grant after examination
8339 Ceased/non-payment of the annual fee