KR890003218B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR890003218B1
KR890003218B1 KR1019870002063A KR870002063A KR890003218B1 KR 890003218 B1 KR890003218 B1 KR 890003218B1 KR 1019870002063 A KR1019870002063 A KR 1019870002063A KR 870002063 A KR870002063 A KR 870002063A KR 890003218 B1 KR890003218 B1 KR 890003218B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
nitride film
etching
gate oxide
Prior art date
Application number
KR1019870002063A
Other languages
English (en)
Other versions
KR880011916A (ko
Inventor
양광희
강면구
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870002063A priority Critical patent/KR890003218B1/ko
Priority to GB8804243A priority patent/GB2203592B/en
Priority to DE3807433A priority patent/DE3807433A1/de
Priority to JP63051788A priority patent/JPS63234563A/ja
Publication of KR880011916A publication Critical patent/KR880011916A/ko
Application granted granted Critical
Publication of KR890003218B1 publication Critical patent/KR890003218B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제1도는 디램셀의 레이아웃의 평면도.
제2도는 제1도에서 a-a'로 절단한 경우의 단면도.
제3(a)도-제3(f)도는 본발명에 따른 제조공정도.
본 발명은 모오스(MPS : Metal Oxide Silicon)구조를 갖는 반도체 소자에 관한 것으로, 특히 모오스구조 트랜지스터의 게이트 산화막의 특성을 향상시키는 반도체 장치의 제조방법에 관한 것이다.
일반적으로 모오스 구조를 가진 반도체 소자에서 필드 산화막 생성시 대부분 질화막이 마스크로 사용되고 있으며 필드산화막과 같이 두꺼운 산화막을 빨리 성장시키기 위해서는 통상적으로 습식산화법이 사용되고 있다.
900-1000℃정도의 스팀(Steam) 분위기에서 열산화를 시키면 분위기중의 H2O가 질화막과 반응하여 산화실리콘과 암모니아분자(NH3)를 생성시키고 이 암모니아 분자가 실리콘기판 표면과 반응하여 실리콘기판 표면의 소정부분에 질화막의 성분을 가진 일명 화이트리본(White Ribbon)이라 불리우는 얇은 층이 형성된다.
상기한 화이트리본 생성과 작용을 간단히 설명하면 제1도는 고집적용 디램셀에 주로 사용되고 있는 접힘비트라인 형식으로 구성된 1트랜지스터 디램셀의 에이아웃의 평면도로 영역(1)은 스토리지 재패시터영역, 영역(2)는 미니필드영역, 영역(3)은 트랜지스터의 게이트영역, 영역(4)는 트랜지스터의 드레인영역, 영역(5)는 트랜지스터의 소오스영역이며, 영역(6)은 워드라인이 되는 폴리실리콘 스트립영역이다.
한편 제2도는 제1도에서 트랜지스터의 게이트영역을 a-a'로 절단한 단면도이다.
따라서 실리콘기판(10)의 표면에 150-150Å의 산화막(12)을 성장시키고 상기 산화막상부에 1000-1500Å의 질화막(14)을 성장시키고나서 반도체소자의 액티부(Ative)영역과 필드영역의 분리를 위한 필드산화막을 성장시키기 위해 사진식각 공정을 통해서 질화막을 선택적으로 에칭하고 채널스톱(Channdl Stope)을 위한 붕소이온 주입을 한다음 900-1000℃의 스팀 분위기로 5000-6000Å의 필드산화막(13)을 성장시킨다.
필드산화막 성장시 상기에서 이온주입된 붕소가 확산이 일어나서 채널스톱층(11)이 형성되며 질화막층 하부의 산화막은 질화막의 마스크 작용으로 성장하지 않는다.
상기 공정시에 스팀분위기중의 H2O가 질화막 하부영역(15)로 침투하여 산화실리콘과 암모니아 분자를 생성시키고 상기 암모니아 분자가 필드산화막을 지나 패드산화막(12)의 영역(16)까지 흘러 들어가서 실리콘기판 표면과 반응하여 영역(16)부분에 질화막의 성분을 가진 10-20Å의 얇은 막이 형성된다.
상기 제1도에 도시한 바와같이 고집적 디램에 있어서 ㅂ캐패시터와 결합된 1드랜지스터의 메모리 셀의 사용되고 있으며, 캐패시터에 전하를 축적시켜 정보상태를 조존하고 스토리지 캐패시터와 접속되어 외부와 연결을 시켜주는 트랜지스터에 적절한 신호를 가해서 트랜지스터의 게이트의 개페를 조절하여 정보를 기억시키거나 읽어낼 수 있다.
그러나 필드산화막 형성시 게이트 산화막층에 질화막 성분의 오염물질이 생성되게 되므로 디플리션 트랜지터(Depletion Transistor) 또는 인헨스멘트 트랜지스터(Inhancement Transistor)등의 특성이 나빠지게 되어 장시간 신뢰도를 보장할 수 없는 결점이 있다.
상기와 같은 문제점을 해결하기 위해서는 오염된 제이트 산화막을 제거하고 게이트 산화막을 재성장시키는 것이 필요하게 되나 게이트 산화막을 에칭하는 공정으로는 실리콘 기판 표면에 생성되어 있는 질화막 성분의 얇은막이 제거되지 않으므로 상기 막이 게이트 산화막의 재성장시 마스크 작용을 하게된다.
상기 질화막 성분의 얇은막을 제거하기 위해서 종래에는 오염된 게이트 산화막을 제거한 다은 질화막 성분의 얇은막이 마스크로 작용하지 못하는 200-1000Å정도의 희생 산화막을 성장시켜서 상기의 희생 산화막 성장시 질화막 성분의 얇은 막의 대부분이 희생 산화막속에 포함되게 되므로 희생 산화막의 에칭공정시 같이 제거되게 하는 방법을 사용했었다.
그러나 상기와 같은 종래의 방법은 오염된 게이트 산화막을 제거한후에 게이트산화막 보다 두꺼운 희생 산화막을 성장시키고 다시 희생산화막을 에칭해 내고나서 게이트산화막을 재성장 시키는 여러공정을 거치므로 작업수율이 떨어지게되며 또한 질화막 성분물질이 완전히 제거되지 않는 결점이 있었다.
따라서 본 발명의 목적은 게이트 산화막의 제품특성을 향상시키면서 작업수율도 높이는 모오스 구조반도체소자의 제조방법을 제공함에 있다.
따라서 목적을 달성하기 위한 본 발명은 질화막을 마스크로하여 필드산화막을 성장시키고나서 질화막 마스크를 제거하는 제 1공정과, 오염됨 게이트 산화막을 제거하는 제 2공정과, 실리콘기판 표면에 남아있는 질화막 성분의 이물질 제거를 위한 표면 인산처리를 하는 제 3공정과, 드라이 산소분위기에서 깨끗한 게이트 산화막을 성장시키는 제 4공정으로 이루어짐을 특징으로 한다.
이하 본 발명을 도면을 참조하여 상세히 설명한다. 제3(a)도-제3(f)도는 본발명에 따른 제조공정도로써, 상기 제1도에서 a-a'로 절단한 부분을 나타낸다. 제조공정도로써 제3(a)도는 반도체 기판상에 산화막과 질화막을 성장시키는 공정으로써, P형 단결정 실리콘기판(100)상에 950-1000℃의 온도에서 열산화법으로 150-400Å의 산화막(20)을 성장시키고 통상의 CVD(Chamical Vapor Depisition)법으로 1000-1500Å의 질화막(21)을 형성하고나서 상기의 전면에 포토레지스트(22)를 도포한다.
제3(b)도는 상기 질화막을 선택적으로 에칭하여 채널스톱을 위한 붕소이온을 주입하는 공정으로써, 통상의 사진식각 방법으로 포토레지스트(22)를 노광·현상한후 영역(23)의 질화막을 에칭해내고 포토레지스트(22)와 질화막(21)을 마스크로하여 제3(b)도의 전면에 에너지 30-80ev, 도우즈(dose)1012-1013/㎠로 붕소 이온주입을 하고난후 남아있는 포토레지스트(22)를 제거한다.
제3(c)도는 질화막을 마스크로하여 제3(b)도의 영역(23)에 필드산화막을 성장시키는 공정으로써, 950-1050℃의 온도에서 스팀분위기로 열산화시켜 5000-6000Å의 필드산화막(25)를 성장시킨다.
상기 공정시 필드산화막층(25) 하부의 붕소이온의 확산이 일어나서 채널스톱층(24)이 형성되며 또한 화이트본이라 불리우는 질화막성분의 이물질이 영역(26) 부위에서 10-20Å의 두께로 생성되게 된다.
제3(d)도는 질화막 마스크와 게이트산화막을 에칭해내고 노출된 실리콘기판 표면에 인산처리를 하는 공정으로써, 질화막 마스크(21)를 150-200℃의 인산(H3PO4)용액으로 80-100분동안 에칭을 실시하여 제거하고 나서 불산(HF)과 D.I 물(Deionized Water)의 비가 7 : 1인 희석 불산용액으로 오염된 게이트 산화막(20)을 제거하여 실리콘 기판의 상부(27)가 드러나게 한다.
희석 불산용액으로는 영역(26)의 질화막 성분의 이물질이 제거되지 않으므로 150-200℃의 인산용액에 침적시켜 10-60분간 에칭을 실시하여 질화막 성분의 이물질을 완전히 제거한다.
상기 공정이 끝난후 100대 1로 희석한 희석 불산용액으로 3-5분간 에칭을 실시하고나서 염산(HCL)과 과산화수소(H2PO2)로 구성된 SC2용액으로 세정작업을 실시하면 영역(26)과 영역(27)은 더욱 깨끗한 상태의 실리콘 표면이 된다.
제3(e)도는 실리콘기판 상에 끼끗한 게이트 산화막을 성장시키는 공정으로써, 900-1050℃의 온도에서 드라이산소(Dry O2) 분위기에서 열산화시켜 200-400Å의 게이트 산화막을 성장시키고 트랜지스터의 드레쉬홀드전압조정을 위해 에너지 40-80kev,도우즈 2×1011-3×1012/㎠로 분소이온 주입을 한다.
드라이 분위기에서 산화막을 성장시키면 스팀분위기보다 성장속도는 느리나 질이좋은 산화막층을 형성시킬수 있다.
제3(f)도는 게이트 산화막 상부에 형성되는 통상의 디램셀의 워드라인과 비트라인 형성공정으로써, 상기 제3(e)도의 상부에 다결정 실리콘 워드라인(30)을 형성하고 트랜지스터의 드레인과 소오스형성을 위한 비소이온 주입을 하고 나서 열산화법으로 다결정시리콘워드라인(30) 상부에 산화막(31)을 성장시키며 산화막 성장시 이온주입된 비소이온의 확산이 일어나서 트랜지스터의 드레인과 소오스가 형성된다.
상기 산화막 성장이 끝나고나서 PSG(Phospho-silicate glass)로된 보호막층(32)을 형성하고 보호막상부에 알루미늄 비트라인(33)을 형성해서 디램셀을 완성시킨다.
상기에서는 디램셀을 본발명의 실시예로 하였으나 본 발명은 질화막을 마스크로 사용하는 모든 소오스 구조반도체 소자에 적용할 수 있다.
상술한 바와같이 소오스 트랜지스터의 게이트전극 및 워드라인 형성전에 종래에는 필드산화막을 성장시킨 후 질화막 마스크를 에칭하는 제 1공정과, 기존 게이트 산화막을 에칭하는 제 2공정과, 질화막 성분의 이물질을 제거한기 위해서 두거운 희생 산화막을 성장시키는 제 3공정과, 상기 희생산화막을 에칭시키는 제 4공정과, 깨끗한 게이트 산화막을 성장시키는 제 5공정을 거쳤으나 본발명은 종래에 있는 제 3공정과 제 4공정을 표면인산처리의 한 공정으로 처리하므로서 제조공정을 단순하게하여 작업수율을 높일 수 있고, 또한 표면 인산처리 공정을 통하여 질화막 성분의 이물질이 완전히 제거되므로 제품특성이 우수한 게이트 산화막을 생성시킬 수 있는 이점이 있다.

Claims (1)

  1. 질화막을 마스크로하여 피드산화막을 형성하는 모오스구조의 반도체 소자의 제조방법에 있어서, 필드산화막 성장후 질화막 마스크를 에칭하는 제 1공정과, 게이트 산화막을 에칭하는 제 2공정과, 표면 인산처리를 하여 실리콘기판 표면에 생성되어 있는 질화막 성분의 이물질을 제거하는 제 3공정과, 상기 제 2공정으로부터 노출된 실리콘기판에 게이트산화막을 성장시키는 제 4공정으로 이루어짐을 특징으로하는 모오스 구조 반도체소자의 게이트 산화막 제조방법.
KR1019870002063A 1987-03-07 1987-03-07 반도체 장치의 제조방법 KR890003218B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019870002063A KR890003218B1 (ko) 1987-03-07 1987-03-07 반도체 장치의 제조방법
GB8804243A GB2203592B (en) 1987-03-07 1988-02-24 Method of manufacturing a semiconductor device
DE3807433A DE3807433A1 (de) 1987-03-07 1988-03-07 Verfahren zur herstellung von mos-halbleiter-bauteilen
JP63051788A JPS63234563A (ja) 1987-03-07 1988-03-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870002063A KR890003218B1 (ko) 1987-03-07 1987-03-07 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR880011916A KR880011916A (ko) 1988-10-31
KR890003218B1 true KR890003218B1 (ko) 1989-08-26

Family

ID=19259923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002063A KR890003218B1 (ko) 1987-03-07 1987-03-07 반도체 장치의 제조방법

Country Status (4)

Country Link
JP (1) JPS63234563A (ko)
KR (1) KR890003218B1 (ko)
DE (1) DE3807433A1 (ko)
GB (1) GB2203592B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008354B1 (ko) * 1994-01-12 1997-05-23 엘지반도체 주식회사 선택적 식각방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756646A (fr) * 1969-11-07 1971-03-01 Semi Conduttori S P A S G S So Procede pour la fabrication de dispositifs discrets a semi-conducteurs ou de circuits integres, et dispositifs obtenus par sa mise en oeuvre
DE2147569A1 (de) * 1970-09-23 1972-03-30 Texas Instruments Inc Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode und nach diesem Verfahren erhaltener Feldeffekttransistor
US3761327A (en) * 1971-03-19 1973-09-25 Itt Planar silicon gate mos process
JPS60137024A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 窒化珪素膜のエツチング方法

Also Published As

Publication number Publication date
GB2203592B (en) 1990-07-04
GB2203592A (en) 1988-10-19
DE3807433A1 (de) 1988-09-15
GB8804243D0 (en) 1988-03-23
KR880011916A (ko) 1988-10-31
JPS63234563A (ja) 1988-09-29

Similar Documents

Publication Publication Date Title
US4268321A (en) Method of fabricating a semiconductor device having channel stoppers
US4110899A (en) Method for manufacturing complementary insulated gate field effect transistors
US6589877B1 (en) Method of providing an oxide
US4257826A (en) Photoresist masking in manufacture of semiconductor device
US4335505A (en) Method of manufacturing semiconductor memory device having memory cell elements composed of a transistor and a capacitor
KR100226761B1 (ko) 반도체 소자의 제조방법
KR890003217B1 (ko) 디램 쎌의 제조방법
KR890003218B1 (ko) 반도체 장치의 제조방법
JPH0712058B2 (ja) 半導体装置およびその製造方法
GB2036431A (en) Double diffused transistor structure
US3800411A (en) Method of forming a stable mnos igfet
US6913979B2 (en) Method of manufacturing a metal oxide semiconductor transistor
JP3058981B2 (ja) トランジスタの製造方法
EP0233791A2 (en) Insulated gate field effect transistor and method of manufacture thereof
US6291284B1 (en) Method of fabricating semiconductor device
JP2663946B2 (ja) 半導体装置の製造方法
JP3257940B2 (ja) 半導体装置の製造方法
JPH0481327B2 (ko)
KR930007199B1 (ko) 평판형 커패시터 제조방법
JPS5817656A (ja) 半導体装置の製造方法
KR900001763B1 (ko) 디램셀의 제조방법
KR900008620B1 (ko) 반도체 메모리장치의 제조방법
KR20000023171A (ko) 반도체 기판의 열적 산화 공정 및 다수의 결정 방위의동시적 열적 산화 공정
JPH01145831A (ja) 半導体集積回路とその製造方法
RU865053C (ru) Способ изготовлени интегральных МДП-транзисторов

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050708

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee