DE2942236C2 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2942236C2
DE2942236C2 DE2942236A DE2942236A DE2942236C2 DE 2942236 C2 DE2942236 C2 DE 2942236C2 DE 2942236 A DE2942236 A DE 2942236A DE 2942236 A DE2942236 A DE 2942236A DE 2942236 C2 DE2942236 C2 DE 2942236C2
Authority
DE
Germany
Prior art keywords
transistor
base
emitter
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2942236A
Other languages
English (en)
Other versions
DE2942236A1 (de
Inventor
Shigeru Yokohama Komatsu
Shinobu Kitakyushi Fukuoka Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2942236A1 publication Critical patent/DE2942236A1/de
Application granted granted Critical
Publication of DE2942236C2 publication Critical patent/DE2942236C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Description

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Deckschicht (Viu) aus Siliziumnitrid oder -karbid mit einer Dicke von höchstens v> 0,1 μιη gebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Deckschicht (15.^ aus polykristallinem Silizium, Molybdän oder Wolfram mit einer Dicke von mehr als 0,3 μτη hergestellt wird. v>
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der Isolierschicht (13) die Emitterdiffusionsöffnung geformt wird, durch welche der Emitterbereich (17a,) in den Basisbereich (\2a) des ersten Transistors eindiffundierbar ist. und daß auf ho der Gesamtoberfläche sodann eine mit dem Emitterdotierstoff dotierte Silikatglasschichi (14) aufgebracht wird.
5. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß der Emiiterdotiersloff nach dem Aufbringen der Deckschicht (tSaJabgclagcri wird.
6. Verfahren nach Arspruch I, dadurch gekennzeichnet, daß nach dem Aufbringen der Deckschicht (i5a) eine Ionenimplantation des Emitterdotierstoffs vorgenommen wird.
7. Verfahren nach einem der Ansprüche 1,4,5 und 6. dadurch gekennzeichnet, daß aJs oxidierende Atmosphäre ein Gasgemisch verwendet wird, das aus Sauerstoff und Stickstoff besteht und Wasserdampf enthält.
8. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß die Wärmebehandlung zum Eindiffundieren des Emitterdotierstoffs in den Basisbereich (\2b) des zweiten Transistors bei einer niedrigeren Temperatur erfolgt als die Wärmebehandlung zum Eindiffundieren eines L'mitterdotierstoffs in den Basisbercich (12^des ersten Transistors.
9. Verfahren nach Anspruch 1 oder 8, dadurch gekennzeichnet, daß die Wärmebehandlung zum Eindiffundieren des Emitterdotierstoffs in den Basisbereich (12a,>des ersten Transistors bei einer Temperatur von 1050— 1100°C in einer wasserdampfhaJtigen oxidierenden Atmosphäre durchgeführt wird, und daß die Wärmebehandlung zum Eindiffundieren des Emitterdotierstoffs in den Basisbereich (126,} des /weiten Transistors bei einer Temperatur von 900— 1000°C in einer wasserdampffreien oxidierenden Atmosphäre durchgeführt wird.
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung nach dem Oberbegriff des Patentanspruches 1.
Im -allgemeinen wird der Basisbereich eines als Halbleiteranordnung benutzten Transistors so ausgebildet, daß dieser an die Frequenz, bei welcher der Transistor arbeiten soll, angepaßte Eigenschaften besitzt. Falls zwei auf einer einzigen Halbleiteranordnung ausgebildete Transistoren mit stark untersch;glichen Frequenzen betrieben werden und ihre Basisbereiche mit derselben Tiefe in ein Substrat eindiffundiert sind, ergeben sich die folgenden Schwierigkeiten:
1. Wenn alle Transistoren, die gemeinsam eine einzige Halbleiteranordnung bilden, vom Hochfrequcn/.typ sind, so daß ihre Basisoereiche nur eine geringe Diffusionstiefc besitzen, können Schwingungen im Nicdcrfrcqucnz-Schaltungsteil der Anordnung auftreten. Bei einer solchen Konstruktion besitzt daher ein Leistungsiransistor aufgrund der geringen Diffusionstiefe des Basisbereichs nur einen schmalen sicheren Arbeitsbereich.
2. Wenn die die Halbleiteranordnung bildenden Transistoren vom Niederfrequenztyp sind und daher Basisbereiche mit großer Diffusionstiefe besitzen, kann bei der niedrigen Frequenz, mit welcher diese Transistoren betrieben werden, kein stabiler Betrieb des Teils einer Halbleiteranordnung (z. B. eines Schwingkreise*), für den Hochfrcquenzeigenschaften erforderlich sind, gewährleistci werden.
Zur Vermeidung der genannten Mangel ist es nötig, mehrere Transistoren in einem Substrat unter Änderung der Tiefe, bis zu welcher ihre Basis- und Emitterbcrcrhe eindiffundiert sind, in Abhängigkeit von der jeweiligen Bitriebsfrcquenz der Transistoren auszubilden. Wenn jedoch in ein und demselben Substrat ein Transistor, dessen Basisbcrcieh eine größere Diffusionslicfe bcsit/.t, und ein Transistor ausgebildet werden sol-
en, dessen Basisbereich eine kleinere Diffusionstiefe lesitzt, ergeben sich die im folgenden geschilderten Schwierigkeiten.
Zunächst muß dabei der Emitterbereich des einen Transistors mit größerer Tiefe eindiffundiert werden, jevor ein anderer Emitterbereich flacher eindiffundicrt ü'ird. Wenn beim Eindiffundieren des Emitterbereiches ■nil größerer Tiefe eine oxidierende Atmosphäre angewandt wird, treten in unerwünschter und nachteiliger Weise Schwankungen im Konzentrationsprofil eines einen flachen Basisbereich bildenden Dotierstoffs auf. Durch die Wärmebehandlung beim Eindiffundieren eines Transistor-Basisbereiciis mit geringerer Tiefe werden außerdem die Eigenschaften eines Transistors mit größerer Diffusionstiefe seines Basisbereichs, z. B. der Stromverstärkungsfaktor, merklich verändert.
Wie vorstehend angedeutet, ist also das Verfahren zur Ausbildung eines Transistors mit geringerer Diffusionstiefe von Basis- und Emitterbereich sowie eines anderen Transistors mit größerer Diffusionstiefe von Basis- und Emitterbereich in einem Substrat, wobei diese Transistoren jeweils vorgesehene Sirömversiärkungseigenschaften besitzen sollen, sehr kon^liziert, woraus sich eine Erhöhung des Ausschusses ergibt. In jüngster Zeit wird andererseits eine größere Integrationsdichte einer Halbleiteranordnung gefordert, so daß zahlreiche Schaltungen, die auf verschiedenen Frequenzen arbeiten, in Form einer einzigen Halbleiteranordnung ausgelegt sein sollen.
Aus der US-PS 35 66 218 ist ein Verfahren zur Herstellung einer integrierten Schaltung mit zwei Transistoren bekannt die sich durch ihre Basisweite unterscheiden. Es ist eine integrierte Schaltung beschrieben, bei der ein erster Transistor einen Basisbereich aufweist, in den ein Emitterbereich eindiffundiert ist. Ein zweiter Transistor besteht aus einem Basisbereich, in den ebenfalls ein Emitterbereich eindiffundiert ist. Die beiden Basisbereiche haben die gleiche Diffusionstiefe, zumal sie auch in einem Verfahrensschritt gemeinsam hergestellt werden Die unterschiedliche Basisweile der Basisbereiche wird bei diesem bekannten Verfahren durch die unterschiedliche Diffusions'iefe der beiden Emitterbereiche erzielt.
Bei dem in der US-PS 35 66 2!8 beschriebenen Verfahren haben also die beiden Transistoren die gleiche Basisdiffusionstiefe und eine unterschiedliche Emitterdiffusionstiefe. Die unterschiedliche Basisweite der beiden Transistoren wird gewählt, damit deren Stromverstärkungsfaktor bei sonst im wesentlichen gleicher Betriebsfrequenz verschiedpn ist.
Weiterhin ist aus der US-PS 39 33 540 ein Verfahren zur Herstellung einer Halb'eiteranordnung bekannt, die aber nicht zwei Transistoren in einem einzigen Substrat enthält. Bei diesem bekannten Verfahren wird vielmehr ein Siliziumnitridfi'm als Maske verwendet, um durch Oxidation den Oberflächenbereich eines Halbleitersubstrates in einen Siliziumdioxidfilm zur Isolation umzuformen. Weiterhin liegt bei dem aus der US-PS 39 33 540 bekannten Transistor der Basisbercich, dessen Profil durch den obigen Isolationsschritt beeinflußt wird, unterhalb des Siliziumnitridfilmes.
Schließlich ist noch aus der US-PS 40 89 021 ein Verfahren nach dem Oberbegriff des Anspruchs 1 bekannt, mit dem eine zwei Transistoren aufweisende Halbleiteranordnung herstellbar ist. Die beiden Transistoren haben dabei sowohl eine unterschiedliche Basisdiffusionstiefe als auch eine unterschiedliche Emittcrdiffusionsticfe. Die so aufgebaute Halbleiteranordnung soll sich durch eine hohe Durchbruchsspannung auszeichnen.
Demgegenüber ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung einer Halbleiteranordnung zu schaffen, bei der zwei Transistoren sich in der Betriebsfrequenz bei im wesentlichen gleichem Stromverstärkungsfaktor unterscheiden.
Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnenden Teil enthaltenen
ίο Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Patentansprüchen 2 bis 9 angegeben.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigt
Fig. IA bis IG schematische Darstellungen der aufeinanderfolgenden Arbeitsgänge bei der Herstellung einer Halbleitervorrichtung nach dem erfindungsgemäßen Verfahren unter Verwendung von dotiertem SiIikatglas zur Bildung eines Emitterbereichs in einem tieferen Basisbercich,
F i g. 2A bis 2C schematische Darstc-.iungen der aufeinanderfolgenden Arbeitsgänge bei einer Abwandlung des erfindungsgemäßen Verfahrens zur Bildung eines Emitterbereichs in einem tieferen Basisbereich und
F Ί g. 3A bis 3C den F i g. 2A bis 2C ähnelnde Darstellung einer weiteren Abwandlung unter Anwendung einer Ionenimplantation zum Eindiffundieren eines Emitterbereichs in einem tieferen Basisbereich.
Im folgenden ist zunächst anhand der Fig. IA bis IG ein spezielles Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleiteranordnung erläutert.
Gemäß Fig. IA werden ein erster bzw. tieferer Basis-
J5 bereich 12a (Basisbereich des ersten Transistors) und ein zweiter bzw. flacherer Basisbereich 12Z> (Basisbereich des zweiten Transistors) nach dem üblichen Verfahren durch Diffusion in einem z. B. aus Silizium bestehenden Halbleitersubstrat 10 ausgebildet. Die den flacheren Basisbereich \2b enthaltende Zone kann, obgleich nicht dargestellt, durch einen pn-übergang bzw. eine Sperrschicht gelrennt sein. Die Öffnungen, durch welche diese tieferen und flacheren Basisbereiche eindiffundicri werden, werden durch eine Isolierschicht 13 aus z. B. SiO.. abgedeckt, die auf die gesamte Hauptoberfläche des Substrats 10 aufgetragen wird. Die Isolierschicht 13 wird sodann selektiv angeätzt, so daß über dem tieferen Basisbereich 12a eine öffnung (Emitterdiffusionsöffnung) geformt wird, über welche in diesen Basisbereich 12a ein erster Emitterbereich eindiffundiert werden kann. Gemäß Fig. IB wird sodann eine dotierte Silikatglasschicht 14 auf die gesamte Hauptfläche des Substrats 10 aufgebracht. Diese Silikatglasschicht 14 gelangt dabei über die öffnung im tieferen Basisbereich 12a mit dein Substrat 10 in Berührung. Aus diesem Grund braucht die;c dotierte Silikatglassc'-?icht 14 nur über der öffnung ausgebildet zu werden. Das dotierte Silikatglas enthält eine hohe Konzentration an n-Doticrstoff, wie Phosphor oder Arsen, wenn die beiden
bo Basisberciche 12a und 12b vom p-Typ sind. Das Auftragen der Silikatglasschicht 14 kann auf übliche Weise erfolgen. Bevorzugt wird jedoch die Glasschicht 14 nach dem Dampfphasenaufwachsverfahren !>ei niedriger Temperatur von etwa 500°C in einem Gasgemisch aus
b5 SiH4. PH loder AsH ι und O2 aufgedampft.
Gemäß Fig. IC wird eine Schicht 15a nach einem üblichen Verfahren über die gesamte Silikatglasschicht 14 hinweg aufgebracht. Die Schicht 15a wird selektiv
weggeätzt, so daß eine Schicht 15£> stehen bleibt, die gemäß Fig. ID zumindest den flacheren Basisbereich 12b bedeckt. Wenn die Deckschicht 15b so aufgetragen wird, daß sie die anderen Abschnitte der Hauptfläche des Substrats 10 als diejenigen abdeckt, in denen der tiefere Basisbereich 12a eindiffundiert ist. kann beispielsweise ein Basiswiderstandsbereich geschützt werden, der vor Änderungen des Schichtwidersiands bewahrt werden muß. Die Deckschicht 156 verhindert ein Oxidieren der Hauptfläche des Substrats 10 während des anschließenden Arbeitsgangs des Kindifftindicrcns eines Emitterbereichs in den tieferen Basisbcrcich durch den die dotierte Silikatglasschicht 14 und die Isolierschicht 13 durchdringenden Sauerstoff und Dampf. Wenn die Deckschicht 15b aus Siliciumnitrid oder Siliziumkarbid besteht, vermag sie den genannten Schutz mit einer Dicke von höchstens 0.1 μΐη zu gewährleisten, weil Siüziunrinitnd oder Si!iv»>nik;irhid auch in oxidierender Atmosphäre nur in geringem Maß zu Siliziumdioxid zersetzt werden kann. Wenn die Deckschicht 15b aus polykristallinem Silizium. Molybdän oder Wolfram besteht, muß sie mit ausreichend großer Dicke (z. B. mindestens etwa 0,3 μιτι) aufgetragen werden, um vor zu starker Oxidation geschützt zu sein, weil sich die genannten Stoffe leichter oxidieren lassen als Siliziumnitrid, Siliziumkarbid oder Kohlenstoffnitrid.
Gemäß Fig. IE wird in einer oxidierenden Atmosphäre ein erster Emitterbereich 17a (F.mitterbereich des ersten Transistors) thermisch in den tieferen Basisbereich 12/> eindiffundiert. Die Wärmebehandlung erfolgt dabei im allgemeinen 15 bis 30 min lang bei einer Temperatur von 1050 bis 1100"C, wenn /.. B. ein n-Dotierstoff eindiffundiert wird. Beim Arbeitsgang gemäß Fig. IE wird ein einen Emitter bildender Dotierstoff von der dotierten Silikatglasschicht 14 durch die genannte öffnung hindurch unter Bildung eines Emitterbereichs 17a in den tieferen Basisbereich 12a cindiffundiert. Die Größe des Stromverstärkungsgrads eines auf diese Weise hergestellten Transistors wird dabei auf 100 bis 200 eingestellt. Die genannte Wärmebehandlung erfolgt in einer oxidierenden Atmosphäre, z. B. einem gasförmigen Gemisch aus Stickstoff und Sauerstoff, das Wasserdampf enthält. Dabei wird gemäß F i g. 1E auf thermischem Wege eine Oxidschicht 16 zwischen der elektrisch isolierenden SiOj-Schicht 13 und dem Substrat 10 gebildet. Die dabei thermisch gebildete Oxidschicht 16 besteht aus SiO> und besitzt im allgemeinen, je nach den Bedingungen bei der Wärmebehandlung, eine Dicke in der Größenordnung zwischen einigen 10-'° m und mehre/en 10-" m. Die Oxidschicht 16 wird nur in den Abschnitten der Grenzschicht zwischen Isolierschicht 13 und Substrat 10 geformt, die nicht durch die Deckschicht \5b abgedeckt sind. Der Grund hierfür besteht darin, daß die Deckschicht 15b ein Eindringen von Sauerstoff und Sauerstoffverbindungen in die von ihr abgedeckten Abschnitte verhindert.
Nach dem Eindiffundieren des Emitterbereichs 17a in den tieferen Basisbereich 12a wird die Deckschicht 15b nach einem üblichen Verfahren auf die in F i g. 1F gezeigte Weise selektiv weggeätzt. Beim Ausführungsbeispiel gemäß F i g. 1F ist die Deckschicht 15b vollständig weggeätzt worden. Es ist jedoch auch möglich, nur den nötigen Teil der Deckschicht 15b wegzuätzen, um eine öffnung für das anschließende Eindiffundieren eines Emitterbereichs in den flacheren Basisbereich 12b zu schaffen. Gemäß Fig. IE wird auf übliche Weise eine weitere Emitterdiffusionsöffnung 13a durch die Isolierschicht 13 und die dotierte Silikatglasschicht 14, die sich beide über dem flacheren Basisbereich 12b befinden, hindurch geformt. Gemäß Fig. IG kann diese weitere Emitterdiffusionsöffnung 13a in der Isolierschicht 13 einen kleineren Durchmesser und in der Silikatglasschicht 14 (bei \4u) einen größeren Durchmesser besitzen. Ebenso können die öffnungen in beiden Schichten 13 und 14 auch gleichzeitig mit gleich großem Durchmesser geformt werden. Schließlich wird gemäß Fig. IG ein einen Emitter bildender Dotierstoff zur Bildung eincs /weilen F.mittcrbcreichs 17b (Emitterbereich des zweiten Transistors) nach einem üblichen Verfahren in den flacheren Basisbereich 12b cindiffundiert. Der zweite Kmitterbercich 17b im flacheren Basisbereich 12b sollte vorzugsweise bei niedrigerer Temperatur, beispiclswcisc 900 bis 1000"C, als bei der Diffusion des ersten Emiiicrbcrcichs 17a im tieferen Basisbereich 12a cindiffundiert werden. Wenn der flachere Basisbercich 12b eine Tiefe von etwa 1,2 μΐη besitzt, empfiehlt es sich, das Eindiffundicren des zweiten Emitterbereichs 17b etwa 30 min lang bei einer Temperatur von etwa 95O0C in einer wasserdampffreien oxidierenden Atmosphäre durchzuführen. Auf diese Weise wird der Stromverstärkungsgrad des hergestellten Transistors auf 100 eingestellt.
2S Im folgenden ist anhand der F i g. 2A bis 2C ein anderes Ausführungsbeispiel des erfindungsgemäßen Verfahrens beschrieben. Dabei wird ein erster Emitterbereich durch Ablagerung bzw. Aufdampfung eines Dotierstoffs mit anschließender Emittersetzung ausgebil-
jo det.
Wie beim zuerst beschriebenen Ausführungsbeispiel wird ein Substrat 10 vorgesehen, das einen tieferen Basisbcrcich 12a und einen flacheren Basisbereich 12b besitzt und dessen Hauptfläche mit einer SiOrlsolierschicht 13 bedeckt ist. Gemäß Fig.2A wird bei einem üblichen Verfahren eine Emitterdiffusionsöffnung 29 in der Isolierschicht 13 ausgebildet, um einen ersten Emitterbereich in den tieferen Basisbereich 12a einzudiffundieren. Sodann wird eine den flacheren Basisbereich 12b bedeckende Si iN.i-Schicht 28 geformt. Hierauf wird ein Emitter-Dotierstoff aufgedampft. Wenn beispielsweise Sauerstoff und Phosphoroxychlorid (POClj) verwendet werden, werden gemäß Fig.2B eine Phosphorglasschicht 21 und eine Phosphorablagerungsschicht 27a gebildet. Wenn die Wärmebehandlung in einer wasserdampfhaltigcn Atmosphäre erfolgt, wird der Dotierstoff unter Bildung eines ersten Emitterbereichs 17a in den tieferen Basisbcrcich 12a eindiffundiert. Dabei bildet sich gemäß F i g. 2C auf dem Abschnitt der Oberfläche des Substrats 10, der nicht durch die Si1N4-SChICh, 28 geschützt ist, auf thermischem Wege eine Oxidschicht
16. welche den tieferen Basisbereich 12a und den darin geformten ersten Emitterbereich 17a bedeckt
Nachstehend ist anhand der F i g. 3A bis 3C ein drittes Ausführungsbeispiel des erfindungsgemäßen Verfahrens beschrieben. Dabei wird der erste Emitterbereich durch Ionenimplantation eindiffundiert, worauf eine Emittersetzung erfolgt.
Das verwendete Substrat 10 weist einen tieferen Basisbereich 12a und einen flacheren Basisbereich 12b auf, wobei die Hauptfläche des Substrats 10 mit einer SiOj-lsolierschicht 13 bedeckt ist.Gemäß Fig.3A wird in der Isolierschicht 13 eine Emitterdiffusionsöffnung 29 geformt, um einen ersten Emitterbereich in den tieferen Basisbereich 12a einzudiffundieren. Sodann wird eine den flacheren Basisbereich 12b bedeckende SijN4-Schicht 28 auf die Isolierschicht 13 aufgetragen bzw. aufgedampft. Anschließend wird ein Emitter-Do-
ticrsioff, beispielsweise Phosphor, nach einem üblichen loncnimplantationsvcrfahren durch die Öffnung 29 hindurch in den tieferen BasLsbcreich 12;/ eingebracht, um eine loncnimplanta'.ionsschichi .37a gemiiU F-" i g. 3B /u bilden. Durch Wärmebehandlung in einer wasserdampf- s haltigen oxidierenden Atmosphäre wird im tieferen Basisbereich 12a ein Emitterbereich 17a geformt. Dabei entsteh; gemäß Fig. JC in dem nicht durch die Si iN^Schicht 28 geschützten Teil der Oberfläche des Substrats 10 eine Oxidschicht 16. Letztere bedeckt den tieferen Basisbereich 12a und den Emitterberiich 17a.
Wenn eine Halbleiteranordnung hergestellt wird, deren Substrat mehrere Transistoren mit Basisbereichen unterschiedlicher Diffusionstiefe aufweist, kann nach dem vorliegenden Verfahren der Stromvcrstärkungsfaktor des ersten Transistors genau eingestellt werden, dessen Basisbereich im voraus mit größerer Tiefe eindiffundiert wird, ohne daß mögliche Änderungen des SirüiTiversiärküngsfakicrs berücksichtigt zu werden brauchen, die bei der späteren Wärmebehandlung zur Ausbildung eines Emitterbereichs im Basisbereich des zweiten Transistors entstehen können, dessen Basisbereich eine geringere Diffusionstiefe besitzt. Der Grund hierfür ist folgender: Da zunächst ein Emitterbereich im tieferen Basisbereich des ersten Transistors durch Diffusion ausgebildet und gleichzeitig auf thermischem Wege eine den tieferen Basisbereich bedeckende Oxidschicht geformt wird, verhindert diese Oxidschicht ein weiteres Eindringen eines Emitter-Dotierstoffs in den tieferen Basisbereich bzw. den bereits in den tieferen jo Basistcreich eindiffundierten Emitter-Dotierstoff an einem Eindringen bis zu einer wesentlich größeren Tiefe während der anschließenden Wärmebehandlung zum •Eindiffundieren eines Emiaerbereichs in den flacheren Basisbereich des zweiten Transistors. Auch wenn die J5 genannte Wärmebehandlung 1 h lang bei einer Temperatur von !05Q0C in wasserdampffreier oxidierender Atmosphäre durchgeführt wird, wird der Stromverstärkungsfaktor des ersten Transistors, dessen Basisbereich im voraus mit größerer Tiefe eindiffundiert worden ist, durch diese Wärmebehandlung praktisch nicht beeinflußt. Genauer gesagt: Versuche haben gezeigt, daß sich im Stromverstärkungsfaktor nur Änderungen von weniger als 10% ergaben. Wenn dagegen ein Emitterbereich in einer inerten Atmosphäre in den tieferen Basisbereich des ersten Transistors eindiffundiert wird, bildet sich überhaupt keine Oxidschicht. Wenn dabei die spätere Wärmebehandlung 30 min lang bei einer Temperatur von 9500C in einer wasserdampffreien oxidierenden Atmosphäre durchgeführt wird, zeigt der Stromverstärkungsfaktor des ersten Transistors Schwankungen einer Größenordnung von 200 bis 400%.
Wenn ein Emitterbereich nach dem vorliegenden Verfahren in oxidierender Atmosphäre eindiffundiert wird, wird ein Basis-Dotierstoff in die resultierende Oxidschicht eingeführt. Der Basis-Dotierstoff zeigt insbesondere im flachen Basisbereich merkliche Änderungen des Konzentrationsprofils in der Nähe der Substratoberfläche. Beim vorliegenden Verfahren werden dagegen die Bereiche der Substratoberfläche, in welche der ω tiefere Basisbereich nicht eindiffundiert ist, insbesondere die Substratoberflächenbereiche, in denen sich der flachere Basisbereich befindet, mit einer antioxidierenden Schicht bedeckt Infolgedessen wird zumindest auf dem P.acheren Basisbereich keine Oxidschicht abgela- (.5 gert Selbst wenn dabei ein Emitterbereich in oxidierender Atmosphäre eindiffundiert wird, zeigt die Dotierstoffkonzentration des flacheren Basisbercichs sowie des erforderlichenfalls vorgesehenen Basiswiderstandsbereichs nur geringe Änderungen im Kon/entrationsprofil.
Mit dem vorstehend beschriebenen Verfahren kann somit auf sehr einfache Weise eine Halbleiteranordnung geschaffen werden, bei welcher die Stromverstärkungseigenschaften eines Transistors, dessen Basis- und Emitlorbereiche eine größere Diffusiomsiiefe besitzen, und eines Transistors, dessen Basis- und Emitterbereiche mit geringerer Tiefe eindiffundiert sind, genau gesteuert werden können.
Hierzu 4 Blatt Zeichnungen

Claims (1)

Palen tansprüche:
1. Verfahren zur Herstellung eintr Halbleiteranordnung in einem Substrat (10)
a) mit einem ersten Transistor, der im Vergleich zu einem zweiten Transistor eine größere Diffusionstiefe des Basisbereiches (i2a) und des Emitterbereiches (17a,>aufweist,
b) bei dem eine Isolierschicht aus Oxid (13) auf eine Hauptoberfläche des Substrates (10) aufgebracht wird, in das die Basisbereiche (12a, \2b) des ersten und des zweiten Transistors eindiffundiert worden sind.
c) bei dem in den Basisbereich (\2a) des ersten Transistors durch eine in der Isolierschicht (13) angebrachte Emitterdiffusion.söffnung hindurch ein Emiiisrdotierstoff mittels einer Wärmebehandlung eingebracht wird, dadurch gekennzeichnet, daß
d) vor dem Einoringen des Emitterdotierstoffs in den Basisbereich (12a^ des ersten Transistors eine Deckschicht (i5b) auf die Isolierschicht (13) aufgebracht wird, die zumindest den Basisbereich des zweiten Transistors (i2b) und höchstens den Teil der Hauptoberfläche des Substrates (10), in welchen der Basisbcrcich des ersten Transistors [\2a) nicht cindiffundicrt ist, bedeckt.un 'die verhindert, daß die Hauptoberfläehe des darunterliegenden Substrates (10) während der anschließenden Einbringung des Emitterdotierstoffes in den Basi'bcrcich (12a,/ des ersten Transistors oxidiert w>;-d, daß
e) der Emitterdotierstoff in den Basisbercich (12;^ des ersten Transistors in einer oxidierenden Atmosphäre eindifftindiert wird,daß
f) auf thermischem Wege eine Oxidschicht (16) in dem Teil der Hauptoberflächc des Substrates (10), der nicht mit der Deckschicht (\5b) bedeckt ist, eingebracht wird, und daß
g) ein Teil der Deckschicht (\%b) und der Isolierschicht (13) weggeätzt wird und durch diesen weggeätzten Teil hindurch der F.mittcrbcrcich (Mb) in den Basisbercich {\2b) des /weiten Transistors cindiffundiert wird.
DE2942236A 1978-10-19 1979-10-18 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2942236C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12783478A JPS5555559A (en) 1978-10-19 1978-10-19 Method of fabricating semiconductor device

Publications (2)

Publication Number Publication Date
DE2942236A1 DE2942236A1 (de) 1980-04-24
DE2942236C2 true DE2942236C2 (de) 1984-10-18

Family

ID=14969805

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2942236A Expired DE2942236C2 (de) 1978-10-19 1979-10-18 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (4)

Country Link
US (1) US4261765A (de)
JP (1) JPS5555559A (de)
DE (1) DE2942236C2 (de)
GB (1) GB2033660B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933860A (ja) * 1982-08-19 1984-02-23 Toshiba Corp 半導体装置およびその製造方法
US4499653A (en) * 1983-11-03 1985-02-19 Westinghouse Electric Corp. Small dimension field effect transistor using phosphorous doped silicon glass reflow process
JPS60117765A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
US4939104A (en) * 1984-10-31 1990-07-03 Texas Instruments, Incorporated Method for forming a buried lateral contact
EP0768714B1 (de) * 1995-10-09 2003-09-17 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Herstellungsverfahren für Leistungsanordnung mit Schutzring
DE69534919T2 (de) 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
EP0772241B1 (de) 1995-10-30 2004-06-09 STMicroelectronics S.r.l. Leistungsbauteil hoher Dichte in MOS-Technologie
EP0961325B1 (de) 1998-05-26 2008-05-07 STMicroelectronics S.r.l. MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
US6372595B1 (en) 1999-12-03 2002-04-16 Legerity, Inc. Lateral bipolar junction transistor with reduced parasitic current loss
US6437421B1 (en) * 1999-12-03 2002-08-20 Legerity, Inc. Self-aligned dual-base semiconductor process and structure incorporating multiple bipolar device types
FR3100434B1 (fr) * 2019-09-11 2023-10-27 Oreal Applicateur pour le maquillage des fibres kératiniques humaines, notamment des sourcils

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566218A (en) * 1968-10-02 1971-02-23 Nat Semiconductor Corp The Multiple base width integrated circuit
JPS502477A (de) * 1973-05-07 1975-01-11
US3992232A (en) * 1973-08-06 1976-11-16 Hitachi, Ltd. Method of manufacturing semiconductor device having oxide isolation structure and guard ring
JPS5214594B2 (de) * 1973-10-17 1977-04-22
US3883889A (en) * 1974-04-15 1975-05-13 Micro Power Systems Inc Silicon-oxygen-nitrogen layers for semiconductor devices
US4030952A (en) * 1974-04-18 1977-06-21 Fairchild Camera And Instrument Corporation Method of MOS circuit fabrication
DE2453134C3 (de) * 1974-11-08 1983-02-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren
JPS5216186A (en) * 1975-07-30 1977-02-07 Hitachi Ltd Producing method of semiconductor device
JPS5922380B2 (ja) * 1975-12-03 1984-05-26 株式会社東芝 ハンドウタイソシノ セイゾウホウホウ
JPS5269587A (en) * 1975-12-08 1977-06-09 Hitachi Ltd Device and manufacture for high voltage resisting semiconductor
NL7604986A (nl) * 1976-05-11 1977-11-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
US4110125A (en) * 1977-03-03 1978-08-29 International Business Machines Corporation Method for fabricating semiconductor devices

Also Published As

Publication number Publication date
JPS5555559A (en) 1980-04-23
DE2942236A1 (de) 1980-04-24
JPS6157712B2 (de) 1986-12-08
GB2033660A (en) 1980-05-21
GB2033660B (en) 1983-01-19
US4261765A (en) 1981-04-14

Similar Documents

Publication Publication Date Title
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2718894A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2942236C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2823967A1 (de) Npn-transistor
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE2014797B2 (de) Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung
DE3421927A1 (de) Vertikal-mos-transistor
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee