DE1564958C3 - Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung

Info

Publication number
DE1564958C3
DE1564958C3 DE19661564958 DE1564958A DE1564958C3 DE 1564958 C3 DE1564958 C3 DE 1564958C3 DE 19661564958 DE19661564958 DE 19661564958 DE 1564958 A DE1564958 A DE 1564958A DE 1564958 C3 DE1564958 C3 DE 1564958C3
Authority
DE
Germany
Prior art keywords
germanium
substrate
gallium arsenide
circuit
islands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19661564958
Other languages
English (en)
Other versions
DE1564958A1 (de
DE1564958B2 (de
Inventor
Paul Dean Maycock
Edgar Clayton Teague
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1564958A1 publication Critical patent/DE1564958A1/de
Publication of DE1564958B2 publication Critical patent/DE1564958B2/de
Application granted granted Critical
Publication of DE1564958C3 publication Critical patent/DE1564958C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von integrierten Halbleiterschaltungen mit einem hochohmigen einkristallinen Galliumarsenid-Substrat, sowie nach diesem Verfahren erhaltene integrierte Halbleiterschaltungen.
Seit vielen Jahren bemüht man sich, die Frequenz, bei der Halbleitervorrichtungen und -schaltungen betrieben werden können, zu erhöhen. Um Halbleitervorrichtungen, z. B. Transistoren, bei hohen Frequenzen betreiben zu können, müssen die physikalischen Abmessungen der Vorrichtungen sehr klein sein. Obwohl Germanium eine höhere Beweglichkeit der Ladungsträger besitzt als Silicium und daher für Hochfrequenzanwendungen an sich geeigneter wäre, wurden doch bis vor kurzem für die meisten Hochfrequenzanwendungen Siliciumtransistoren verwendet, und zwar weil die Technologie des Siliciums viel fortgeschrittener war als die des Germaniums, so daß Siliciumvorrichtungen viel kleiner hergestellt werden konnten, was die dem Germanium eigenen Vorteile aufwog. Vor kurzem wurde jedoch die Technologie des Germaniums so weit verbessert, daß planare Germaniumtransistoren unter Anwendung von Diffusionsmethoden hergestellt werden können, welche den zur Herstellung planarer Siliciumvorrichtungen angewendeten gleichen.
Um eine Schaltung bei hoher Frequenz zu betreiben, müssen die Schaltungskomponenten dicht beieinander liegen, so daß Fortpflanzungsverzögerungen und Übertragungsverluste auf einem Minimum gehalten werden. Integrierte Schaltungen, in welchen die sehr kleinen Komponenten in situ auf einem einzigen Substrat gebildet und durch auf der Oberfläche
ίο des Substrats gebildete Leiter miteinander verbunden werden, bieten an sich die besten Möglichkeiten, um die Schaltungskomponenten dicht nebeneinander anzuordnen. Wenn sie nur einen sehr geringen Abstand voneinander besitzen, treten jedoch die aktiven Komponenten untereinander in Wechselwirkung, und die Leistung der Schaltung wird verschlechtert, es sei denn, die Komponenten können in wirksamer Weise voneinander isoliert werden. Siliciumvorrichtungen in einer integrierten Schaltung wurden durch einen pn-Übergang oder durch eine Oxidschicht isoliert, mit welcher jede einzelne Komponente vollständig unterlegt war. Auch wurden einzelne Vorrichtungen mit einem isolierenden Substrat, z. B. einem Saphir, mittels eines Klebstoffs verbunden oder indem man SiIicium auf einem Saphir wachsen ließ.
Es war bekannt, Germaniuminseln in einem Galliumarsenid-Substrat zu bilden, indem man das Germanium epitaktisch auf dem Galliumarsenid oder in Vertiefungen, die in dessen Oberfläche geätzt wurden, aufwachsen ließ. Diese Verfahren gingen jedoch nicht über ein Versuchsstadium hinaus.
Es war auch schon bekannt, in den eingeätzten Vertiefungen eines Galliumarsenid-Substrats nacheinander mehrere Germaniumschichten mit unterschiedlicher Störstoffkonzentration unter Bildung einer planen Oberfläche mit dem Substrat epitaktisch abzuscheiden. Nach diesem Verfahren werden eine dünne Schicht aus N+-Material und dann eine Schicht mit geregelter Störstoffkonzentration gebildet, welche sich naturgemäß über den ganzen geätzten Bereich mit Ausnahme des kleinen Bereichs erstrecken, wo die N+-Schicht an die Oberfläche kommt. Eine Regelung der Abmessungen der einzelnen Schichten ist somit nicht möglich.
Gemäß der Erfindung können nun bei integrierte!? Halbleiterschaltungen, bei denen in bekannter Weise auf einer Seite eines hochohmigen einkristallinen GaI-liumarsenidsubstrats an mehreren Stellen durch Ätzen Vertiefungen erzeugt und in diesen Vertiefungen epitaktisch niedergeschlagene Germaniuminseln derart gebildet werden, daß sie mit dem Substrat eine plane Oberfläche bilden, worauf in den Germaniuminseln Schaltungselemente ausgebildet werden, die Abmessungen der Schicht aus Germanium mit geregelter Störstoffkonzentration unabhängig von den Abmessungen der Inseln sein, indem aus den durch einen ersten Niederschlag gebildeten Germaniuminseln ein Teil bis auf eine vorbestimmte Tiefe herausgeätzt und dann in diesen Vertiefungen erneut Germanium mit geregelter, für die Ausbildung der Schaltungselemente geeigneter Störstoffkonzentration epitaktisch abgeschieden wird.
Das hochohmige Galliumarsenid isoliert jede der Germaniuminseln elektrisch von den andern, so daß die innerhalb jeder Insel gebildete Schaltungskomponente von den in den anderen Inseln gebildeten Komponenten elektrisch isoliert ist. Geeignete verbindende elektrische Leiter, z. B. über eine isolierende Oxyd-
3 4
schicht verlaufende Metallstreifen, vervollständigen Substratoberfläche unter Anwendung von Standarddie integrierten Halbleiterschaltungen, methoden, wobei man zuerst den Reaktorraum aus-
Die Erfindung wird nachstehend unter Bezug- spült und dann gegen eine Verunreinigung von nähme auf die verschiedene Ausführungsformen der außen schützt. Die Konzentration des Germanium-Erfindung erläuternde Zeichnung näher beschrieben. 5 tetrachloride soll 0,01 Volumprozent betragen. Ger-
In der Zeichnung zeigt manium wächst dabei epitaktisch auf die Oberfläche
F i g. 1 bis 6 leicht schematisierte perspektivische des Galliumarsenidsubstrats auf. Nachdem einmal Darstellungen zur Erläuterung der integrierten Schal- die anfängliche Germaniumschicht auf dem Galliumtungen gemäß der Erfindung sowie eines Verfahrens arsenid gebildet ist, werden die Temperatur und die zur Herstellung derselben, 10 Konzentration weniger kritisch, da dann Germanium
Fig. 7 bis 11 leicht schematisierte perspektivische auf Germanium aufwächst.
Darstellungen zur Erläuterung der erfindungs- Dann wird das überschüssige Germanium 20 durch gemäßen integrierten Schaltungen und eines abge- mechanisches Läppen unter Freilegung der Oberwandelten Verfahrens zu ihrer Herstellung und fläche 10 a des Galliumarsenidsubstrats 10 entfernt,
F i g. 12 eine leicht schematisierte Schnittansicht, 15 wobei jedoch in den Vertiefungen 18 und 19 des Subweiche einen typischen Transistoraufbau zeigt, wie er strats Germaniuminseln 20 a und 206 eingebettet zuin der erfindungsgemäßen integrierten Halbleiter- rückbleiben. Da die Germaniumschicht 20 epitaktisch schaltung verwendet werden kann. auf das einkristalline Galliumarsenidsubstrat 10 auf-
Die erfindungsgemäße integrierte Schaltung und gewachsen war, bilden die beiden Germaniuminseln das Verfahren zu ihrer Herstellung werden am besten 20 20 a und 20 b epitaktische Fortsetzungen des einunter Bezugnahme auf F i g. 1 bis 6 erläutert. Das kristallinen Galliumarsenidsubstrats.
Ausgangsmaterial zur Herstellung der integrierten Wird das Germanium durch Wasserstoffreduktion Schaltung ist ein Scheibchen 10 aus hochohmigem von Germaniumtetrachlorid niedergeschlagen, neigt Galliumarsenid, das manchmal auch als halbisolie- der bei der Reaktion gebildete Chlorwasserstoff darendes Galliumarsenid bezeichnet wird. Das Gallium- 25 zu, Arsen aus dem Galliumarsenidsubstrat 10 freizuarsenid kann entweder η-leitend oder p-leitend sein machen. Infolgedessen sind die Germaniuminseln und ist vorzugsweise so hochohmig wie möglich. 20 a und 20 b stark mit Arsen dotiert und bilden ein η-Leitendes, mit Chrom dotiertes Galliumarsenid mit niederohmiges η-leitendes Material,
einem spezifischen Widerstand von bis zu etwa 109 Zur Bildung von einkristallinem Germanium mit Ohmzentimeter bei 200C kann unter Anwendung 30 einer geregelten Störstoffkonzentration, welche sich derzeit bekannter Methoden hergestellt werden. zur Herstellung einer Halbleitervorrichtung eignet,
Aus der Oberfläche des Galliumarsenidsubstrats 10 wird dann eine Siliciumdioxydmaskierungsschicht 22 wird dann eine Siliciumdioxydschicht oder eine nach einer beliebigen Methode erneut auf dem Subandere Maskierungsschicht 12 gebildet und in Form strat 10, wie vorstehend beschrieben, gebildet und eines Musters gebracht, welches das Galliumarsenid- 35 dann nach photolithographischen Methoden unter substrat an Stellen freilegt, wo schließlich eine Halb- Bildung von Öffnungen 24 und 26, welche mit den leiterkomponente gewünscht wird, z. B. in den recht- stark dotierten Germaniuminseln 20 a und 206 fluchwinkeligen Stellen 14 und 16. Die Siliciumoxydmas- ten, in Form eines Musters gebracht. Das Substrat kierungsschicht kann nach üblichen Niederschla- kommt dann wieder in einen geeigneten Reaktor und gungsmethoden gebildet werden, z. B. durch Pyrolyse 40 wird auf eine Temperatur von über etwa 840° C ervon Tetraäthylorthosilikat bei etwa 700° C oder hitzt. Man leitet dann einen Strom aus gasförmigem durch Oxydation dieser Verbindung bei etwa 400° C. Wasserstoff und Chlorwasserstoff durch den Reaktor Die Siliciumoxydschicht 12 kann dann unter Anwen- und über die Substratoberfläche, wobei Vertiefungen dung üblicher photolithographischer Methoden in 28 und 30 in die stark dotierten Germaniuminseln Form eines Musters gebracht werden. 45 20 a und 20 fe eingeätzt werden. Je nach der ge-
Das maskierte Substrat 10 wird dann mit einem wünschten Ätzgeschwindigkeit sind für diesen Zweck geeigneten entweder flüssigen oder dampfförmigen 1,0 bis 6,0 Volumprozent Chlorwasserstoff ausÄtzmittel behandelt, welches Vertiefungen 18 und 19 reichend. Wichtig ist, daß das Substrat durch diese in die Oberfläche des Substrats einätzt. Das Ätz- Ätzung an keiner Stelle freigelegt wird. Dann wird mittel kann aus einer Lösung von Wasserstoffper- 5° ohne Entnahme des Substrats aus dem Reaktor die oxyd, Schwefelsäure und Wasser bestehen, welche so- Reaktion umgekehrt, indem man den Chlorwasserwohl das Material entfernt als auch die Oberfläche strom stoppt und Germaniumtetrachloriddämpfe in chemisch poliert. Das Galliumarsenidsubstrat kann den Dampfstrom einführt. Zur Niederschlagung von auch unter Verwendung von Wasserdampf in Wasser- Germanium auf Germanium ist eine Konzentration stoff oder den Dämpfen von Salzsäure in Wasser- 55 von etwa 0,05 bis 0,10 %> Germaniumtetrachlorid in stoff mit einem hohen Arsenikdampfgehalt zur Ver- dem Wasserstoff ausreichend. Ein Dotierungsmittel, zögerung einer Zersetzung des Substrats oder mit und zwar entweder ein η-leitendes oder p-leitendes, den Dämpfen von Arsentrichlorid in Wasserstoff ge- wird ebenfalls dem Dampfstrom in einem solchen ätzt und poliert werden. Nach dem Ätzen der Ver- . Volumen zugesetzt, daß man die gewünschte Störtiefungen 18 und 19 wird die Oxydmaskierung 12 von 60 Stoffkonzentration in dem sich epitaktisch in den dem Substrat mittels eines geeigneten selektiven Ätz- Vertiefungen 28 und 30 erneut bildenden Germanium mittels, z. B. Fluorwasserstoffsäure, abgezogen. erzielt. Bei diesem Verfahren erhält man dann Ger-
Dann läßt man eine Germaniumschicht 20 epitak- maniumkörper 32 und 34, die eine zur Bildung von
tisch auf die Oberfläche des Galliumarsenidsubstrats Halbleitervorrichtungen geeignete, geregelte Stör-
10 aufwachsen. Es erfolgt dies durch Erhitzen des 65 Stoffkonzentration aufweisen. Während der Bildung
Substrats in einem geeigneten Reaktor auf eine Tem- der Germaniumkörper 32 und 34 kann das Freiwer-
peratur von etwa 850° C und Überleiten von Ger- den von Arsen aus dem Galliumarsenidsubstrat da-
maniumtetracHorid (CeCl4) und Wasserstoff über die durch geregelt werden, daß man das Substrat mit
einer Siliciumdioxydschicht umgibt, wie dies nachstehend beschrieben wird.
Ein anderes Verfahren zur Herstellung des Substrats für die integrierte Schaltung ist in F i g. 7 bis 11 dargestellt. Bei diesem Verfahren wird das hochohmige Galliumarsenidsubstrat, welches das gleiche Material wie das vorstehend beschriebene Substrat 10 sein kann, vollständig auf allen Seiten von einer Siliciumdioxydschicht 52 umhüllt, die nach einer beliebigen Niederschlagungsmethode, z. B. durch Pyrolyse, Zersetzung oder Oxydation von Tetraäthylorthosilikat erhalten worden sein kann. Die Oxydschicht 52 wird dann nach üblichen photolithographischen Methoden unter Öffnung von Fenstern 54 und 56 . über den Flächen, wo anschließend Schaltungskomponenten gewünscht werden, in Form eines Musters gebracht. Dann wird das Substrat 50 mit einem geeigneten Ätzmittel, wie es z. B. in bezug auf F i g. 2 beschrieben ist, unter Ätzung von Vertiefungen 58 und 60 an Stellen, wo das Galliumarsenidsubstrat durch die Öffnungen 54 und 56 frei liegt, behandelt. Alsdann werden in den Vertiefungen 58 und 60 Germaniumkörper 62 und 64 epitaktisch unter Anwendung des gleichen Verfahrens, wie es vorstehend in bezug auf die Niederschlagung der epitaktischen Germaniumschicht 20 beschrieben wurde, durch Wasserstoffreduktion von Germaniumtetrachlorid gebildet. Das Germanium wächst nicht auf die Siliciumdioxydschicht 52, sondern nur auf die frei liegende Oberfläche des Galliumarsenidsubstrats auf.
Während des Anfangsstadiums der Niederschlagung der Germaniumkörper 62 und 64 wird das niedergeschlagene Germanium stark durch das aus der frei liegenden Oberfläche des Galliumarsenidsubstrats befreite Arsen dotiert.
Germaniumkörper mit einem geregelten Widerstand, die zur Herstellung von Halbleitervorrichtungen geeignet sind, werden dann durch erneutes Ätzen von Vertiefungen 66 und 68 in den Körpern 62 und 64 gebildet. Man erreicht dies durch Erhitzen des Substrats auf etwa 610° C und Behandlung des Substrats mit einer Dampfmischung aus Wasserstoff und Chlorwasserstoff, wie dies vorstehend beschrieben wurde. Dann werden die Vertiefungen 66 und 68 erneut gefüllt, indem man nun eine dampfförmige Mischung aus Wasserstoff und Germaniumtetrachlorid und einem Dotierungsmittel darüberleitet, so daß man Germaniumkörper 70 und 72 mit der gewünschten Störstoffkonzentration erhält, wie dies vorstehend beschrieben wurde.
Nachdem das Substrat 10 auf die in F i g. 5 dargestellte Weise oder das Substrat 50 auf die in Fig. 11 gezeigte Art präpariert wurde, können die Siliciumdioxydschichten 22 bzw. 52 entfernt und Schaltungskomponenten können in den Germaniumkörpern nach üblichen Methoden gebildet werden. So kann z.B., wie dies in Fig. 12 dargestellt ist, der Germaniumkörper 32 den Kollektor eines Transistors bilden. Eine eindiffundierte Basiszone 80 und eine eindiffundierte Emitterzone 82 können dann erhalten werden, indem man nacheinander Indium und Arsen durch eine mit Phosphor dotierte Siliciumoxyddiffusionsmaskierung 84 nach bekannten Methoden unter Erzielung eines planaren npn-Transistors eindiffundiert. Die stark dotierte Germaniumzone 20 a ergibt dann eine sehr gute, niederohmige Kollektorkontaktzone, an welche ein aus einem Metallfilm bestehender Leiter 86 einen ohmschen Kontakt ergibt. Metallfilme 88 und 90 können dann auf der Oberfläche des mit Oxyd überzogenen Substrats gebildet werden und erstrecken sich durch Öffnungen in der isolierenden Oxydschicht, so daß sie mit der Basis- bzw. Emitterzone des Transistors in Kontakt kommen. Die Metallfilme können auch auf übliche Weise auf andere Komponenten der integrierten Schaltung übergreifen. Obwohl die Germaniumkörper in der Regel aus η-leitendem Material bestehen, können natürlich die Leitfähigkeit sowie die Störstoffkonzentration der Zonen so geregelt werden, daß man z. B. auch pnp-Transistoren erhält.
Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen einer integrierten Halbleiterschaltung, bei dem auf einer Seite eines hochohmigen einkristallinen Galliumarsenid-Substrats an mehreren Stellen durch Ätzen Vertiefungen erzeugt und in diesen Vertiefungen epitaktisch niedergeschlagene Germaniuminseln derart gebildet werden, daß sie mit dem Substrat eine plane Oberfläche bilden, worauf in den Germaniuminseln planare Schaltungselemente ausgebildet werden, dadurch gekennzeichnet, daß aus den durch einen ersten Niederschlag gebildeten Germaniuminseln (20 a, 206; 64, 64) ein Teil bis auf eine vorbestimmte Tiefe herausgeätzt und dann in diesen Vertiefungen (8, 30; 66, 68) erneut Germanium mit geregelter, für die Ausbildung der Schaltungselemente geeigneter Störstoffkonzentration epitaktisch abgeschieden wird.
2. Nach dem Verfahren gemäß Anspruch 1 hergestellte integrierte Halbleiterschaltung, dadurch gekennzeichnet, daß die verbleibenden Teile der durch den ersten Niederschlag gebildeten Germaniuminseln (20 a, 206; 62, 64) als elektrische Anschlußzonen für die in dem Germanium mit geregelter Störstoffkonzentration gebildeten Schaltungselemente dienen.
3. Nach dem Verfahren gemäß Anspruch 1 hergestellte integrierte Halbleiterschaltung, dadurch gekennzeichnet, daß die Oberfläche des Substrats (10, 50) mit einer isolierenden Oxydschicht (12, 52) bedeckt ist und daß zur Schaltungsverbindung elektrisch leitende Metallstreifen (88, 90) über die Oxydschicht durch öffnungen in derselben unter Kontakt mit aktiven Zonen der in dem Germanium mit geregelter Störstoffkonzentration gebildeten Schaltungselemente verlaufen.
DE19661564958 1965-12-30 1966-12-24 Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung Expired DE1564958C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51759665A 1965-12-30 1965-12-30
US51769965A 1965-12-30 1965-12-30

Publications (3)

Publication Number Publication Date
DE1564958A1 DE1564958A1 (de) 1970-05-21
DE1564958B2 DE1564958B2 (de) 1975-03-06
DE1564958C3 true DE1564958C3 (de) 1975-10-09

Family

ID=27059190

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661564958 Expired DE1564958C3 (de) 1965-12-30 1966-12-24 Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
DE (1) DE1564958C3 (de)
FR (1) FR1506110A (de)
GB (1) GB1165187A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2168936B1 (de) * 1972-01-27 1977-04-01 Labo Electronique Physique
JPS5293285A (en) * 1976-02-02 1977-08-05 Hitachi Ltd Structure for semiconductor device
DE3726971A1 (de) * 1987-08-13 1989-02-23 Standard Elektrik Lorenz Ag Methode zur herstellung planarer epitaxieschichten mittels selektiver metallorganischer gasphasenepitaxie (movpe)

Also Published As

Publication number Publication date
DE1564958A1 (de) 1970-05-21
DE1564958B2 (de) 1975-03-06
GB1165187A (en) 1969-09-24
FR1506110A (fr) 1967-12-15

Similar Documents

Publication Publication Date Title
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1294557C2 (de) Integrierte komplementaere transistoranordnung und verfahren zu ihrer herstellung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE2238450A1 (de) Halbleiterbaugruppe und verfahren zur herstellung derselben
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1965406A1 (de) Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2627355C3 (de) Lichtemittierende Festkörpervorrichtung und Verfahren zu deren Herstellung
DE2839933A1 (de) Integrierte schaltung mit isolierendem substrat
DE1564958C3 (de) Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2527076A1 (de) Integriertes schaltungsbauteil
DE69009820T2 (de) Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)