DE3726971A1 - Methode zur herstellung planarer epitaxieschichten mittels selektiver metallorganischer gasphasenepitaxie (movpe) - Google Patents

Methode zur herstellung planarer epitaxieschichten mittels selektiver metallorganischer gasphasenepitaxie (movpe)

Info

Publication number
DE3726971A1
DE3726971A1 DE19873726971 DE3726971A DE3726971A1 DE 3726971 A1 DE3726971 A1 DE 3726971A1 DE 19873726971 DE19873726971 DE 19873726971 DE 3726971 A DE3726971 A DE 3726971A DE 3726971 A1 DE3726971 A1 DE 3726971A1
Authority
DE
Germany
Prior art keywords
base material
dielectric layer
movpe
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873726971
Other languages
English (en)
Inventor
Peter Dipl Phys Speier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19873726971 priority Critical patent/DE3726971A1/de
Publication of DE3726971A1 publication Critical patent/DE3726971A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung planarer Halbleiterschichten auf einem ebenen, strukturierten Halbleiter-Grundmaterial mittels selektiver Gasphasenepitaxie (im folgenden MOVPE genannt) bei Atmosphärendruck.
Bei der Herstellung von Halbleiter-Bauelementen ergibt sich oft die Notwendigkeit, planare Schichten eines Halbleitermaterials auf die geätzten Teilflächen eines strukturierten Grundmaterials, beispielsweise eines Substrats, aufzubringen. Das Materialwachstum auf den ungeätzten Teilflächen wird dadurch verhindert, daß diese mit einer Oxid- oder Nitritschicht, allgemein mit einer dielektrischen Schicht, bedeckt sind.
Aus dem Aufsatz "MOCVD OF InP AND MASS TRANSPORT ON STRUCTURED InP SUBSTRATES" erschienen im Journal of Crystal Growth 77 (1986), Seiten 326 bis 333, ist bekannt, daß bei einer solchen selektiven Gasphasenepitaxie an den Übergängen zwischen geätzten und ungeätzten Flächen Randüberwachsungen infolge erhöhter Materialablagerungen auftreten. Diese Randüberwachsungen können sich bei weiteren Bearbeitungsvorgängen störend auswirken. Kontaktlithographie, wie sie zur Strukturierung im µm-Bereich notwendig ist, ist wegen der Randüberwachsungen nicht mehr möglich. Wird beispielsweise eine Fläche, auf der sich Randüberwachsungen befinden, mit einer Metallschicht zur Kontaktierung bedampft, so entstehen an den Randüberwachsungen Risse in der Metallschicht, die zu einer Unterbrechung der Leiterbahn führen.
Im Artikel "MOVPE GROWTH OF SiO2-MASKED InP STRUCTURES AT REDUCED PRESSURES" erschienen im Journal of Crystel Growth 77 (1986), Seiten 334 bis 339, wird dargelegt, daß sich Randüberwachsungen vermeiden lassen, wenn die Gasphasenepitaxie nicht bei Normaldruck (760 Torr), sondern bei vermindertem Druck (9 Torr) durchgeführt wird.
Gasphasenepitaxie bei vermindertem Druck stellt hohe Anforderungen an die Anlage, insbesondere unter Sicherheitsaspekten, was gegen ihre Benutzung in der Serienherstellung spricht.
Aufgabe der Erfindung ist es, ein Verfahren zur selektiven MOVPE bei Atmosphärendruck anzugeben. Gelöst wird diese Aufgabe durch ein Verfahren mit der Merkmalskombination des Hauptanspruches.
Das Verfahren hat gegenüber den bekannten Methoden den Vorteil, daß trotz des Arbeitens bei Atmosphärendruck Randüberwachsungen an den Übergängen zwischen geätzten und ungeätzten Teilen des Grundmaterials vermieden werden. Vorteilhafte Ausgestaltungen des Verfahrens ergeben sich aus den in den Unteransprüchen angegebenen Maßnahmen.
Das Verfahren wird anhand eines Ausführungsbeispieles beschrieben und durch die Fig. 1 bis 4 näher erläutert.
Es zeigen:
Fig. 1 das Auftreten von Randüberwachsungen bei MOVPE und Atmosphärendruck,
Fig. 2 den Ablauf des erfindungsgemäßen Verfahrens in der Reihenfolge der einzelnen Verfahrensschritte,
Fig. 3 Maße für die isotrope Ätztiefe und die Größe des Überhanges,
Fig. 4 ein Beispiel für geschichtetes Grundmaterial und eine aufgewachsene Schichtenfolge.
In Fig. 1 ist mit 10 ein Halbleiter-Grundmaterial gekennzeichnet, das auf seiner Oberseite von einer dielektrischen Schicht 11 bedeckt ist. In den nicht von der dielektrischen Schicht abgedeckten Teil des Halbleiter-Grundmaterials wurde eine Vertiefung 12 geätzt. Mit 13 ist eine aus Halbleitermaterial bestehende Schicht gekennzeichnet, die durch das MOVPE-Verfahren auf das Grundmaterial aufgewachsen wurde. An der Grenze zwischen der mit der dielektrischen Schicht abgedeckten und der geätzten Fläche des Grundmateriales ist mit 14 eine Randüberwachsung bezeichnet. Mit 15 ist polykristallines Halbleitermaterial gekennzeichnet, das sich beim MOVPE-Prozeß auf der Schicht 11 niedergeschlagen hat. Strukturen mit Randüberwachsungen sind für weitere Verfahrensschritte, z.B. Kontaktlithographie im µm-Bereich, unbrauchbar. Die Metallisierung reißt über der mit 16 gekennzeichneten Stelle in der aufgedampften Schicht ab, was zu Unterbrechungen der Leiterbahnen oder sonstigen Fehlern im elektrischen Verhalten des Bauelementes führen kann. Randüberwachsungen in der hier dargestellten Art ergeben sich immer dann, wenn bei Atmosphärendruck auf ein strukturiertes und teilweise mit einer dielektrischen Schicht versehenes Grundmaterial durch MOVPE eine weitere Halbleiterschicht aufgebracht wird. Solche Randüberwachsungen lassen sich vermeiden, wenn man das Halbleitermaterial nicht bei Atmosphärendruck, sondern bei stark vermindertem Druck aufbringt. Angegeben sind Werte in der Größenordnung von 9 Torr. Arbeiten bei Unterdruck stellt hohe Anforderungen an die mechanischen Eigenschaften des Reaktors.
Anhand von Fig. 2 werden die Verfahrensschritte erläutert, mit deren Hilfe ein MOVPE-Prozeß bei Atmosphärendruck durchführbar ist, der nicht zu den beschriebenen Randüberwachsungen führt. Ausgegangen wird von dem mit 10 bezeichneten Grundmaterial, welches zu diesem Zeitpunkt noch nicht strukturiert ist. Auf das Grundmaterial 10 wird die dielektrische Schicht 11 aufgebracht. Bei der dielektrischen Schicht 11 handelt es sich z.B. um eine aus Siliziumdioxid oder Siliziumnitrit bestehende Schicht. Die Schicht 11 wird mit Hilfe eines photolithographischen Verfahrens behandelt, so daß sich eine Struktur nach Fig. 2b ergibt. Das Grundmaterial 10 ist jetzt nicht mehr vollständig mit der dielektrischen Schicht bedeckt, sondern nur noch an den mit 21 bezeichneten Stellen. An den mit 20 bezeichneten Stellen liegt das Grundmaterial frei. Zum Ätzen der dielektrischen Schicht werden bekannte Ätzen, wie beispielsweise gepufferte HF verwendet. Das freigelegte Grundmaterial wird im nächsten Verfahrensschritt mit einer isotropen Ätze geätzt. HBr hat sich hierbei als brauchbar erwiesen. Durch das isotrope Ätzen wird das Grundmaterial nicht nur in der Vertikalen, sondern auch in der Horizontalen abgetragen. Dadurch entstehen überall dort, wo das Grundmaterial mit einer dielektrischen Schicht versehen ist, Unterätzungen 22, in denen die dielektrische Schicht 21 einen Überhang über dem geätzten Grundmaterial bildet. Läßt man auf ein entsprechend Fig. 2c vorbehandeltes Material mit Hilfe der Gasphasenepitaxie bei Atmosphärendruck weitere Halbleiterschichten aufwachsen, so werden Randüberwachsungen an der Grenze zwischen geätztem und mit dielektrischen Schichten versehenem Halbleitermaterial vermieden. Am Ende des MOVPE-Prozesses ergeben sich aufgewachsene Halbleiterschichten 23 entsprechend Fig. 2d. Im Ausführungsbeispiel wurden Überhänge und Ätztiefen benutzt, wie sie in Fig. 3 dargestellt sind. Dabei wurde in das mit 10 gekennzeichnete Indiumphosphid-Substrat etwa 4 µm vertikal geätzt (30), wobei sich ein Überhang von etwa 3 µm (31) ergab. Bei der dann mittels der Gasphasenepitaxie aufgebrachten Indiumphosphid-Schicht ergaben sich keine Randüberwachsungen.
Am Beispiel der Fig. 4 soll deutlich gemacht werden, daß es sich bei dem mit 10 gekennzeichneten Grundmaterial nicht unbedingt um ein einheitliches Substrat, sondern auch um eine aus einzelnen Halbleiterschichten bestehende Schichtenfolge handeln kann. Die einzelnen Schichten des Grundmaterials sind durch unterschiedliche Schraffur gekennzeichnet. Weiterhin ist es möglich, daß auf dem Grundmaterial nicht nur eine einzige halbleitende Schicht abgeschieden werden soll, sondern ebenfalls eine Schichtenfolge. Auch diese Schichtenfolge ist in der Fig. 4 durch unterschiedliche Schraffur gekennzeichnet.
Die in die dielektrische Schicht eingeätzte Struktur hängt davon ab, für welches Bauelement das Halbleitermaterial später verwendet werden soll und welches Ätzsystem verwendet wird. Daher sind streifenförmige, runde oder rechteckige Flächenstücke möglich.

Claims (10)

1. Verfahren zur Herstellung planarer Halbleiterschichten auf einem ebenen, strukturierten Grundmaterial mittels selektiver metallorganischer Gasphasenepitaxie (MOVPE) bei Atmosphärendruck, mit den folgenden Verfahrensschritten:
  • - Aufbringen einer dielektrischen Schicht auf dem unstrukturierten Grundmaterial,
  • - Beschichten der dielektrischen Schicht mit Fotolack,
  • - Fotolack mit einer Maske belichten und entwickeln,
  • - belichtete Anteile der dielektrischen Schicht bis zum Grundmaterial abätzen,
  • - isotropes Ätzen des freigelegten Grundmaterials, wobei ein Teil des unter der dielektrischen Schicht befindlichen Grundmaterials ebenfalls abgetragen wird, so daß ein Überhang entsteht,
  • - Aufbringen einer planaren Halbleiterschicht mittels MOVPE.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei den planaren Halbleiterschichten um Schichten aus III/V-Halbleitermaterial handelt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Grundmaterial aus III/V-Halbleitermaterial besteht.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dielektrische Schicht eine Siliziumdioxid- oder eine Siliziumnitritschicht ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dielektrische Schicht mittels gepufferter HF geätzt wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Ätzen des Halbleitermaterials als isotropes Ätzsystem HBr verwendet wird.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in das Grundmaterial eine aus mesaförmigen Streifen bestehende Struktur eingeprägt wird.
8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß in das Grundmaterial eine aus Mesen mit rundem oder rechteckigem Plateauquerschnitt bestehende Struktur eingeprägt wird.
9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die isotrope Ätztiefe etwa 4 µm beträgt.
10. Verfahren nach einem oder mehreren der Ansprüche 1, 6 und 9, dadurch gekennzeichnet, daß durch das isotrope Ätzen des Grundmaterials ein Überhang von etwa 3 bis 4 µm entsteht.
DE19873726971 1987-08-13 1987-08-13 Methode zur herstellung planarer epitaxieschichten mittels selektiver metallorganischer gasphasenepitaxie (movpe) Ceased DE3726971A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873726971 DE3726971A1 (de) 1987-08-13 1987-08-13 Methode zur herstellung planarer epitaxieschichten mittels selektiver metallorganischer gasphasenepitaxie (movpe)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873726971 DE3726971A1 (de) 1987-08-13 1987-08-13 Methode zur herstellung planarer epitaxieschichten mittels selektiver metallorganischer gasphasenepitaxie (movpe)

Publications (1)

Publication Number Publication Date
DE3726971A1 true DE3726971A1 (de) 1989-02-23

Family

ID=6333657

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873726971 Ceased DE3726971A1 (de) 1987-08-13 1987-08-13 Methode zur herstellung planarer epitaxieschichten mittels selektiver metallorganischer gasphasenepitaxie (movpe)

Country Status (1)

Country Link
DE (1) DE3726971A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0477096A1 (de) * 1990-09-20 1992-03-25 France Telecom Verfahren zum selektiven epitaxialen Wachstum und Ätzen von III-V oder II-VI-Halbleitern in demselben Wachstumsapparat

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1564958A1 (de) * 1965-12-30 1970-05-21 Texas Instruments Inc Verfahren zur Herstellung einer integrierten Schaltung mit einem hochohmigen,einkristallinen Galliumarsenidsubstrat
DE1769605A1 (de) * 1968-06-14 1971-07-01 Siemens Ag Verfahren zum Herstellen epitaktischer Aufwachsschichten aus Halbleitermaterial fuer elektrische Bauelemente
EP0201933A2 (de) * 1985-05-16 1986-11-20 The Furukawa Electric Co., Ltd. Verfahren zur Herstellung einer Dünnschicht aus GaAs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1564958A1 (de) * 1965-12-30 1970-05-21 Texas Instruments Inc Verfahren zur Herstellung einer integrierten Schaltung mit einem hochohmigen,einkristallinen Galliumarsenidsubstrat
DE1769605A1 (de) * 1968-06-14 1971-07-01 Siemens Ag Verfahren zum Herstellen epitaktischer Aufwachsschichten aus Halbleitermaterial fuer elektrische Bauelemente
EP0201933A2 (de) * 1985-05-16 1986-11-20 The Furukawa Electric Co., Ltd. Verfahren zur Herstellung einer Dünnschicht aus GaAs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0477096A1 (de) * 1990-09-20 1992-03-25 France Telecom Verfahren zum selektiven epitaxialen Wachstum und Ätzen von III-V oder II-VI-Halbleitern in demselben Wachstumsapparat

Similar Documents

Publication Publication Date Title
DE68928847T2 (de) Fabrikationsverfahren für photonische, integrierte Schaltkreise
DE1614999A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit einer einem vorgegebenen Flaechenmuster entsprechenden dielektrischen Schicht auf der Oberflaeche eines Halbleiterkoerpers
DE19680590B4 (de) Verfahren zur Herstellung von Beschleunigungssensoren
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE69018558T2 (de) Verfahren zur Herstellung eines Halbleiterlasers.
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE69204794T2 (de) Verfahren zur Züchtung von heteroepitaktischen Schichten.
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE10200741A1 (de) Verfahren zur Herstellung einer topologieoptimierten Elektrode für einen Resonator in Dünnfilmtechnologie
DE2432719B2 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
EP1086488B1 (de) Verfahren zum herstellen von halbleiterbauelementen
EP0390061A2 (de) Verfahren zur Herstellung monolithisch integrierter optoelektronischer Module
EP0237844A1 (de) Verfahren zur Herstellung einer Abdeckschicht für die Halbleitertechnik sowie Verwendung der Abdeckschicht
DE3726971A1 (de) Methode zur herstellung planarer epitaxieschichten mittels selektiver metallorganischer gasphasenepitaxie (movpe)
EP0218039A1 (de) Verfahren zur Übertragung feinster Fotolackstrukturen
DE2755168A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
DE4445566A1 (de) Verfahren zur Herstellung einer optischen integrierten Schaltung
DE1908901C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen
EP1360711B1 (de) Halbleiteranordnung und verfahren zur ätzung einer schicht der halbleiteranordnung mittels einer siliziumhaltigen ätzmaske
DE19611907A1 (de) Optisches Bauelement mit Justiermarke und Verfahren zur Herstellung
DE69509418T2 (de) Verfahren zur Herstellung eines segmentierten monokristallinen Wafers
DE69601602T2 (de) Verfahren zum Herstellen einer Mesastruktur mit einer daraufliegenden Deckschicht insbesondere auf einem Halbleitersubstrat

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8110 Request for examination paragraph 44
8131 Rejection