DE1296266C2 - Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung - Google Patents

Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung

Info

Publication number
DE1296266C2
DE1296266C2 DE19651296266 DE1296266A DE1296266C2 DE 1296266 C2 DE1296266 C2 DE 1296266C2 DE 19651296266 DE19651296266 DE 19651296266 DE 1296266 A DE1296266 A DE 1296266A DE 1296266 C2 DE1296266 C2 DE 1296266C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
substrate
silicon
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19651296266
Other languages
English (en)
Other versions
DE1296266B (de
Inventor
Michio Hachioji; Tauchi Shoji Kokubuji; Suzuki (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE1296266C2 publication Critical patent/DE1296266C2/de
Publication of DE1296266B publication Critical patent/DE1296266B/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Description

a) Aufbringen einer ersten Materialschicht auf eine der Hauptflächen eines vorbereiteten, * ikü Ht im gilt) Aufbringen einer zweiten Schicht ans HaIbteiterntaterial auf die genannte HauptflSche des Halbleitersubstrat!! ttach dent Dampfwachstumsverfahren, so daß sich auf win unbeschichteten Tea dss Halblfcjtersttbstfats eine einkristaltitla eJJftaÖische Halblöiterschicht und auf dem beschichteten Teil eine polykri&ulline Halbleiterschicht bildet;
c) chemisches Ätzen der aus der Dampfphase niedergeschlagenen Haibleiterschicht, bis unter Ausnutzung der verschiedenen Ätzgeschwindigkeiten im einkristallinen und im polykristallinen Halbleitermaterial die poly- *5 kristalline Halbleiterschicht vollständig entfernt ist;
d) Aufbringen eines elektrisch isoliörthden Materials auf die geätzte Hauptfläche des Halbleit..-Substrats und Auftragen eines Materials mit hoher thermischer Leitfähigkeit auf dieses Isoliern.ateriai,
e) Entfernung des Halbleite «Substrats, so daß in dem elektrisch isolierenden Material elektrisch voneinander getrennte einkristalline " Bereiche der epitaktischen Halbleiterschicht zurückbleiben.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in den elektrisch voneinander isolierten einkristallinen Bereichen pn-Ubergänge erzeugt und an vorgegebenen Stellen dieser Be' reiche Elektroden angebracht werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Herstellen tief ersten Schicht ein vom Halbleitersubstrat verschiedenes Material verwendet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Herstellen der ersten Schicht das gleiche Material Verwendet wird, aus So dem das Halbleitersubstrat besteht, und daß diese aus der Dampfphase niedergeschlagen wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Herstellen der zweiten Schicht das gleiche Material VttrWendet wirti, öus dem das Halbleitersubstrat besteht
6. Verfahren naeh Anspruch 1» dadurch gekennzeichnet, daß als Material zum Herstellen des zweiten Schicht fcifl vom Halblfeltefsubätrat verschiedenes Material Vorwendet VHfd. «
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat durch einen mechanischen Schleifvorgang entfernt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat durch chemisches Atzen entfernt wird.
9. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die pn-Ubergänge durch Ein-
Jteren
Vbitettt
in die elekinen Be reiche der etffaJfRW&en Äeiterschicbt berge- 816IO 'verfahren nach Anspruch^, dadurch gekennzeichnet, daß dfc P»™»^ *»* Zusatz einer Verunreinigung wShrend des Wachstum» der epitaktischen Halbteiterschicht hergestellt werden.
Die Erfindung bezieht sich auf era Veif ehren zum eleSschen Isolieren von eintastalhnen Bereich^ falhW integrierten Halbleiterschaltung. Int einzelnen eeht es um ent neues Verfahren, nach dem Dioden? Transistoren oder sonstige, in neuere* 2ät entwickelte Bauelemente vollständig elektrisch isoliert voneinander in einer Isolierschicht angeordnet werden können, wobei zur Herstellung eines elektrischen Schaltkreises diese Elemente miteinander über elektrische Anschlußleiter verbunden werden
Bei einer Baugruppe mit einer Vielzahl von Halbleiterelementen, einschließlich Transistoren Dioden, Widerständen, Kondensatoren u. dgl., die in einen einzigen Halbleiterkörper eingebettet sind, sind diese Elemente elektrisch voneinander isoliert; soweit elektrische Verbindungen erforderlich sind, müssen diese gesondert hergestellt werded. Bisher werden pn-Übergänge in einem Halbleitersubstrat durch selektive Diffusion von Verunreinigungen unter Verwendung einer Maske aus öxydfilm hergestellt; der höhe Widerstandswert der pn-Übergänge in Spernchtung wird dabei für die gewünschte elektrische Isolation ausgenutzt. Um eine vollständige Isolation zu erzielen, muß man die Sperrichtungs-Durchbruchspannung der pn-Übergänge vergrößern, den Ableitstrom durch die pn-Übergänge verkleinern und die elektrische Kapazität der pn-Übergänge verringern. Eine Baugruppe dieser Art besitzt im allgemeinen den Nachteil, daß die Schaltungsanordnung durch Streukapazitäten der pa-Übergänge kompliziert wird; diese Bauelemente lassen sich für Rechner hoher Arbeitsgeschwindigkeit oder ähnliche Geräte wegen der durch diese Kapazitäten bedingten hohen Zeitkonstante kaum verwenden.
Zur Herstellung von Baugruppen, die auch für höhe Frequenzen lind hohe Arbeitsgeschwindigkeiten geeignet sind, hat man bereits ein Verfahren entwikkelt, bei dem die einzelnen Halbleiterelemente besser elektrisch voneinander isoliert sind. Hierzu wurden Isolierstoffe bekannt, die auch ein oberflächliches Öindrlhgiil vöfl Verunreinigungen verhindern.
Bin bekanntes Isolierverfahren läuft in folgender Weise ab. Ausgangsprodukt ist ein aus Silizium-Einkristall geschnittenes Plättchen. In die Oberfläche dieses -^ tefedbiirienfaus tiürch Diffusion vordotierteü -^ Plattdheile wer&n Spiegelbildlich nach dem Muster des Schaltungsentwuffs Gräben eingeätzt Danach läßt man die Oberfläche einschließlich der Grabenwände oxydieren, bis eine 1 bis S μΐη dicke Schicht Siliziumdioxyd (SiO^) entsteht. Auf diese Schicht wird in einem Induktionsofen Silizium polykristallin aufgebracht. Durch Drehen des Blocks vertauscht man nun Ober- und Unterseite, um dann die — jetzt obenliegende — Einkristallage abzuschlei-
Wenn das SilMumdioxyd in deft unpcUnglloben Qvlben ttelkonimt, enthalt du* verbleibend» Block kleine Wanden aus isolierendem BlMumdioxyd, in die Reste des Einkristalle gebettat sind. Diese Kristallreste kann man in gewohnter Weise integriert au separaten Schaltelementen oder «stufen ausbilden.
Bei diesen Baugruppen ist zwar im Hinblick auf die vollständige Isolation der einzelnen Halbleiterelemeute kein Ableitstrom vorbandent die Herstellung derartiger Baugruppen ist jedoch außerordentlich püriert und weist zudem den Nachteil einer Un-ι in da» HalbleiwrmaterieJ ψψ die
elektrische Verbindung, der voneinander isolierten Halbleiterelement» ¥ur Herstellung der Baugruppe» Diese und weitere BU»elbeHert der
Agenden Genauigkeit auf.
Schließlich ist es bekannt, auf einer Halbleitereubetratoberfliche etoe iBoUeretoffplatte, z.B. aus Glas,
mfr einer von Bohrungen anzubringen und is Aasführungsbeispiels der Erfindung (unter Varwende Dampfphase epitaxial af d Subttb d i Gtobt)
bett aus der folgenden Beschmbons emigtr Ausfön* rungsbeispiele hervor»
In der Zeichnung zeigen
F i g, 1 bis 9 Schemadarstellungen eur Veranscwu-Uchung eines bekannten Verfahraas,
Fig. 10 bis 13 Scbemadarstellungen eines ersjen Ausfuhrungsbeispiels des Verfahrens nach der Brandung (unter Benutzung eines Siliziumsubstrats),
Fig. 14 bis 17 Schemadarstellungen eines zweiten
p» der Dampfphase epitaxial auf der Substratober· fläche Halbleiterzohen aufwachsen zu lassen, Ui denen die einzelnen Schaltungselemente gebildet werden. Wird die gelsichte Isolierstoffplatte nach dem Aufwachsen der Halbleiterzonen entfernt, existieren keine Isolierschichten zwischen ihnen. Laßt man die Isolierstoffplatte an Ort und Stelle, ist die Oberfläche twischen den aufgewachsenen Halbleiterzonen von einer gleichzeitig aufgewachsenen polykristallinen Halbleiterschicht bedeckt. Man erhält also in keinem der beiden Fälle in eine elektrische Isolierschicht eingebettete, epitaktisch aufgewachsene Halbleiterbereiche.
Der Erfindung liegt daher die Aufgabe zugrunde, ein neues Verfahren zum elektrischen Isolieren von einkristallinen Bereichen in einör integrierten Halbleiterschaltung zu entwickeln, das es gestattet, auf fertigungstechnisch einfache Weise Halblelterelemente unabhängig voneinander In eine elektrische Isolierschicht einzubetten.
Diese Aufgabe wird erfindungsgemäß durch die Kombination folgender Verfahrensschritte gelöst:
a) Aufbringen einer ersten Materialschicht auf eine der Hauptflächeh eines vorbereiteten, einkristallen Halbleitersubstrat^ im gewünschten Muster:
t>) Aufbringen einer zweiten Schicht aus Halbleitermaterial auf die genahnte HaUptfläche des Halbleitersubstrats nach dem DampfWachstumsverfahren, so daß sich auf dfem ünbeschichteten Teil des Halbleitersubstrat« eine einkristalline epitaktische Halbleiterschicht und auf dem beschichteten Teil eine polykristalline Halbleiterschicht bildet;
c) chemisches Ätzen der aus der Dampfphase niedergeschlagenen Halbleiterschicht, bis unter Ausnutzung der verschiedenen Ätzgeschwindigkeiten im einkristallinetl und im polykristallinen Halbleitermaterial die polykristalline Halbleiterschicht vollständig entfernt ist;
d) Aufbringen eines elektrisch isolierenden Material* auf die geätzie HaUptfläche des Halbleitefsubstfats und Auftragen eines Materials mit hfrher thermischer Leitfähigkeit auf dieses Isoliermaterial;
6) Entfettung dta HÄlbleitertübätfäts, äö daß in dem elektrisch isolierenden Material elekttf&h vöhfeinähdef getrennte einkristalle der ep-itäktKcheti Hatbleitetschlcht bett. "
Weitere Ausgestaltungen dös vorliegenden Verfahrens betreffen das selektive Eindiffundieren aktiver dung eines Gernftuiumsubstrats),
Fig. 18 und 19 Sebemadarstellungen eines weiteren Ausfubrungsbeispiels (bei Benutzung eines GaI* liumarsenidsubstiats).
μ Vor der genauen Erläuterung des Verfahrens nach der Erfindung sei zunächst an Hand der Fig. 1 bis9 zur Erleichterung des Verständnisses ein typisches Verfahren zur eK-arischen Isolation entsprechend der bisher üblichen Technik erläutert. Bei »5 diesem bekannten Verfahren wird zunächst ein Subtrat 1, beispielsweise aus η-leitendem Silizium vorbereitet; dann läßt man auf diesem Substrat 1 eine SiIi- £iumschicht2 des gleichen Leitfähigkeitstyps mit einem geringeren spezifischen Widerstand als der des Substrats epitaktisch wachsen; schließlich wird ein Film 3 aus Siliziumdioxyd auf die Siliziumschicht 2 aufgebracht. Naeh einem bekannten Verfahren, beispielsweise der Photolacktechnik, wird dann der Siliziumdioxydfilm 3 an vorgegebenen Stellen 4 entfernt, so daß an diesen Stellen die Schicht 2 freigelegt ist (F ί g. 2). Das Siliziumsubstrat wird dann in ein Atzmittel eingetaucht, das im wesentlichen aus Fluorsäure und Salpetersäure besteht, so daß diejenigen Teile der Schicht! und des Substrats 1, die nicht von den stehengebliebenen Teilen des Siliziumdioxydfilms 3 abgedeckt sind, weggeätzt werden, so daß sich Vertiefungen 5 ergeben (F i g. 3). Ein Siliziumdioxydfilm 6 vorgegebener Stärke wird dann beispielsweise nach dem Verfahren der thermi-♦5 sehen Zersetzung von Tetraäthoxysilan auf die geätzte Oberfläche aufgebracht (Fig.4). Anschließend wird auf diesen Film 6 eine Siliziumschicht 7 aufgebracht, beispielsweise durch Aufdampfen öder durch Reduktion von Siliziumtetrachlorid (S1CI4) mit Wasserstoff. Diese Schicht 7 besteht aus polykristallinem Silizium und dient als Substratkristall für die folgende Weiterbearbeitung.
Das einkristalline Siliziumsubstrat 1 der Anordnung gemäß Fig.5 wird anschließend geschliffen, bis der Siliziumdioxydfilm 6 freigelegt ist (vgl. F i g. 6). Auf diese Weise wird die eiiikristalline Siliziumschicht in eine Vielzahl von durch den Siliziunv dioxydfilm 6 voneinander getrennten Teilen aufgeteilt. Nach der sogenannten Planartechnik wird dann eine vollständige Schaltungsanordnung gebildet, Zu diesem Zweck wird ein Siliziumdiaxydfilm 8 auf di« ganze Oberfläche des Substrats gemäß F i g. 6 aufgebracht; naeh der Photolaektechnik wird dann diesel Film8 mit Löchern* versehen (vgl. Fig.7), Durob diese Löcher 9 läßt man dann eine Verunreinigunt vom pTyp, wie Bor, in das 8ubstrat eindiffund
so daß sich Transistor-Öäsisbereiehe 10.. "
Während dieses Vorganges bilden sich SiJ
dtaydfilm 11 «"·*!.*£*
te tr ss
S Äultow Strokwr und vo« 0,38
po-
«.Typs werden snteiurndioxydfita» Mf diese Weise kann man den einkmtalünen MB. die voneinander ^^ ™JJ chemischen A&mittel ist. Wird eme: Me tenen ^ wdffanv oto ftttmnj·
5«*bcUc£ teilweise auf ein rinkristalHn«> Halb-
S* Hebung eines volÄgenBa„^r durch geeignete elektrische Verbindung dieser von eÄÄhängigen Bestandteile»^™*« * Photolacktechnik \^^^S\ h dh vorgegebene Bereiche sowohl eine einkristalhne Schicht SSSJÄSÄ· Schicht. Durch amchlie· ßende Aöbehkdlung mit einem chemischen AngJ^ri die polykristalline Schicht rascher als die
tfi^che Verbindung wird «jf
dampfen von Metallhergestel\.
solchen Bauelementes ^ ^
Abmessungen besitzt und ^
schwierig ist, in dem Substrat ieiteranordmingen mit Hdfe von
verbinden. Fl* 9 ^ ftSZ Bauelementes mit aufgedampften IS. Wenn sich die Ansch usse IS ist zur Isolation «ta Stoumd^ sonstige geeignete Isolation vorgesehen
Das erläuterte Verfah«« *«™™ 11J^S Abbiet der Hochfrequenztechnik wegec,des«««e«A^ leitstromes vorteilhaft Verwendung finden, besitzt je doch den eingangs erläuterten Nachteil
Im folgenden wird das Verfahren nach der Erfin dung näher beschriebe^ das diese Nachtole^verme^ det. Dieses Verfahren beruht aufder^e^n ^aß
n «n, so 16 oder eine Sementes mit einer Stärke aufgebracht, die die
jeiterschicht vollkommen bedecken kann Die gp derten Pfeiler der Dampftvachstumsschicht sind dann dertefl F^ ^,.^^, veHsttodig voneinander getrennt. Danach wird eine Metallschicht, wie Alumi-SS, auf die erwähnte Isolierschicht aufgedampft, uTdie folgende Bearbeitung zu erleichtern, eine Möglichkeit zur Halterung des Bauelementes zu m ^ Wärmeableitung der HalbSS ^ vergrößern. Das Bauelement wird
Schleifmittel bearbeitet, chemisch ge-S, einer Dampfätzung oder einer sonstigen, gege-Wenfalls kombinierten Bearbeitung unterworfen, oe^ Substratkristall so weit entfernt wird,
* J^ die Damprwachstumsschicht vollständig freige- ^ te Weise eine Struktur, bei P gesonderten Teile der Dampfwachstums- ^ ^ Oberfl„che des Baut j ^,gelegt
steflt, daß auf einer
schicht, die auf ««
bei einer Temperatur über
erzeugt wurde, eine einkristl schicht bei niedriger Temperatur und daß gl«^rügmit ^ er^b ^6 UR ^ Transistoren ^ ^ ^ K Kondensatoren benötigt werden diese Bauelemente können dann miteinander durch Aufdampfen eines metallischen Leiters in geeigneter en a ^ verbunden werden. S Ein bevorzugtes Ausführungsbeispiel des vorlie-
schwmdigkeit je nachdem
eine einkristalhne oder eine
stniktur handelt. Wird ^«
stan mit einem cQe
durch Auflosungvon 10 g
Snillei Der spezifische Widerstand des stellkörpers wird ^nach den gewünschten Eigen-6s SeTdes Bauelementes gewählt; die Verwendung cS eines Kristalls mit einem verhältnismäßig hohen speecm Widerstand ist jedoch erwünscht, um die
DiffusionemerVerunreinigungmeineDampfwachs-
1 8
voii tuttisschicht, die später Auf dom Substrat wäclist, zu dung eines Germaniumsubsträts erläutert. Die Ober-> ineffl verhindern. Wie Fig. 10 zeigt, Wird auf den Silizium·· fläche eint« Germäniutnkörpers 31 ist chemisch po-Ättkörper lO häch de« Verfahren d*f thermischen ZeN liert und befindet sich in einem sauberen Zustand, I bei sitzung von Tetfaätht»ysilän ein« SiliziUmdloxycl· Man läßt Tetfääthöxysilandamßf nahe am Germanii pö* schicht 21 mit einer Stärke Von 1,3 μηΊ aufgebracht, s umkörper al unter Erhitzung auf eine Temperatur Dm Jh Verwendung einer MäSKi des gewünschten von 7500C vorbeistrbmen. Dabei ergibt Sich durch rung Musters und mittels dar üblichen Phdtölacktechhik thermische Zersetzung des Silarts auf der Oberfläche rder I Werden alle nicht gewünschten teile der Sdhieht 21 des Görmahiurnkörpers 31 ein Niederschlag einer Si* ritt· i entfernt. Auf da» Substrat Wird dAßfl durch RfcdUk- liziumdioxydschicht 32. Bei einer Erhitzung des Gerstall· tion von Siliziumtttraishlöfid mittels Wasserstoff eine u ffläniuinkörpers 31 auf 750° C betrug die Wachshifi· Üampfwaehsttifflsschicht ven Silizium aufgebracht. tumsgeschwindigkeit dieser SiHziumdioxvdschicht 32 iaiV Hierbei wachsen auf dem Silltiumkörper 20 Einkri- etwa 0,03 um/min. Die thermische Zersetzung des 81-pfio· s Stalle 23 und auf der Silteiumdiexydschicht 21 Poly Ions wird unterbrochen, wenn die Stärke der Schiebt blei· kristalle 22. Die Dänipfwachstufflsschicht mit einer 32 etwa den Wort von 1 um erreicht hat. Dann wer- W Stärke von 50 um kann bei einer Dämpftemperatur ij den nach der bekannten Photolacktechnik vorgegevon 12OOÖ C und einer Zeitdauer von 9 Minuten er- bene Bereiche 33 der Silleiuifidioxydschicht 32 cnl· zielt werden. Dabei mud darauf geachtet werden, daß fernt, so daß an diesen Stellen der Germaniumkörper die Oberfläche des Silteiumkörpers 20 vor dem 31 freigelegt wird (Fig. 15). Man läßt dann durch Dampfwachstum des Siliziums in einet Wasserstoff- Reduktion ven Gerrflaniumtetrachlorid (GeCl4) mitsidie atmosphäre einer DampfätKUng unterzögen wird, um »6 tels Wasserstoff auf dem Germaniumkörper 31 Gertritt die Oberfläche des Sllielumkörpers 20 zu reinigen ι manium wachsen. Auf den freigelegten Teilen des i&to· die Dauer dieser Wassemoffbehandlung wird zweek* Gennaniumkörpers 31 wächst einkristallines Germa- 0- mäßig jedoch so kurz wie möglich gehalten, da die nium und auf der SiliziUffidiatydsehicht 32 polykri* ei»» Siliziumdioxydschicht bei dieser Wasserstöffbehand- stallines Germanium. Die Wadhstumsgeschwindigkeit öd· lung Bllmähliöh verringert wird. äS beträgt etwa 2 μβι/ωΐη, wenn der Gerrnanitimkörper )gu- Die Dampfwaehstumsschiehten 22 und 23 werden 31 auf eine Temperatur von 870° C erhitzt wird. Die reib· 8 Minuten lang einer Atübehandlung mit einem Atz- Wasserstoffreduktion von Germaniumtetrachlorid .son· itiittel der erläuterten Zusammensetzung unterwor* wird unterbrochen, wenn die Waohstumssöhicht von ,300 fen, nämlich einer Lösung, die dureh Auflösen von Germanium eine Stärke in der Größenordnung von ,ge- 10 g Chromanhydrid in 20 ecm Wässer und ZufU- ae 50 μΐη erreicht. Dieser Zustand ist In Fig. 16 veraniAi· gung von 40 cetti Fluorsäure hergestellt 1st. Durch schaulicht, in der die einkristalline Datnpfwachs* -ipft, diese AtzbehähdlUng Wird die polykristalllne Sitizi- tUfllsSchicht mit 34 und die polykristalline Darnpfeine Umschicht 22 vollständig weggeätzt, während die sin- wachstumsschleht von Germanium mit 35 bezeichnet ja kristalline SillziuttiSGhicht 23 mit einer Stärke von ist. Diese Gennaniumschichten 34 und 35 Werden ; gib- etwa 25 μηΐ zurückbleibt (vgl. Fig. 11). Eine Silizv- Js dann in eine Mischung aus 250 ecm konz. Salpeter- \fti umdioxydschicht 28 wird dann durch thermische säure, 150 ecm konz. Fluorwasserstoffsäure und 150 ;, ge- Zersetzung von Teträäthofcysllan wieder auf die ge- ecm Eisessig eingetaucht. In diesem Ätzmittel, das Jg6- nannten Kristalle aufgebracht (Fig. 12). Durch ther- z.B. in der Zeitschrift »The Sylvania Technologist«, fen, ihische Zersetzung von Tetraäthoxysilän bei einer Bd. 11 (1958), Ii. 2, S. 50 bis 58, beschrieben ist, ■in}, Temperatur von 720° C während 12 Stunden kann 4<> wird die einkristalline Gernianiumschicht mit einer ige- man eine Siliziumdioxydschicht 26 von 30μΚΐ Stärke AtzgeschWindigkeit von 5 um/min und die polykristalbei erhalten. Danach wird eine Aluminiumschicht 2*7 mit line Germanhimschlcht mit einer Ätzgeschwindigkeit J0S- einer Stärke von 200 μ» auf die Schicht 25 aufge- von ΙΟμηϊ/min geätzt. Die Atzbehandlung erfolgt legt dampft. etwa 5 Minuten lang, so daß die polykristalline Ger- \,nnt Der Siliziumkörper 20 wird dann mit einem 45 ittahiutnschicht 35 vollständig entfernt wird,
"ges Schleifmittel bis nahe an die Linie 26-26' (Fig. 12) Nach dieser Ätebehäüdlung ist allein die einkri-]eiabgeschliffen; dann erfolgt eine Dampf ätzung des stalline D&mpfwachstumsschteht 34 auf dem Germa-Körpers 20 bis auf die Linie 26-16', so daß schließ- niumkörper 31 zurückgeblieben. Bi wird nunmehr lieh ftür die DanipfWaehstümsstihlcht 23 aüein in der durch ffiernil§elie Zfe«fcBiuHg vöfi Tetraäfhöxysüim gewünschten Form in der Isöliersehicht vorhanden 50 (wie an Hand von Fig. 12 erläutert) eine Silizium^ ist. Eine Sllizuimdiöxydschleht 29 wird dann auf die diöxydsChieht 36 auf äie Schient 34 aufgebracht Altf Oberfläche aufgebracht, an der die DäffipfwäChs- dlesfc Siliziuöldiotydschicht 36 WiTd Weiterhin eine türnssehicht 23 frei liegt; nach dem Verfahren der Io- SiliziumschiGht 37 aufgetragen, die zur Handhabung kalisierten Diffusion feiner Verunreinigung werden des Kristalls dient. Der KristalIkSrfter 31 wird dann } dann iß der eiftkristalllnen DBmpfwäefistumssdiieht %% abgeschliffen, wobei ein chemisches Atzmittel dieje-J 23 pn-Übirgänge erzeugt, so daß sich mönofunktiO' nigen Stellen des feörpers 31 entfernt, die nach
der j
oder Kondensatoren, ergeben (F i g. 13). Diese mö* der auf diese Weise erzielten Struktur sind die
ate i
haie Elemente 28, wie Transistoren, Widerstände dem Schteifvörgäng noch zurückgeblieben sind. In
j nofunktiöriäleb Elemente 26 werden miteinander in Germahiumelnfcristalle von der Isolierschicht aus Si-S geeigneter Weise durch eine aufgedampfte Alumini- κ liziumdioxyd vollkommen umgeben und vollständig ütfischicht 30 eu einer vollständigen Schaltung ver* voneinander isoliert Zur Herstellung eines vüllsfänbunden. Abgesehen Von dieser eisktfiseheTi Vetbifr- digen Bauelementes aus dieser Struktur Kann das
g g
dung durch die aufgedampfte Aluminiumschicht 30, Verfahren der lokalisierten Diffusion von Veranreisind die erläuterten monofunktionalen Elemente 28 nigungen benutzt werden, wobei eine bestimmte Verelektrisch vollständig durch die Isolierschicht 45 6s ünfeifiigung in gesonderte Teile der einkristallinen
voneinander getrennt. Germaniumschicht eindiffundiert. Diese durch die
An Hand der Fig. 14 bis 17 wird ein weiteres Halbleiter-Dampfwachstumsschicht 34 mit den ein-
Ausführungsbeispiel der Erfindung unter Verwen- diffundierten Verunreinigungen gebildeten Halb-
τ-
9 10
leiteranordnungen werden dann elektrisch in geeigne- Halbleiter-Dampfwachstumsschicht in gewünschter
ter Weise durch aufgedampfte Anschlußleiter ver* Form in einer elektrischen Isolierschicht erzeugt wer-
bunden. den, durch Aufdampfen eines Metalls unter Verwen-
Eine weitere zweckmäßige Ausgestaltung der Er- dung einer Maske, die entsprechend der zu isolieren-
findung, die vorzugsweise bei einem intermetalli- S den Form gestaltet ist, oder durch Aufbringen einer
sehen Halbleiter der Gruppe ΙΠ-V Verwendung fin- Oxydschicht nach der Photolackmethode,
det, besonders bei Galliumarsenid, wird an Hand der Die elektrische Isolation zwischen den nach dem
Fig. 18 und 19 erläutert. Da Galliumarsenid ein vorliegenden Verfahren hergestellten Halbleiterele-
kostspieliges Halbleitermaterial ist, wäre es unwirt- menten ist ausgezeichnet im Vergleich zu dem be-
sehaftUch, einen Galliumarsenid-EinkristaU als Ori- io kannten Verfahren, das die Sperrcharakteristik der
ginalsubstrat zu benutzen und ihn in einem späteren pn-Ubergänge ausnutzt; die durch das Isoliermaterial
Stadium des Verfahrens zu schleifen. Man muß da- gegebene elektrische Isolation kann die elektrische
her nach einem geeigneten Substratmaterial suchen, Kapazität so herabsetzen, daß das Halbleiterelement
auf dem eine Dampfwachstumsschicht von Gallium- einwandfrei für höchste Arbeitsgeschwindigkeit be-
afsenid frei hergestellt werden kann und das die is nutzt werden kann.
Dampfwachstumsschicht von Galliumarsenid nicht Ein weiterer Vorteil des vorliegenden Verfahrens
ungünstig beeinflußt. Ein geeignetes Material für die- besteht darin, daß die als Halbleiterelemente bematz-
sen Zweck ist einkristallines Germanium. ten Halbleiterkristalle in jeder gewünschten Stärke
In Fig. 18 ist eine geschlossene Quarzreaktions- niedergeschlagen werden können, da sie nach dem
röhre 40 dargestellt, in der Jod in einer Menge von » Dampfwachstumsverfahren hergestellt werden; die
1 mmg/cem enthalten ist. In die Röhre 40 wird ein auf diese Weise hergestellten Halbleiterelemente foe-
einkristallines Germaniumsubstrat 41 eingebracht, auf sitzen eine äußerst geringe Stärke, was nach der Be-
der wie beim zuvor erläuterten Ausführungsbeispiel festigung an einem Stiel zu einer recht guten Wärmie-
Siliziumdioxydfilme 42 vorgesehen sind. In der ableitung führt.
Röhre 40 wird ferner als GalHumarsenidquelle eine as Bei Transistoren dieser Art muß eine Schicht mit
polykristalline Galliumarsenidmasse 43 vorgesehen. einer hohen Konzentration an Verunreinigungen zur
Die Röhre 40 wird nun in einen elektrischen Ofen Verringerung des Kollektorsättigungswiderstandes
eingebracht, so daß das Germanhimsubstrat 41 vorgesehen werden; diese Schicht ist in Fig. 9 mit η +
gleichmäßig auf eine Temperatur von etwa 7000C bezeichnet. Nach dem vorliegenden Verfahren läßt
und die polykristalline Galliumarsenidmasse 43 auf 30 sich diese Schicht mit hoher Verunreinigungskonzen-
eine gleichmäßige Temperatur im Bereich zwischen tration einfach dadurch erzeugen, daß man eine Ver-
750 und 8000C aufgeheizt wird. Bei dieser Erhit- unreinigung in eine einkristalline Dampfwachstums-
zung wachsen auf dem Gefmanium&ubstrat 41 mit schicht eindiffundieren läßt, wenn diese Schicht al-
einer Geschwindigkeit von 2 μΐη/h Einkristalle von lein auf dem einkristallinen Halbleitersubstrat nach
Galliumarsenid. Das Wachstum von polykristallinem 35 dem Ätzvorgang zurückgeblieben ist Man kann also
Galliumarsenid auf den Siliziumdioxydfilmen 42 Transistoren, Dioden oder ähnliche Bauelemente mit
hängt beträchtlich von den Temperaturverhältnissen hoher Schallgeschwindigkeit erzielen, wenn man ein
ab; bei den erläuterten Bedingungen liegt die Wachs- Metall, wie Gold, statt der erläuterten Verunreini-
tumsgeschwindigkeit des polykristallinen Galliumar- gung in die einkristalline Dampfwacnstumsschicht
senids zwischen 0,1 und 0,5 μΐη/h. Hält man die er- 40 hineindiffundieren läßt.
läuterten Verhältnissen während einer Zeitdauer von Wenngleich sich die obige Beschreibung auf
etwa 3 Stunden aufrecht, so wächst auf dem einkri- Halbleiterkörper aus Silizium und Germanium bezog,
stallinen Germaniumsubstrat 41 eine einkristalline so können statt dessen auch andere Halbleitermate-
Gallnimarsenidschicht 44 mit einer Stärke von 6 bis rialien, wie Galliumarsenid, Indiumantimonid, In-
7 μΐη. während sich in der gleichen Zeit auf dem SiIi- 45 diumphosphid, Galliumantimonid u. dgl. ebenso vor-
ziumdioxydfilm 42 eine polykristalline Gallhimarse- teilhaft eingesetzt werden. Auch als Isoliermaterial,
nidschicht mit einer Stärke von etwa 1 bis 1,5 μΐη bil- das auf die einkristalline Dampfwachstumsschicht
det. Das Germaniumsubstrat 41 wird dann aus der (die in Form von Vorsprüngen zurückgeblieben ist)
Röhre 40 herausgenommen und während 30 Sekun- aufgetragen wird, ist nicht auf Siüziumdioxyd be-
den in ein Ätzmittel eingetaucht, das 1 Teil Wasser- 50 schrankt; es können beispielsweise auch andere Iso-
stoffperoxyd, 18 Teile Schwefelsäure und 1 Teil liermaterialien, wie Alurninfumsilikatgläs, Verwen-
Wasser enthält; hierbei wird die Stärke der einkri- dung finden.
stallinen Galliumarsenidschicht 44 um etwa 1 jim re- Das vorliegende Verfahren deckt ferner auch den
duz'ert, während die polykristalline Galliumarsenid- Fall, in dem ein Halbleitermaterial, wie Galliumarse-
schicht vollständig entfernt wird. Es verbleibt daher 55 nid oder Galliumphosphid, epitaktisch auf einem ein-
auf dem einkristallinen Germaniumsubstrat 41 ledig- kristallinen Germaniumsubstrat wächst. Außer dem
lieh eine einkristalline Galliumarsenidschicht 44. Aufbringen dieser epitaktischen Wachstumsschicht
Diese Struktur kann dann in der Weise weiterbehan- des Halbleitermaterials durch Wasserstoffreduktion
delt werden, wie dies beim zuvor erläuterten Ausfuhr des Halbleiter-Halogen-Materials schließt das vorlie-
rungsbeispiel beschrieben wurde. 60 gende Verfahren auch den Fall ein, in dem diese
Nach dem vorliegenden Verfahren können somit epitaktische Wachstumsschicht nach dem bekannten
elektrisch isolierte, gesonderte Niederschläge einer Disproportionierungsverfahren erzeugt wird.
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. ί 296
    Patentansorflcbe:
    X. Verfahren zuni eleJrtrfstfcen Iwlierto van einkristaiBnen Bereichen in einer integrier· S ten Halbleiterschaltung, gekennzeichnet durch die Kombination folgender Verfahrensschritte:
DE19651296266 1964-12-22 1965-12-22 Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung Expired DE1296266C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7200664 1964-12-22

Publications (2)

Publication Number Publication Date
DE1296266C2 true DE1296266C2 (de) 1974-10-10
DE1296266B DE1296266B (de) 1974-10-10

Family

ID=13476879

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651296266 Expired DE1296266C2 (de) 1964-12-22 1965-12-22 Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung

Country Status (3)

Country Link
US (1) US3372063A (de)
DE (1) DE1296266C2 (de)
NL (1) NL141031B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1187611A (en) * 1966-03-23 1970-04-08 Matsushita Electronics Corp Method of manufacturing Semiconductors Device
US3489961A (en) * 1966-09-29 1970-01-13 Fairchild Camera Instr Co Mesa etching for isolation of functional elements in integrated circuits
US3620833A (en) * 1966-12-23 1971-11-16 Texas Instruments Inc Integrated circuit fabrication
US3503124A (en) * 1967-02-08 1970-03-31 Frank M Wanlass Method of making a semiconductor device
US3725751A (en) * 1969-02-03 1973-04-03 Sony Corp Solid state target electrode for pickup tubes
US3756877A (en) * 1970-10-05 1973-09-04 Tokyo Shibaura Electric Co By dielectric material method for manufacturing a semiconductor integrated circuit isolated
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
JPS5232234B2 (de) * 1971-10-11 1977-08-19
US3911562A (en) * 1974-01-14 1975-10-14 Signetics Corp Method of chemical polishing of planar silicon structures having filled grooves therein
US4095330A (en) * 1976-08-30 1978-06-20 Raytheon Company Composite semiconductor integrated circuit and method of manufacture
US4771328A (en) * 1983-10-13 1988-09-13 International Business Machine Corporation Semiconductor device and process
JPS6088468A (ja) * 1983-10-13 1985-05-18 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体集積装置の製造方法
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3265542A (en) * 1962-03-15 1966-08-09 Philco Corp Semiconductor device and method for the fabrication thereof
US3296040A (en) * 1962-08-17 1967-01-03 Fairchild Camera Instr Co Epitaxially growing layers of semiconductor through openings in oxide mask
NL135876C (de) * 1963-06-11
US3326729A (en) * 1963-08-20 1967-06-20 Hughes Aircraft Co Epitaxial method for the production of microcircuit components

Also Published As

Publication number Publication date
NL6516731A (de) 1966-06-23
US3372063A (en) 1968-03-05
NL141031B (nl) 1974-01-15
DE1296266B (de) 1974-10-10

Similar Documents

Publication Publication Date Title
DE1296266C2 (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE3219441C2 (de)
DE102013104608B4 (de) Verfahren zur Herstellung eines Kanalmaterials und Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Kanalmaterial
DE112014002781B4 (de) Verfahren zur Kontrolle der Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots, und Silicumwafer
DE1564336A1 (de) Isolierung fuer Halbleiter
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2000707A1 (de) Verfahren zur Herstellung von integrierten Schaltungen
DE1640500A1 (de) Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2207056A1 (de) Verfahren zum selektiven epitaxialen Aufwachsen aus der flüssigen Phase
DE1544261C3 (de) Verfahren zum epitaktischen Abscheiden einer einkristallinen Schicht eines nach dem Diamant- oder nach Zinkblendegitter kristallisierenden Halbleitermaterials
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
DE1769298A1 (de) Verfahren zum Zuechten eines einkristallinen Halbleitermaterials auf einem dielektrischen Traegermaterial
DE1947334A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
EP3464688B1 (de) Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und vorrichtung zur herstellung einer halbleiterscheibe aus einkristallinem silizium
DE1444430A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2363269A1 (de) Verfahren zum herstellen einer mehrzahl von p-n uebergaengen in einem einzigen diffusionszyklus
DE1564958C3 (de) Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung
AT310254B (de) Integrierte Halbleiterschaltung
DE1564776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
AT239855B (de) Verfahren zur Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee