DE1947334A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE1947334A1
DE1947334A1 DE19691947334 DE1947334A DE1947334A1 DE 1947334 A1 DE1947334 A1 DE 1947334A1 DE 19691947334 DE19691947334 DE 19691947334 DE 1947334 A DE1947334 A DE 1947334A DE 1947334 A1 DE1947334 A1 DE 1947334A1
Authority
DE
Germany
Prior art keywords
layer
crystal
semiconductor
region
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691947334
Other languages
English (en)
Other versions
DE1947334B2 (de
Inventor
Isamu Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6738268A external-priority patent/JPS507916B1/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1947334A1 publication Critical patent/DE1947334A1/de
Publication of DE1947334B2 publication Critical patent/DE1947334B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

DIPL..ING. H. LEINWEBER dipl-ing. H. ZIMMERMANN
t München 2, Rosental 7, 2.Au(0.
T.i.-Adr. ulnpatMUndt·* T.i.ion (Uli) 2(19»
den 18. September 1969
Unier Zeichen
69-GrE34/We/WT/sch
SONY C0RP0MTI0N (SONY KABUSHIKIKAISHA), Tokyo /Japan Halbleiterbauelement und Verfahren zu dessen Herstellung
Die Erfindung betrifft ein Halbleiterbauelement mit einer Vielkristallschicht bestehend aus einem Aggregat feiner, durch Dampfwachstum gebildeter Kristalle.
Die Halbleitertechnik stützt sich, ausgehend von den Punktkontakttransistoren bis zu den integrierten Schaltungen, völlig auf Einkristallhalbleiterο Ein Einkristall für Halbleiter wird beispielsweise mit Hilfe des Ziehverfahrens hergestellt und dann in einzelne halbleitende Einkristallplättchen unterteilt, die zur Herstellung der gewünschten Halbleiterbauelemente einer Dampfablagerungs-, Diffusions-, Dampfwachstumsbehandlung od.dgl. unterworfen werden. Unter der Annahme, daß die HaIbleiterplättchen aus vollständigen, gleichmäßigen und fehlerfreien Einkristallen zu bestehen haben, wurde der Verwendung von Vielkristallhalbleitern keine Beachtung zugemessen.
009813/1272
Einer der Hauptgründe, daß keine Vielkristallhalbleiter verwendet werden, ist die Schwierigkeit der Herstellung steuerbar gleichförmiger Vielkristallhalbleiter mit den gewünschten Eigenschaften. Weiterhin können keine Vielkristallhalbleiter in Elementen mit PN-Grenzschichten, wie z.B. Dioden, Transistoren usw. verwendet werden, weil die Diffusionsgeschwindigkeit eines Störstoffs durch Korngrenzschichten hierdurch im Vielkristallbereich viel höher ist als in den anderen Bereichen, so daß die Störstoffkonzentration in der Diffusionsschicht ungleichmäßig ist.
Die Dampfwachstumstechnik ist weit verbreitet· Dabei wird ein Siliciumhalogenid bei hoher Temperatur zersetzt und das Silicium, beispielsweise in Gegenwart eines halogenieren Gases, auf einen kristallinen oder nichtkristallinen Träger abgelagert, wobei die erhaltene Kristallschicht ähnliche oder identische Eigenschaften hat wie der Träger. Gegenwärtig wird diese Technik nur zur Herstellung von Einkristallschichten angewandt.
Die Erfindung bezieht sich auf die Fertigung eines neuartigen Halbleiterbauelements, das aus einem Vielkristallhalbleiter aus einem Aggregat feiner, durch Dampfwachstum gebildeter Kristalle besteht, dessen Leistung und Kennlinien jedoch zumindest ebensogut, ja sogar besser sind als bei einem bekannten aus einem Einkristall bestehenden Halbleiterbauelement.
- 3 -009813/1272
Diβ erfindungsgemäß verwendete Vielkristallschicht ist ein Aggregat feiner Dampfwachstumskristalle, die im großen und ganzen die gleiche Richtung haben und dicht nebeneinander angeordnet sind, so daß sich durch Storstoffdiffusion in die Vielkristallschicht ein Diffusionsbereich bildet, dessen Form einem Bereich entspricht, wie er in einer herkömmlichen Einkristallschicht eriielbar ist· Weiterhin ist beispielsweise für die Bildung einer PH-Grenaschicht im Vergleich mit einem Einkristallhalbleiter nur eine sehr kurze Zeit erforderlich.
Im allgemeinen hat ein Vielkristallbereich unzählige Versetzungen und Gitterfehlstellen, die als Fangstellen wirken und die Lebensdauer der Ladungsträger in diesem Bereich verkürzen. Eine Diode gemäß der Erfindung hat folglich eine außerordentlich kurze Erholungszeit und eine weitgehend verringerte Grenzschichtkapazität und eignet sich folglich bestens für eine schnellansprechende Dioder
Die Erfindung ermöglicht es, zu gleicher Zeit einen Vielkristallbereich und, einen Einkristallbereioh zu bilden und erlaubt somit eine leichte Herstellung eines Halbleiterbauelements und darüber hinaus die Bildung sowohl eines Elements mit kurzer Ansprechzeit als auch eines herkömmlichen Elements auf ein- und denselben Träger.
Es ist demgemäß ein Ziel der Erfindung, ein Halbleiterbauelement herzustellen, in dem eine Grenzschicht in einem Viel-
009813/1272 - 4 -
ORIGINAL
kristallbereich, bestehend aus einem Aggregat feiner Kristalle, gebildet ist.
Ein anderes Ziel der Erfindung ist ein Halbleiterbauelement, dessen Ladungsträger eine kurze Lebensdauer haben.
Ein weiteres Ziel der Erfindung ist ein« Halbleiterbauelement, in dessen Schaltelementen die Ladungsträger eine unterschiedliche Lebensdauer haben.
Weitere Vorteile, Einzelheiten und Merkmde der Erfindung ergeben sich aus der folgenden Beschreibung. Auf der Zeichnung ist die Erfindung beispielsweise veranschaulicht, und zwar zeigen
Fig. 1A bis 1F schematisch eine Folge von Verfahrensschritten ; bei der erfindungsgemäßen Herstellung eines Halbleiter- · : bauelemente, .
Fig. 2A und 2B, 3A und 3B graphische Darstellungen der Kenn- ! linien einer erfindungsgemäß hergestellten bzw. einer
w herkömmlichen Diode, ;
Fig. 4 schematisch die Verfahrensschritte zur Herstellung ge- ; [ maß einer anderen Durchführungsform der Erfindungf
Fig. 5 eine Schaltung eines gemäß der Erfindung hergestellten
logischen Stromkreises,
ι Fig. 6A bis 6H scheraatisch die aufeinanderfolgenden Verfahrens-» ! schritte bei der Herstellung des logischen Stromkreises
j von Fig. 5, und _ 5 «
009 813/1272
Fig· 7A bis 7H echeaiatiech dit aufeinanderfolgendea Arbeiteschritte bei der Hereteilung geaäS einer abgewandelten DurcbfUhrungsfora nach der Erfindung·
Fig· 1 seigt eine Durchführungsform der Erfindung zur Her« stellung einer Diode. Der erste Schritt besteht darin, einen Träger 101 hesu8tellena der beispielsweise aus eines N-leitenden. Einkristallplättchea aus Silicium alt hoher Störstoffkonaentratlon besteht (Fig. 1A)· Wie nachstehend noch beschrieben, braucht der Träger 101 nicht istnier ein vollständiges Kinkristaliplättchea au 8einv sondern kann ebensogut ein unvollständiges oder fehlerhaftes Plättchen oder in aanchen Fällen auch ein Vielkristall· plättchen sein· Man kann auch einen *£tfkger aus Glimsaer, Keraoik od. dgl« verwenden·
Der Träger 101 wird auf seiner gesagten Oberfläche nit einer Schicht 102 Überzogen (Fig. 1B), die als Xeiakernsohieht für die nachfolgende Bildung einer Vlelkristall-Daapfwachstuas· schicht dient. Die Schicht 102 kann durch Daapfablagerung*- oder Daapfwach8tuia8teohnik suit Silicium bei niedriger Teaperatur her· gestellt werden. Bei eines typischen, bei niedriger Temperatur stattfindenden Dampfwachstuaενerfahren wird der Träger 101 in einer fieaktionskaamer auf eine Temperatur von 500 bis 35O0C erhitat, wobei Über den heißen Träger 101 alt eines* Monosilan (SiHa) enthaltenden Wasserstoff- oder Inertgasstron mit einer Geschwindigkeit von 2 bis 3 l/ein geleitet wird; die erhaltene Schicht 102 hat eine Stärke von ca. 0,5 bis 3/u DIt strikt·
Kinhaltung der Ttoperatur 1st wichtig, weil sich bei weniger
009813/1272
BAD ORIGINAL
als 50O0C kein Silicium absetzt und sich bei einer zu hohen Temperatur (700 bis K)O0G) eine Einkristallschicht mit vielen Versetzungen bildet, die gemäß der Erfindung nicht verwendbar ist. Die Keimschicht 102 ist unter geeigneten Bedingungen mit Hilfe eines Sandstrahlgebläses, durch Aufrauhenr Zerstäuben od. dgl. herstellbar«. Für die Keimschicht 102 ist es also nur erforderlich, daß sie aus einem Material besteht, das fein ist, keine bestimmte kristallographische Achse hat und als Keim für das nachfolgende Dampf wachstum dienen kann. Es ist auch möglich, anstelle der Keimschicht 102 mit Hilfe von Wärmeoxidation oder Wärmezersetzung eine nichtkristalline Schicht aus Siliciumdioxid zu bilden.
Beim nächsten Verfahrensschritt wird auf die KeiBchicht
102 mittels Dampfwachstumsverfahren eine Vielkristallschicht
103 aufgebracht (Fig. 1C). Erfindungsgemäß wurde ein Gasstrom aus Siliciumtetrachlorid (SiCl/) und Arsentetrachlorid (AsCl/) über den mit der Keimschicht 102 versehenen Träger 101 bei einer Temperatur von ca. 1100 bis 12000C in Gegenwart von Wasserstoffgas geleitet, und zwar mit etwa 8 l/min. Es bildete sich innerhalb von ungefähr 10 Minuten eine N-leitende VieJkristallschicht einer Stärke von ca 10ju. Durch ein Elektronenmikroskop wurde festgestellt, daß diese Vielkristallschicht ein Aggregat feiaer Dampfwachsturnskristalle war, das sich von der Keimschicht oder der nichtkristallinen Schicht aus im wesentlichen gerade in einer Richtung erstreckt. Die feinen Kristalle sind dicht neben-
009813/1272
einander angeordnet, und der Zwischenraum zwischen den benachbarten Kristallen ist so klein, daß er optisch nicht feststellbar ist. Auf der Zeichnung ist die Vielkristallschicht 103 der Übersichtlichkeit halber senkrecht schraffiert.
Im Anschluß an die Bildung der Vielkristallschicht 103 wird diese über ihre gesamte Oberfläche mit Hilfe von Wärmeoxidierung, Dampfwachstumsverfahren, Dampfablagerung od.dgl. mit einer Siliciumdioxid- oder Siliciumnitridschicht 104 versehen und letztere an bestimmten Stellen, z.B.. durch Photoätztechnik wieder entfernt, so daß ein Fenster 105 entsteht (Fig. 1D), durch das man einen P-leitenden Störstoff in die Vielkristallschicht 103 eindiffundieren läßt (Fig. 1E) Ein mögliches Verfahren besteht dabei darin, daß man zumindest an dem freiliegenden Bereich des Fensters 105 der Vielkristallschicht 103 durch Wärmezersetzung von Boroxid Bor ablagert und das Plättchen 30 Minuten lang bei einer temperatur von ca. 12000C hält. Die Diffusionsgeschwindigkeit ist in der Vielkristallschicht höher als im Einkristallhalbleiter, und bei dem beschriebenen Verfahren diffundiert der Störstoff bis in eine i'iefe von ca. 6ji, so daß man einen Diffusionsbereich 107 und eine PN-Grenzschicht 106 in der Vielkristallschicht 103 erhält. Bei den auf herkömmliche Weise gefertigten Vielkristallhalbleiter haben die Kristalle keine gleichmäßige j Korngröße,und ein Störstoff diffundiert längs der Korngrenzen, so daß die Diffusionsebene ziemlich uneben und die Diffusions-
- 8 -009813/1272
grenzschicht durch Versetzungen beeinträchtigt ist* In Gegensatz *■-' dazu sind jedoch die gemäß der Erfindung erhaltenen Kristalle kleiner, und die Diffusionsebene ist nicht uneben, so daß man eine PN-Grenzschicht erhält, die mit der vergleichbar ist, die man mit einer Störstoffdiffusion in den Einkristallhalbleiter j. erzielt. Gemäß der Erfindung ist weiterhin nicht nur die Oberfläche der Vielkristallschicht anders als die der herkömmlichen Einkristallschicht, sondern auch etwas vertieft im Vergleich zur ; Oberfläche der Einkristallschicht, so daß für das Aufsetzen einer ; optischen Maske zum Bilden der Fenster kein besonderer Feinschleif- oder Ätaarbeitsgang notwendig ist und die Maske eng ani gelegt werden kann.
j Anschließend wird auf den P-Ieitenden Diffusionebereich
' 107 eine beispielsweise aus Aluminium bestehende Elektrode 108 \ ■j aufgebracht, und mit dieser bzw. dem Träger 101 werden Anschlüsse ' 109a bzw. 109b verbunden} man erhält die Diode von Fig· 1F. In t diesem Fall kann also ein Teil der Siliciumdioxidschicht.104, die über der N-leitend en Vielkristall schicht 103 angeordnet ist, weg- > geätzt werden, eine Elektrode aus Aluminium od.dgl. vorgesehen und der Anschluß 109a mit der Elektrode verbunden werden·
l Die Grenz Schichtkapazität Cj der so erhaltenen Diode betrug
I ca. 2 χ 104PF/cm2, also ungefähr ein Viertel bis ein Zehntel des j Wertes einer herkömmlichen Diode bestehend aus einem Einkristall«* ' halbleiter. Fig. 2A und 2B geben die Sperr- bzw. Durchlaßkenn-
. · 009813/1272
linie der erfindungsgemäß hergestellten Diode wieder und Fig.3A und 3B die Kennlinien einer herkömmlichen Diode bestehend aus einem Einkristallhalbleiter. Aus den Figuren ergibt sich, daß die Anstiegkennlinie der Diode nach der Erfindung also gans ausgezeichnet ist (beispielsweise unter 0,5 V) und daß ihre Sperrkennlinie derjenigen der herkömmlichen Diode entspricht. Messungen ergaben, daß die Diode gemäß der Erfindung einen Strom von weniger als -0,1 /lA bei einem Widerstand von 10 bis 100 M iler zeugte, wenn sie mit -1 V vorgespannt war. Weiter ist die Spannungsunabhängigkeit der Grenzschichtkapazität (L sehr gering, und die Erholungszeit in Sperrichtung ist sehr kurz· Die Diode gemäß der Erfindung hat nämlich Eigenschaften, die mit einer herkömmlichen Diode nicht erzielbar sind· Dies beruht wahrscheinlich auf den zahlreichen Versetzungen im Vielkristallbereich, die als Fang*· stellen wirken und die Lebenszeit der Ladungsträger verkürzen. Die erfindungsgemäß erhaltene Diode eignet sich folglich zur Verwendung als schnell ansprechende Diode.
Eine eingehende Prüfung der Vielkristallschicht 103 zeigte, daß die Form der Vielkristalle unter dem Einfluß der Form und der Eigenschaft der Keim- oder nichtkristallinen Schicht unterschiedlich war. Wurde nämlich die Vielkristallschicht auf einer Keimschicht gebildet, die mittels eines bei niedriger Temperatur durchgeführten Silicium-Dampfwachstumsverfahrens oder einer Si-Iiciumdampfablagerung gefertigt war, so hatten sie die Form feiner Nadeln einer Größe von ca. 0,6 bis 5μ. Wurde die Viel-
- 10 0 0 9 813/1272
kristall schicht auf eine glasähnliche, nichtkristalline Siliciumdioxidschicht auf geformt, die auf ein Plättchen abgelagert war, so bildeten sich etwas größere Kristalle als die auf der Keim«· schicht? ihre Korngröße betrug sswischen 0,8 und 3Q/i. Die Korngröße der Vielkrietalle beträgt jedoch höchstens 3OjLi, sie sind also weitaus kleiner als die mit den bekannten Verfahren erhaltenen herkömmlichen Vielkristalle, deren durchschnittliche Größe mehr als 100u beträgt.
Es besteht im wesentlichen kein Unterschied hinsichtlich der Grenzschichtkapazität C5. (2 - 3 x 10 ^PF/cm ) zwischen den Dioden mit einer Keimschicht und denen mit einer nichtkristallinen Schicht, Der Sperrstrom liegt bei der ersteren unter 10~7iA und unter 10 ]uA bei der letzteren, so daß also ein Unterschied von einer Größenordnung vorhanden ist. Der Sperrstrom von 10Γ JuA ist jedoch bedeutend niedriger als der der herkömmlichen Diode und verbessert somit die Kennlinien.
Im vorstehenden Beispiel ist zwar die PN-Gr ens schicht in der Vielkristallschicht 103 ausgebildet, jedoch ist, wie in Fig· 4 dargestellt, auch eine PN-leitende GKizschicht 206 möglich, die sich von einer Vielkristallschicht 203 ausgehend, über die
DlS
Keimschicht 202 hinaus'in einen Träger 201 erstreckt,
- 11 -
009813/1272
8AD ORIGINAL
Fig* 5 zeigt scheaatisch einen Teil einer in Computern verwendeten NAND-Schalung. Sie hat Eingangsdioden D-| bis Dz, eine Pegelschieberdiode Dj, einen Transistor Q und Vorspannwiderstände R1 und
Fig. 6A bis 6H zeigen die Verfahrenssehritte bei der Herstellung einer integrierten Schaltung, beispielsweise der NAND-Schaltung τοπ Fig. 5· Zuerst fertigt man ein Einkristallhalbleiterplättchen 301 aus Silicium (Fig. 6A), das aus einer Siliciuo-8cheibe besteht, die Gallium als Störstoff enthält und einen spezifischen Widerstand τοπ 4 bis 6λ ca, eine Dicke von ca. 2QQμ und einen Durchmesser von 50 on hat. Eine Oberfläche 301a der Scheibe ist spiegelglatt geschliffen.
Ib nächsten Verfahrensschritt wird in Einkristallhalbleiterplättchen 301 an einer bestimmten Stelle eine N-leitende, sich unterhalb der Oberfläche erstreckende Schicht 302 gebildet, beispielsweise indem nan Phosphor durch eine Diffusionsaaske aus einem Siliciumoiidfilm eindiffundieren läßt (Fig. 6B). Die Schicht 302 hat einen Flächenwiderstand τοη 5D. und verringert letztlich den Sättigungswiderstand Bs des Kollektors des Transistors Q.
Anschließend werden auf die Oberfläche 301a des Trägers 301 an bestimmten Stellen Keimstellen 303a und 303b für die Vielkristallbildung aufgebracht (Fig. 6C). Die Keintellen 303a und 305b können durch Dampfablagerung beispielsweise τοη durch
- 12 -009813/1272
Elektronenstrahlen erhitztem Silicium gebildet werden, oder aber durch Zersetzung von Monosilan (SiH.) oder Siliciumhalogenide z.B· Ton Siliciumtetrachlorid in Gegenwart eines Wasserstoffgases zum Herzielen τοη Silicium, das auf dem Einkristallhalbleiterträger 301 abgelagert wird. Durch das Dampf ablagerung»- oder Dampfwachsturnsterfahren werden die Keimstellen auf dem gesamten Bereich der Oberfläche 301a*des Einkristallhalbleiterträgers 301 ; geformt« In diesem Fall entstehen die örtlich begrenzten Keil*- : , stellen 303a und 303b durch Anwendung eines Verfahrens nach dem deutschen Patent .·. (Patentanmeldung P 16 14 029.9 der Anaelderin betreffend "Verfahren zur Herstellung τοη Halblei terbauele-· menten").
Die Keimstellen können auch unter geeigneten Bedingungen mittels Sandstrahlbearbeitung, Aufrauhen, Sprühen od.dgl· gebil- ; det werden. Auf oben beschriebene Weise brin$ man eine Schicht :
ί aus Keimstellen bestehend aus feinem Material ohne kristallegraphischer Achse auf, die sich für das nachfolgende Bilden einer Vielkristallschicht eignet· Statt der Keimstellen kann auch eine nichtkristalline Schicht, beispielsweise aus Siliciumdioxid durch ffärmeoxidierung oder Zersetzung Torgesehen werden·
Anschließend wird auf der Oberfläche 301a des Einkristallhalbleiterträgers 301 mit den Keimstellen 303a und 303b eine Si-Iiciumschicht 304 mittels Dampfwachstumsverfahren angeordnet· Bei einem typischen DampfwachstumsTerfahren wird der Träger in
- 13 -
009813/1272
19A7334
einer Reaktionskamaer bei einer Temperatur von ca. 1100 bis 12000C erhitzt, wobei über den heißen Träger ca. 10 Minuten lang ein Strom von Wasserstoffgas mit 8 l/min geleitet wird, der Dampf von Siliciumtetraehlorid- und Arsentrichlorid enthält, die als Störstoff dienen. Die erhaltene N-leitende Schicht 304 hat äne Stärke von ca. 10juu
Die Schicht 304 besteht aus Vi elkristallb er eichen 304a, die sich durch Dampfwachstum auf den Keimstellen 303a und 303b gebildet haben und aus Einkristallbereichen 304b, die unmittelbar auf der Oberfläche 301a des Trägers 301 gewachsen sind (Fig. 6D). Die Vielkristallbereiche 304a entsprechen denen von Fig.
In diesem Fall ist die gewählte Oberfläche 301a des Einkristallhalbleiterträgers 301 eine Ebene <J00). Bei einer derartigen Ebene <(i00/ werden nämlich die Einkristallbereiche 304b dicker als die Vielkristallbereiche 304a, so daß beim Abdecken mittels des Kontaktverfahrens in der nachfolgenden Arbeitsstufe die Maske auf den Einkristallschichten aufliegt und ein Verkratz en der Oberfläche der Maske durch die rauhen Oberflächen der Vielkristallbereiche 304a verhindert ist.
Anschließend wird die Oberfläche der Vi"elkristallschicht
304 mittels Wärmeoxidierung, Zersetzung oder Dampfablagerung
305
mit einem Siliciumoxidfilm/versehen oder auch mit einem Siliciumnitridfilm mittels Zerstäuben von Silicium in einem Stickstoffgas. Man formt für die nachfolgende Störstoffdiffusion wie üblich
- 14 ~ 009813/1272
Fenster in den Siliciumoiidfilm 305 unter Verwendung eines Photowiderstandsaaterials, wie z.B. dem i» Handel unter der Bezeichnung 11KPR11 oder "AZ" erhältlichen Material. Im dargestellten Beispiel sind jeweils Fenster 3O5a-r, 305bg bzw· 305bg auf einen Vi elkristallbereich 304aj zwecks Isolierung, eisen Einkristallbereich 305bn zur späteren Bildung des Transistors Q bzw. einen Einkristallbereich 304bg zur Bildung des Widerstandes R aufgebracht (Fig. 6E). Anschließend wird ein P-leitender Störstoff, beispielsweise Boroxid, bei einer Temperatur von beispielsweise 95O0C zersetzt und auf die durch die Fenster 3O5a-r, 305bg und 305bg bloßliegenden Oberflächen der Schicht 304 abgelagert und anschließend das Plättchen in einer oxidierenden Atmosphäre 30 Minuten lang bei ca. 12000G erhitzt, um den Störstoff eindiffundieren zu lassen. Da - wie oben beschrieben - die Diffusionsgeschwindigkeit des Störstoffs im Vielkristallbereich höher ist als im Einkristallbereich, diffundiert der auf den Vielkristallbereichen befindliche Störstoff nach unten über diesen Bereich hinaus und in den Einkristallhalbleiter träger 301 hinein und von den Vielkristallbereichen 304a aus in die Einkristallbereiche 304b und bildet Grenzschichten J-j, wodurch diese Bereiche von den benachbarten isoliert werden, wie in der Figur dargestellt. (Man kann auch vor der beschriebenen Störstoffdiffusion einen ^-leitenden Störstoff in den Vi elkri stallbereich 304ap eindif fundieren lassen, so daß sich ein Teil der diesen Bereich isolierenden Grenzschicht im Einkristallhalbleiter träger 301 bilden kann.) In den Ein-
- 15 - . 009813/1272
kristallbereichen 304b/v und 304bp werden jeweils ein Basisbereich B bzw. ein Widerstandsbereich H gebildet (Fig. 6E). Weiterhin wird ein Teil des Silieiumoxidfilms 305 weggeätzt, so daß auf dem Vielkristallbereith 3O4a^ ein Fenster 305a^ entsteht, an dem später die Dioden D-. bis Dz angeordnet werden sollen. Anschließend läßt nan einen P-leitenden Störstoff, beispielsweise Bor, durch das Fenster 3Q5aD in den Vielkristallbereich 304a^ eindiffundieren, der dort einen Anodenbereich Da für die Eingangsdioden D-] bis Dj bildet (Fig. 6F). In diesem Fall werden die Fenster 305aIt 3O5bB und 305bfi mit Ozidfilmen beschichtet, die sich während der beschriebenen Störstoffdiffusion bilden.
Im Anschluß daran wird der Siliciumoxidfilm 305 an bestimmten Stellen entfernt, um Fenster 3O5bc, 3O5bg, 3O5aß1, 305ajj2 und 3O5ajjz zu bilden, durch die man einen N-leitenden Störstoff, beispielsweise Phosphor, eindiffundieren läßt. Man erhält so einen für den Transistor Q bestimmten leitenden Kollektorbereich C im Einkristallbereich 304bß, einen Emitterbereich E im Basisbereich B und Kathodenbereiche K-. bis Kz im Anodenbereich Da der Eingangsdioden D1 bis Dz (Fig. 6G).
Auf diese Weise entstehen die Eingangsdioden D-j bis D*,, der Transistor Q und der Widerstand R.|, die einen Teil der in Fig· 5 dargestellten !UND-Schaltung bilden.
Nun wird der Siliciumoxidfilm 305 stellenweise weggeätzt, und es werden so Befestigungsstellen für die Elektroden auf dem
- 16 -009813/1272
Kollektorbereich C. den Basisbereich B und den Emitterbereich j
E des Transistors Q, dem Änodenbereich Ba der Eingangsdioden \ D-j bis Dz, den Kathodenbereichen K-j bis Kz der Dioden und dem | den Widerstand IL bildenden Widerstandsbereich E geschaffen. Auf diese Stellen bringt man Elektrodenmetall, z.B. Aluminium mittels Dampfablagerung«auf, entfernt das überschüssige Metall ί und erhält die Elektroden 306 und somit die integrierte Halb-· leiterschaltung gemäß Fig· 6H.
Bei der vorliegenden "Erfindung sind also die jeweiligen Elemente in den auf oben beschriebene Weise hergestellten Ein- j kristall- und Vielkristallbereichen gebildet, so daß ihre i Kennlinien sehr verschieden sind» Selbst bei Halbleitereleaentep. gleicher Art sind deren Kennlinien unterschiedlich, so daß folglich Elemente unterschiedlicher Kennlinien auf ein- und demselben Träger gebildet werden können.
Da die Eingangsdioden D^ bis D2, im stellenweise ausgebildeten Vielkristallbereich geformt sind, können die Dioden Kennwerte erhalten, die ausschließlich bei Verwendung eines [ Vielkristallbereichs möglich sind, d.h. ein schnelles Aasprechvermögen (es wurde festgestellt, daß die Ansprechzeit in der Größenordnung von Nano-Sekunden liegt)· Die sich voneinander völlig unterscheidenden Einkristall- und Vi elkristallber eiche werden nämlich durch das nur stellenweise Ausbilden τοη Vielkristallbereichen, in die man zum Bilden von Elementen in den
- 17 -
009813/1272
3AD ORIGINAL
jeweiligen Bereichen einen Störstoff eindiffundieren läßt, integral geformt, so daß Elemente mit gänzlich unterschiedlichen Kennlinien, integral und gleichzeitig mit Hilfe eines Verfahrens gebildet werden können, das sich von den herkömmlichen Verfahren zur Herstellung τοη integrierten Halbleiter schaltungen nicht unterscheidet, bei denen ein Träger verwendet wird, der gänzlich aus einem Einkristallhalbleiter besteht·
Wenn eine Schaltung eine Kombination von Elementen unterschiedlicher Kennlinien aufweist, werden bei dem herkömmlichen Verfahren die einzelnen Elemente tespielsweise mit einer gedruckten Schaltplatte mit Hilfe von Anschlüssen verbunden. Bei der Erfindung sind die Elemente dagegen durch die mittels Dampfablagerung auf eine Oberfläche des Halbleiterplättchens abgelagerten Elektroden untereinander verbinden, so daß - im Vergleich zur bekannten Technik - weder eine Streukapazität noch eine Streureaktanz auftritt, was wiederum beispielsweise das Ansprechvermögen der integrierten Schaltung sehr verbessert.
Bg. 7 zeigt ein weiteres Beispiel der Erfindung bei Anwendung auf die Herstellung einer integrierten Halbleiterschaltung. Der erste Verfahrensschritt ist die Fertigung eines N-leitenden Einkristallhalbleiterträgers 501, beispielsweise aus Silicium (Figo 7A). Anschließend wird an bestimmten Stellen der Halbleiterträger 501 weggeätzt, und man erhält measaartige Vorsprünge 502*
- 18-009813/1272
BAD
(Fig. 7B). Anschließend wird - wie bereits besehrieben - die die Vorsprünge 502 aufweisende Oberfläche des Trägers 501 Töllig mit einer Schicht 503 mit Keimstellen für die Vielkristallentwicklung beschichtet (Fig. 7C)· Auf die Schicht 503-bringt man mittels Dampfwachstumsverfahren eine P-leitende Vi elkri stall schicht aus Silicium auf (Fig· 7D). Anschließend wird die Vi elkri stallschicht 504, beispielsweise durch Feinschleifen auf der Oberseite bis hinunter zur Oberseite der Vorsprünge 502 des Einkristallhalbleiterträgers 501 entfernt, so daß die Vi elkri stallschi ddt
504 nur an den abgeätzten Bereichen des Einkristallhalbleitermittels Dampfwachstumsyerfahren trägers 501 verbleibt (Fig. 7E). Anschließend formt man/eine P-leitende Vielkristallschicht 506 mit Hilfe einer Keimkernschicht 505, und zwar auf dem gesamten Bereich der Oberfläche, in der stellenweise die Vielkristallschicht 504 geformt ist (Fig. 6F). Die Vielkristallschicht 506 dient zur mechanischen Verstärkung der fertigen integrierten Halbleiterschaltung· Anschließend wird der Einkristallhalbleiterträger 501, beispielsweise durch Feinschleifen von seiner Unterseite her bis zur in Fig« 7F zu erkennenden Unterseite der Vielkristallschicht 504 entfernt, wobei der Einkristallhalblei "te1 träger 501 nur stellenweise zwischen den Vielkristallschichten 504 verbleibt (Fig·7G). Dann sieht man auf bekannte Weise die gewünschten Halbleiterelemente in den Vi elkri stall schicht en 504 und im Einkristallhalbleiterträger 501 vor und erhält dadurch die integrierte Halbleiterschaltung von Fig. THe
- 19 009813/1272
- ■ :t %
Mit der so erhaltenen, integrierten Halbleiterschaltung sind die gleichen Ergebnisse erzielbar, wie oben beschrieben, so daß sich eine Beschreibung erübrigt. Falls notwendig, können die Vielkristallschicht 504 und der Einkristallhalbleiterträger 501, wie im Fall einer bekannten integrierten sog. MBeaia-leadH-Schaltung zwischen den Elenenten voneinander einen Abstand haben.
Die Erfindung ist nicht auf die beschriebenen monolithischen integrierten Halbleiterschaltungen beschränkt, sondern ebensogut auf NBeaa-leadH- oder dielektrische integrierte Halbleiterschaltungen oder eine integrierte Halbleiterschaltung von der Art anwendbar, bei der die ![einstellen für die Vi elkri stallen t wicklung auf einen Saphir aufgebracht sind. Auf den Keimsteilen werden stellenweise Vielkristallbereiche und Einkristallbereiche ausgebildet. In diese Daapfwachstuasbereiche läßt man Störstoffe eindiffundieren, so daß Elemente mit Tollkommen unterschiedlich» Kennlinien entstehen.
Auch die Leitfähigkeitstypen sind nicht beschränkt. In der obigen Beschreibung ist beispielsweise Silicium verwendet, jedoch ist die Erfindung auch bei Geraaniu» oder anderen internetallisch en Verbindungen anwendbar·
- 20 -
009813/1272
SADQftlßtNM.

Claims (14)

  1. - 20 Patentansprüche :
    ft/ Halbleiterbauelement mit einem durch Dampfwachstum erhaltenen Halbleiterbereich, dadurch gekennzeichnet, daß der Dampfwachstumshalbleiterbereich ein Vielkristallbereich (z.B. 103) aus einer Vielzahl feiner aus Keimstellen (102) gewachsener Dampfwachstumskristalle ist, der aus mindestens zwei Bereichen (103N, 107) besteht, die zwischen einander mindestens eine PN-Grenzschicht (106) bilden.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekenn- j zeichnet, daß es einen Halbleiterträger (101) mit Keimstellen j > aufweist, aus denen der Vielkristallbereich (103) gewachsen ist.!
  3. 3- Halbleiterbauelement nach Anspruch 1 oder 2, dadurch j gekennzeichnet, daß der Vielkristallbereich einen dritten Bereicji
    zum Formen einer zweiten PN-Grenzschicht aufweist. j
    j
  4. 4. Halbleiterbauelement mit einem aus einem Halbleiter |
    bestehenden Träger und einer Dampfwachsturnsschicht, dadurch gekennzeichnet, daß die DampfWachstumsschicht (304) einen Einkristallbereich (304b) aufweist und daß ein Vielkristallbereich ; (304a) eine Vielzahl feiner, aus Keimstellen (303a, 303b) ge- : wachsener Dampf Wachstumskristalle hat und aus mindestens zwei : Bereichen (304a-p, Da) besteht, die zwischeneinander mindestens \ eine PN-Grenzschicht bilden.
  5. 5- Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß der Einkristallbereich (304b) aus mindestens zwei Bereichen (z.B. 304b^, R) besteht, die miteinander mindestens eine PN-Grenzschicht bilden.
  6. 6. Verfahren zum Herstellen eines Halbleiterbauelements nach einem der Ansprüche 1 bis 5, gekennzeichnet durch folgende Verfahrensschritte: Anfertigen eines Trägers, Versehen von Keim-
    - 21 k 009813/1272
    stellen auf dem Träger, Züchten einer Vielzahl feiner Dampfwachstumsvielkristalle aus den Keimstellen zum Formen einer Vielkristallschicht auf dem Träger, und Eindiffundierenlassen eines Störstoffs in die Vielkristallschicht zum Ausbilden von mindestens einer PN-Grenzschicht in diesem.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zum Bilden des Trägers Silicium verwendet und auf der Vielkristallschicht eine Diffusionsmaskenschicht gebildet und anschliessend stellenweise wieder entfernt wird zum Bilden von mindestens einem Fenster, durch das man in die Vielkristallschicht zum Ausbilden mindestens einer PN-Grenzschicht in dieser einen Störstoff eindiffundieren läßt.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß für die Keimkerne Silicium verwendet wird.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet» daß das Dampfwachsturnsverfahren zum Bilden der feinen Kristalle bei einer Temperatur von 500 bis 7000G durchgeführt wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, da$ für das Dampfwachsturnsverfahren Monosilan und ein Wasserstoffgas■ verwendet werden,
  11. 11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, : daß man in die Vielkristallschicht einen Störstoff zum Bilden einer weiteren PN-Grenzschicht eindiffundieren läßt.
  12. 12. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Keimkerne stellenweise auf dem Träger gebildet und durch Dampfwachstumsverfahren auf dem Träger gleichzeitig stellenweise= eine Einkristallschicht und stellenweise eine Vielkristallschicht hergestellt werden.
    - 22 -
    009813/1272
    BAD ORtQiNAL
  13. 13. Verfahren nach Anspruch 12S dadurch gekennzeichnet, daß man zum Ausbilden mindestens einer Pli-Grenzschicht in dieser in die Einkristallschicht einen Störstoff eindiffundieren läßt.
  14. 14. Verfahren nach Anspruch 7f dadurch gekennzeichnet, daß man zum Ausbilden einer weiteren Grenzschicht in dieser in die Vielkristallschicht einen Störstoff eindiffundieren läßt.
    009813/1272
    -Ä3-Leerseite
DE1947334A 1968-09-18 1969-09-18 Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung Withdrawn DE1947334B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6738268A JPS507916B1 (de) 1968-09-18 1968-09-18
JP6738068 1968-09-18

Publications (2)

Publication Number Publication Date
DE1947334A1 true DE1947334A1 (de) 1970-03-26
DE1947334B2 DE1947334B2 (de) 1981-05-27

Family

ID=26408579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1947334A Withdrawn DE1947334B2 (de) 1968-09-18 1969-09-18 Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US3651385A (de)
DE (1) DE1947334B2 (de)
FR (1) FR2018366B1 (de)
GB (1) GB1277973A (de)
NL (1) NL6914153A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7604558A (nl) * 1975-04-30 1976-11-02 Sony Corp Halfgeleiderinrichting met een hetero-overgang.
FR2544029A1 (fr) * 1983-04-09 1984-10-12 Ford France Vis d'obturation et d'etancheite pour percages filetes traversants

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900943A (en) * 1973-06-07 1975-08-26 Dow Corning Silicon semiconductor device array and method of making same
JPS606108B2 (ja) * 1976-07-07 1985-02-15 株式会社東芝 半導体装置の製造方法
JPS53108776A (en) * 1977-03-04 1978-09-21 Nec Corp Semiconductor device
CA1135854A (en) * 1977-09-30 1982-11-16 Michel Moussie Programmable read only memory cell
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
US4462847A (en) * 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
GB2132017B (en) * 1982-12-16 1986-12-03 Secr Defence Semiconductor device array
FR2785217B1 (fr) 1998-10-30 2001-01-19 Soitec Silicon On Insulator Procede et dispositif pour separer en deux tranches une plaque de materiau notamment semi-conducteur
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche
US8946062B2 (en) * 2012-11-21 2015-02-03 Guardian Industries Corp. Polycrystalline silicon thick films for photovoltaic devices or the like, and methods of making same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290567A (en) * 1960-09-23 1966-12-06 Technical Ind Inc Controlled deposition and growth of polycrystalline films in a vacuum
US3080441A (en) * 1961-03-06 1963-03-05 Cons Electrodynamics Corp Diffusion barriers for semiconductor devices
US3332810A (en) * 1963-09-28 1967-07-25 Matsushita Electronics Corp Silicon rectifier device
US3335038A (en) * 1964-03-30 1967-08-08 Ibm Methods of producing single crystals on polycrystalline substrates and devices using same
DE1519869B1 (de) * 1965-03-18 1970-01-15 Siemens Ag Verfahren zum Herstellen einer Faserstruktur in einem Koerper aus einer halbleitenden Verbindung
US3475661A (en) * 1966-02-09 1969-10-28 Sony Corp Semiconductor device including polycrystalline areas among monocrystalline areas
US3486087A (en) * 1967-08-30 1969-12-23 Raytheon Co Small capacity semiconductor diode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7604558A (nl) * 1975-04-30 1976-11-02 Sony Corp Halfgeleiderinrichting met een hetero-overgang.
DE2618733A1 (de) * 1975-04-30 1976-11-11 Sony Corp Halbleiterbauelement mit heterouebergang
FR2544029A1 (fr) * 1983-04-09 1984-10-12 Ford France Vis d'obturation et d'etancheite pour percages filetes traversants
DE3312782A1 (de) * 1983-04-09 1984-10-18 Ford-Werke AG, 5000 Köln Verschluss- und abdichtschraube fuer durchgang-gewindebohrungen

Also Published As

Publication number Publication date
NL6914153A (de) 1970-03-20
US3651385A (en) 1972-03-21
DE1947334B2 (de) 1981-05-27
FR2018366A1 (de) 1970-05-29
GB1277973A (en) 1972-06-14
FR2018366B1 (de) 1974-08-09

Similar Documents

Publication Publication Date Title
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0013317B1 (de) Verfahren zur Herstellung von Feldeffekttransistoren
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE4336135C1 (de) Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium
DE3841588C2 (de)
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3825734C2 (de)
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE3530773C2 (de)
DE3727019A1 (de) Halbleiterbauelement
EP0010633A1 (de) Verfahren zur Herstellung sehr schmaler Dosierungsgebiete in einem Halbleiterkörper sowie Verwendung dieses Verfahrens bei der Erzeugung von voneinander isolierten Halbleiterkörperbereichen, Bipolar-Halbleiteranordnungen, integrieten Injektionslogikschaltungen und doppelt diffundierten FET-Halbleiteranordnungen
DE2605830B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1947334A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2642770A1 (de) Herstellung von halbleiteranordnungen
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3109074C2 (de)
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE1965406C3 (de) Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE2401380A1 (de) Verfahren zur herstellung einer duennen einkristallinen siliciumschicht hoher qualitaet auf einer isolierenden substratschicht sowie halbleiteranordnung mit einer duennen hochqualitativen monokristallinen siliciumschicht
DE2705468A1 (de) Verfahren zur herstellung von transistoren durch ionenimplantation
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8230 Patent withdrawn