DE1947334B2 - Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung - Google Patents

Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung

Info

Publication number
DE1947334B2
DE1947334B2 DE1947334A DE1947334A DE1947334B2 DE 1947334 B2 DE1947334 B2 DE 1947334B2 DE 1947334 A DE1947334 A DE 1947334A DE 1947334 A DE1947334 A DE 1947334A DE 1947334 B2 DE1947334 B2 DE 1947334B2
Authority
DE
Germany
Prior art keywords
polycrystalline
areas
semiconductor
regions
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1947334A
Other languages
English (en)
Other versions
DE1947334A1 (de
Inventor
Isamu Yokohama Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6738268A external-priority patent/JPS507916B1/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1947334A1 publication Critical patent/DE1947334A1/de
Publication of DE1947334B2 publication Critical patent/DE1947334B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zu deren Herstellung.
Eine solche integrierte Halbleiterschaltungsanordnung ist bisher nicht als bekannt nachgewiesen worden.
Aus der US-PS 32 90 567 sind Halbleiterbauelemente bekannt, die zwei aufeinander aufgedampfte polykristalline Schichten aufweisen; das Kristallwachsium erfolgt hierbei aus einem Ionenplasma unter Einfluß eines magnetostatischen Feldes.
Aus dem IBM Technical Disclosure Bulletin, Band 10, Juli 1967, Seiten 164 und 165, ist es bekannt, im Rahmen der Verfertigung eines Transistors zwei aneinander grenzende polykristalline Bereiche entgegengesetzten Leitfähigkeitstyps auszubilden. Die Technik polykristallinen Wachstums dient hier dazu, einen Transistor bzw. allgemein ein Halbleiterelement aus einkristallinen Schichten wachsen zu lassen, wobei die angrenzenden polykristallinen Bereiche quasi als Wachstumsbegrenzer bzw. Wachstumskorrekturen dienen. Die verbleibende polykristalline Schicht hat durchweg den gleichen Leitungstyp und dient als Isolation oder Vorwiderstand für die sonstigen einkristallinen Bereiche.
Aus der NL-OS 66 05 144 ist es ferner bekannt, durch Eindiffundieren von Aktivatoren in einen polykristallinen Siliciumbereich Halbleiterschaltungselemente zu bilden; diese Elemente weisen jedoch nicht ausreichende Steuereigenschaften auf.
Gemäß der FR-PS 15 71709 sollen polykristalline Bereiche mit Störstoffen des gleichen Typs versehen werden; weitere polykristalline Bereiche dienen als Vorwiderstände.
In keiner der aufgeführten Druckschriften ist ein Verfahren beschrieben, mit denen komplexe integrierte Halbleiterschaltungsanordnungen hergestellt werden können. Zur Herstellung einer elektronischen Schaltung mit einer Kombination von Elementen unterschiedlicher Eigenschaften und Kennlinien werden üblicherweise die einzelnen Halbleiterelemente hergestellt und beispielsweise mit einer gedruckten Schaltungsplatte mit Hilfe von Anschlüssen verbunden. Integrierte Halbleiterschaltungsanordnungen können nur in einer Vielzahl von Verfahrensschritten hergestellt werden. Dies liegt unter anderem auch an der Schwierigkeit der Herstellung, da die Diffusionsgeschwindigkeit eines Störstoffs durch Korngrenzschichten im polykristallinen Bereich viel höher ist als in anderen einkristallinen Bereichen, so daß die Störstoffkonzentration in der Diffusionsschicht ungleichmäßig ist. Hierdurch können
die Eigenschaften derartiger Halbleiterelemente nur unzureichend kontrolliert und gesteuert werden.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltungsanordnung anzugeben, für die der Fertigungsprozeß einfach ist und so gesteuert werden kann, daß die Eigenschaften der Halbleiterschaltungsanordnung in weiten Grenzen beeinflußt und auf günstige Werte eingestellt werden kann. Diese Aufgabe ist gemäß der Erfindung durch die im kennzeichnenden Teil des ersten Patentanspruchs angegebenen Merkmale gelöst.
Die verwendeten polykristallinen Bereiche sind Schichten aus feinen nadeiförmigen Kristallen bestimmter Größe, die eine bestimmte Ausrichtung haben und dicht nebeneinander angeordnet sind. Durch eine solche Ausbildung der polykristallinen Bereiche bilden sich bei Störstoffdiffusion in diese Bereiche Diffusionsbereiche aus, deren Form einem Bereich entspricht, wie er in einer herkömmlichen Einkristallschicht erzielbar ist. Durch die Form der Kristalle ist für die Bildung eines PN-Übergangs im Vergleich mit einem Einkristallhalbleiter nur eine sehr kurze Zeit erforderlich, wobei sich die Lage der Grenzschicht parallel zu der Oberfläche des Halbleiterplättchens einstellt.
Bei der Erfindung wird ausgenutzt, daß sowohl das Wachstum polykristalliner und einkristalliner Bereiche und die Diffusion von Störstoffen in diese Bereiche unterschiedlich ist und daß sich dann, wenn beim Wachstum der Kristalle auf entsprechende Parameter, und zwar insbesondere auf die Korngröße und Ausrichtung der Kristalle geachtet wird, auf einen-Haibleiterplättchen in einfacher Weise eine komplexe integrierte Schaltung herstellen läßt, in der Bauelemente unterschiedlicher Kennlinien miteinander kombiniert sind. Die ein- und polykristallinen Bereiche können durch Diffusion von Störstoffen in den polykristallinen Bereich von den benachbarten einkristallinen Bereichen isoliert werden, indem ein PN-Übergang noch in den Einkristall-Halbleiterträger, d. h. das Haibleiterplättchen, hineindiffundiert wird. Hierbei wird die unterschiedliche Diffusionsgeschwindigkeit des Störstoffes in den unterschiedlich kristallinen Bereichen ausgenutzt.
Hinzu kommt, daß auch gleiche Bauelemente unterschiedliche Kennlinien aufweisen, wenn sie in einem ein- oder in einem polykristallinen Bereich angeordnet sind. Auf diese Weise ist es möglich, integrierte Halbleiterschaltungsanordnungen mit Bauelementen sehr unterschiedlicher Kennlinie einfach auszubilden. Da zudem die einzelnen Elemente durch entsprechend geformt aufgedampfte Metallelektroden so untereinander verbunden werden können, ist auch die Streukapazität derartiger integrierter Anordnungen zu vernachlässigen, wodurch das Ansprechvermögen der integrierten Schaltung stark verbessert wird.
Das Herstellungsverfahren ist mittels Gasphasenepitaxie einfach und ermöglicht die gleichzeitige Ausbildung von poly- und monokristallinen Bereichen, wobei deren Ladungsträger unterschiedliche Lebensdauer aufweisen können.
Weitere Einzelheiten der Erfindung ergeben sich aus den Unteransprüchen. In der Beschreibung ist die Erfindung anhand der Zeichnung in zwei Ausführungsbeispielen näher erläutert; in der Zeichnung stellt dar:
Fig. 1 ein Schaltbild einer logischen integrierten Halbleiterschaltungsanordnung,
F i g. 2A bis 2H die aufeinanderfolgenden Verfahrensschritte bei der Herstellung der Halbleiterschaltungsanordnung von F i g. 1 und
Fig.3A bis 3H die aufeinanderfolgenden Arbeitsschritte bei der Herstellung einer abgewandelten Ausführungsform.
Fig. 1 zeigt schematisch einen Teil einer in Computern verwendeten N AN D-Schaltung. Sie hat Eingapgsdioden D\ bis Di, eine Pegelschieberdiode ß», einen Transistor ζ) und Vorspannwiderstände R\ und /??.
F i g. 2A bis 2H zeigen die Verfahrensschritte bei der Herstellung einer integrierten Halbleiterschaltungsanordnung für die NAND-Schaltung von Fig. 1. Zuerst fertigt man ein als Träger dienendes Einkristallhalbleiterplättchen 301 aus Silicium (Fig.2A), das aus einer Siliciumscheibe besteht, die Gallium als Störstoff enthält und einen spezifischen Widerstand von 4 bis 6 £lcm, eine Dicke von ca. 200 μΐη und einen Durchmesser von 50 mm hat. Eine Oberfläche 301a der Scheibe ist spiegelglatt geschliffen.
Im nächsten Verfahrensschritt wird im Einkristallhalbleiterplättchen 301 an einer bestimmten Stelle eine N-leitende, sich unterhalb der Oberfläche erstreckende Schicht 302 gebildet, beispielsweise indem man Phosphor durch eine Diffusionsmaske aus einem Siliciumoxidfilm eindiffundieren läßt (F i g. 2B). Die Schicht 302 hat einen Flächenwiderstand von 5 Ω/Ο und verringert letztlich den Sättigungswiderstand Rs des Kollektors des Transistors Q.
Anschließend werden auf die Oberfläche 301a des Trägers 301 an bestimmten Stellen Keimstellen 303a und 3036 für die Bildung von polykristallinen Bereichen aufgebracht (F i g. 2C). Die Keimstellen 303a und 3036 können durch Dampfablagerung beispielsweise von durch Elektronenstrahlen erhitztem Silicium gebildet werden, oder aber durch Zersetzung von Monosilan (S1H4) oder einem Siliciumhalogenid, z. B. von Siliciumtetrachlorid in Gegenwart eines Wasserstoffgases, wodurch Silicium erzeugt wird, das auf dem Einkristallhalbleiterplättchen 301 abgelagert wird. Durch diese Gasphasenepitaxie werden die Keimstellen zunächst auf dem gesamten Bereich der Oberfläche 301a des Einkristallhalbleiterträgers 301 geformt.
Die Keimstellen können auch unter geeigneten Bedingungen mittels Sandstrahlbearbeitung, Aufrauhen, Sprühen od. dgl. gebildet werden. Auf oben beschriebene Weise bringt man eine Schicht aus Keimstellen bestehend aus feinem Material ohne kristallographische Achse auf, die sich für das nachfolgende Bilden einer Vielkristallschicht eignet. Statt der Keimstellen kann auch eine nichtkristalline Schicht, beispielsweise aus Siliciumdioxid, durch Wärmeoxidierung oder Zersetzung vorgesehen werden.
Anschließend wird auf der Oberfläche 301a des Einkristallhalbieiterplättchens 301 mit den Keimstellen 303a und 3036 eine Siliciumschicht 304 mittels Gasphasenepitaxie angeordnet. Bei einer typischen Gasphasenepitaxie wird das Plättchen in einer Reaktionskammer bei einer Temperatur von ca. 1100 bis 12000C erhitzt, wobei über das heiße Plättchen ca. 10 Minuten lang ein Strom von Wasserstoffgas mit 8 l/min geleitet wird, der Siliciumtetrachlorid und Arsentrichlorid enthält, die als Störstoffe dienen. Die so erhaltene N-leitende Schicht 304 hat eine Stärke von ca. 10 μπι.
Die Schicht 304 besteht aus polykristallinen Bereichen 304a, die sich auf den Keimstellen 303a und 3036 gebildet haben und aus Einkristallbereichen 3046, die unmittelbar auf der Oberfläche 301a des Trägers 301 gewachsen sind (Fig. 2D). Durch ein Elektronenmikroskop wurde festgestellt, daß die polykristallinen Bereiche ein Aggregat feiner Dampfwachstumskristalle
waren, das sich von der Keimschicht oder der nichtkristallinen Schicht aus im wesentlichen gerade in einer Richtung erstreckt. Die feinen Kristalle sind dicht nebeneinander angeordnet, und der Zwischenraum zwischen den benachbarten Kristallen ist so klein, daß , er optisch nicht feststellbar ist. Auf der Zeichnung sind die polykristallinen Bereiche 304.1 der Übersichtlichkeit halber senkrecht schraffiert.
Eine eingehende Prüfung der polykristallinen Bereiche 304a zeigte, daß die Form der Kristalle unter dem ι,, Einfluß der Form und der Eigenschaft der Keim- oder nichtkristallinen Schicht unterschiedlich war. Wurden nämlich die polykristallinen Bereiche auf einer Keimschicht gebildet, die mittels eines bei niedriger Temperatur durchgeführten Silicium-Epitaxieverfah- λ rens gefertigt war. so hatten sie die Form feiner Nadeln einer Größe von ca. 0,6 bis 5 μιτι. Wurden die polykristallinen Bereiche auf eine glasähnliche, nichtkristalline Siliciumdioxidschicht aufgeformt, die auf ein Plättchen abgelagert war, so bildeten sich etwas größere Kristalle als die auf der Keimschicht: ihre Korngröße betrug zwischen 0,8 und 30 μ. Die Korngröße der Kristalle beträgt jedoch höchstens 30 μιη, sie sind also weitaus kleiner als die mit den bekannten Verfahren erhaltenen herkömmlichen Kristalle, deren durchschnittliche Größe mehr als 100 μπι beträgt.
In dem beschriebenen Fall ist die gewählte Oberfläche 301a des Einkristailhalbleiterträgers 301 die Kristallebene (100). Bei einer derartigen Ebene (100) werden die Einkristallbereiche 3046 dicker als die >o polykristallinen Bereiche 304a, so daß beim Abdecken mittels des Kontaktverfahrens in der nachfolgenden Arbeitsstufe eine Maske auf den Einkristallschichten aufliegt und ein Verkratzen der Oberfläche der Maske durch die rauhen Oberflächen der polykristallinen js Bereiche 304 verhindert ist.
Anschließend wird die Oberfläche der polykristallinen Bereiche 304 mittels Wärmeoxidierung, Zersetzung oder Gasphasenepitaxie mit einem Siliciumoxidfilm 305 oder auch mit einem Siliciumnitridfilm mittels Zerstäuben von Silicium in einem Stickstoffgas versehen. Man formt für die nachfolgende Störstoffdiffusion wie üblich Fenster in den Siliciumoxidfilm 305 unter Verwendung eines Photowiderstandsmaterials, wie z. B. dem im Handel unter der Bezeichnung »KPR« oder »AZ« erhältlichen Material. Im dargestellten Beispiel sind jeweils Fenster 305a/, 3056b bzw. 3056« auf einen polykristallinen Bereich 304a/ zwecks Isolierung, einen Einkristallbereich 3056p zur späteren Bildung des Transistors Q bzw. einen Einkristallbereich 3046« zur Bildung des Widerstandes R aufgebracht (Fig.2E). Anschließend wird ein Akzeptor, beispielsweise Boroxid, bei einer Temperatur von beispielsweise 9500C zersetzt und auf die durch die Fenster 305a/, 3056g und 3056« blo31iegenden Oberflächen der Schicht 304 abgelagert. Anschließend wird das Plättchen in einer oxidierenden Atmosphäre 30 Minuten lang bei ca. 12000C erhitzt um den Störstoff eindiffundieren zu lassen. Da — wie oben beschrieben — die Diffusionsgeschwindigkeit des Störstoffs im polykristallinen Bereich höher ist als im Einkristallbereich, diffundiert der auf den Vielkristallbereichen befindliche Störstoff nach unten über diesen Bereich hinaus und in den Einkristallhalbleiterträger 301 hinein und von den polykristallinen Bereichen 304a aus in die Einkristallbereiche 3046 und bildet PN-Übergänge /1, wodurch diese Bereiche von den benachbarten isoliert werden. Man kann auch vor der beschriebenen Störstoffdiffusion einen Donator in den polykristallinen Bereich 304,-j cindiffundicrcn lassen, so dal.t sich ein Teil des diesen Bereich isolierenden im Einkristallhalbleitcrträger 301 bilden kann. In den Einkristallbereichen 304£>y und 3046« werden jeweils ein Basisbereich B bzw. ein Widerstandsbereich R gebildet (Fig. 2E). Weiterhin wird ein Teil des Siliciumoxidfilms 305 weggeätzt, so daß auf dem polykristallinen Bereich 304a» ein Fenster 305.7/) entsteht, an dem spater die Dioden D\ bis Dj angeordnet werden sollen. Anschließend läßt man einen Akzeptor, beispielsweise Bor, durch das Fenster 305a/j in den polykristallinen Bereich 304ao eindiffundieren, der dort einen Anodenbereich Da für die Eingangsdioden Di bis Di bildet (F i g. 2F). In diesem Fall werden die Fenster 305a/, 3056b und 3056« mit Oxidfilmen beschichtet, die sich während der beschriebenen Störstoffdiffusion bilden.
Im Anschluß daran wird der Siliciumoxidfilm 305 an bestimmten Stellen entfernt, um Fenster 3056c, 3056/r, 305aoi, 305ao2 und 305ao3 zu bilden, durch die man einen Donator, beispielsweise Phosphor, eindiffundieren läßt. Man erhält so einen für den Transistor Q bestimmten leitenden Kollektorbereich Cim Einkristallbereich 3046ρ, einen Emitterbereich £im Basisbereich B und Kathodenbereiche K\ bis K3 im Anodenbereich Da der Eingangsdioden D\ bis Di(F i g. 2G).
Auf diese Weise entstehen die Eingangsdioden D\ bis Di, der Transistor Q und der Widerstand R\, die einen Teil der in Fig. 1 dargestellten NAND-Schaltung bilden.
Nun wird der Siliciumoxidfilm 305 stellenweise weggeätzt, und es werden so Befestigungsstellen für die Elektroden auf dem Kollektorbereich C dem Basisbereich B und dem Emitterbereich E des Transistors Q, dem Anodenbereich Da der Eingangsdioden Di bis d\ den Kathodenbereichen K\ bis K^ der Dioden und dem den Widerstand /?t bildenden Widerstandsbereich R geschaffen. Auf diese Stelle dampft man Elektrodenmetall, z. B. Aluminium auf, entfernt das überschüssige Metall und erhält Elektroden 306 und somit die integrierte Halbleiterschaltungsanordnung gemäß Fig.2H.
Die jeweiligen Bauelemente der Halbleiterschaltungsanordnung werden demnach in den Einkristall- und polykristallinen Bereichen gebildet, so daß ihre Kennlinien sehr verschieden sind. Selbst bei Halbleiterbauelementen gleicher Art sind deren Kennlinien unterschiedlich, so daß folglich Bauelemente unterschiedlicher Kennlinien auf ein und demselben Träger gebildet werden können.
Da die Eingangsdioden D, bis Dj im stellenweise ausgebildeten polykristallinen Bereich geformt sind, können die Dioden Kennwerte erhalten, die ausschließlich bei Verwendung eines polykristallinen Bereichs möglich sind; d. h. ein schnelles Ansprechvermögen haben. Es wurde festgestellt, daß die Ansprechzeit der Dioden in der Größenordnung von Nano-Sekunden liegt Es besteht im wesentlichen kein Unterschied hinsichtlich der Grenzschichtkapazität Cj (2—3x10* PF/cm2). Der Sperrstrom liegt unter 10~2 μΑ bzw. unter 10-' μΑ. Der Sperrstrom von 10-' uA ist jedoch bedeutend niedriger als der herkömmlicher Dioden.
Im vorgesehenen Beispiel ist zwar der PN-Übergang der Diode im polykristallinen Bereich 304a ausgebildet, jedoch wäre auch ein PN-Übergang möglich, der sich von einem polykristallinen Bereich ausgehend über die Keimschicht hinaus bis in das Trägerplättchen erstreckt Die sich voneinander völlig unterscheidenden Einkri-
stall- und polykristallinen Bereiche werden durch das nur stellenweise Ausbilden von polykristallinen Bereichen, in die man zum Bilden von Bauelementen in den jeweiligen Bereichen einen Störstoff eindiffundieren läßt, integral geformt, so daß Elemente mit gänzlich unterschiedlichen Kennlinien integral und gleichzeitig mit Hilfe eines Verfahrens gebildet werden können, das sich von den herkömmlichen Verfahren zur Herstellung von integrierten Halbleiterschaltungen nicht unterscheidet.
Wenn eine Schaltung eine Kombination von Bauelementen unterschiedlicher Kennlinien aufweist, werden bei dem herkömmlichen Verfahren die einzelnen Bauelemente beispielsweise in einer gedruckten Schaltplatte mit Hilfe von Anschlüssen verbunden. Bei der Erfindung sind die Elemente dagegen durch die mittels Dampfablagerung auf eine Oberfläche des Halbleiterplättchens abgelagerten Elektroden untereinander verbunden, so daß — im Vergleich zur bekannten Technik — weder eine Streukapazität noch eine Streureaktanz auftritt, was wiederum das Ansprechvermögen der integrierten Schaltung sehr verbessert
F i g. 3 zeigt ein weiteres Beispiel einer integrierten Halbleiterschaltungsanordnung. Der erste Verfahrensschritt ist die Fertigung eines N-Ieitenden Einkristall- halbleiterträgerplättchens 501, beispielsweise aus Silicium (Fig.3A). Anschließend wird das Plättchen an bestimmten Stellen weggeätzt, und man erhält mesaartige Vorsprünge 502 (F i g. 3B). Anschließend wird die die Vorsprünge 502 aufweisende Oberfläche des Trägers
501 völlig mit einer Schicht 503 mit Keimstellen für die Vielkristallentwicklung beschichtet (Fig.3C). Auf die Schicht 503 bringt man mittels Gasphasenepitaxie einen P-ieitenden polykristallinen Bereich 504 aus Silicium auf (Fig.3D). Anschließend werden die polykristallinen Bereiche 504, beispielsweise durch Feinschleifen auf der Oberseite bis hinunter zur Oberseite der Vorsprünge
502 des Einkristallhalbleiterträgers 501 entfernt, so daß
die polykristallinen Bereiche 504 nur an den abgeätzten Bereichen des Einkristallhalbleiterträgers 501 verbleiben (F i g. 3E). Anschließend formt man mittels Gasphasenepitaxie eine weitere P-leitende polykristalline Schicht 506 mit Hilfe einer Keimstellenschicht 50i>, und zwar auf dem gesamten Bereich der Oberfläche, in der stellenweise die Vielkristallschicht 504 geformt isi (Fig.3F). Die weitere polykristalline Schicht 506 dient zur mechanischen Verstärkung der fertigen integrierten Halbleiterschaltung. Anschließend wird das Einkristallhalbleiterplättchen 501, durch Feinschleifen von seiner Unterseite her bis zur in Fig.3F zu erkennenden Unterseite des polykristallinen Bereichs 504 entfernt, wobei die Einkristallhalbleiterschicht des Plättcheris 501 nur stellenweise zwischen den polykristallinen Bereichen 504 verbleibt (Fig.3G). Dann sieht man auf bekannte Weise die gewünschten Halbleiterelemeinte in den polykristallinen Bereichen 504 und im Einkrislallhalbleiterplättchen 501 vor und erhält dadurch die integrierte Halbleiterschaltungsanordnung gemäß Fig.3H.
Mit der so erhaltenen integrierten Halbleiterschaltungsanordnung sind die gleichen Ergebnisse erzielbar, wie oben beschrieben, so daß sich eine Beschreibung erübrigt. Falls notwendig, können die polykristallinen Bereiche 504 und das Einkristallhalbleiterplättcheti 501. wie im Fall einer bekannten integrierten sogenannten »Beam-Iead«-Schaltung voneinander einen Abstand haben.
Die Erfindung ist nicht auf die beschriebenen monolithisch integrierten Halbleiterschaltungen beschränkt, sondern ebensogut auf »Beam-lead«- oder dielektrische integrierte Halbleiterschaltungen oder SOS-Technik anwendbar.
In der obigen Beschreibung ist beispielsweise Silicium verwendet, jedoch ist die Erfindung auch bei Germanium oder intermetallischen Verbindungen anwendbar.
Hierzu 4 Blatt Zeichnungen

Claims (10)

Patentansprüche:
1. Integrierte Halbleiterschaltungsanordnung, die ein Halbleiterplättchen und eine darauf durch Gasphasenepitaxie aufgebrachte Deckschicht mit diskreten polykristallinen und einkristallinen Bereichen aufweist, dadurch gekennzeichnet, daß die Deckschicht (304, 504) innerhalb der diskreten polykristallinen Bereiche (304a, 504) Halbleiterbauelemente (D) mh einem PN-Übergang (D* II) aufweist, wobei diese PN-Übergänge in Ebenen parallel zu der einer (lOO)-Krisiallebene entsprechenden Oberfläche des Halbleiterplättchens (301, 501) verlaufen, und daß die Kristalle in den polykristallinen Bereichen (304a, 504) nadeiförmig und mit ihren Längsachsen senkrecht zu der Plättchenobsffläche ausgerichtet sind und eine Korngröße zwischen 0,6 und 30 μπι aufweisen.
2. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Schaltungselementen (D, Q) weitere diskrete polykristalline Bereiche (304ai) vorgesehen sind.
3. Halbleiterschaltungsanordnung nach einem der Ansprüche 1 oder 2. dadurch gekennzeichnet, daß das Halbleiterplättchen (501) an den den polykristallinen Bereichen (504) entsprechenden Stellen Vertiefungen (neben 502) aufweist, in denen Keimstellen (503) für die polykristallinen Bereiche (504) angeordnet sind.
4. Halbleiterschaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Einkristallbereich (304t/, 501) aus mindestens zwei Bereichen (z. 3. 3MbR-R; 501, P, N) besteht, die gegeneinander mindestens einen PN-Übergang aufweisen.
5. Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch folgende Verfahrensschritte:
a) Anfertigen eines einkristallinen Halbleiterplättchens;
b) Aufbringen von diskreten Keimstellen auf das Halbleiterplättchen und
c) anschließendes Züchten von polykristallinen Bereichen auf den diskreten Keimstellen, wobei die Kristalle nadeiförmig und mit ihren Längsachsen senkrecht zu der Oberfläche des Halbleiterplättchens ausgerichtet sind und eine Korngröße zwischen 0,6 und 30 μηι aufweisen;
d) Eindiffundieren von Störstoffen in die polykristallinen Bereiche zur Ausbildung mindestens eines PN-Übergangs.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei einem einkristallinen Siliciumhalbleiterplättchen auf den polykristallinen Bereichen eine Diffusionsmaskenschicht gebildet und anschließend stellenweise wieder entfernt wird zum Bilden von mindestens einem Fenster, durch das in die polykristallinen Bereiche zum Ausbilden mindestens eines PN-Übergangs ein Störstoff durch Diffusion eingebracht wird.
7. Verfahren nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß für die Keimsteüen Silicium verwendet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die polykristallinen Bereiche durch Gasphasenepitaxie
bei einer Temperatur von 500 bis 700° aus Monosilan und Wasserstoffgas abgeschieden werden.
9. Verfahren nach einem rier vorhergehenden Ansprüche 5 bis 8, dadurch gekennzeichnet, daß die Keimstellen an diskreten Stellen auf dem Halbleiterplättchen gebildet und auf diesem durch Gasphasenepitaxie gleichzeitig diskrete Einkristallbereiche und auf den Keimstellen polykristalline Bereiche hergestellt werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß zum Ausbilden mindestens eines PN-Übergangs in die Einkristallschicht ein Störstoff durch Diffusion eingebracht wird.
DE1947334A 1968-09-18 1969-09-18 Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung Withdrawn DE1947334B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6738068 1968-09-18
JP6738268A JPS507916B1 (de) 1968-09-18 1968-09-18

Publications (2)

Publication Number Publication Date
DE1947334A1 DE1947334A1 (de) 1970-03-26
DE1947334B2 true DE1947334B2 (de) 1981-05-27

Family

ID=26408579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1947334A Withdrawn DE1947334B2 (de) 1968-09-18 1969-09-18 Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US3651385A (de)
DE (1) DE1947334B2 (de)
FR (1) FR2018366B1 (de)
GB (1) GB1277973A (de)
NL (1) NL6914153A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900943A (en) * 1973-06-07 1975-08-26 Dow Corning Silicon semiconductor device array and method of making same
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
JPS606108B2 (ja) * 1976-07-07 1985-02-15 株式会社東芝 半導体装置の製造方法
JPS53108776A (en) * 1977-03-04 1978-09-21 Nec Corp Semiconductor device
CA1135854A (en) * 1977-09-30 1982-11-16 Michel Moussie Programmable read only memory cell
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
US4462847A (en) * 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
GB2132017B (en) * 1982-12-16 1986-12-03 Secr Defence Semiconductor device array
DE3312782C2 (de) * 1983-04-09 1986-07-17 Ford-Werke AG, 5000 Köln Schraube zum Befestigen und Abdichten an Durchgangsgewindebohrungen
FR2785217B1 (fr) * 1998-10-30 2001-01-19 Soitec Silicon On Insulator Procede et dispositif pour separer en deux tranches une plaque de materiau notamment semi-conducteur
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche
US8946062B2 (en) 2012-11-21 2015-02-03 Guardian Industries Corp. Polycrystalline silicon thick films for photovoltaic devices or the like, and methods of making same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290567A (en) * 1960-09-23 1966-12-06 Technical Ind Inc Controlled deposition and growth of polycrystalline films in a vacuum
US3080441A (en) * 1961-03-06 1963-03-05 Cons Electrodynamics Corp Diffusion barriers for semiconductor devices
US3332810A (en) * 1963-09-28 1967-07-25 Matsushita Electronics Corp Silicon rectifier device
US3335038A (en) * 1964-03-30 1967-08-08 Ibm Methods of producing single crystals on polycrystalline substrates and devices using same
DE1519869B1 (de) * 1965-03-18 1970-01-15 Siemens Ag Verfahren zum Herstellen einer Faserstruktur in einem Koerper aus einer halbleitenden Verbindung
US3475661A (en) * 1966-02-09 1969-10-28 Sony Corp Semiconductor device including polycrystalline areas among monocrystalline areas
US3486087A (en) * 1967-08-30 1969-12-23 Raytheon Co Small capacity semiconductor diode

Also Published As

Publication number Publication date
GB1277973A (en) 1972-06-14
DE1947334A1 (de) 1970-03-26
FR2018366B1 (de) 1974-08-09
NL6914153A (de) 1970-03-20
FR2018366A1 (de) 1970-05-29
US3651385A (en) 1972-03-21

Similar Documents

Publication Publication Date Title
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
EP0013317B1 (de) Verfahren zur Herstellung von Feldeffekttransistoren
DE68921559T2 (de) Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht.
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE3446961A1 (de) Verfahren zur herstellung einer sic-halbleitervorrichtung
DE1933690A1 (de) Verfahren zur Erzeugung von Einkristallen auf Traegersubstraten
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1947334B2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE1640500A1 (de) Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE3109074C2 (de)
DE3752126T2 (de) Photoelektrischer Wandler
DE1514376B2 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2335503A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE3012119A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2517252A1 (de) Halbleiterelement
DE1564151B2 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8230 Patent withdrawn