DE3012119A1 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung

Info

Publication number
DE3012119A1
DE3012119A1 DE19803012119 DE3012119A DE3012119A1 DE 3012119 A1 DE3012119 A1 DE 3012119A1 DE 19803012119 DE19803012119 DE 19803012119 DE 3012119 A DE3012119 A DE 3012119A DE 3012119 A1 DE3012119 A1 DE 3012119A1
Authority
DE
Germany
Prior art keywords
area
conductivity type
semiconductor
epitaxial layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803012119
Other languages
English (en)
Other versions
DE3012119C2 (de
Inventor
Susumu Murakami
Saburo Oikawa
Yoshio Terasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3012119A1 publication Critical patent/DE3012119A1/de
Application granted granted Critical
Publication of DE3012119C2 publication Critical patent/DE3012119C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/088—J-Fet, i.e. junction field effect transistor

Description

B e 3_c_h_i;_e_i_b_u_n_g
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und betrifft insbesondere ein Verfahren, das es ermöglicht, eine epitaxiale Schicht eines bestimmten Leitfähigkeitstyps unter Ausschaltung des sogenannten Autodoping-Effekts auf einem Halbleitersubstrat zu züchten, dessen Hauptfläche einen Halbleiterbereich des einen Leitfähigkeitstyps und einen weiteren Halbleiterbereich vom entgegengesetzten Leitfähigkeitstyp aufweist, wobei die beiden Bereiche freiliegend nebeneinander angeordnet sind.
Zu einem bekannten Verfahren zum Herstellen einer Halbleitervorrichtung, z.B. eines Feldeffekttransistors (FET), eines feldgesteuerten Thyristors (FCT), eines integrierten Schaltkreises (IC) und dergl. gehören Verfahrensschritte, die dazu dienen, auf einer Hauptfläche eines Halbleitersubstrats selektiv einen Halbleiterbereich zu erzeugen, dessen Leitfähigkeitstyp dem Leitfähigkeitstyp des Halbleitersubstrats entgegengesetzt ist, und danach das Wachstum einer epitaxialen Schicht vom gleichen Leitfähigkeitstyp wie derjenige des Halbleitersubstrats auf einer Hauptfläche des Halbleitersubstrats herbeizuführen. Das Verfahren, das dazu dient, z.B. einen Feldeffekttransistor herzustellen, bei dem ein Strom in senkrechter Richtung fließt, umfaßt Arbeitsschritte, um auf einer Hauptfläche eines Halbleitersubstrats, die einen Kollektorbereich mit einem bestimmten Leitfähigkeitstyp, z.B. vom η-Typ, bildet, einen Halbleiterbereich zu erzeugen, dessen Leitfähigkeitstyp demjenigen des Kollektorbereichs entgegengesetzt ist, wobei dieser Bereich als Gatterbereich verwendbar ist, und um danach auf dem Kollektor-
030040/0817
tJKiUC HT
bereich das epitaxiale Wachstum eines Ilalbleiterbereichs vom η-Typ herbeizuführen, der als Quellenbereich zur Wirkung kommt.
Da bei den zuletzt genannten Arbeitsschritten der Gatterbereich mit dem entgegengesetzten Leitfähigkeitstyp vor der epitaxialen Züchtung des Cuellenbereichs erzeugt wird, werden während des epitaxialen Wachstums Störstoffatome, auf denen die Leitfähigkeit vom entgegengesetzten Typ beruht, aus einem freiliegenden Teil des Gatterbereichs in die Dampfphase hinein herausdiffundiert. Dies führt zum Auftreten eines Autodopingvorgangs, bei dem solche Störstoffatome aus der Dampfphase in den Cuellenbereich, d.h. die epitaxiale Schicht, übertreten und sich mit deren Material vermischen. Das Auftreten eines solchen Autodopingvorgangs führt zu einer Verringerung des Widerstandes der epitaxialen Schicht, unterschiedlichen Widerstandswerten an verschiedenen Stellen sowie im Extremfall dazu, daß keine epitaxiale Schicht vom gewünschten Leitfähigkeitstyp entsteht. Bei den genannten Verfahrensschritten ergeben sich aus diesen Problemen Kachteile insofern, als die fertige Halbleitervorrichtung nicht die gewünschten Eigenschaften erhält und daß es unmöglich ist, Vorrichtungen von gleichmäßiger Qualität herzustellen.
In der US-PS 3 116 422 werden Maßnahmen vorgeschlagen, die es ermöglichen sollen, das Auftreten eines solchen Autodopingeffekts zu verhindern. Gemäß dieser US-PS wird der Autodopingvorgang dadurch unterdrückt, daß ein Wachstum' der epitaxialen Schicht in zwei verschiedenen Stadien herbeigeführt wird. Genauer gesagt, wird eine erste epitaxiale Schicht auf einer vollständigen Hauptfläche eines Halbleitersubstrats eines bestimmten Leitfähigkeitstyps gezüchtet, auf der vorher ein teilweise diffundierter Bereich erzeugt worden ist, dessen Leitfähigkeitstyp demjenigen des Sub-
0300A0/0887
BAD URfGfNAL
strats entgegengesetzt ist, und dann wird die erste epitaxiale Schicht mit Ausnahme desjenigen Teils entfernt, welcher dem diffundierten Bereich mit dem entgegengesetzten Leitfähigkeitstyp entspricht. Nunmehr wird auf der freigelegten Fläche des Halbleitersubstrats in dem verbleibenden Teil der ersten epitaxialen Schicht eine zweite epitaxiale Schicht gezüchtet, bis diese die gewünschte Stärke erreicht hat.
Gemäß der genannten US-PS tritt während des Wachstums der ersten epitaxialen Schicht tatsächlich ein Autodoping auf, das auf das Herausdiffundieren von Störstoffatomen aus dem diffundierten Bereich vom entgegengesetzten Leitfähigkeitstyp in die Dampfphase zurückzuführen ist.' Da die erste epitaxiale Schicht selektiv in der Weise entfernt wird, daß nur die freiliegende Fläche des diffundierten Bereichs vom entgegengesetzten Leitfähigkeitstyps durch die erste epitaxiale Schicht bedeckt bleibt, ist es möglich, das auf den diffundierten Bereich vom entgegengesetzten Leitfähigkeitstyp zurückzuführende Autodoping während der Züchtung der zweiten epitaxialen Schicht zu verhindern.
Da jedoch gemäß der genannten US-PS die zweite epitaxiale Schicht gezüchtet wird, während ein Teil der ersten epitaxialen Schicht auf der freigelegten Fläche des diffundierten Bereichs zurückbleibt, ist es schwierig, ein von diesem Teil der ersten epitaxialen Schicht ausgehendes Autodoping zu verhindern; dieses Autodoping, das sich zwar nur in einem geringen Ausmaß bemerkbar macht, erweist sich bei einer mit hoher Genauigkeit herzustellenden Halbleitervorrichtung als erheblicher Nachteil. Da außerdem bei dem Verfahren nach der genannten US-PS die epitaxiale Schicht in zwei verschiedenen Arbeitsschritten gezüchtet wird, werden die Arbeitsschritte zur Herstellung der Halbleitervorrichtung auf nicht vermeidbare Weise kompliziert. Ferner ist es
0300A0/O8Ö7
NACHGr
schwierig, die zweite epitaxiale Schicht selektiv zu züchten. Dies erweist sich bei der Herstellung einer Halbleitervorrichtung als nachteilig, bei der z.B. Elektroden auf der zweiten expitaxialen Schicht bzw. auf dem diffundierten Bereich erzeugt werden sollen.
Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen, das es ermöglicht, eine epitaxiale Schicht unter Ausschaltung des Autodopings zu züchten, das es ferner ermöglicht, eine selektive Züchtung einer epitaxialen Schicht unter Vermeidung des Autodopings durchzuführen, mittels dessen es möglich ist, bei hoher Reproduzierbarkeit bzw. Regelung des Feldeffektes Halbleitervorrichtungen herzustellen, bei denen die Kanalbreite genau regelbar ist.
Erfindungsgemäß ist diese Aufgabe durch die Schaffung eines Verfahren gelöst, bei dem in einer Halbleiterschicht mit einem bestimmten Leitfähigkeitstyp, die in einer Hauptfläche eines Halbleitersubstrats frei zugänglich angeordnet ist, ein Halbleiterbereich erzeugt wird, dessen Leitfähigkeitstyp demjenigen der Halbleiterschicht entgegengesetzt ist, bei dem dann eine Maske erzeugt wird, die einen freiliegenden Teil des Halbleiterbereichs vom entgegengesetzten Leitfähigkeitstyp überdeckt, und bei dem schließlich eine epitaxiale Schicht des genannten einen Leitfähigkeitstyps auf einem freiliegenden Teil der Hauptfläche des Halbleitersubstrats gezüchtet wird. Gemäß der Erfindung wird vorzugsweise die epitaxiale Schicht des einen Leit-' fähigkeitstyps dadurch selektiv gezüchtet, daß die Materialqualität der Maske entsprechend gewählt wird und daß die erforderlichen Bedingungen für das epitaxiale Wachstum eingehalten werden.
Ferner \\rird gemäß der Erfindung die epitaxiale Schicht mit Hilfe der Maske gezüchtet, und danach wird eine Wärmebehand-
030040/0887
lung durchgeführt, die bewirkt, daß der Halbleiterbereich vom entgegengesetzten Loitfähigkeitstyp, dessen Oberfläche von der Maske überdeckt wird, in die epitaxiale Schicht hinein ausgebreitet wird, um in der epitaxialen Schicht einen eingebetteten Bereich zu erzeugen.
Ausführungsbeispiele der Erfindung werden im folgenden anhand schematischer Zeichnungen näher erläutert. Es zeigt:
Fig. la bis 3h jeweils einen Teil eines Fließbildes zur Veranschaulichung eines erfindungsgemäßen Verfahrens zum Herstellen einer Halbleitervorrichtung;
Fig. 2 einen vergrößerten Ausschnitt aus Fig. Id;
Fig. 3 einen Ausschnitt aus Fig. Ie, wo ein Halbleitersubstrat und eine epitaxiale Schicht dargestellt sind;
Fig. 4 einen vergrößerten Ausschnitt aus Fig. Ig zur Darstellung eines Halbleitersubstrats und einer epitaxialen Schicht;
Fig. 5 eine graphische Darstellung der bei dem erfindungsgemäßen Verfahren erzielbaren Ausbeute der Kanalbreite für den Fall, daß eine Kanalbreite von 5 Mikrometer festgelegt worden ist;
Fig. 6 eine graphische Darstellung zur Veranschaulichung der Ausbeute bezüglich der Kanalbreite bei einem Verfahren zum Steuern des erfindungsgemäßen Verfahrens für den Fall, daß als Konstruktionswert eine Kanalbreite von 5 Mikrometer gegeben ist;
Fig. 7 eine graphische Darstellung der Ausbeute bezüglich der Kanalbreite bei einem erfindungsgemäßen Verfahren für
030Q40/Q887
NAGHCIiRSICHT
den Fall, daß die Kanalbreite auf 15 Mikrometer festgelegt ist; und
Fig. 8 eine graphische Darstellung der Ausbeute bezüglich der Kanalbreite bei einem Steuerverfahren für das erfindungsgeraäße Verfahren für den Fall, daß die festgelegte Kanalbreite 15 Mikrometer beträgt.
In Fig. 1 sind die Arbeitsschritte einer Ausführungsform eines erfindungsgemäßen Verfahrens zum Herstellen eines feldgesteuerten Thyristors (FCT) dargestellt.
Gemäß Fig. la wird eine Schicht 1-1 vom p-Typ mit hoher Konzentration, die später eine Anodenschicht bildet, mit Hilfe des Diffusionsverfahrens auf einer Fläche, insbesondere der Unterseite, eines Siliziumsubstrats 1 vom n~ Typ mit einem Widerstand von etwa 50 bis 200 Ohm cm erzeugt. Ferner wird auf der anderen Fläche, d.h. der Oberseite, des Halbleitersubstrats vom η-Typ ein Siliziumoxidfilm 3 niedergeschlagen.
Hierauf werden gemäß Fig. Ib mehrere rechteckige Musterflächen, deren Langseiten zueinander parallel sind, dadurch erzeugt, daß der Siliziumoxidfilm 3 mit Hilfe des gebräuchlichen Photoätzverfahrens teilweise entfernt wird. Nunmehr wird ein Störstoff vom p-Typ in das Siliziumsubstrat 1 hineindiffundiert, wobei der Siliziumoxidfilm 3 als Diffusionsmaske benutzt wird, um gemäß Fig. Ib einen Kanalbereich 6 entstehen zu lassen, der z\vrischen benachbarten Gatterbere.ichen 5 liegt.
Während o%r Erzeugung der Gatterbereiche 5 wird der Störstoff vom p-Typ in senkrechter Richtung in das Siliziumsubstrat 1 und im wesentlichen über die gleiche Strecke wie bei der senkrechten Diffusion auch in waagerechter Richtung
03QQ4Q/Q887
eindiffundiert. Bei dem Arbeitsschritt nach Fig. Ib wird somit der Störstoff vom p-Typ in den Raum unter dem Siliziumoxidfilm Ξ hineindiffundiert, so daß sich der pn-übergang teilweise über den Randabschnitt der Maske hinaus erstreckt.
Wenn eine solche epitaxial gezüchtete Schicht, die einen Cuellenbereich bilden soll, in der beschriebenen bekannten Weise erzeugt wird, wobei der in waagerechter Richtung eindiffundierte Störstoffbereich vom p-Typ frei zugänglich bleibt, findet ein Autodoping statt, das sich auf unerwünschte Weise auf den Kanal vom η-Typ auswirkt. Es ist schwierig, zu verhindern, daß ein solches Autodoping eine unerwünschte Wirkung hervorruft. Das erfindungsgemäße Verfahren zum Herstellen einer Halbleitervorrichtung ist dagegen dadurch gekennzeichnet, daß zunächst dafür gesorgt wird, daß die Oberfläche des Substrats dem Einfluß des Störstoffbereichs vom p-Typ vollständig entzogen bleibt und daß dann auf der Oberfläche des Substrats eine epitaxiale Schicht gezüchtet wird.
Bei dem in Fig. Ic dargestellten Arbeitsschritt wird der als Diffusionsmaske benutzte Siliziumoxidfilm 3 vollständig entfernt, woraufhin auf dem Halbleitersubstrat ein neuer Siliziumoxidfilm 3b erzeugt wird. Danach wird der neue Siliziumoxidfilm 3b dort, wo er den Kanalbereich 6 in der Nähe des Gatterbereichs 5 überdeckt, in einem solchen Ausmaß entfernt, daß der Kanalbereich 6 in einem geringen Ausmaß mit dem Siliziumoxidfilm 3b bedeckt bleibt, während bei dem Gatterbereich 5 gemäß Fig. Id die gesarate Fläche mit dem· neuen Siliziumoxidfilm 3b bedeckt ist.
Dieser Arbeitsschritt wird bei dem Zwischenprodukt nach Fig. Id, das in Fig. 2 vergrößert dargestellt ist, in der Weise durchgeführt, daß der neue Siliziumoxidfilm 3b derart auf dem Substrat belassen wird, daß er sich etwas über
0300A0/0887
die Fläche des Gatterbereichs 5 hinweg erstreckt, um den Gatterbereich vollständig zu überdecken; dann wird mit Hilfe des Photoätzverfahrens derjenige Teil des neuen Siliziumoxidfilms 3b entfernt, \^elcher sich über einen Bereich erstreckt, aus dem später der Kanalbereich 6 wird.
Die Menge des neuen Siliziumoxidfilms 3b, die ausreicht, um den Gatterbereich 5 vollständig zu überdecken, entspricht der Summe eines Gatterbereichteils xj-1, der sich in der anhand von Fig. Ib beschriebenen Weise infolge einer waagerechten Diffusion ausbreitet, und eines Gatterbereichteils xj-2, bei dem die waagerechte Ausbreitung durch die Wärmebehandlung herbeigeführt wird, die danach durchgeführt wird, um eine epitaxiale Schicht zu erzeugen. Der neue Siliziumoxidfilm 3b überdeckt den endgültig erzeugten bzw. ausgebreiteten Gatterbereich 5 vollständig.
Auf der Substratfläche, bei der der Gatterbereich 5 auf diese Weise vollständig mit dem neuen Siliziumoxidfilm 3b überzogen worden ist, wird gemäß Fig. Ie eine epitaxiale Schicht 7e vom η-Typ gezüchtet. Um bei dieser epitaxialen Züchtung zu verhindern, daß auf dem neuen Siliziumoxidfilm 3b eine polykristallin^ Siliziumschicht gezüchtet wird, die den Gatterbereich 5 überdeckt, wird dem als Rohmaterial verwendeten Gas für die epitaxiale Züchtung eine sehr kleine Menge an HCl-Gas von etwa 0,5 Volumenprozent beigemischt. Fig. 3 zeigt in einem größeren Maßstab einen Teil der Halbleitervorrichtung, nachdem diese gemäß Fig. Ie mit einer epitaxial gezüchteten Schicht 7e vom η-Typ versehen worden ist. Gemäß Fig. 3 ermöglicht es die Erfindung somit, einen Quellenbereich vom η-Typ bzw. eine epitaxial gezüchtete Schicht 7e zu erzeugen, ohne daß das Auftreten einer Autodopingwirkung herbeigeführt wird.
Nunmehr wird gemäß Fig. If die in der beschriebenen Weise mit der epitaxial gezüchteten Schicht 7e versehene Fläche
0300A0/0S87
des Ilalbleitersubstrats mit einem Eiliziumoxidfilni 3c bedeckt, und danach wird die entstehende Vorrichtung einer Wärmebehandlung unterzogen, so daß der Kanalbereich 6 die gewünschte Breite erhalten kann.
Der Querschnitt des Ilalbleitersubstrats nach dieser Y.'ärmebehandlung ist in Fig. 4 in einem vergrößerten Ausschnitt dargestellt. Die Boratome, die in dem Gatterbereich 5 enthalten sind, werden durch die Wärmebehandlung in die Umgebung des Gatterbereichs 5 hineindiffundiert, so daß der Gatterbereich ausgebreitet wird, bis er sich teilweise in die epitaxiale Schicht 7e hinein erstreckt, wobei der Kanal eine geringere Breite erhält als die epitaxiale Schicht. Bei dem hier beschriebenen Ausführungsbeispiel wird dafür gesorgt, daß die Breite Vl der epitaxialen Schicht etwa 100 Mikrometer und die Breite V2 des Kanals etwa 5 Mikrometer beträgt. Bei dieser Ausführungsform wird der Gatterbereich 5 so gewählt, daß er eine Störstoffkonzentration von
8 3
etwa 1 χ 10 Atomen/cm aufweist.
Danach werden gemäß Fig. ig nach dem mit Hilfe des Photoätzverfahrens durchgeführten Entfernen eines Teils des Siliziumoxidfilms 3c von der epitaxial gezüchteten Schicht 7e vom η-Typ Kathodenschichten 7k mit einer hohen Störstoffkonzentration mit Hilfe des Diffusionsverfahrens und unter Benutzung des Siliziumoxidfilms als Maske in dem Bereich erzeugt, der dem vorher entfernten Teil des Siliziumoxidfilms 3c entspricht. Hierauf werden die Siliziumoxidfilme 3c und 3b, die die Oberfläche eines Gatterbereichs 5 überdecken; mit Hilfe des Photoätzverfahrens gemeinsam teilweise entfernt. Danach wird der gewünschte feldgesteuerte Thyristor dadurch fertiggestellt, daß gemäß Fig. lh eine die Kathodenschichten verbindende Kathodenelektrode 7b, eine die Gatterbereiche 5 verbindende Gatterelektrode 8b und eine Anodenelektrode 9b erzeugt werden.
030040/0887
Fig. 5 veranschaulicht die geregelte Ausbeute bezüglich der Kanalbreite V2 bei dem beschriebenen Ausführungsbeispiel, bei dem diese Kanalbreite auf 5 Mikrometer festgelegt worden war. Gemäß Fig. 5 wurde bezüglich der Kanalbreite W2 eine geregelte Ausbeute von etwa 70% erzielt. Bei den übrigen Erzeugnissen fällt die Kanalbreite, als geregelte Ausbeute angegeben, jeweils in den Bereich von 5 HhI Mikrometer.
Fig. 6 veranschaulicht die geregelte Ausbeute bezüglich der Kanalbreite V2 des Erzeugnisses, das dem Erzeugnis entspricht, bei dem die Maske ohne diejenigen Teile verwendet wurde, welche den Teilen Xj-I und Xj-2 nach Fig. 2 entsprechen, wobei der Siliziumoxidfilm 3b nach Fig. Id auf denjenigen Teilen der Oberfläche des Substrats erzeugt worden ist, welche während des Stadiums nach Fig. Ib nicht mit dem Siliziumoxidfilm 3 bedeckt worden sind. Auch in diesem Fall war die Kanalbreite W2 des Erzeugnisses auf 5 Mikrometer festgelegt worden. Gemäß Fig. 6 entspricht das geregelte Feld, in dem die Kanalbreite W2 den Wert 5 Mikrometer annimmt, wegen des Autodopingeffekts nur 5% oder weniger. Außerdem sind die Werte für die Kanalbreite über einen großen Bereich verteilt.
Fig. 7 zeigt die geregelte Ausbeute bezüglich der Kanalbreite W2 für den Fall, daß der konstruktive Wert von W2 bei dem vorstehend beschriebenen Ausführungsbeispiel auf 15 Mikrometer festgelegt wurde. Aus Fig. 5 ist zu erkennen, daß bei dieser Ausführungsform ebenso wie bei derjenigen' nach Fig. 5 eine befriedigende hohe Ausbeute erzielt wird.
Fig. 8 veranschaulicht die geregelte Ausbeute bezüglich der Kanalbreite W2 bei einem Vergleichsbeispiel, bei dem die Siliziumoxidschicht 3b entsprechend dem Fall von Fig. 6 verwendet wurde, wobei der konstruktive Vert der Kanalbreite W2 auf 15 Mikrometer festgelegt wurde. Aus Fig. 8 ist zu er-
03QQ4Q/0887
|_ NAOHQS? ^tGh fr j
kennen, daß das Autodoping 0% der Ausbeute der Kanalbreite V/2 bei 15 Mikrometer liefert und daß die Werte der Kanalbreite über einen großen Bereich verteilt sind.
Bei feldgesteuerten Thyristoren und Feldeffekttransistoren bildet die Regelung der Kanalbreite einen sehr wichtigen Faktor, da die Kanalbreite die Kenn- und Leistungswerte bei den Ein- und Ausschaltzeitpunkten bestimmt. Bei feldgesteuerten Thyristoren und Feldeffekttransistoren mit einer ungleichmäßigen Kanalbreite konzentriert sich der Belastungsstrom jeweils auf einen Teil mit einer großen Kanalbreite und geringem Widerstand, so daß das Halbleiterelement an diesem Teil geschwächt wird und daß die Kennlinien der Halbleiterelemente unterschiedlich sind.
Bei mit Hilfe des erfindungsgemäßen Verfahrens hergestellten Halbleitervorrichtungen, z.B. feldgesteuerten Thyristoren oder Feldeffekttransistoren, wird das Auftreten des Autodopings im wesentlichen verhindert, so daß sich gleichmäßige Werte der Kanalbreite ergeben.
Wie erwähnt, wählt ein solcher feldgesteuerter Thyristor die Dicke des Gatterbereichs 5 in der richtigen Weise, was auch für die Störstoffkonzentration dieses Bereichs gilt, so daß ein Teil des Gatterbereichs 5 auch als Hauptlast-Stromleitungsweg zwischen der Kathodenelektrode 7b und der Anodenelektrode 9b benutzt wird. Zu dem Laststrom-Leitungsweg gehören bei dieser Ausführungsform eine Diodenanordnung mit der Kathodenschicht 7k, die epitaxiale Schicht 7e, der Kanal 6, das Substrat 1 vom η-Typ und die Anodens6hicht 1-1 sowie die Thyristoranordnung mit der Kathodenschicht 7k, der epitaxialen Schicht 7e, dem Gatterbereich 5, dem Substrat 1 vom η-Typ und der Anodenschicht 1-1. Durch diese Ausbildung des Stromleitungswegs wird der Stromleitungsweg erweitert, so daß der feldgesteuerte Thyristor einen starken Strom aufnehmen kann. Im Hinblick hierauf liegt die Dicke
030040/0887
des Gatterbereichs 5 vorzugsweise im Bereich von 30 bis 60 Mikrometer, und die Störstoffkonzentration beträgt
18 3
1 χ 10 Atome/cm oder veniger.
Erhöht man die Störstoffkonzentration des Gatterbereichs
20 3
auf etwa 10 Atome/cm , ist es möglich, weg nur die Diodenanordnung zu benutzen.
Die bezüglich ihrer Anwendung bei einem feldgesteuerten Thyristor beschriebene Erfindung ist auch bei entsprechenden anderen Halbleitervorrichtungen anwendbar. Beispielsweise kann man die Anodenschicht 1-1 des feldgesteuerten Thyristors durch eine Halbleiterschicht vom η-Typ ersetzen, so daß man einen Feldeffekttransistor erhält.
Man kann die vorstehend beschriebene Ausführungsforra des Verfahrens, bei dem HCl-Gas dem Gasgemisch während des Züchtens der epitaxialen Schicht 7e zugesetzt wird, um ein Wachstum von polykristallinem Silizium auf der Siliziumoxidschicht 3b zu verhindern, in der Weise abändern, daß ohne Verwendung von HCl-Gas polykristallines Silizium gezüchtet wird, das dann später durch einen A'tzvorgang beseitigt wird.
Die Kathodenschicht 7k kann mit Hilfe der epitaxialen Schicht 7e gezüchtet werden.
030040/089?
Leerseite

Claims (5)

  1. PATENTANWÄLTE
    SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGH
    MARIAHILFPLATZ 2 & 3, MDNCHEN 9O POSTADRESSE: POSTFACH 95 01 6O, D-80OO MÖNCHEN Θ5
    ALSO PROFESSIONAL REPRESENTATIVES BEFORE THE EUROPEAN PATENT OFFICE
    KARL LUDWIQ SCHIFF (1964-1378)
    DIPL. CHEM. DR. ALEXANDER V. FÜNER
    DIPL. INQ. PETER STREHL
    DIPL. CHEM. DR. URSULA SCHÜBEL-HOPF
    DIPL. INQ. DIETER EBBINSHAUS
    DR. INQ. DIETER FINCK
    TELEFON (OSB) 48 2O 04
    TELEX G-QS B6S AURO D
    TELEGRAMME AUROMARCPAT MÜNCHEN
    HITACHI, LTD. DEA-14587
    28. März 1980
    Verfahren zum Herstellen einer Halbleitervorrichtung
    Pate n_t_a n_s ρ r ü c h e
    Verfahren zum Herstellen einei· Halbleitervorrichtung einschließlich eines Arbeitsschritts zum Aufbringen einer epitaxialen Schicht auf eine der Hauptflächen eines Halbleitersubstrats, bei dem eine Schicht eines bestimmten Leitfähigkeitstyps der genannten Hauptfläche benachbart ist, dadurch gekennzeichnet , daß ein Teil der genannten einen Ilauptfläche mit einer eine Öffnung aufweisenden Maske bedeckt wird, daß das Halbleitersubstrat durch diese öffnung der Maske hindurch mit Störstoffatomen dotiert wird, so daß ein HaIbleiterbereich vom entgegengesetzten Leitfähigkeitstyp entsteht, daß die gesamte freiliegende Fläche des Halbleiterbereichs mit einer weiteren Maske bedeckt wird,· deren Flächeninhalt größer ist als derjenige der freiliegenden Fläche des genannten Bereichs, und daß auf einen freiliegenden Teil der genannten Hauptfläche eine epitaxiale Schicht mit dem erwähnten bestimmten Leitfähigkeitstyp aufgebracht vird.
    BAD ORIGINAL.
    030Ö4Ö/0S87
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Größe der genannten zweiten Maske ausreicht, um ein Herausdiffundieren der Störstoffatome aus dem HaIbleiterbereich vom entgegengesetzten Leitfähigkeitstyp, der mittels einer Wärmebehandlung gezüchtet worden ist, während des Aufbringens der epitaxialen Schicht zu verhindern.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei der zweiten Maske um eine Siliziumdioxidmaske handelt und daß das Aufbringen der epitaxialen Schicht in einem Chlorwasserstoff enthaltenden Gasgemisch erfolgt.
  4. 4. Verfahren zum Herstellen eines feldgesteuerten Thyristors unter Einschluß eines Arbeitsschritts zum Aufbringen einer epitaxialen Schicht auf eine der voneinander abgewandten Ilauptf lachen eines Halbleitersubstrats, bei dem die erste Schicht vom einen Leitfähigkeitstyp der genannten einen Hauptfläche benachbart ist, während die zweite Schicht vom entgegengesetzten Leitfähigkeitstyp sowohl der anderen Hauptfläche als auch der ersten Schicht benachbart ist, dadurch gekennzeichnet, daß ein Teil der genannten einen der voneinander abgewandten Hauptflächen mit einer eine Öffnung aufweisenden Maske bedeckt wird, daß Störstoffatome zum Zweck des Dopens in das Halbleitersubstrat durch die Öffnung der Maske hindurch eingebracht werden, so daß ein Halbleiterbereich vom entgegengesetzten Leitfähigkeitstyp entsteht, daß die gesamte freiliegende Fläche des Halbleiterbereichs mit einer zweiten Maske bedeckt wird, deren Flächeninhalt größer ist als derjenige der freiliegenden Fläche des genannten Bereichs, daß eine epitaxiale Schicht des genannten einen Leitfähigkeitstyps auf einen freiliegenden Teil der genannten Hauptfläche aufgebracht wird und daß das Halbleiter-
    0300AO/08Ö7
    substrat erhitzt vird, um den Halbleiterbereich zu erweitern, bis die Breite eines Kanals kleiner vird als die Breite der epitaxialen Schicht.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Halbleiterbereich vom entgegengesetzten Leitfähigkeitstyp nach der Durchführung der Erhitzung eine rtör-Stoffkonzentration von nicht riehr als 1 ■>: 10J Atomen/cm'1 auf v/eist.
    BAD ORIGINAL D30040/0887
DE3012119A 1979-03-30 1980-03-28 Verfahren zum Herstellen eines Halbleiterbauelements Expired DE3012119C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3703479A JPS55130176A (en) 1979-03-30 1979-03-30 Field effect semiconductor element and method of fabricating the same

Publications (2)

Publication Number Publication Date
DE3012119A1 true DE3012119A1 (de) 1980-10-02
DE3012119C2 DE3012119C2 (de) 1985-11-07

Family

ID=12486334

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3012119A Expired DE3012119C2 (de) 1979-03-30 1980-03-28 Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (4)

Country Link
US (1) US4329772A (de)
JP (1) JPS55130176A (de)
DE (1) DE3012119C2 (de)
FR (1) FR2452784A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3225398A1 (de) * 1981-07-07 1983-01-27 Nippon Electric Co., Ltd., Tokyo Halbleitervorrichtung und verfahren zu ihrer herstellung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2480502A1 (fr) * 1980-04-14 1981-10-16 Thomson Csf Dispositif semi-conducteur a grille profonde, son application a une diode blocable, et procede de fabrication
US4375124A (en) * 1981-11-12 1983-03-01 Gte Laboratories Incorporated Power static induction transistor fabrication
US4403396A (en) * 1981-12-24 1983-09-13 Gte Laboratories Incorporated Semiconductor device design and process
US4503451A (en) * 1982-07-30 1985-03-05 Motorola, Inc. Low resistance buried power bus for integrated circuits
US4615746A (en) * 1983-09-29 1986-10-07 Kenji Kawakita Method of forming isolated island regions in a semiconductor substrate by selective etching and oxidation and devices formed therefrom
US4651410A (en) * 1984-12-18 1987-03-24 Semiconductor Division Thomson-Csf Components Corporation Method of fabricating regions of a bipolar microwave integratable transistor
US4835586A (en) * 1987-09-21 1989-05-30 Siliconix Incorporated Dual-gate high density fet
FR2658952A1 (fr) * 1990-02-27 1991-08-30 Thomson Csf Procede de realisation de memoires haute densite.
DK170189B1 (da) * 1990-05-30 1995-06-06 Yakov Safir Fremgangsmåde til fremstilling af halvlederkomponenter, samt solcelle fremstillet deraf
EP1372196A1 (de) * 2002-06-10 2003-12-17 ABB Schweiz AG Verfahren zum Ansteuern einer Leistungsdiode und Schaltungsanordnung zum Durchführen dieses Verfahrens
CN103594490A (zh) * 2012-08-13 2014-02-19 无锡维赛半导体有限公司 晶闸管及晶闸管封装件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4036672A (en) * 1975-05-14 1977-07-19 Hitachi, Ltd. Method of making a junction type field effect transistor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3404450A (en) * 1966-01-26 1968-10-08 Westinghouse Electric Corp Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions
US3716422A (en) * 1970-03-30 1973-02-13 Ibm Method of growing an epitaxial layer by controlling autodoping
US3938241A (en) * 1972-10-24 1976-02-17 Motorola, Inc. Vertical channel junction field-effect transistors and method of manufacture
JPS50138777A (de) * 1974-04-22 1975-11-05
JPS5150581A (en) * 1974-10-29 1976-05-04 Mitsubishi Electric Corp Tategata 4 kyokusetsugogatadenkaikokatoranjisuta
FR2296263A1 (fr) * 1974-12-24 1976-07-23 Radiotechnique Compelec Procede de fabrication d'un dispositif semi-conducteur a effet de champ a canaux verticaux
JPS51135385A (en) * 1975-03-06 1976-11-24 Texas Instruments Inc Method of producing semiconductor device
JPS5220769A (en) * 1975-08-09 1977-02-16 Nippon Gakki Seizo Kk Longitudinal semi-conductor unit
US3999281A (en) * 1976-01-16 1976-12-28 The United States Of America As Represented By The Secretary Of The Air Force Method for fabricating a gridded Schottky barrier field effect transistor
US4181542A (en) * 1976-10-25 1980-01-01 Nippon Gakki Seizo Kabushiki Kaisha Method of manufacturing junction field effect transistors
JPS5368178A (en) * 1976-11-30 1978-06-17 Handotai Kenkyu Shinkokai Fet transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4036672A (en) * 1975-05-14 1977-07-19 Hitachi, Ltd. Method of making a junction type field effect transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: "IBM Technical Disclosure Bulletin" Vol. 5, No. 2, Juli 1962, S. 50 u. 51 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3225398A1 (de) * 1981-07-07 1983-01-27 Nippon Electric Co., Ltd., Tokyo Halbleitervorrichtung und verfahren zu ihrer herstellung

Also Published As

Publication number Publication date
FR2452784B1 (de) 1985-03-08
JPS55130176A (en) 1980-10-08
US4329772A (en) 1982-05-18
FR2452784A1 (fr) 1980-10-24
DE3012119C2 (de) 1985-11-07

Similar Documents

Publication Publication Date Title
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE2932043C2 (de) Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung
CH623959A5 (de)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3012119A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2335503A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE1544228A1 (de) Verfahren zur Herstellung von Halbleiterbauteilen
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2517252A1 (de) Halbleiterelement
DE1947334B2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
DE2953410T1 (de) Semiconductor device production
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2154386A1 (de) Verfahren zum Herstellen einer epitaktischen Schicht auf einem Halbleitersubstrat, bei dem das Selbstdotieren beim Aufwachsen der Schicht auf ein Mindestmaß verringert wird
DE69821560T2 (de) Epitaxieverfahren auf einem Siliciumsubstrat mit durch Arsen hochdotierten Gebieten
EP1050076A1 (de) Verfahren zur herstellung von dioden
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2658304A1 (de) Halbleitervorrichtung
DE2532608A1 (de) Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee