DE102013104608B4 - Verfahren zur Herstellung eines Kanalmaterials und Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Kanalmaterial - Google Patents

Verfahren zur Herstellung eines Kanalmaterials und Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Kanalmaterial Download PDF

Info

Publication number
DE102013104608B4
DE102013104608B4 DE102013104608.8A DE102013104608A DE102013104608B4 DE 102013104608 B4 DE102013104608 B4 DE 102013104608B4 DE 102013104608 A DE102013104608 A DE 102013104608A DE 102013104608 B4 DE102013104608 B4 DE 102013104608B4
Authority
DE
Germany
Prior art keywords
layer
substrate
silicide
graphene layer
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013104608.8A
Other languages
English (en)
Other versions
DE102013104608A1 (de
Inventor
Mark Van Dal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013104608A1 publication Critical patent/DE102013104608A1/de
Application granted granted Critical
Publication of DE102013104608B4 publication Critical patent/DE102013104608B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zur Herstellung eines Kanalmaterials, wobei das Verfahren Folgendes umfasst: Ablagern einer ersten Metallschicht (103) auf einem Substrat (101), wobei das Substrat (101) Silizium-Kohlenstoff umfasst, der eine (111)-Kristallorientierung aufweist; epitaktisches Aufziehen eines Silizids (203) auf dem Substrat (101) umfassend ein erstes Ausheilverfahrenen, wobei das epitaktische Aufziehen des Silizids (203) auch eine Graphen-Schicht (205) auf dem Silizid ausbildet; und Aushärten der Graphen-Schicht (205) mit einem zweiten Ausheilverfahren nach dem epitaktischen Aufziehen des Silizids (203); wobei das Substrat eine erste Gitterkonstante aufweist; und wobei das das Silizid monokristallines Silizid mit einer zweiten Gitterkonstante ist, die gleich der ersten Gitterkonstante ist.

Description

  • HINTERGRUND
  • Im Allgemeinen können integrierte Schaltkreise aus einer Vielzahl von aktiven und passiven Vorrichtungen auf einem Halbleitersubstrat ausgebildet werden. Diese aktiven und passiven Vorrichtungen können beispielsweise Transistoren, Widerstände, Kondensatoren, Drosseln oder Ähnliches umfassen. Zusätzlich können die integrierten Schaltkreise auch eine Mehrzahl von verzahnten leitenden Schichten und Isolierschichten aufweisen, um die verschiedenen aktiven und passiven Vorrichtungen in die angestrebten funktionalen Schaltkreise zu verbinden. Diese funktionalen Schaltkreise können zu externen Vorrichtungen beispielsweise mittels Kontaktstellen oder anderen Arten von Verbindungen verbunden werden, um Leistungs-, Erdungs- und Signalverbindungen zu den verschiedenen aktiven und passiven Vorrichtungen bereitzustellen.
  • Im Rennen um die weitere Verkleinerung der integrierten Schaltkreise und insbesondere um die aktiven und passiven Vorrichtungen in den integrierten Schaltkreisen weiter zu verkleinern, sind jedoch Probleme mit den verschiedenen Materialien aufgetaucht, die früher verwendet wurden, um die aktiven und passiven Vorrichtungen auszubilden. Als solche wurden neue Materialien als mögliche Ersatzmaterialien für verschiedene Aspekte der aktiven und passiven Vorrichtungen erforscht, im Bemühen, die aktiven und passiven Vorrichtungen nicht nur kleiner sondern auch effizienter zu machen.
  • Obwohl es Materialien geben kann, die Vorteile bieten, wenn sie in verschiedenen Aspekten der aktiven und passiven Vorrichtungen verwendet werden, kann leider das Problem auftauchen, dass die Materialien nicht leicht in die Herstellungsverfahren einbezogen werden können, die verwendet werden können, um den integrierten Schaltkreis für die Nutzung durch die Öffentlichkeit in großen Mengen herzustellen. Als solche können solche Materialien ohne die Möglichkeit, die Materialien in großen Mengen herzustellen und sie in einen Verfahrensablauf zu Herstellung in großen Mengen zu integrieren, nur wenig nützlich sein.
  • Insofern wäre es vorteilhaft, ein nützliches Material zu finden, das auch leicht skalierbar ist, so dass das Material in großen Mengen hergestellt werden kann und in Verfahrensabläufe der Herstellung von integrierten Schaltkreisen in großen Mengen einbezogen werden kann.
  • Die nicht vorveröffentlichte EP 2 589679 A1 beschreibt ein Verfahren zur Herstellung von Graphen mittels Bereitstellen und Nachbehandeln einer Schichtenfolge auf einem Substrat bestehend aus einer kohlenstoffhaltigen Schicht, einer Platinschicht und einer siliziumhaltigen Schicht, wobei sich durch thermische Nachbehandeln der Schichten eine Graphenschicht auf einer Platin-Siliziumschicht ausbildet.
  • Die DE 11 2011 100 901 T5 beschreibt allgemein einen Graphen-FET.
  • Machac et al.: Synthesis of graphene an SiC substrate via Ni-silicidation reactions. In: Thin Solid Films, 2012, 5215–5218, beschreibt ein Verfahren zur Herstellung einer Graphen-Schicht ausgehend von einem SiC-Substrat, auf das eine Ni-Schicht aufgebracht ist. Die Graphen-Schicht kann durch eine zwei-stufige Erwärmung hergestellt werden, wobei das Ni/SiC zunächst bei einer niedrigeren Temperatur von 300°C entgast und dann das Graphen bei einer höheren Temperatur von 600°C bis 1100°C gebildet wird.
  • Zhen-Yu et al.: Synthesis of graphene an silicon carbide substrates at low temperature. In: CARBON 47, 2009, 2026–2031, beschreibt ein Verfahren zur Herstellung einer Graphen-Schicht ausgehend von einem SiC-Substrat, auf das eine Ni-Schicht aufgebracht ist wobei angegeben ist, dass gleich gute Resultate ausgehend von 4H-SiC oder 3C-SiC erzielt werden.
  • Die Erfindung sieht ein Verfahren zur Herstellung eines Kanalmaterials gemäß Patentanspruch 1 und ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß Patentanspruch 6 vor. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • KURZE BESCHREIBUNG DER ABBILDUNGEN
  • Für ein umfassenderes Verständnis der vorliegenden Ausführungsformen und ihrer Vorteile wird nun auf die nachfolgenden Beschreibungen zusammen mit den beigefügten Abbildungen Bezug genommen, bei denen:
  • eine erste Metallschicht über einem Substrat darstellt, in Übereinstimmung mit einer Ausführungsform;
  • eine Ausbildung einer Graphenschicht und einer Silizidschicht darstellt, in Übereinstimmung mit einer Ausführungsform;
  • ein Aushärteverfahren darstellt, das auf die Graphenschicht angewandt werden kann, in Übereinstimmung mit einer Ausführungsform;
  • eine Anordnung einer Transferschicht auf der Graphenschicht darstellt, in Übereinstimmung mit einer Ausführungsform;
  • eine Entfernung der Graphenschicht von dem Substrat und der Silizidschicht darstellt, in Übereinstimmung mit einer Ausführungsform;
  • eine Anordnung der Graphenschicht auf ein Halbleitersubstrat darstellt, in Übereinstimmung mit einer Ausführungsform;
  • eine Entfernung der Transferschicht von der Graphenschicht darstellt, in Übereinstimmung mit einer Ausführungsform; und
  • ein Ausbilden eines Transistors unter Verwendung eines Teiles der Graphenschicht als einem Kanal darstellt, in Übereinstimmung mit einer Ausführungsform.
  • Entsprechende Bezugszeichen und Symbole in den verschiedenen Abbildungen beziehen sich im Allgemeinen auf entsprechende Teile, außer es wird anders angezeigt. Die Abbildungen sind so gezeichnet, dass sie die relevanten Aspekte der Ausführungsformen klar darstellen, und sind nicht notwendigerweise im Maßstab gezeichnet.
  • DETAILLIERTE BESCHREIBUNG VON ERLÄUTERNDEN AUSFÜHRUNGSFORMEN
  • Das Herstellen und die Verwendung der vorliegenden Ausführungsformen werden unten detailliert behandelt.
  • Ausführungsformen werden mit Bezug auf einen speziellen Kontext beschrieben, d.h. es wird eine Graphenschicht aus einem Kohlenstoff enthaltenden Substrat ausgebildet.
  • Bezieht man sich jetzt auf die , so wird ein erstes Substrat 101 und eine erste Metallschicht 103 gezeigt. Das erste Substrat 101 kann aus einem Kohlenstoff umfassenden Halbleitermaterial bestehen, wie etwa Siliziumkohlenstoff (SiC), Silizium-Germanium-Kohlenstoff (SiGeC), Kombinationen daraus oder Ähnlichem, obwohl jedes geeignete Material, das ein Silizid, Germanid (eine Metall-Germanium-Verbindung), Germanosilizid (eine Metall-Silizium-Germanium-Verbindung) oder Ähnliches ausbildet und Kohlenstoff enthält, alternativ verwendet werden kann. Das erste Substrat kann eine Dicke zwischen etwa 0,5 μm und etwa 500 μm aufweisen, wie etwa ungefähr 200 μm.
  • Das erste Substrat 101 weist zusätzlich eine Kristallstruktur auf, die dazu dient, ein Silizid epitaktisch auf dem ersten Substrat 101 (nicht in der dargestellt aber unten mit Bezug auf die dargestellt und behandelt) aufzuziehen. Der Begriff „Ziehen” oder „Aufziehen” wird in der vorliegenden Beschreibung im Sinne von „wachsen lassen” verstanden. Das Substrat 101 hat eine (111)-Kristallorientierung.
  • Wie jedoch ein Fachmann erkennen wird, soll das erste Substrat 101 nicht auf eine einzelne Schicht von SiC beschränkt sein. Jede geeignete Schicht oder Kombination von Schichten, die ein Silizid, Germanizid oder Germanosilizid ausbildet und Kohlenstoff enthält, kann alternativ verwendet werden. In einer alternativen Ausführungsform kann das erste Substrat 101 beispielsweise eine Schicht aus SiC auf der Oberseite einer Schicht aus einem Isolator, wie etwa einem Oxid, umfassen. In einer solchen Ausführungsform kann der Isolator eine Dicke zwischen etwa 20 nm und etwa 500 nm aufweisen und die Schicht aus SiC kann eine Dicke von zwischen etwa 10 nm und etwa 1000 nm aufweisen.
  • Die erste Metallschicht 103 kann über dem ersten Substrat 101 ausgebildet werden. Die erste Metallschicht 103 kann aus einem Material bestehen, das verwendet werden kann, um mit dem Substrat 101 ein Silizid auszubilden, das aber keine nennenswerten Mengen eines natürlichen Carbids ausbildet. In einer Ausführungsform, in der das erste Substrat 101 aus Silizium-Kohlenstoff besteht, kann die erste Metallschicht 103 beispielsweise aus Nickel, Platin, Kobalt, Palladium, Kupfer, Eisen, Kombinationen daraus oder Ähnlichem bestehen. Jedes geeignete Material, das ein Silizid ausbildet, aber keine nennenswerte Menge eines natürlichen Carbids ausbildet, kann alternativ verwendet werden.
  • Zusätzlich kann, um das Ausbilden von Graphen im Gegensatz zu anderen Formen von Kohlenstoff (wie etwa Graphit) zu fördern, die erste Metallschicht 103 als eine dünne Schicht ausgebildet werden. In einer Ausführungsform kann die erste Metallschicht 103 mittels eines Ablagerungsverfahrens, wie etwa chemischer Dampfphasenabscheidung (Chemical Vapor Deposition, CVD), physikalischer Dampfphasenabscheidung (Physical Vapor Deposition, PVD), Kombinationen daraus oder Ähnlichem, ausgebildet werden, um eine Dicke zwischen etwa 0,5 nm und etwa 10 nm aufzuweisen, wie etwa ungefähr 2 nm. Jede geeignete Dicke und jedes geeignete Verfahren kann jedoch alternativ verwendet werden, um die erste Metallschicht 103 auszubilden.
  • Die stellt ein erstes Ausheilverfahren, ein sog. „Annealing” dar (in der durch die Pfeile, die mit 201 bezeichnet sind, wiedergegeben), das, in einer Ausführungsform, in der das erste Substrat 101 aus Silizium-Kohlenstoff besteht, auf das erste Substrat 101 und die erste Metallschicht 103 angewandt wird, um eine Silizidschicht 203 und eine Graphenschicht 205 auszubilden. In alternativen Ausführungsformen, in denen das erste Substrat 101 aus Silizium-Germanium-Kohlenstoff besteht, kann das erste Ausheilverfahren 201 jedoch verwendet werden, um ein Germanosilizid anstatt der Silizidschicht 201 auszubilden, und in Ausführungsformen, in denen das erste Substrat 101 aus Germanium-Kohlenstoff besteht, kann das erste Ausheilverfahren 201 verwendet werden, um eine Germanidschicht anstatt der Silizidschicht 203 auszubilden.
  • In einer Ausführungsform kann das erste Ausheilverfahren 201 z. B. aus einem thermischen Ausheilverfahren bestehen, in dem das erste Substrat 101 und die erste Metallschicht 103 in einer rückwirkungsfreien bzw. nicht-reaktiven umgebenden Atmosphäre angeordnet werden und auf eine Temperatur zwischen etwa Raumtemperatur und etwa 800°C, wie etwa ungefähr 200°C, für einen Zeitraum von zwischen etwa 1 s und etwa 300 s, wie etwa von ungefähr 30 s, erwärmt werden. Andere geeignete Ausheilverfahren, wie etwa beschleunigtes thermisches Ausheilen, Plasma-Ausheilverfahren, Laser-Ausheilverfahren, Raumtemperatur-Ausheilverfahren, Kombinationen daraus oder Ähnliches, können jedoch alternativ verwendet werden.
  • In einer Ausführungsform, in der das erste Substrat 101 aus Silizium-Kohlenstoff besteht, reagiert das Silizium in dem ersten Substrat 101 mit dem Material in der ersten Metallschicht 103, um die Silizidschicht 203 auszubilden. Indem ein niedriger Temperaturbereich für das erste Ausheilverfahren 201 verwendet wird, zusammen mit der Kristallorientierung des ersten Substrats 101 und der Tatsache, dass die Gitterkonstante des gewählten Silizids nahe an der Gitterkonstante des ersten Substrats 101 liegt, kann die Silizidschicht 203 epitaktisch auf dem ersten Substrat 101 aufgezogen werden. Indem dieses Verfahren verwendet wird, kann eine Schicht aus Graphen von hoher Qualität hergestellt werden.
  • Zusätzlich kann, indem diese Materialien verwendet werden, die chemische Reaktion zur Ausbildung des Silizids der Reaktionsformel in Gleichung 1 folgen, wobei Me das Material der ersten Metallschicht 103 darstellt. Me + SiC → MeSix + C Gl.1
  • Wie man sieht, ist, indem das SiC mit dem Material aus der ersten Metallschicht 103 (die keine natürlichen Carbide hat) reagiert, Kohlenstoff ein Nebenprodukt der Reaktion. Indem das Material der ersten Metallschicht 103 mit dem ersten Substrat 101 reagiert und in dieses diffundiert, wird dieser Kohlenstoff als Nebenprodukt auf einer oberen Fläche der Silizidschicht 203 übrig bleiben, um die Graphenschicht 205 auszubilden.
  • Indem zusätzlich die erste Metallschicht 103 dünn gehalten wird, besteht die Kohlenstoffschicht 205 aus Graphen anstelle von anderen möglichen Nebenprodukten, wie etwa Graphit. Die Dicke der Graphenschicht 205 kann auch gesteuert werden, indem die Dicke der ersten Metallschicht 103 angepasst wird. In einer Ausführungsform, in der die erste Metallschicht 103 beispielsweise ein Dicke von zwischen etwa 0,5 nm und etwa 10 nm, wie etwa ungefähr 2 nm, aufweist, kann die Graphenschicht 205 eine Dicke von zwischen etwa 1 Monoschicht und etwa 10 Monoschichten, wie etwa ungefähr 2 Monoschichten, aufweisen. In einer Ausführungsform, in der die Monoschichten eine Dicke von etwa 0,5 nm aufweisen, kann die Graphenschicht 205 eine Dicke von zwischen etwa 0,5 nm und etwa 5 nm, wie etwa ungefähr 1 nm, aufweisen.
  • Die stellt ein zweites Ausheilverfahren (Annealing) (wiedergegeben durch die Linien, die in der mit 301 bezeichnet sind) dar, das ausgeführt werden kann, nachdem die Graphenschicht 205 ausgebildet wurde. Das zweite Ausheilverfahren 301 wird ausgeführt, um die Graphenschicht 205 auszuhärten und dazu beizutragen, dass alle Ungleichförmigkeiten behoben werden, die sich in dem Kristallgitter der Graphenschicht 205 während ihrer Ausbildung gebildet haben. Das zweite Ausheilverfahren 301 kann ausgeführt werden, indem das erste Substrat 101 mit der Graphenschicht 205 in eine rückwirkungsfreie bzw. nicht-reagierende Umgebung gebracht wird und das erste Substrat 101 und die Graphenschicht 205 auf eine Temperatur von zwischen etwa 500°C und etwa 1.100°C, wie etwa ungefähr 850°C, erwärmt werden. Das zweite Ausheilverfahren 301 kann als ein Impuls-Ausheilverfahren (sog. „spike-anneal”) ausgeführt werden, obwohl jede andere geeignete Art von Ausheilverfahren alternativ verwendet werden kann, und es kann während einer Zeitspanne von zwischen etwa 0,1 s und etwa 300 s, wie etwa ungefähr weniger als 60 s, ausgeführt werden. In einer Ausführungsform, in der das zweite Ausheilverfahren 301 durch ein Impuls-Ausheilverfahren gebildet wird, kann das zweite Ausheilverfahren 301 während einer Zeitspanne von weniger als 1 Sekunde ausgeführt werden.
  • Indem die Graphenschicht 205 durch ein Silizidverfahren ausgebildet wird, wie beschrieben wurde, kann eine Graphenschicht 205 von sehr hoher Qualität erhalten werden. Zusätzlich kann ein solches Verfahren leicht in bestehende Herstellungsverfahren integriert werden. Insofern kann ein wirksames bzw. effizientes Verfahren von hoher Qualität zur Herstellung der Graphenschicht 205 erhalten werden.
  • Die zeigt, dass, sobald die Graphenschicht 205 ausgebildet gehärtet wurde, eine Transferschicht 401 auf der Graphenschicht 205 ausgebildet werden kann, um den Vorgang des Transfers der Graphenschicht 205 auf ein zweites Substrat 601 (in der nicht dargestellt, aber mit Bezug auf die weiter unten dargestellt und behandelt) zu beginnen. In einer Ausführungsform kann die Transferschicht 401 aus einem Material bestehen, dass verwendet werden kann, um die Graphenschicht 205 während des Entfernens der Silizidschicht 203 von der Graphenschicht 205 zu halten und zu schützen, während sie es auch ermöglicht, die Transferschicht 401 leicht zu entfernen, sobald die Graphenschicht 205 übertragen wurde. Die Transferschicht 401 kann beispielsweise aus Polymethylmethacrylat (PMMA) bestehen, obwohl jedes andere geeignete Material, wie etwa Methyacrylharz oder Novolac-Harz oder Ähnliches, alternativ verwendet werden kann.
  • In einer Ausführungsform, in der die Transferschicht 401 aus PMMA besteht, kann die Transferschicht 401 auf der Graphenschicht 205 mittels z. B. eines Aufschleuderverfahrens angeordnet werden, obwohl jedes andere geeignete Ablagerungsverfahren auch verwendet werden kann. Sobald es an seinem Ort ist, kann das PMMA abgebunden und erhärtet werden. Dieses erhärtete bzw. verfertigte PMMA schützt die Graphenschicht 205 und erlaubt es, die Graphenschicht 205 durch die Transferschicht 401 zu bewegen und zu steuern.
  • Die zeigt, dass, sobald die Transferschicht 401 an ihrem Ort über der Graphenschicht 205 ist, das erste Substrat 101 und die Silizidschicht 203 entfernt werden können, um eine Rückseite der Graphenschicht 205 freizulegen. In einer Ausführungsform können das erste Substrat 101 und die Silizidschicht 203 entfernt werden, indem ein oder mehrere Ätzverfahren verwendet werden, wie etwa eine Nassätzung, die selektiv bezüglich des ersten Substrats 101 und der Silizidschicht 203 ist. Als solches kann, während die genauen Ätzmittel, die verwendet werden, zumindest teilweise von den Materialien des ersten Substrats 101 und der Silizidschicht 203 abhängen, in einer Ausführungsform, in der das erste Substrat 101 aus Silizium-Kohlenstoff besteht und die Silizidschicht 203 aus Nickelsilizid besteht, das erste Substrat 101 mit einem Ätzmittel, wie etwa KOH, entfernt werden, während die Silizidschicht 203 getrennt davon mit einem Ätzmittel, wie etwa HF, HNO3/HCl, entfernt werden kann. Jede geeignete Kombination von Ätzmitteln und Verfahrensschritten kann jedoch alternativ verwendet werden, um das erste Substrat 101 und die Silizidschicht 203 von der Rückseite der Graphenschicht 205 zu entfernen.
  • Die stellt ein zweites Substrat 601 dar, auf das die Graphenschicht 205 übertragen werden kann (die Übertragung ist in der nicht dargestellt, ist aber unten mit Bezug auf die dargestellt und behandelt). Das zweite Substrat 601 kann ein Halbleitersubstrat 603 zusammen mit einem Isoliersubstrat 605 umfassen. Das Halbleitersubstrat 603 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder Ähnlichem, bestehen. Alternativ können auch Verbundmaterialien, wie etwa Silizium-Germanium, Siliziumkarbid, Gallium-Arsen, Indiumarsenid, Indiumphosphid, Silizium-Germanium-Carbid, Gallium-Arsen-Phosphid, Gallium-Indium-Phosphid, Kombinationen daraus und Ähnliches mit anderen Kristallorientierungen verwendet werden. Das Halbleitersubstrat 603 kann mit einem p-Dotierungsmittel, wie etwa Bor, Aluminium, Gallium oder Ähnlichem, dotiert werden, obwohl das Substrat alternativ mit einem n-Dotierungsmittel dotiert werden kann, wie dem Fachmann bekannt ist.
  • Das Isoliersubstrat 605 kann aus einem Isoliermaterial, wie etwa einem Oxid, ausgebildet werden. In einer Ausführungsform kann das Isoliersubstrat 605 durch ein Oxidationsverfahren, wie etwa einer nassen oder trockenen thermischen Oxidation des Halbleitersubstrats 603 in einer Umgebung, die ein Oxid, H2O, NO oder eine Kombination daraus aufweist, oder durch chemische Dampfphasenabscheidungstechniken (CVD) mittels Tetra-Ethyl-Ortho-Silikat (TEOS) und Sauerstoff als einem Vorläufer ausgebildet werden. In einer Ausführungsform kann das Isoliersubstrat 605 eine Dicke von etwa 20 nm bis etwa 500 nm aufweisen, wie etwa eine Dicke von etwa 100 nm.
  • Eine Gate-Elektrode 609 kann in einer dielektrischen Schicht 607 auf dem zweiten Substrat 601 ausgebildet werden. In einer Ausführungsform kann die dielektrische Schicht 607 aus einem dielektrischen Material, wie etwa Siliziumoxid, Siliziumoxinitrid, Siliziumnitrid, einem Oxid, einem Stickstoff enthaltenden Oxid, Aluminiumoxid, Lanthanoxid, Hafniumoxid, Zirkoniumoxid, Hafniumoxinitrid oder Kombinationen daraus, bestehen und sie kann mittels eines Verfahrens, wie etwa CVD, PVD, ALD oder Ähnlichem, ausgebildet werden. Die dielektrische Schicht 607 kann mit einer Dicke von etwa 1 μm ausgebildet werden, obwohl jede andere geeignete Dicke alternativ verwendet werden kann.
  • Sobald die dielektrische Schicht 607 auf dem Substrat 601 ausgebildet wurde, kann die Gate-Elektrode 609 in der dielektrischen Schicht 607 eingebettet werden. In einer Ausführungsform kann die Gate-Elektrode 609 aus einem leitenden Material, wie etwa Aluminium, Wolfram, Polysilizium, anderen leitenden Materialien, Kombinationen daraus oder Ähnlichem, bestehen und die Gate-Elektrode 609 kann mittels eines Damaszierverfahrens ausgebildet werden. Nachdem die dielektrische Schicht 607 ausgebildet wurde, kann die dielektrische Schicht 607 beispielsweise mittels z. B. eines photolithographischen Maskier- und Ätzverfahrens strukturiert werden, um eine Öffnung auszubilden, in der die Gate-Elektrode 609 vorgesehen ist. Sobald die Öffnung ausgebildet wurde, kann das Material für die Gate-Elektrode 609 (z. B. Aluminium) in der Öffnung mittels eines Verfahrens, wie etwa CVD, PVD oder Ähnlichem, abgelagert werden, und die Gate-Elektrode 609 und die dielektrische Schicht 607 können z. B. durch ein chemisch-mechanisches Polierverfahren planarisiert werden, so dass die Gate-Elektrode 609 in der dielektrischen Schicht 607 eingebettet bleibt.
  • Sobald die Gate-Elektrode ausgebildet wurde, kann eine dielektrische Gate-Schicht 611 auf der Gate-Elektrode 609 und der dielektrischen Schicht 607 ausgebildet werden. Die dielektrische Gate-Schicht 611 kann ein dielektrisches Material, wie etwa hexagonales Bornitrid (h-BN), Hafniumoxid (HfO2), Aluminiumoxid (Al2O3) oder ein anderes geeignetes dielektrisches Material umfassen. In einer Ausführungsform, in der hexagonales Bornitrid verwendet wird, kann das hexagonale Bornitrid mechanisch übertragen werden und auf der Gate-Elektrode 609 und der dielektrischen Schicht 607 angeordnet werden, während, wenn Hafniumoxid verwendet wird, ein Ablagerungsverfahren, wie etwa ALD, verwendet werden kann, um das Gate-Dielektrikum 611 auf der Gate-Elektrode 609 und der dielektrischen Schicht 607 abzulagern. Die dielektrische Gate-Schicht 611 kann eine Dicke von etwa 10 nm aufweisen.
  • Die zeigt, dass, sobald das erste Substrat 101 und die Silizidschicht 203 von der Graphenschicht 205 entfernt wurden, die Transferschicht 401 verwendet werden kann, um die Graphenschicht 205 auf dem zweiten Substrat 601 und in Kontakt mit der dielektrischen Gate-Schicht 611 anzuordnen. Das Anordnen der Graphenschicht 205 kann ausgeführt werden, indem die Transferschicht 401 (mit der daran befestigten Graphenschicht 205) gesteuert wird und die Transferschicht 401 verwendet wird, um die Graphenschicht 205 an der dielektrischen Gate-Schicht 611 auszurichten.
  • Die stellt ein Entfernen der Transferschicht 401 dar, sobald die Graphenschicht 205 auf der dielektrischen Gate-Schicht 611 angeordnet wurde. Die Transferschicht 401 kann mittels eines Ablöse- oder Ätzverfahrens entfernt werden, um das Material der Transferschicht 401 von der Graphenschicht 205 zu entfernen. Obwohl die Materialien, die verwendet werden, um die Transferschicht 401 zu entfernen, wenigstens teilweise abhängig von dem Material der Transferschicht 401 sein können, kann in einer Ausführungsform, in der die Transferschicht 401 aus PMMA besteht, die Transferschicht 401 entfernt werden, indem Aceton auf das PMMA angewandt wird, welches das PMMA auflöst.
  • Wie der Fachmann jedoch erkennen wird, soll die Verwendung von PMMA für die Transferschicht 401 und die Verwendung der Transferschicht 401 im Allgemeinen die Ausführungsformen nicht einschränken. Stattdessen kann jedes geeignete Verfahren, um die Graphenschicht 205 zu übertragen und die Graphenschicht 205 in einen Herstellungsablauf zu integrieren, verwendet werden. Die Graphenschicht 205 kann beispielsweise übertragen werden, während das erste Substrat 101 und die Silizidschicht 203 noch an der Graphenschicht 205 befestigt sind. Sobald die Graphenschicht 205 an ihrem Ort ist, können das erste Substrat 101 und die Silizidschicht 203 dann entfernt werden, wodurch der Bedarf nach der Transferschicht 401 vermieden wird.
  • Die stellt auch ein Strukturieren der Graphenschicht 205 dar. In einer Ausführungsform wird das Strukturieren ausgeführt, um die Graphenschicht 205 in einzelne Kanalbereiche und Kontaktstellen für verschiedene Vorrichtungen, wie etwa einen Transistor 900 (in der nicht gezeigt, aber mit Bezug auf die dargestellt und behandelt), umzuwandeln. In einer Ausführungsform kann das Strukturieren mittels eines photolithographischen Maskier- und Ätzverfahrens ausgeführt werden. Ein lichtempfindliches Material kann beispielsweise auf die Graphenschicht 205 aufgebracht werden, einer strukturierenden Energiequelle, wie etwa Licht, ausgesetzt werden und entwickelt werden, um eine Maske auf der Graphenschicht 205 auszubilden. Die Maske kann dann verwendet werden, um die Teile der Graphenschicht 205, die von der Maske freigelassen sind, zu ätzen oder anderweitig zu entfernen, um die Graphenschicht 205 zu strukturieren. Sobald die Graphenschicht 205 strukturiert wurde, kann die Maske entfernt werden, wodurch die strukturierte Graphenschicht 205 verbleibt.
  • Die zeigt ein Ausbilden von Kontakten 901 in der Graphenschicht 205, um einen Transistor 900 auszubilden. Die Kontakte 901 werden verwendet, um die Austrittsarbeit der Graphenschicht 205 anzupassen, wo die Graphenschicht 205 die Kontakte 901 berührt, wodurch Source- und Drain-Bereiche in der Graphenschicht 205 ausgebildet werden. In einer Ausführungsform können die Kontakte 901 aus einem leitenden Material, wie etwa Nickel, Platin, Palladium, Kombinationen daraus oder Ähnlichem, ausgebildet werden, und sie können durch ein Ablagerungsverfahren, wie etwa CVD, PVD, ALD, Kombinationen daraus oder Ähnlichem, ausgebildet werden. Die Kontakte 901 können mit einer Dicke von etwa 10 nm bis 100 nm ausgebildet werden.
  • Wie ein Fachmann jedoch erkennen wird, ist die obige Beschreibung eines Transistors mit einer Graphenschicht 205 und einer eingebetteten Gate-Elektrode 609 nur eine Art von Transistor, der die Graphenschicht 205 verwenden kann. Die Gate-Elektrode 609 braucht beispielsweise nicht in der dielektrischen Schicht 607 eingebettet zu sein, sondern kann stattdessen auf der Graphenschicht 205 ausgebildet werden, nachdem die Graphenschicht 205 an dem zweiten Substrat 601 befestigt wurde und nachdem das Gate-Dielektrikum 611 auf der Graphenschicht 205 ausgebildet wurde. In einer solchen Ausführungsform kann die dielektrische Schicht 607 optional vermieden werden und die Graphenschicht 205 kann direkt an dem Isoliersubstrat 605 befestigt werden.

Claims (7)

  1. Verfahren zur Herstellung eines Kanalmaterials, wobei das Verfahren Folgendes umfasst: Ablagern einer ersten Metallschicht (103) auf einem Substrat (101), wobei das Substrat (101) Silizium-Kohlenstoff umfasst, der eine (111)-Kristallorientierung aufweist; epitaktisches Aufziehen eines Silizids (203) auf dem Substrat (101) umfassend ein erstes Ausheilverfahrenen, wobei das epitaktische Aufziehen des Silizids (203) auch eine Graphen-Schicht (205) auf dem Silizid ausbildet; und Aushärten der Graphen-Schicht (205) mit einem zweiten Ausheilverfahren nach dem epitaktischen Aufziehen des Silizids (203); wobei das Substrat eine erste Gitterkonstante aufweist; und wobei das das Silizid monokristallines Silizid mit einer zweiten Gitterkonstante ist, die gleich der ersten Gitterkonstante ist.
  2. Verfahren nach Anspruch 1, wobei das zweite Ausheilverfahren zumindest teilweise bei einer Temperatur von weniger als etwa 800°C ausgeführt wird.
  3. Verfahren nach Anspruch 2, wobei die Temperatur zwischen Raumtemperatur und 800°C und insbesondere ungefähr 200°C beträgt.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei das Aushärten der Graphen-Schicht bei einer Temperatur zwischen 500°C und 1100°C und insbesondere bei ungefähr 850°C ausgeführt wird.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei die Metallschicht (103) eine Dicke von 0,5 nm bis 10 nm hat.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung, das ein Kanalmaterial nach dem Verfahren gemäß einem der vorangegangenen Ansprüche herstellt, das weiter Folgendes umfasst: Übertragen der Graphen-Schicht (205) auf ein Halbleitersubstrat (601); und Ausbilden eines Transistors aus zumindest einem Teil der Graphen-Schicht (205).
  7. Verfahren nach Anspruch 6, das weiter Folgendes umfasst: Entfernen der Graphen-Schicht (205) von dem ersten Silizidbereich mittels einer Transferschicht (401).
DE102013104608.8A 2012-07-11 2013-05-06 Verfahren zur Herstellung eines Kanalmaterials und Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Kanalmaterial Active DE102013104608B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/546,188 US9117667B2 (en) 2012-07-11 2012-07-11 Carbon layer and method of manufacture
US13/546,188 2012-07-11

Publications (2)

Publication Number Publication Date
DE102013104608A1 DE102013104608A1 (de) 2014-01-16
DE102013104608B4 true DE102013104608B4 (de) 2018-02-22

Family

ID=49781610

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013104608.8A Active DE102013104608B4 (de) 2012-07-11 2013-05-06 Verfahren zur Herstellung eines Kanalmaterials und Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Kanalmaterial

Country Status (5)

Country Link
US (3) US9117667B2 (de)
KR (1) KR101401893B1 (de)
CN (1) CN103545201B (de)
DE (1) DE102013104608B4 (de)
TW (1) TWI559374B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10383709B2 (en) * 2012-10-12 2019-08-20 Nobel Biocare Services Ag Dental bar
CN105745173B (zh) * 2013-09-16 2019-01-18 悉尼科技大学 用于在碳化硅上形成石墨烯层的方法
US9711647B2 (en) * 2014-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
WO2016113004A1 (en) * 2015-01-15 2016-07-21 Abb Technology Ag Semiconductor device including an ohmic or rectifying contact to silicon carbide and method for forming such contact
EP3265423B1 (de) * 2015-03-06 2021-06-09 University Of Technology, Sydney Verfahren, struktur und superkondensator
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
GB2585844B (en) * 2019-07-16 2022-04-20 Paragraf Ltd Method of forming conductive contacts on graphene
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
CN112542464B (zh) * 2020-12-09 2023-07-04 长江存储科技有限责任公司 一种三维存储器的制造方法
GB2603905B (en) * 2021-02-17 2023-12-13 Paragraf Ltd A method for the manufacture of an improved graphene substrate and applications therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2281779A2 (de) * 2009-08-05 2011-02-09 Samsung Electronics Co., Ltd. Graphenbasis und Herstellungsverfahren dafür
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
DE112011100901T5 (de) * 2010-06-22 2013-01-03 International Business Machines Corporation Graphen/Nanostruktur-FET mit selbstausgerichteter Kontakt- und Gate-Zone
EP2589679A1 (de) * 2011-11-07 2013-05-08 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Verfahren zur Synthese eines Graphenblatts auf einem Platinsilizid, durch dieses Verfahren erhaltene Strukturen und ihre Verwendungen

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129548B2 (en) * 2004-08-11 2006-10-31 International Business Machines Corporation MOSFET structure with multiple self-aligned silicide contacts
JP2006332357A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体素子の製造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP5453045B2 (ja) * 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
FR2943660B1 (fr) * 2009-03-25 2011-04-29 Commissariat Energie Atomique Procede d'elaboration de graphene
TWI671811B (zh) * 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
KR101156355B1 (ko) 2009-12-07 2012-06-13 서울대학교산학협력단 탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법
CN101872120B (zh) * 2010-07-01 2011-12-07 北京大学 一种图形化石墨烯的制备方法
US8344358B2 (en) * 2010-09-07 2013-01-01 International Business Machines Corporation Graphene transistor with a self-aligned gate
US20120139047A1 (en) * 2010-11-29 2012-06-07 Jun Luo Semiconductor device and method of manufacturing the same
CN102593000B (zh) * 2011-01-13 2015-01-14 中国科学院微电子研究所 半导体器件及其制造方法
US8476617B2 (en) * 2011-02-18 2013-07-02 International Business Machines Corporation Graphene-containing semiconductor structures and devices on a silicon carbide substrate having a defined miscut angle
JP6060476B2 (ja) * 2011-04-06 2017-01-18 富士電機株式会社 電極形成方法
US8557643B2 (en) * 2011-10-03 2013-10-15 International Business Machines Corporation Transistor device with reduced gate resistance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2281779A2 (de) * 2009-08-05 2011-02-09 Samsung Electronics Co., Ltd. Graphenbasis und Herstellungsverfahren dafür
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
DE112011100901T5 (de) * 2010-06-22 2013-01-03 International Business Machines Corporation Graphen/Nanostruktur-FET mit selbstausgerichteter Kontakt- und Gate-Zone
EP2589679A1 (de) * 2011-11-07 2013-05-08 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Verfahren zur Synthese eines Graphenblatts auf einem Platinsilizid, durch dieses Verfahren erhaltene Strukturen und ihre Verwendungen

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Chia-Hsiu et al.: Electronic structures of an epitaxial graphene monolayer on SiC(0001) after metal intercalation (metal = Al, Ag, Au, Pt, and Pd): A first-principles study. In: Appl. Phys. Lett., 100, 2012, 063115, 1 - 4. *
Machac et al.: Synthesis of graphene on SiC substrate via Ni-silicidation reactions. In: Thin Solid Films, 2012, 5215–5218. *
Zhen-Yu et al.: Synthesis of graphene on silicon carbide substrates at low temperature. In: CARBON 47, 2009, 2026 - 2031. *

Also Published As

Publication number Publication date
TW201403673A (zh) 2014-01-16
KR20140019212A (ko) 2014-02-14
US20160365282A1 (en) 2016-12-15
US9583392B2 (en) 2017-02-28
US9384991B2 (en) 2016-07-05
CN103545201A (zh) 2014-01-29
DE102013104608A1 (de) 2014-01-16
US20140017883A1 (en) 2014-01-16
US20150364329A1 (en) 2015-12-17
TWI559374B (zh) 2016-11-21
KR101401893B1 (ko) 2014-06-19
US9117667B2 (en) 2015-08-25
CN103545201B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
DE102013104608B4 (de) Verfahren zur Herstellung eines Kanalmaterials und Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Kanalmaterial
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102004052578B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
DE112004002641B4 (de) Verfahren zur Herstellung eines verformten FinFET-Kanals
DE112008000974B4 (de) Durch Verformung verbesserte Halbleiterbauelemente und Verfahren zu deren Herstellung
DE112004002307B4 (de) Verfahren zur Herstellung eines Transistors und Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE102009010882B4 (de) Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
DE112007003116B4 (de) Verfahren zur Herstellung eines verspannten Transistors und Transistor
DE102014118993B4 (de) Halbleitervorrichtungsstruktur und Verfahren zu ihrer Herstellung
DE112004000146T5 (de) MOSFET-Bauelement mit zugspannungsverformtem Substrat und Verfahren zur Herstellung desselben
DE102007011247A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102007004789A1 (de) Verspannte Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102010017245B4 (de) Verfahren zum Herstellen von Halbkeiterbauellementen und Halbleiterbauelement
DE102007007071B4 (de) Halbleiteranordnung mit einem grabenförmigen Isolationsgebiet und Verfahren zu deren Herstellung
DE102014118986A1 (de) Halbleitervorrichtung und Ausbildung
DE102004039981A1 (de) MOS-Gatterverknüpfte Vorrichtung vom Grabentyp mit einer verspannten Schicht an der Grabenseitenwand
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE102008049723B4 (de) Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit
DE102014019380A1 (de) Ein Transistordesign
DE102019121169B4 (de) Spaltfüllung mit einer kohlenstoff- und stickstoff-dotierten schicht
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0021200000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0021200000

Effective date: 20140117

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final