DE10143936A1 - Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor - Google Patents

Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor

Info

Publication number
DE10143936A1
DE10143936A1 DE10143936A DE10143936A DE10143936A1 DE 10143936 A1 DE10143936 A1 DE 10143936A1 DE 10143936 A DE10143936 A DE 10143936A DE 10143936 A DE10143936 A DE 10143936A DE 10143936 A1 DE10143936 A1 DE 10143936A1
Authority
DE
Germany
Prior art keywords
silicon
layer
trench
substrate
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10143936A
Other languages
English (en)
Inventor
Albert Birner
Joern Luetzen
Matthias Goldbach
Steffen Breuer
Dirk Schumann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10143936A priority Critical patent/DE10143936A1/de
Priority to TW091118416A priority patent/TW552683B/zh
Priority to PCT/DE2002/003023 priority patent/WO2003028093A2/de
Priority to EP02754539A priority patent/EP1425796A2/de
Publication of DE10143936A1 publication Critical patent/DE10143936A1/de
Priority to US10/792,691 priority patent/US7084043B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung einer Silicon-Insulator-Schichtstruktur auf einer Silizium-Oberfläche mit beliebiger Geometrie, mit dem die Silicon-on-Insulator-Struktur auch nur lokal erzeugt werden kann. Das Verfahren umfaßt das Bilden von Mesoporen (10) in dem Silizium-Oberflächenbereich (3), die Oxidation der Mesoporen-Oberfläche unter Bildung von Siliziumoxid und Stegbereichen (22) aus einkristallinem Silizium, die zwischen benachbarten Mesoporen (10) verbleiben, wobei dieser Schritt beendet wird, sobald eine vorgegebene minimale Silizium-Wandstärke der Stegbereiche (22) erreicht ist, das Freilegen der an dem von dem Halbleiter-Substrat (2) abgewandten Ende angeordneten Stegbereiche (22) zwischen benachbarten Mesoporen; und das Durchführen eines selektiven Epitaxieverfahrens, durch das Silizium auf den freigelegten Stegbereichen (22) selektiv gegenüber den Siliziumoxidbereichen (11) aufwächst. Das Verfahren kann verwendet werden, um einen vertikalen Transistor und eine Speicherzelle mit einem derartigen Auswahltransistor herzustellen.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung einer Silicon-On-Insulator-Schichtstruktur (nachfolgend "SOI-Schichtstruktur" genannt) mit einer vergrabenen Siliziumoxidschicht, typischerweise in einer Dicke von einigen 10 nm, und einer monokristallinen Siliziumschicht mit einer Dicke von 50 bis 1000 nm auf einer Silizium-Oberfläche mit beliebiger Geometrie. Die Erfindung betrifft darüber hinaus einen vertikalen Transistor, der in einem Graben, welcher in einem Halbleiter-Substrat gebildet ist, angeordnet ist, bei dem der aktive Bereich in einer derartigen SOI-Schichtstruktur angeordnet und somit von dem Halbleiter- Substrat elektrisch isoliert ist, sowie eine DRAM- Speicherzelle mit einem derartigen vertikalen Transistor.
  • SOI-Strukturen spielen in der MOSFET-Technologie insbesondere dank ihrer hohen Arbeitsfrequenzen, niedrigen Verlustleistungen und geringen Arbeitsspannungen eine zunehmend wichtige Rolle. Dabei wird bislang vor allem von planaren Grundsubstraten mit einer elektrisch isolierenden Oxidschicht und einer dünnen aktiven Schicht ausgegangen. Für neuere Bauelemententwicklungen wäre es äußerst vorteilhaft, wenn man lokal monokristalline Silizium-Bereiche erzeugen könnte, die von einer isolierenden Schicht wie beispielsweise Siliziumoxid umgeben bzw. untergraben sind.
  • Durch das Verfahren der vorliegenden Erfindung können derartige Silizium-Bereiche in nahezu beliebiger Weise erzeugt und strukturiert werden.
  • Die vorliegende Erfindung kann beispielsweise insbesondere vorteilhaft bei der Herstellung von DRAM-Speicherzellen, d. h. Speicherzellen zur dynamischen Speicherung mit wahlfreiem Zugriff, eingesetzt werden. Derartige Speicherzellen, die fast ausschließlich als Eintransistor-Speicherzellen realisiert werden, umfassen in der Regel einen Auslesetransistor und einen Speicherkondensator. In dem Speicherkondensator ist die Information in Form einer elektrischen Ladung gespeichert, die eine logische Größe, "0" oder "1", darstellt. Durch Ansteuerung des Auslesetransistors über eine Wortleitung kann diese Information über eine Bitleitung ausgelesen werden. Zur sicheren Speicherung der Ladung und gleichzeitigen Unterscheidbarkeit der ausgelesenen Information muß der Speicherkondensator eine Mindestkapazität aufweisen. Die untere Grenze für die Kapazität des Speicherkondensators wird derzeit bei 25 fF (Femto-Farad) gesehen.
  • Da von Speichergeneration zu Speichergeneration die Speicherdichte zunimmt, muß die benötigte Fläche der Eintransistor- Speicherzelle von Generation zu Generation reduziert werden. Gleichzeitig muß die Mindestkapazität des Speicherkondensators erhalten bleiben.
  • Bis zur 1 Mbit-Generation wurden sowohl der Auslesetransistor als auch der Speicherkondensator als planare Bauelemente realisiert. Ab der 4 Mbit-Speichergeneration wurde eine weitere Flächenreduzierung der Speicherzelle durch eine dreidimensionale Anordnung von Auslesetransistor und Speicherkondensator erzielt. Eine Möglichkeit besteht darin, den Speicherkondensator in einem Graben zu realisieren. Als Elektroden des Speicherkondensators wirken in diesem Fall ein an die Wand des Grabens angrenzendes Diffusionsgebiet sowie eine dotierte Polysiliziumfüllung, die sich im Graben befindet. Die Elektroden des Speicherkondensators sind somit entlang der Oberfläche des Grabens angeordnet. Dadurch wird die effektive Fläche des Speicherkondensators, von der die Kapazität abhängt, gegenüber dem Platzbedarf für den Speicherkondensator an der Oberfläche des Substrats, der dem Querschnitt des Grabens entspricht, vergrößert. Durch Reduktion des Querschnitts des Grabens läßt sich die Packungsdichte weiter erhöhen. Der Vergrößerung der Tiefe des Grabens sind dabei aus technologischen Gründen jedoch Grenzen gesetzt.
  • Bei DRAM-Speicherzellen der zukünftigen Generation mit Strukturgrößen kleiner als 100 nm ist darüber hinaus ein Wechsel vom derzeit verwendeten planaren Auswahltransistor zu einem vertikalen Transistor absehbar. Wie im folgenden beschrieben werden wird, kann das erfindungsgemäße Verfahren eingesetzt werden, um einen derartigen vertikalen Transistor mit einem einkristallinem aktiven Gebiet auf einer Oxidbarriere, die beide konzentrisch angeordnet und in der Form von dicken Zylindermänteln gebildet sind, herzustellen.
  • Bislang werden dünne SOI-Schichten insbesondere durch Bonden zweier oxidierter Silizium-Wafer, durch das sogenannte SIMOX-Verfahren oder durch das lokale Überwachsen von Oxidinseln auf einem Silizium-Substrat gebildet.
  • Bei dem SIMOX-Verfahren (Separation by Implantation of Oxygen) wird beispielsweise in einem monokristallinem Siliziumsubstrat in einer Tiefe von 0,1 bis 1 µm eine hohe Sauerstoffdosis (ungefähr 1018 cm-2) implantiert, wodurch eine vergrabene SiO2-Schicht mit einer darüberliegenden 0,1 bis 1 µm dicken monokristallinen SOI-Schicht entsteht. Die beim Abbremsen der Sauerstoffionen entstehenden Kristallschäden im Siliziumgitter werden dabei durch eine Hochtemperaturbehandlung beim Implantieren unmittelbar nach ihrer Entstehung wieder ausgeheilt. Wird das SIMOX-Verfahren in das Herstellungsverfahren für DRAM-Speicherzellen integriert, so ergibt sich daher der Nachteil, daß ein Hochtemperaturschritt durchgeführt wird, durch den bisher erzeugte Strukturen beeinträchtigt werden. Nachteilig sind ferner die durch die Ionenimplantation hervorgerufenen Kristallschäden.
  • Des weiteren wird darüber nachgedacht, die aktiven Bereiche von vertikalen Auswahltransistoren auf einer isolierenden Oxidschicht durch laterales, selektives epitaktisches Überwachsen zu realisieren. Dabei muß ein relativ großer Oxidzylinder, der in einen Kondensatorgraben eingebettet ist, von oben her epitaktisch überwachsen werden. Da dabei insbesondere relative große gekrümmte Oxidflächen versetzungsfrei überwachsen werden müssen, scheint die Realisierbarkeit derartiger Konzepte sehr kritisch zu sein.
  • Ein vertikaler Auswahltransistor zur Verwendung in einer DRAM-Speicherzelle mit Grabenkondensator gemäß dem Oberbegriff von Patentanspruch 8 ist aus der US-A-5,365,097 bekannt.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Bildung eines Schichtstapels aus Siliziumoxid und einer monokristallinen Siliziumschicht auf einem Silizium-Oberflächenbereich eines Halbleiter-Substrats anzugeben.
  • Gemäß der vorliegenden Erfindung wird die Aufgabe gelöst durch ein Verfahren zur Bildung eines Schichtstapels aus Siliziumoxid und einer monokristallinen Siliziumschicht auf einem Silizium-Oberflächenbereich eines Halbleiter-Substrats mit den Schritten: Bildung von Mesoporen in dem Silizium-Oberflächenbereich; Oxidation der Mesoporen-Oberfläche unter Bildung von Siliziumoxid und Stegbereichen aus einkristallinem Silizium, die zwischen benachbarten Mesoporen verbleiben, wobei dieser Schritt beendet wird, sobald eine vorgegebene minimale Silizium-Wandstärke der Stegbereiche erreicht ist; Freilegen der an dem von dem Halbleiter-Substrat abgewandten Ende angeordneten Stegbereiche zwischen benachbarten Mesoporen; und Durchführen eines selektiven Epitaxieverfahrens, durch das Silizium auf den freigelegten Stegbereichen selektiv gegenüber den Siliziumoxidbereichen aufwächst.
  • Die vorliegende Erfindung stellt darüber hinaus einen vertikalen Transistor bereit, der in einem in einem Halbleiter- Substrat gebildeten Graben ausgebildet ist und eine Source- Elektrode, eine Drain-Elektrode und einen elektrisch leitfähigen Kanal umfaßt, der die Source- und die Drain-Elektrode miteinander verbindet, wobei die Source-Elektrode, die Drain-Elektrode und der Kanal aus einkristallinem Silizium gebildet sind, sowie eine Gate-Elektrode umfaßt, die durch eine Gate-Isolierschicht elektrisch von dem Kanal getrennt ist, wobei eine der Source- und Drain-Elektroden in einem unteren Grabenbereich angeordnet ist und die andere der Source- und Drain-Elektroden in einem oberen Grabenbereich angeordnet ist und dazwischen der Kanal angeordnet ist, wobei der Grabenbereich, in dem die untere Source- oder Drain-Elektrode und der Kanalbereich angeordnet sind, durch eine Siliziumoxidschicht von dem Halbleiter-Substrat getrennt ist.
  • Darüber hinaus stellt die Erfindung eine Speicherzelle bereit, die umfaßt: einen Auswahltransistor wie vorher angegeben, einen Speicherkondensator, einen in einem Halbleiter- Substrat gebildeten Graben, in dem Auswahltransistor und Speicherkondensator gemeinsam angeordnet sind, und ein elektrisch leitendes Verbindungsmaterial, wobei der Speicherkondensator eine an eine Wand des Grabens angrenzende untere Kondensatorelektrode, ein Speicherdielektrikum sowie eine obere Kondensatorelektrode umfaßt, die jeweils in einem unteren Abschnitt des Grabens angeordnet sind, der Auswahltransistor in einem oberen Abschnitt des Grabens angeordnet ist und das elektrisch leitende Verbindungsmaterial in dem Graben zwischen unterem und oberen Abschnitt zur Verbindung zwischen oberer Kondensatorelektrode und Source- oder Drain-Elektrode des Auswahltransistors angeordnet ist.
  • Das erfindungsgemäße Verfahren beruht somit im wesentlichen darauf, daß auf einem Silizium-Oberflächenbereich mit beliebiger Geometrie, auf dem Mesoporen gebildet werden können, eine Oxidschicht mit Einkristallkeimen an ihrer Oberfläche erzeugt werden. Vorzugsweise wird die Oxidschicht durch eine selbstlimitierte elektrochemische Oxidation der Mesoporenoberfläche gebildet, wobei dieser Schritt beendet wird, sobald eine vorgegebene minimale Silizium-Wandstärke der Stege zwischen benachbarten Mesoporen unterschritten wird, da dann die Raumladungszonen benachbarter Mesoporen aneinandergrenzen und kein Ionenstrom, der eine Oxidation bewirken würde, mehr fließt.
  • Dadurch wird eine SiOx-Schicht erzeugt, die von dünnen, stäbchenartigen Keimen durchsetzt ist.
  • Anschließend werden die an dem von dem Halbleiter-Substrat abgewandten Ende angeordneten Stegbereiche zwischen benachbarten Mesoporen, die von der Siliziumoxidschicht bedeckt sind, beispielsweise durch Ätzen mit Flußsäure freigelegt. Dadurch werden die Einkristallkeime freigelegt, die als Kristallisationskeime für die nachfolgende selektive Epitaxie, durch die die Oxidschicht mit einer monokristallinen Schicht überwachsen wird, dienen. Bei diesem selektiven Epitaxieverfahren wächst das Silizium auf den freigelegten Stegbereichen selektiv gegenüber den Siliziumoxidbereichen auf. Da die Einkristallkeime jeweils dieselbe Orientierung wie das Substrat aufweisen, ist die erzeugte Schicht einkristallin mit der Kristallorientierung des Substrats.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung werden danach die Stegbereiche zwischen benachbarten Mesoporen durch eine Wärmebehandlung zuoxidiert. Dabei führt der Sauerstoff-Überschuß in der gebildeten Siliziumoxidschicht, der, wenn die Oxidbildung elektrochemisch erfolgt ist, durch die eingebauten OH-Gruppen bedingt ist, zu einer Aufoxidation der Stegbereiche. Dadurch wird die epitaktisch gewachsene Silizium-Schicht elektrisch vom Substrat isoliert. Alternativ ist es möglich, eine Aufoxidation nach dem Beginn der Epitaxie, jedoch noch bevor die Epitaxieschicht vollständig geschlossen ist, einzuleiten. Nach einem anschließenden Reinigungsschritt mit HF zur Beseitigung von oberflächlichen Oxiden wird der selektive Epitaxieprozess fortgesetzt, bis eine geschlossene Epitaxieschicht vorliegt.
  • Dieser Schritt kann aber auch weggelassen werden, wenn die vollständige elektrische Isolation die Leistungsfähigkeit der hergestellten Vorrichtung nicht beeinträchtigt, beispielsweise, wenn nur wenige Nadeln mit relativ großem Abstand zu einander vorliegen, oder wenn keine zusätzlichen Leckströme zu erwarten sind, da die Oxidschicht relativ dick im Vergleich zur vertikalen Ausdehnung des Transistors ist. Es kann vorteilhaft sein, diesen Schritt wegzulassen, wenn eine vollständige elektrische Isolation der epitaktisch gewachsenen Siliziumschicht vom Silizium-Substrat nicht erwünscht ist, beispielsweise um sogenannte Floating-Body-Effekte zu vermeiden, der die Eigenschaften des Bauelements negativ beeinflußt.
  • Insgesamt werden durch die vorliegende Erfindung die folgenden Vorteile bereitgestellt:
    • - Der wesentliche Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß eine vergrabene Oxidschicht auf Silizium- Gebieten mit beliebiger Oberfläche erzeugt werden kann. Entsprechend kann eine SOI-Struktur mit beliebig auswählbarer Geometrie erzeugt werden, die viele Anwendungsmöglichkeiten hat. Insbesondere kann eine SOI-Struktur lokal erzeugt werden, da die Bereiche, auf denen keine SOI-Struktur erzeugt werden soll, durch eine Maske abgedeckt werden können.
    • - Die vergrabene Oxidschicht kann ohne zusätzliches thermisches Budget erzeugt werden, da die elektrochemische Oxidation der Mesoporen bei Raumtemperatur erfolgt. Dies macht eine Integration des Verfahrens in bestehende Herstellungsverfahren einfach.
    • - Die vergrabene Oxidschicht wird im Substrat erzeugt, es wird also keine zusätzliche Schicht aufgebracht. Dies ist insbesondere vorteilhaft, wenn eine SOI-Struktur beispielsweise in einem Kondensatorgraben realisiert werden soll, da in diesem Fall keine Verengung des Grabenquerschnitts durch die Oxidschicht erfolgt.
    • - Da das Mesoporenwachstum in benachbarten Kondensatorgräben selbstlimitierend erfolgt, ist es unmöglich, durch Mesoporenwachstum eine elektrische Brücke von einem Kondensatorgraben zu einem beliebigen Nachbar-Kondensatorgraben zu schlagen. Entsprechend kann beispielsweise die gesamte umgebende Kondensatorgraben-Seitenwand für die Integration eines vertikalen Auswahltransistors verwendet werden.
    • - Der Schritt zum Freilegen der an dem vom Halbleiter- Substrat abgewandten Ende angeordneten Stegbereiche zwischen benachbarten Mesoporen kann als Überätz-Schritt durchgeführt werden, so daß die epitaktische Silizium- Schicht dichter am Oberflächenbereich aufgewachsen werden kann. Insbesondere, wenn die SOI-Schicht in einem Kondensatorgraben erzeugt werden soll, kann dadurch der Grabenquerschnitt aufgeweitet werden, da das Aufwachsen der epitaktischen Siliziumschicht radial weiter außen im Kondensatorgraben beginnt, als die ursprüngliche Grabeninnenfläche zu liegen kam.
    • - Wird die SOI-Struktur nur lokal erzeugt, beispielsweise, indem die Oxidschicht nur teilweise vergraben wird, so tritt der zusätzliche Vorteil auf, daß die epitaktisch gewachsene Siliziumschicht auch epitaktisch zum darunterliegenden Substrat aufgewachsen wird.
    • - Durch die Verwendung von lokaler Epitaxie können auch sehr kleine Schichtdicken aufgewachsen werden, die bis herab zum mittleren Abstand der Silizium-Nadeln gehen können (wenige 10 nm).
    • - Da die vergrabene Oxidschicht im Gegensatz zu dem SIMOX-Verfahren nicht durch Implantation erzeugt wird, treten keine Schädigungen des Kristallgitters auf.
    • - Das erfindungsgemäße Verfahren kann in einfacher Weise kostengünstig durchgeführt werden. Daher ist seine Wirtschaftlichkeit höher als das der herkömmlichen Verfahren.
    • - Die einzige Einschränkung hinsichtlich der Durchführbarkeit des erfindungsgemäßen Verfahrens ist darauf zurückzuführen, daß die Mesoporen elektrochemisch geätzt und anschließend oxidiert werden. Daher ist es notwendig, daß der Bereich, in dem die Mesoporen geätzt werden sollen, elektrisch kontaktierbar ist.
  • Da durch das erfindungsgemäße Verfahren eine SOI-Struktur auf einer beliebigen Silizium-Oberfläche erzeugt werden kann, sind zahlreiche vorteilhafte Anwendungen denkbar. Das Verfahren kann beispielsweise dazu eingesetzt werden, einen vertikalen Feldeffekttransistor in einem in einem Halbleiter- Substrat gebildeten Graben herzustellen. Der vertikale Feldeffekttransistor umfaßt Source- und Drain-Elektrode sowie einen elektrisch leitfähigen Kanalbereich, welcher Source- und Drain-Elektrode miteinander verbindet, wobei Source- Elektrode, Drain-Elektrode und Kanalbereich aus einkristallinem Silizium gebildet sind, sowie eine Gate-Elektrode, die über eine Gate-Isolierschicht elektrisch von dem Kanalbereich getrennt ist, wobei Source- oder Drain-Elektrode in einem unteren Grabenbereich und die jeweils andere Elektrode in einem oberen Grabenbereich angeordnet ist. Gemäß der vorliegenden Erfindung ist nun zumindest der Grabenbereich, in dem die untere Source- oder Drain-Elektrode und der Kanalbereich angeordnet sind, durch eine Siliziumoxidschicht von dem Halbleiter-Substrat getrennt. Dabei kann die Siliziumoxidschicht sich, je nach Realisierung des Transistors, auch bis zur oberen Source- oder Drain-Elektrode erstrecken. Wichtig ist lediglich, daß der Bereich, der die untere Source- oder Drain- Elektrode und den Kanalbereich umfaßt, durch die Siliziumoxidschicht vom Substrat getrennt ist. Dabei muß die Siliziumoxidschicht nicht notwendigerweise vollständig elektrisch isolierend sein, sondern es ist auch möglich, daß auf den Schritt zur Oxidation der einkristallinen Silizium-Stegbereiche verzichtet wird.
  • Durch den erfindungsgemäßen vertikalen Transistor sowie die Speicherzelle mit einem derartigen Transistor werden die folgenden Vorteile bereitgestellt:
    Dadurch, daß der Grabenbereich, in dem die untere Source-oder Drain-Elektrode und der Kanalbereich angeordnet sind, durch eine SiO2-Schicht von dem Halbleiter-Substrat getrennt ist, findet keine Ausdiffusion der Dotierstoffe aus dem elektrisch leitenden Verbindungsmaterial zwischen oberer Kondensatorelektrode und unterer Source- oder Drain-Elektrode in das Halbleiter-Substrat statt. Diese Ausdiffusion aus dem buried strap-Bereich in das Halbleiter-Substrat ist bei herkömmlichen vertikalen Transistoren dahingehend problematisch, daß eine Verarmungszone in dem Halbleiter-Substrat gebildet wird. Berühren sich diese Verarmungszonen benachbarter Transistoren, so entsteht im oberen Substratbereich ein sogenannter "floating body", der die Transistoreigenschaften stark beeinträchtigt.
  • Insbesondere treten in diesem Fall Steuerungseffekte der Speicherzelle durch das Substrat auf. Wird eine Wortleitung angesteuert, so ist auch eine Beeinflussung der benachbarten Wortleitungen zu befürchten. Aus diesem Grund wird versucht, die Ausdiffusion von Dotierstoffen in das Halbleiter-Substrat so weit wie möglich zu vermeiden. Konzepte, nach denen dies durch eine SiO2-Schicht, die lediglich die untere Hälfte des Grabens bedeckt, damit ein epitaktisches Wachstum in der oberen Grabenhälfte möglich ist, versucht wird, wie beispielsweise in der US-A-5,365,097 beschrieben, sind nachteilig, da halbhohe Oxidschichten problematisch zu handhaben sind. Probleme treten infolge der Verkleinerung des Grabenquerschnitts im unteren Grabenbereich auf. Weiterhin gibt es große Grenzflächen zwischen Polysilizium und epitaktisch aufgewachsenem Silizium, wodurch Korngrenzen aneinanderstoßen, Versetzungen erzeugt werden und weitere Nachteile bedingt werden.
  • Durch das erfindungsgemäße Verfahren zur Bildung eines Schichtstapels aus Siliziumoxid und einer monokristallinen Siliziumschicht auf einem Silizium-Oberflächenbereich eines Halbleiter-Substrats ist es möglich, einen vertikalen Transistor zu erzeugen, bei dem der Grabenbereich aus einkristallinem Silizium, in dem die untere Source-oder Drain-Elektrode und der Kanalbereich angeordnet sind, durch eine SiO2-Schicht von dem Halbleiter-Substrat getrennt ist. Dabei kann die SiO2-Schicht von vereinzelten Silizium-Einkristallstegen durchsetzt sein, wenn, wie vorstehend beschrieben, der Schritt zur Oxidation der Stegbereiche nicht durchgeführt worden ist. Es ist aber offensichtlich, daß die vorstehend beschriebenen vorteilhaften Effekte der vorliegenden Erfindung auch in diesem Fall erzielt werden, da insbesondere die Ausdiffusion von Dotierstoffen verhindert wird.
  • Die vorliegende Erfindung wird im folgenden unter Bezugnahme auf die begleitenden Zeichnungen näher erläutert werden.
  • Fig. 1 zeigt ein Halbleiter-Substrat mit geätzten Gräben vor Bildung eines Speicherkondensators;
  • Fig. 2 bis 11 zeigen die Schritte des erfindungsgemäßen Verfahrens zur Bildung eines SOI-Substrats;
  • Fig. 12 bis 22 zeigen die Schritte zur Bildung eines vertikalen Transistors gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • Fig. 23 zeigt das Layout einer Speicherzellenanordnung mit vertikalen Auswahltransistoren.
  • In Fig. 2 ist ein in einem p-dotierten Silizium-Substrat 2 gebildeter Kondensatorgraben 1 gezeigt, wobei der Speicherkondensator im unteren Teil des Kondensatorgrabens 1 aus einer unteren Kondensatorelektrode 4 aus n-dotiertem Silizium, einem Kondensatordielektrikum 5 beispielsweise aus einem Siliziumdioxid-Siliziumnitrid-Schichtstapel und einer oberen Kondensatorelektrode 6 aus n-dotiertem Polysilizium gebildet ist. Oberhalb des Kondensatordielektrikums ist ein Siliziumdioxidbereich als Isolationskragen 7 angeordnet. Auf der Substratoberfläche befinden sich eine dünne Siliziumdioxidschicht 8 sowie eine dickere Siliziumnitridschicht 9 als Hartmaskenmaterial.
  • Zur Bildung des in Fig. 2 gezeigten Kondensatorgrabens mit Speicherkondensator sowie des Isolationskragens werden, wie aus Fig. 1 ersichtlich ist, auf einem p-dotierten Siliziumsubstrat 2 eine 5 nm dicke SiO2-Schicht 8 und eine 200 nm dicke Si3N4-Schicht 9 aufgebracht. Darauf wird eine 1000 nm dicke Borsilikatglas-Schicht (nicht dargestellt, nachfolgend als "BSG-Schicht" bezeichnet) als Hartmaskenmaterial aufgebracht.
  • Unter Verwendung einer photolithographisch erzeugten Maske (nicht dargestellt) werden die BSG-Schicht, die Si3N4-Schicht 9 und die SiO2-Schicht 8 in einem Plasma-Ätzprozeß mit CF4/CHF3 strukturiert ("Deep Trench Mask Open"), so daß eine Hartmaske gebildet wird. Nach Entfernung der photolithographisch erzeugten Maske werden unter Verwendung der Hartmaske als Ätzmaske in einem weiteren Plasma-Ätzprozeß mit HBr/NF3 Gräben 1 in die Hauptfläche des Silizium-Substrats 2 geätzt. Nachfolgend wird durch eine nasse Ätzung mit H2SO4/HF die BSG-Schicht entfernt.
  • Die Gräben 1 weisen beispielsweise eine Tiefe von 5 µm, eine Weite von 100 × 250 nm und einen gegenseitigen Abstand von 100 nm auf.
  • Nachfolgend wird eine 10 nm dicke SiO2-Schicht 13 erzeugt, die auch, beispielsweise durch in-situ-Dotierung, dotiert sein kann, abgeschieden bzw. durch thermische Oxidation erzeugt. Die abgeschiedene SiO2-Schicht 13 bedeckt mindestens die Wände der Gräben 1. Durch Abscheidung einer 200 nm dicken Polysiliziumschicht, chemisch-mechanisches Polieren bis zur Oberfläche der Si3N4-Schicht 9 und Zurückätzen der Polysiliziumschicht mit SF6 wird in den Gräben 1 jeweils eine Polysiliziumfüllung 14 erzeugt, deren Oberfläche 1000 nm unterhalb der Hauptfläche angeordnet ist. Das chemisch-mechanische Polieren kann dabei gegebenenfalls entfallen. Die Polysiliziumfüllung 14 dient als Opferschicht für die nachfolgende Si3N4-Spacerabscheidung. Darauf folgend wird die SiO2-Schicht 13 auf den Wänden der Gräben 1 isotrop geätzt.
  • Anschließend wird in einem CVD-Verfahren eine 20 nm dicke Spacerschicht 7 beispielsweise aus Siliziumdioxid abgeschieden und in einem anisotropen Plasma-Ätzprozeß mit CHF3 geätzt. Die soeben abgeschiedene Spacerschicht 7 dient in der fertigen Speicherzelle zum Abschalten eines parasitären Transistors, der sich sonst an dieser Stelle bilden würde, und übernimmt somit die Rolle des Isolationskragens (siehe Fig. 1).
  • Mit SF6 wird nachfolgend Polysilizium selektiv zu Si3N4 und SiO2 geätzt. Dabei wird die Polysiliziumfüllung 14 jeweils vollständig aus dem Graben 1 entfernt. Durch eine Ätzung mit NH4F/HF wird der nunmehr freiliegende Teil der SiO2-Schicht 13 entfernt.
  • Anschließend erfolgt, falls dies nicht schon durch das dotierte Oxid geschehen ist, eine Dotierung des Silizium- Substrats. Dies kann beispielsweise durch Abscheidung einer Arsen-dotierten Silikatglasschicht in einer Schichtdicke von 50 nm und einer TEOS-SiO2-Schicht in einer Dicke von 20 nm und einen anschließenden Temperaturbehandlungsschritt bei 1000°C, 120 Sekunden, wodurch durch Ausdiffusion aus der Arsen-dotierten Silikatglasschicht in dem Siliziumsubstrat 2 ein n+-dotiertes Gebiet 4 gebildet wird, geschehen. Alternativ kann auch eine Gasphasendotierung durchgeführt werden, zum Beispiel mit folgenden Parametern: 900°C, 399 Pa Tributylarsin (TBA) [33 Prozent], 12 min.
  • Das n+-dotierte Gebiet 4 übernimmt die Rolle der unteren Kondensatorelektrode. Durch die hohe Dotierung wird die Verarmungszone verkleinert, wodurch die Kapazität des Kondensators weiter erhöht wird.
  • Nachfolgend wird als Kondensatordielektrikum eine 5 nm dicke dielektrische Schicht 5 abgeschieden, die SiO2 und Si3N4 sowie gegebenenfalls Siliziumoxynitrid enthält. Diese Schichtabfolge kann durch Schritte zur Nitridabscheidung und zur thermischen Oxidation, bei der Defekte in der darunterliegenden Schicht ausgeheilt werden, realisiert werden. Alternativ enthält die dielektrische Schicht 5 Al2O3 (Aluminiumoxid), TiO2 (Titandioxid), Ta2O5 (Tantaloxid). Anschließend wird eine 200 nm dicke in-situ n-dotierte Polysiliziumschicht 6 abgeschieden. Durch chemisch-mechanisches Polieren wird die Polysiliziumschicht 6 bis auf die Oberfläche der Si3N4-Schicht 9 entfernt. Anschließend wird die Polysiliziumfüllung 15 auf etwa 500 nm unterhalb der Hauptfläche geätzt. Es folgt eine Ätzung des Kondensatordielektrikums im oberen Grabenbereich nach bekannten Verfahren sowie eine SiO2-Ätzung mit NH4F/HF zur Entfernung des Isolationskragens 9 im oberen Grabenbereich.
  • Darauf folgend werden weitere 1000 nm Polysilizium geätzt, so daß sich der in Fig. 2 gezeigte Aufbau ergibt.
  • Anschließend wird das erfindungsgemäße Verfahren zur Erzeugung einer SOI-Struktur im oberen Grabenbereich durchgeführt.
  • Zunächst wird zur Erzeugung von Mesoporen zunächst ein ganzflächiger ohmscher Kontakt auf der Rückseite des Substrats gebildet. Dies kann beispielsweise durch eine hohe Dotierung der Substratrückseite oder aber auch durch Aufbringen einer metallischen Schicht erfolgen. Eine hohe Dotierung der Substratrückseite kann durch Implantation eines p-Dotierstoffs wie B, Al, In, Ga, Tl mit anschließender Aktivierung, wobei die Implantation direkt an der Oberfläche erfolgt, oder aber, wenn eine zusätzliche Schicht wie beispielsweise ein Pad-Oxid oder ein Pad-Nitrid auf der Rückseite aufgebracht ist, durch diese hindurch erfolgen.
  • Alternativ kann die Rückseitendotierung auch erfolgen, indem Borsilikatglas abgeschieden und anschließend ein Temperaturbehandlungsschritt bei einer Temperatur, die typischerweise größer als 700°C ist, durchgeführt wird, bei dem die Bor-Atome in das Substrat übergehen.
  • Wird der ohmsche Rückseitenkontakt durch Aufbringen einer metallischen Schicht realisiert, so muß sichergestellt werden, daß der Übergang Metall/Substrat einen ohmschen Kontakt bildet, da sonst dort wieder starke Potential-Fluktuationen entstehen. Der elektrische Anschluß an eine Spannungsquelle, der beispielsweise durch metallische Kontaktspitzen oder durch einen Elektrolytkontakt realisiert wird, kann in diesem Fall lokal beschränkt bleiben. Das heißt, die metallischen Kontaktspitzen können in sehr großem Abstand voneinander an der Rückseite angebracht werden, was den elektrischen Anschluß sehr einfach macht und somit besonders vorteilhaft ist.
  • Als Metall für die Bildung der metallischen Schicht ist insbesondere Wolframsilizid vorteilhaft, da in diesem Fall eine Diffusion der Metallatome in die Substratbereiche, in denen später der Transistor zu bilden ist, weitgehend vermieden werden kann.
  • Darauf folgend wird in der Grabenwand oberhalb des Isolationskragens 7 ein zur Mesoporenätzung geeignet dotiertes Gebiet 3 erzeugt. Dazu wird in der Regel eine n-Dotierung mit geeigneter Dotierstoffkonzentration, durch die im wesentlichen die Dichte der entstehenden Mesoporen bestimmt wird, durchgeführt. Die Gebiete, in denen die Mesoporen geätzt werden sollen, können auch p-dotiert sein, allerdings ist eine Mesoporen-Ätzung in p-dotiertem Silizium schwieriger zu kontrollieren.
  • Im vorliegenden Fall kann eine n-Dotierstoffkonzentration von etwa 1.1016 cm-3 bis ungefähr 1.1019 cm-3 verwendet werden.
  • Dazu kann in dem Graben an den entsprechenden Stellen, an denen Mesoporen gebildet werden sollen, ein mit dem entsprechenden Dotierstoff versehenes SiO2 abgeschieden werden. Anschließend wird ein sogenannter drive-in-Schritt durchgeführt, bei dem eine Temperaturbehandlung stattfindet, durch die die Dotieratome in das Substrat eindiffundieren. In diesem Fall ist eine Abdeckung der Bereiche, die nicht dotiert werden sollen, also insbesondere des Kragenbereichs, durch eine geeignete Schutzschicht notwendig.
  • Ebenso kann der Grabenbereich durch eine Dotierung aus der Gasphase dotiert werden. Dabei muß der Bereich des Isolationskragens durch eine Abdeckschicht geschützt werden, um zu vermeiden, daß der Isolationskragen dotiert wird. Ein Ausschnitt des Grabenbereichs, in dem Mesoporen geätzt werden sollen, ist in Fig. 3 gezeigt.
  • Sodann werden die Mesoporen 10 elektrochemisch geätzt, wobei der ohmsche Rückseitenkontakt als Anode wirkt.
  • Dazu wird die Substratrückseite elektrisch leitend mit dem positiven Ausgang einer Spannungsquelle verbunden, während eine ebenfalls mit der Spannungsquelle verbundene Kathode in den Elektrolyten plaziert wird, welcher mit der Substratoberfläche in Kontakt steht. Die Gegenelektrode kann dabei als Festkörper, beispielsweise eine Platinelektrode, in der Flüssigkeit realisiert sein.
  • Der Elektrolyt kann beispielsweise eine 1%ige bis 6%ige wäßrige Flußsäure oder eine Mischung, die Tetramethylammoniumhydroxid und Flußsäure enthält, sein.
  • Dadurch, daß die Substratoberfläche durch die Siliziumdioxidschicht 8 und die Siliziumnitridschicht 9 abgedeckt ist, wird verhindert, daß der Ätzstrom über die Substratoberfläche abfließt. Entsprechend werden in dem n-dotierten Silizium Mesoporen gebildet.
  • Zur Mesoporen-Bildung in n-dotiertem Silizium werden im Prinzip sehr ähnliche Parameter wie bei der Mesoporen-Bildung in p-dotiertem Silizium verwendet, wobei bei Verwendung eines Substrats mit Bulk-p-Dotierung und zusätzlichen p- und n-dotierten Bereichen und bei beabsichtigter Erzeugung der Mesoporen in den n-dotierten Bereichen darauf zu achten ist, daß die p-dotierten Bereiche entweder durch Aufbringen eines Abdeckmaterials oder durch andere geeignete Maßnahmen elektrisch von dem Elektrolyten oder dem Rückseitenkontakt isoliert sind, da ansonsten der Strom vollständig über die p-Gebiete fließen würde und keine Mesoporen-Bildung in den n-dotierten Bereichen stattfinden würde.
  • Das Verfahren zum elektrochemischen Ätzen von Mesoporen in n-dotiertem Silizium ist detailliert in V. Lehmann et al., Materials Science and Engineering B69-70 (2000) S. 11 bis 22 beschrieben.
  • Durch Einschalten der Spannungsquelle wird eine Spannung zwischen Substrat-Vorder- und Rückseite bewirkt, welche einen Ätzstrom hervorruft. Es werden die Elektronen zur Substrat- Rückseite gesaugt. Durch die gleichzeitige Anwesenheit des Elektrolyten werden an der Substratvorderseite, die an elektronischen Löchern verarmt ist, Elektronen vom Elektrolyten in den Halbleiter injiziert, so daß in einer anodischen Reaktion vereinzelt Silizium-Atome herausgelöst, wodurch letztendlich die Ätzung von Mesoporen bewirkt wird.
  • Diese Mesoporen-Ätzung verläuft in benachbarten Kondensatorgräben selbstlimitiert, d. h. sie kommt zum Erliegen, sobald eine vorgegebene minimale Silizium-Schichtdicke zwischen den Mesoporen benachbarter Kondensatorgräben unterschritten wird. Dies ist darauf zurückzuführen, daß, sobald sich die Raumladungszonen der Mesoporen benachbarter Kondensatorgräben berühren, in diesen Bereichen ein sehr hoher Widerstand zum darunterliegenden Substrat-Bulk vorliegt und der Ätzstrom gestoppt wird, so daß der Ätzprozeß zum Erliegen kommt.
  • Aufgrund dieser Selbstlimitierung wird verhindert, daß durch die Mesoporen benachbarte Kondensatorgräben elektrisch kurzgeschlossen werden.
  • Der Grabenbereich nach Mesoporenätzung ist in Fig. 4 gezeigt.
  • Nach der Mesoporenätzung wird ein elektrochemischer Aufoxidationsprozeß durchgeführt, durch den die Mesoporenwände mit einer Siliziumoxidschicht 11 überzogen werden. Dazu wird die Oberfläche der Mesoporen mit einem geeigneten Elektrolyten in Kontakt gebracht, und eine Spannung wird über den für die Mesoporen-Ätzung erzeugten Rückseitenkontakt zwischen dem Silizium Substrat und dem Elektrolyten, in der Regel über eine Platin-Netzelektrode als Kathode, angelegt. Geeignete Elektrolyten umfassen insbesondere wäßrige verdünnte Säuren wie beispielsweise eine 0,01 Mol Schwefel- oder Salzsäure.
  • Es ist bevorzugt, daß die elektrochemische Aufoxidation der Mesoporen unter Ausnützung des selbstlimitierenden Effekts durchgeführt wird. Das heißt, die Spannung wird so eingestellt, daß die Siliziumschicht zwischen benachbarten Mesoporen nicht vollständig aufgebraucht wird und eine minimale Silizium-Schichtdicke zwischen benachbarten Mesoporen verbleibt. Dabei wird der Effekt ausgenutzt, daß das Oxidwachstum zum Erliegen kommt, sobald sich die an der Grenzfläche Mesopore-Elektrolyt gebildeten Raumladungszonen benachbarter Mesoporen berühren. In diesem Fall wirkt nämlich an der Oberfläche der Mesoporen kein Feld mehr, durch das Sauerstoff- Ionen und OH--Gruppen vom Elektrolyten ausgehend in den Silizium-Oberflächenbereich hineindiffundieren und dort das Silizium in SiOx umwandeln könnten.
  • Nach diesem Verfahrensschritt werden im Oxidgebiet, wie in Fig. 5 gezeigt ist, noch nadelartige Bereiche vorliegen, die mit dem p-dotierten Silizium-Gebiet verbunden sind und von Oxid umhüllt sind. Der Durchmesser der nadelartigen Bereiche beträgt dabei je nach Dotierung des n-dotierten Siliziumbereichs ungefähr 10 nm.
  • In einem darauffolgenden Naßätzschritt in einer flußsäurehaltigen Lösung können die Oberflächenbereiche dieser nadelartigen Gebiete wieder freigelegt werden, wie in Fig. 6 gezeigt ist. Die nunmehr freiliegenden Spitzen dienen in dem nachfolgenden Prozeß der selektiven Epitaxie als Keime für das einkristalline Silizium-Wachstum, wie in Fig. 7 angedeutet ist. Die selektive Epitaxie wird beispielsweise unter Verwendung von Silan oder Dichlorsilan sowie eines Ätzgases wie beispielsweise HCl durchgeführt. Dabei wird der Effekt ausgenutzt, daß das Ätzgas das epitaktisch aufgewachsene Silizium in Abhängigkeit von dem darunterliegenden Material unterschiedlich schnell wegätzt. Die Verfahrensparameter des Epitaxie-Prozesses sind derart eingestellt, daß das auf Silizium aufgewachsene Silizium-Material langsamer als die Siliziumaufwachsrate weggeätzt wird, so daß insgesamt auf den bereits gebildeten Siliziumbereichen die Silizium-Schichtdicke zunimmt. Hingegen wird das auf Siliziumoxid aufgewachsene Silizium-Material schneller als die Siliziumaufwachsrate weggeätzt, so daß insgesamt auf den Siliziumoxidbereichen kein Silizium aufwächst. Beispielsweise kann das selektive Epitaxie- Verfahren bei einer Temperatur von ungefähr 900°C und einer höheren Flußrate von Dichlorsilan als der von HCl durchgeführt werden. Insbesondere kann die Flußrate von Dichlorsilan das 1,2 bis 1,8-fache der Flußrate von HCl betragen.
  • Eine typische Abscheiderate beträgt etwa 60 nm/min.
  • Durch diese Selektivität des Aufwachsens auf Silizium gegenüber dem auf Siliziumoxid findet nur ein Aufwachsen auf Gebieten mit bereits vorhandener Siliziumbelegung statt. Die Oxidbereiche bleiben unbedeckt. Die wachsenden Keime verbreitern sich lateral, und gleichzeitig nimmt deren Dicke etwas zu, wie in Fig. 8 gezeigt ist, bis ein Punkt erreicht ist, an dem die Silizium-Gebiete 12 überlappen, wie in Fig. 9 gezeigt ist. Dabei kann auch der Fall eintreten, daß sich Hohlräume an der Grenzfläche zwischen Siliziumoxid und epitaktisch gewachsenem Silizium ausbilden.
  • Bei weiterem Aufwachsen stellt sich schließlich eine planare epitaktisch gewachsene Silizium-Front ein, wie in Fig. 9 gezeigt ist. Auf der in Fig. 2 gezeigten Polysilizium-Füllung bildet sich während des selektiven Epitaxieverfahrens eine Polysiliziumschicht. Die selektive Epitaxie wird solange durchgeführt, bis ein Zwischenraum von ungefähr 20 bis 40 nm zwischen epitaktisch gewachsenem Silizium 12 und auf der Polysilizium-Füllung 6 aufgewachsenem Polysilizium verbleibt, um mögliche Versetzungen sowie Störungen, die darauf zurückzuführen wären, daß epitaktisches und Polysilizium aneinandergrenzen, zu minimieren (siehe Fig. 12).
  • Gegebenenfalls kann darauf folgend ein sogenannter Wasserstoff-Reflow-Prozeß durchgeführt werden, um die epitaktisch gewachsene Silizium-Front weiter zu planarisieren. Der Wasserstoff-Reflow-Prozeß kann in einer Wasserstoff-Atmosphäre bei beispielsweise 1050°C 60 Sekunden lang durchgeführt werden. Je nach Geometrie der Oberfläche ist eine niedrigere Temperatur zu bevorzugen, um Versetzungen in der epitaktischen Schicht zu vermeiden. Ein Querschnitt mit planarisierter Silizium-Schicht ist in Fig. 10 gezeigt.
  • Gegebenenfalls kann nun ein Aufoxidationsschritt bei erhöhter Temperatur, beispielsweise 1000°C, durchgeführt werden, durch den der in dem elektrochemisch gebildeten Oxid vorhandene überschüssige Sauerstoff, der beispielsweise durch die eingebauten OH-Gruppen bedingt ist, zu einer Aufoxidation der als Keime dienenden Silizium-Nadeln führt. Dadurch kann, wie in Fig. 10 gezeigt ist, der epitaktisch gewachsene Siliziumbereich elektrisch vom Substrat isoliert werden.
  • Alternativ ist es möglich, eine Aufoxidation nach dem Beginn der Epitaxie, jedoch noch bevor die Epitaxieschicht vollständig geschlossen ist, einzuleiten. Nach einem anschließenden Reinigungsschritt mit HF zur Beseitigung von oberflächlichen Oxiden wird der selektive Epitaxieprozess fortgesetzt, bis eine geschlossene Epitaxieschicht vorliegt.
  • Dieser Schritt kann aber auch weggelassen werden, insbesondere um zu vermeiden, daß in einem vertikalen Feldeffekttransistor, dessen Kanalbereich in dem epitaktisch gewachsenen Siliziumbereich realisiert wird, sogenannte Floating Body Effekte, d. h. unerwünschte Effekte, weil der Kanalbereich elektrisch von der Außenwelt isoliert ist, auftreten. Der elektrische Kontakt zwischen epitaktisch gewachsenem Siliziumbereich und Substrat ist nicht kritisch, wenn im wesentlichen nur wenige Silizium-Nadeln mit großem Abstand zueinander vorhanden sind und die Oxiddicke relativ groß ist im Vergleich zur Tiefe des gebildeten Transistors.
  • In der beschriebenen Ausführungsform beträgt der Abstand der Silizium-Nadeln ungefähr 20 bis 50 nm. Die Oxiddicke beträgt ebenfalls ungefähr 20 bis 50 nm, und die Schichtdicke der epitaktisch aufgewachsenen Siliziumschicht beträgt ungefähr 50 bis 100 nm.
  • Sodann ergibt sich der in Fig. 12 gezeigt Aufbau des Kondensatorgrabens mit SOI-Bereich im oberen Grabenteil.
  • Der vertikale Feldeffekttransistor wird nunmehr wie folgt im oberen Abschnitt des Grabens fertiggestellt.
  • Zunächst wird durch ein thermisches Nitridierungsverfahren, beispielsweise in einer NH3-Atmosphäre, eine ungefähr 0,8 nm dicke Si3N4-Schicht 19 erzeugt. Aufgabe dieser Si3N4-Schicht ist, negative Effekte zu vermeiden, wenn Korngrenzen zwischen dem auf der Polysiliziumfüllung 6 aufgewachsenem Polysilizium und der epitaktisch erzeugten Siliziumschicht 12 aufeinanderstoßen (siehe Fig. 13).
  • Sodann wird durch bekannte Verfahren eine in-situ n+-dotierte Polysiliziumfüllung 20 abgeschieden, wie in Fig. 14 gezeigt ist, und durch chemisch-mechanisches Polieren sowie Ätzen bis auf die Oberkante der epitaktisch gewachsenen Siliziumschicht abgetragen (siehe Fig. 15).
  • Nachfolgend wird, wie in Fig. 16 gezeigt, eine ungefähr 25 bis 45 nm dicke Siliziumnitrid-Spacerschicht 21 abgeschieden. Aufgabe dieser Schicht ist die Abdeckung der einkristallinen Siliziumkanten in einem späteren Schritt zum Ätzen des Gate-Bereichs. Entsprechend hängt die Dicke dieser Schicht von der Dicke des abzuätzenden Bereichs ab. Anschließend wird der Spacer-Boden durch bekannte Verfahren aufgeätzt, wie in Fig. 17 gezeigt ist.
  • Es wird nun ein Schritt zum reaktiven Ionenätzen des Gate-Bereichs, beispielsweise mit SF6 als Ätzgas, durchgeführt, bei dem die n+-dotierte Polysiliziumfüllung 20 bis auf einen kleinen Rest im unteren Grabenbereich entfernt wird. Die verbleibende Polysiliziumfüllung 20 bildet somit einen buried strap zur elektrischen Verbindung von oberer Kondensatorelektrode 6 und einkristallinem Silizium 12. Durch den Ätzschritt werden darüber hinaus die Wände der einkristallinen Siliziumschicht 12 begradigt (siehe Fig. 18).
  • Nachfolgend wird, wie in Fig. 19 gezeigt, beispielsweise durch ein sogenanntes High Density Plasma Oxidationsverfahren eine SiO2-Schicht 14 abgeschieden. Aufgabe dieser Schicht ist es, eine vollständige Isolierung des untersten Grabenbereichs gegenüber der noch zu bildenden Gate-Elektrode 17 sicherzustellen. Da bei der Bildung der üblichen Gate-Oxidschicht nicht sichergestellt werden kann, daß eine ausreichend dicke Schicht über dem Polysiliziumbereich 20 erzeugt wird, wird hier ein Abscheideverfahren gewählt, bei dem auf den horizontalen Bereichen eine höhere Schichtwachstumsrate als auf den vertikalen Bereichen erzielt wird. Bei einem High Density Plasma-Oxidationsverfahren wird dies beispielsweise durch eine Kombination von Abscheide- und Rücksputterverfahren erzielt. Entsprechend weist die abgeschiedene SiO2-Schicht 14 eine planare Dicke von etwa 40 nm und eine Dicke von etwa 8 nm an den Seitenwänden auf.
  • Durch eine darauffolgende isotrope Oxidätzung nach bekannten Verfahren wird die auf den Grabenwänden erzeugte SiO2-Schicht 14 wieder entfernt (siehe Fig. 20).
  • Anschließend wird nach bekannten Verfahren eine etwa 5 nm dicke Gate-Oxidschicht 16 thermisch auf den einkristallinen Siliziumbereichen 12 erzeugt (siehe Fig. 21). Anschließend wird die Gate-Elektrode 17 nach bekannten Verfahren erzeugt, beispielsweise indem Polysilizium oder Polysilizium und Metall abgeschieden und anschließend wieder rückgeätzt werden (siehe Fig. 22). Die Source-/Drain-Elektrode 15a im unteren Grabenbereich wird durch Ausdiffusion der Dotierstoffe aus der hochdotierten Polysiliziumfüllung 20, die den buried strap bildet, in einem späteren Wärmebehandlungsschritt beispielsweise 1 Minute bei 1050°C gebildet.
  • Die weitere Prozessierung erfolgt dann analog zu den bereits bestehenden Konzepten für vertikale Transistoren. Insbesondere müssen Isolationsstrukturen zur gegenseitigen Isolation der Speicherzellen erzeugt werden. Darauf folgend wird die Source-/Drain-Elektrode 15b im oberen Grabenbereich durch Ionenimplantation nach üblicherweise verwendeten Verfahren gebildet.
  • Anschließend werden Wort- und Bitleitungen nach bekannten Verfahren definiert, und die obere Source-/Drain-Elektrode wird gemäß üblicherweise bei vertikalen Transistoren verwendeten Verfahren über einen Bitleitungskontakt an die Bitleitung angeschlossen.
  • Anschließend wird die Speicherzellenanordnung in bekannter Weise durch die Bildung weiterer Verdrahtungsebenen fertiggestellt.
  • Die Speicherzellenanordnung, deren Layout für eine 8-F2- Zellarchitektur beispielhaft in Fig. 23 dargestellt ist, weist je Speicherzelle einen in einem der Gräben 1 angeordneten Speicherkondensator und zwei vertikale Auswahltransistoren auf. Pro Speicherzelle ist ein Platzbedarf von 8F2 erforderlich, wobei F die kleinste herstellbare Strukturgröße in der jeweiligen Technologie ist. Die Bitleitungen BL verlaufen streifenförmig und parallel zueinander, wobei die Breite der Bitleitung BL jeweils F und ihr gegenseitige Abstand ebenfalls F beträgt. Senkrecht dazu verlaufen die Wortleitungen WL, die ebenfalls eine Breite von F und einen gegenseitigen Abstand von F aufweisen. Unterhalb der Bitleitungen BL sind die aktiven Gebiete AA jeweils streifenförmig angeordnet.
  • Zwischen den kreuzenden Wortleitungen WL sind jeweils die Bitleitungskontakte BLK angeordnet, die eine elektrische Verbindung zwischen der jeweiligen Bitleitung BL und dem aktiven Gebiet AA ermöglicht. Die Gräben 1 sind unterhalb der Wortleitung WL angeordnet.
  • Die Auswahltransistoren sind in jeder Speicherzelle jeweils an den Seitenwänden zwischen Graben 1 und aktivem Gebiet AA angeordnet. Durch die Isolationsbereiche zur Definition der aktiven Gebiete werden die in Fig. 22 ringförmig umlaufenden Transistorbereiche abgeschnitten, so daß jeder Graben 1 letztendlich 2 Auswahltransistoren umfaßt. Die Gräben 1 benachbarter Aktiver-Gebiets-Streifen sind jeweils versetzt zueinander angeordnet, so daß sich ein schachbrettartiges Muster ergibt. Bezugszeichenliste 1 Kondensatorgraben
    2 Silizium-Substrat
    3 n-dotiertes Silizium
    4 n+-dotiertes Silizium
    5 Kondensatordielektrikum
    6 obere Kondensatorelektrode
    7 Isolationskragen
    8 Siliziumdioxid
    9 Siliziumnitrid
    10 Mesoporen
    11 Siliziumoxidschicht
    12 epitaktische Silizium-Gebiete
    13 SiO2-Schicht
    14 SiO2-Bereich
    15a, b Source-/Drain-Elektrode
    16 Gate-Oxidschicht
    17 Gate-Elektrode
    18 Kanalbereich
    19 Si3N4-Schicht
    20 n+-dotiertes Polysilizium
    21 Si3N4-Spacer
    22 einkristalline Silizium-Stegbereiche

Claims (11)

1. Verfahren zur Bildung eines Schichtstapels aus Siliziumoxid (11) und einer monokristallinen Siliziumschicht (12) auf einem Silizium-Oberflächenbereich (3) eines Halbleiter- Substrats (2) mit den Schritten:
- Bildung von Mesoporen (10) in dem Silizium-Oberflächenbereich (3);
- Oxidation der Mesoporen-Oberfläche unter Bildung von Siliziumoxid und Stegbereichen (22) aus einkristallinem Silizium, die zwischen benachbarten Mesoporen (10) verbleiben, wobei dieser Schritt beendet wird, sobald eine vorgegebene minimale Silizium-Wandstärke der Stegbereiche (22) erreicht ist;
- Freilegen der an dem von dem Halbleiter-Substrat (2) abgewandten Ende angeordneten Stegbereiche (22) zwischen benachbarten Mesoporen (10); und
- Durchführen eines selektiven Epitaxieverfahrens, durch das Silizium auf den freigelegten Stegbereichen (22) selektiv gegenüber den Siliziumoxidbereichen (11) aufwächst.
2. Verfahren nach Anspruch 1, ferner mit einem Schritt zur Wärmebehandlung, durch den die Silizium-Stegbereiche (22) oxidiert werden.
3. Verfahren nach Anspruch 2, bei dem die Oxidation der Silizium-Stegbereiche (22) durchgeführt wird, nachdem das selektive Epitaxieverfahren begonnen worden ist und bevor eine geschlossene Epitaxieschicht erreicht worden ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Durchmesser der Stegbereiche (22) 5 bis 15 nm beträgt.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die an dem von dem Halbleiter-Substrat (2) abgewandten Ende angeordneten Stegbereiche (22) durch naßchemisches Ätzen freigelegt werden.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Dicke der gebildeten Oxidschicht (11) 10 bis 50 nm beträgt.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Oxidation der Mesoporen-Oberfläche elektrochemisch erfolgt.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt zur Oxidation der Mesoporen-Oberflächen selbstlimitiert beendet wird, sobald der Endpunkt der Oxidbildung erreicht ist.
9. Vertikaler Transistor, der in einem in einem Halbleiter- Substrat (2) gebildeten Graben (1) ausgebildet ist und eine Source-Elektrode, eine Drain-Elektrode (15a, 15b) und einen elektrisch leitfähigen Kanal (18) umfaßt, der die Source- und die Drain-Elektrode (15a, 15b) miteinander verbindet, wobei die Source-Elektrode, die Drain-Elektrode (15a, 15b) und der Kanal (18) aus einkristallinem Silizium gebildet sind, sowie eine Gate-Elektrode (17) umfaßt, die durch eine Gate-Isolierschicht (16) elektrisch von dem Kanal (18) getrennt ist, wobei eine der Source- und Drain-Elektroden (15a) in einem unteren Grabenbereich angeordnet ist und die andere der Source- und Drain-Elektroden in einem oberen Grabenbereich angeordnet ist und dazwischen der Kanal angeordnet ist, dadurch gekennzeichnet, daß der Grabenbereich, in dem die untere Source- oder Drain-Elektrode (15a) und der Kanalbereich (18) angeordnet sind, durch eine Siliziumoxidschicht (11) von dem Halbleiter- Substrat (2) getrennt ist.
10. Speicherzelle, umfassend einen als vertikalen Transistor realisierten Auswahltransistor nach Anspruch 9, einen Speicherkondensator, einen in einem Halbleiter-Substrat (2) gebildeten Graben (1), in dem Auswahltransistor und Speicherkondensator gemeinsam angeordnet sind, und ein elektrisch leitendes Verbindungsmaterial (20), wobei der Speicherkondensator eine an eine Wand des Grabens (1) angrenzende untere Kondensatorelektrode (4), ein Speicherdielektrikum (5) sowie eine obere Kondensatorelektrode (6) umfaßt, die jeweils in einem unteren Abschnitt des Grabens (1) angeordnet sind, der Auswahltransistor in einem oberen Abschnitt des Grabens angeordnet ist und das elektrisch leitende Verbindungsmaterial (20) in dem Graben (1) zwischen unterem und oberen Abschnitt zur Verbindung zwischen oberer Kondensatorelektrode (6) und Source- oder Drain-Elektrode (15a) des Auswahltransistors angeordnet ist.
11. Speicherzelle nach Anspruch 10, bei dem das elektrisch leitende Verbindungsmaterial (20) n+-dotiertes Polysilizium ist.
DE10143936A 2001-09-07 2001-09-07 Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor Ceased DE10143936A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10143936A DE10143936A1 (de) 2001-09-07 2001-09-07 Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor
TW091118416A TW552683B (en) 2001-09-07 2002-08-15 Method for forming an SOI substrate, vertical transistor and memory cell with vertical transistor
PCT/DE2002/003023 WO2003028093A2 (de) 2001-09-07 2002-08-19 Verfahren zur bildung eines soi-substrats, vertikaler transistor und speicherzelle mit vertikalem transistor
EP02754539A EP1425796A2 (de) 2001-09-07 2002-08-19 Verfahren zur bildung eines soi-substrats, vertikaler transistor und speicherzelle mit vertikalem transistor
US10/792,691 US7084043B2 (en) 2001-09-07 2004-03-05 Method for forming an SOI substrate, vertical transistor and memory cell with vertical transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10143936A DE10143936A1 (de) 2001-09-07 2001-09-07 Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor

Publications (1)

Publication Number Publication Date
DE10143936A1 true DE10143936A1 (de) 2003-01-09

Family

ID=7698081

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10143936A Ceased DE10143936A1 (de) 2001-09-07 2001-09-07 Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor

Country Status (5)

Country Link
US (1) US7084043B2 (de)
EP (1) EP1425796A2 (de)
DE (1) DE10143936A1 (de)
TW (1) TW552683B (de)
WO (1) WO2003028093A2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10216614B4 (de) * 2002-04-15 2004-06-17 Infineon Technologies Ag Verfahren zur Verstärkung einer dielektrischen Schicht auf einem Halbleitersubstrat an Fehlstellen und Anordnung mit einer verstärkten dielektrischen Schicht
US6967136B2 (en) * 2003-08-01 2005-11-22 International Business Machines Corporation Method and structure for improved trench processing
US20060151845A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan Method to control interfacial properties for capacitors using a metal flash layer
US7371645B2 (en) * 2005-12-30 2008-05-13 Infineon Technologies Ag Method of manufacturing a field effect transistor device with recessed channel and corner gate device
US7811896B2 (en) * 2007-12-11 2010-10-12 Hvvi Semiconductors, Inc. Semiconductor structure and method of manufacture
US8716116B2 (en) 2010-03-10 2014-05-06 Micron Technology, Inc. Method of forming a DRAM array of devices with vertically integrated recessed access device and digitline
TWI478341B (zh) * 2011-10-31 2015-03-21 茂達電子股份有限公司 功率電晶體元件及其製作方法
US9761580B1 (en) * 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) * 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US11562909B2 (en) * 2020-05-22 2023-01-24 Applied Materials, Inc. Directional selective junction clean with field polymer protections
CN117596885A (zh) * 2020-07-24 2024-02-23 长江存储科技有限责任公司 两步l形选择性外延生长

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US201479A (en) * 1878-03-19 Improvement in check-row-planter attachments
JPH0797625B2 (ja) * 1986-11-19 1995-10-18 三菱電機株式会社 半導体記憶装置
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
JP3176072B2 (ja) * 1991-01-16 2001-06-11 キヤノン株式会社 半導体基板の形成方法
US5256588A (en) * 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
US5365097A (en) 1992-10-05 1994-11-15 International Business Machines Corporation Vertical epitaxial SOI transistor, memory cell and fabrication methods
DE19501838A1 (de) * 1995-01-21 1996-07-25 Telefunken Microelectron Verfahren zum Herstellen von SOI-Strukturen
US5945686A (en) * 1997-04-28 1999-08-31 Hitachi, Ltd. Tunneling electronic device
WO1999025026A1 (de) * 1997-11-12 1999-05-20 Epcos Ag Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
TW469643B (en) * 1998-09-04 2001-12-21 Canon Kk Process for producing semiconductor substrate
EP1009024B1 (de) * 1998-12-10 2009-08-26 STMicroelectronics S.r.l. Herstellungsverfahren für eine SOI-Scheibe
US6262448B1 (en) * 1999-04-30 2001-07-17 Infineon Technologies North America Corp. Memory cell having trench capacitor and vertical, dual-gated transistor
DE19931097A1 (de) 1999-07-06 2001-01-11 Gitta Heider Raum- oder Fensterschmuck
DE10055711B4 (de) 2000-11-10 2008-04-30 Qimonda Ag Verfahren zur Herstellung von Grabenkondensatoren
DE10111761A1 (de) 2001-03-12 2002-10-02 Infineon Technologies Ag Anordnung und Verfahren zum rückseitigen Kontaktieren eines Halbleitersubstrats
FR2823377B1 (fr) * 2001-04-06 2004-07-16 St Microelectronics Sa Ligne conductrice haute frequence sur un circuit integre
DE10138981B4 (de) * 2001-08-08 2005-09-08 Infineon Technologies Ag Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor

Also Published As

Publication number Publication date
EP1425796A2 (de) 2004-06-09
US7084043B2 (en) 2006-08-01
TW552683B (en) 2003-09-11
WO2003028093A3 (de) 2003-08-14
US20040197965A1 (en) 2004-10-07
WO2003028093A2 (de) 2003-04-03

Similar Documents

Publication Publication Date Title
DE3880750T2 (de) Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür.
DE19930748C2 (de) Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE10328577A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
EP0987754A2 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
EP1180796A2 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
WO2001020681A1 (de) Grabenkondensator mit kondensatorelektroden und entsprechendes herstellungsverfahren
DE10138981B4 (de) Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE10143936A1 (de) Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
WO2000033383A1 (de) Dram-zellenanordnung und verfahren zur deren herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE19954867C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19929859A1 (de) Trenchkondensator
DE10104776A1 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE10030696B4 (de) Integrierte Schaltungsanordnung mit zumindest einem vergrabenen Schaltungselement und einer Isolationsschicht sowie Verfahren zu deren Herstellung
DE10047221C1 (de) Graben-Kondensator mit einem Isolationskragen und Verfahren zum Herstellen eines solchen Graben-Kondensators
DE102004013926B4 (de) Trenchspeicherstruktur und Verfahren zum Ausbilden eines selbstjustierenden Buried-Strap-Kontakts unter Verwendung von dotiertem HDP-Oxid
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection