KR20110123963A - 기판 제조 방법 - Google Patents

기판 제조 방법

Info

Publication number
KR20110123963A
KR20110123963A KR1020100043469A KR20100043469A KR20110123963A KR 20110123963 A KR20110123963 A KR 20110123963A KR 1020100043469 A KR1020100043469 A KR 1020100043469A KR 20100043469 A KR20100043469 A KR 20100043469A KR 20110123963 A KR20110123963 A KR 20110123963A
Authority
KR
South Korea
Prior art keywords
ion implantation
substrate
hydrogen
inert gas
atoms
Prior art date
Application number
KR1020100043469A
Other languages
English (en)
Inventor
오재근
이진구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100043469A priority Critical patent/KR20110123963A/ko
Publication of KR20110123963A publication Critical patent/KR20110123963A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

본 발명은 SOI기판 형성시 양산성을 확보할 수 있는 기판 제조 방법을 제공하기 위한 것으로, 본 발명은 기판을 준비하는 단계; 상기 기판의 하단부에 비활성가스와 수소를 이온주입하여 결함층을 형성하는 단계; 상기 기판에 열처리를 진행하는 단계를 포함하여, 기판의 하단부에 수소와 비활성가스를 이온주입함으로써 외확산을 방지하여 적은 도즈로도 SOI기판을 만들 수 있고, 따라서 SOI기판 형성시 낮아진 도즈만큼 양산성을 확보할 수 있는 효과가 있다.

Description

기판 제조 방법{METHOD FOR FABRICATING SILICON-ON-INSULATOR WAFER}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 실리콘 온 절연체(Silicon-On-Insulator) 기판 제조 방법에 관한 것이다.
종래의 반도체 기판, 예컨대 실리콘 기판을 통한 고속도 및 저전력 소자의 개발이 한계에 직면하고 있다. 따라서, 이러한 한계를 극복하기 위해 완전-공핍 소자 형성이 가능한 실리콘-온-절연체(Silicon-On-Insulator, 이하 'SOI'라 한다) 기판이 개발되고 있다.
일반적으로 SOI기판은, 실리콘(Si)으로 이루어지며 기판으로 사용되는 하부의 핸들웨이퍼(handle wafer)인 제1실리콘층과, 실리콘(Si)으로 이루어지며 디바이스가 형성되는 상부의 장치 웨이퍼(device wafer)인 제2실리콘층과, 이들 사이에 개재되어 있으며 절연체로 이루어져 있으며 장치(Device)가 운동할 수 있도록 제거되어, 공간이 형성되는 절연층인 희생층으로 이루어져 있다.
이러한 SOI기판은 핸들웨이퍼와 장치웨이퍼 사이에 절연층이 매립(burried)되어 있기 때문에 기생용량(parasitic capacitance)이 감소되어 소자의 성능을 높일 수 있는 특징이 있다. 따라서, 같은 전압에서 동작속도를 빠르게 할 수 있고, 같은 속도에서 전원전압을 낮게 할 수 있다.
SOI기판은 이온주입박리법을 이용하여 형성할 수 있다.
이온주입박리법은 수소(H) 이온주입을 통해 공공결함(Void Defect)을 형성시켜 열처리시 판상형 결함을 이용하여 기판(Wafer) 분리를 시키는 공정이다. 이때, 기판 분리를 위해 필요한 수소의 도즈는 6×1016atoms/cm2의 도즈이다.
그러나, 이 경우 도즈가 너무 높아 양산성이 너무 낮아지는 문제점이 있다.
따라서, 양산성을 확보할 수 있는 SOI기판 형성방법이 필요하다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, SOI기판 형성시 양산성을 확보할 수 있는 기판 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 기판 제조 방법은 기판을 준비하는 단계; 상기 기판의 하단부에 비활성가스와 수소를 이온주입하여 결함층을 형성하는 단계; 상기 기판에 열처리를 진행하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 결함층을 형성하는 단계는, 상기 비활성가스를 이온주입한 후, 상기 수소를 이온주입하는 것을 특징으로 한다.
또한, 상기 결함층을 형성하는 단계는, 상기 수소를 이온주입한 후, 상기 비활성가스를 이온주입하는 것을 특징으로 한다.
또한, 상기 수소의 이온주입은, 상기 기판 표면에서부터 2500Å∼20000Å을 타겟으로 진행하는 것을 특징으로 한다.
또한, 상기 수소의 이온주입은 20keV∼100keV의 에너지로 진행하는 것을 특징으로 한다.
또한, 상기 수소의 이온주입은 8×1015atoms/㎠∼1.5×1016atoms/㎠의 도즈로 진행하는 것을 특징으로 한다.
또한, 상기 비활성가스의 이온주입은, 30keV∼150keV의 에너지로 진행하는 것을 특징으로 한다.
또한, 상기 비활성가스의 이온주입은 8×1015atoms/㎠∼1.5×1016atoms/㎠의 도즈로 진행하는 것을 특징으로 한다.
또한, 상기 비활성가스의 이온주입은, 상기 수소의 이온주입깊이와 같은 이온주입깊이로 진행하는 것을 특징으로 한다.
또한, 상기 비활성가스의 이온주입은, 상기 수소의 이온주입깊이보다 더 얕거나 깊은 이온주입깊이로 진행하는 것을 특징으로 한다.
또한, 상기 비활성가스는, He, Ne, Ar, Kr, Xe 및 Rn으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 것을 특징으로 한다.
또한, 상기 기판은 실리콘 기판, 단결정실리콘기판, 다결정실리콘기판, Ge기판, GeAs기판 및 InP기판으로 이루어진 그룹 중에서 선택된 어느 하나의 기판인 것을 특징으로 한다.
또한, 상기 열처리는 300℃∼600℃의 온도에서 진행하는 것을 특징으로 한다.
또한, 상기 열처리는 20분∼120분 동안 진행하는 것을 특징으로 한다.
상술한 본 발명의 기판 제조 방법은 기판의 하단부에 수소와 비활성가스를 이온주입함으로써 외확산을 방지하여 적은 도즈로도 SOI기판을 만들 수 있는 효과가 있다.
따라서, SOI기판 형성시 낮아진 도즈만큼 양산성을 확보할 수 있는 효과가 있다.
도 1a 내지 도 1c는 본 발명의 제1실시예에 따른 기판 제조 방법을 설명하기 위한 공정 단면도,
도 2a 내지 도 2c는 본 발명의 제2실시예에 따른 기판 제조 방법을 설명하기 위한 공정 단면도,
도 3은 비교예와 본 발명의 실시예 간의 도즈에 따른 TW 유닛의 차이를 나타내는 그래프.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 이온주입방법을 이용한 SOI(Silicon-On-Insulator)기판 형성방법에 관한 것이다. SOI기판은 실리콘직접회로를 위한 통상의 벌크실리콘기판 보다 더 좋은 장점이 있다. 예컨대, 유전체절연의 용이성 및 고집적화가 가능하다. 또한, 방사선에 대해 높은 내성을 갖고 있으며, 낮은 부유용량(Floating capacity) 및 고속동작이 가능하다. 또한, 웰공정(Welling Process)이 불필요하며, 래치업(Latch-up)의 방지가 가능하다. 마지막으로, 한층 더 얇은 막 형성에 의해 완전한 공핍형 전계효과 트랜지스터의 형성이 가능한 장점이 있다.
또한, SOI기판은 고성능 박막 트랜지스터, 태양전지, 능동형 디스플레이와 같은 디스플레이에 적용될 수 있다.
또한, 본 발명은 수소(H) 이온주입을 통한 SOI기판 형성시 높은 도즈(6×1016atoms/㎠에 의한 양산성 부족을 해결하기 위해, 수소(H)와 비활성가스를 이용한 이온주입을 진행하고 있다. 즉, 비활성가스의 이온주입을 추가로 진행함으로써 수소 이온주입만 진행할 때보다 필요로 하는 도즈를 낮출 수 있으며, 낮아진 도즈만큼 양산성이 높아지는 효과가 있다. 이는, 비활성가스가 수소보다 질량이 커서 기판에 더 큰 대미지(Damage)를 줄 수 있으며, 게더링효과(Gettering Effect)를 통해 비활성가스와 수소가 서로 끌어당기는 역할을 하여 외확산(Out Diffusion)이 방지되기 때문이다. 도 1a 내지 도 1c는 비활성가스를 이온주입한 후, 수소를 이온주입하여 SOI기판을 형성한 실시예이며, 도 2a 내지 도 2c는 수소를 이온주입한 후, 비활성가스를 이온주입하여 SOI기판을 형성한 실시예이다.
도 1a 내지 도 1c는 본 발명의 제1실시예에 따른 기판 제조 방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 기판(11)에 비활성가스를 이용하여 제1이온주입을 진행한다. 기판(11)은 단결정 반도체층 일 수 있다. 단결정 반도체층은 Ge, Si, SiC, C, GeAs, AlGeAs, AlGeSb, InGeAs, InP 및 InAs로 이루어진 그룹 중에서 선택된 어느 하나의 구성물질을 포함할 수 있다.
비활성가스는 기판(11)에 공공(Void) 및 판상형 결함(Defect)을 유발하기 용이한 원소로 He, Ne, Ar, Kr, Xe 및 Rn으로 이루어진 그룹 중에서 선택된 어느 하나를 포함할 수 있다. 바람직하게는, 헬륨(He)을 이용하여 진행할 수 있다.
비활성가스를 이용한 제1이온주입은 30keV∼150keV의 에너지로, 8×1015atoms/㎠∼1.5×1016atoms/㎠의 도즈로 진행할 수 있다.
특히, 제1이온주입은 후속 제2이온주입의 이온주입깊이(Rp;Range of projection)와 같은 이온주입깊이로 진행할 수 있으며, 제2이온주입의 이온주입깊이보다 더 얕거나 깊은 이온주입깊이로 진행할 수 있다. 즉, 제1이온주입은 제2이온주입의 이온주입깊이보다 기판(11) 표면으로 0.5㎛만큼 높아진 이온주입깊이∼제2이온주입의 이온주입깊이로 진행할 수 있으며, 또는 제2이온주입의 이온주입깊이∼제2이온주입의 이온주입깊이보다 기판(11) 표면에서 1㎛만큼 멀어진 이온주입깊이로 진행할 수 있다.
제1이온주입에 의해 기판(11)의 하단부에 제1결함층(12)이 형성된다.
도 1b에 도시된 바와 같이, 수소를 이용하여 제2이온주입을 진행한다. 특히, 제2이온주입은 기판(11) 표면에서부터 2500Å∼20000Å을 타겟으로 진행할 수 있다. 이를 위해, 제2이온주입은 20keV∼100keV의 에너지로, 8×1015atoms/㎠∼1.5×1016atoms/㎠의 도즈로 진행할 수 있다. 바람직하게는 1×1016atoms/㎠의 도즈로 진행할 수 있다.
제2이온주입에 의해 기판(11)에 제2결함층(13)이 형성된다. 본 발명의 실시예에서는 제2결함층(13)이 제1결함층(12)보다 기판(11)에 가깝게 도시되어 있으나, 제1 및 제2결함층(12, 13)의 위치는 이온주입깊이에 따라 각각 달라질 수 있다. 따라서, 제1 및 제2결함층(12, 13)이 같은 위치에 있을수도 있고, 본 발명의 실시예처럼 제1결함층(12)이 제2결함층(13)보다 기판(11)에 멀리 형성될 수 있으며, 또는 제1결함층(12)이 제2결함층(13)보다 기판(11)에 가깝게 형성될 수도 있다.
도 1c에 도시된 바와 같이, 기판(11)에 열처리를 진행한다. 열처리는 300℃∼600℃의 온도에서 20분∼120분 동안 진행할 수 있다. 열처리를 진행하면, 도 1a 및 도 1b에서 이온주입으로 형성된 제1 및 제2결함층(12, 13)에 의해 기판(11)이 분리된다.
위와 같이, 수소와 비활성가스를 이용한 제1 및 제2이온주입을 진행하여 기판(11)에 제1 및 제2결함층(12, 13)이 형성되어 공공 및 판상형 결함에 의해 기판(11)이 상,하부(11A, 11B)로 분리된다. 즉, 수소와 비활성가스가 기판(11)의 결함을 깨면서 그 자리에 치환되어 공공을 형성하고, 공공이 연결되면서 판상형 결함이 발생하게 되는 것이다.
특히, 본 발명에서는 수소 단독의 이온주입을 진행하지 않고, 비활성가스와 수소를 이용하여 이온주입을 진행함으로써, 수소만을 이용한 이온주입으로 기판(11)을 분리할 때보다 더 큰 공공 및 판상형 결함이 가능해지고, 따라서 최소한의 도즈(dose)로도 기판(11)의 분리가 가능하다.
이는, 비활성가스와 수소를 이온주입함으로써 게더링효과(Gettering Effect)로 인해 서로를 잡고 있어서, 수소만 단독으로 이온주입 했을 때보다 외확산(Out Diffusion)이 감소하여, 잔류하는 이온의 양이 많아 지기 때문이다.
구체적인 예로, 수소 단독으로 이온주입하는 경우 6×1016atoms/㎠를 이온주입하고, 비활성가스와 수소를 각각 1×1016atoms/㎠로 이온주입하는 경우를 비교하면, 후자의 경우가 전자의 경우보다 도즈는 1/3로 줄어들지만, 후속 열처리 후 잔류하는 이온주입의 양은 전자보다 후자가 더 많아지게 되는 것이다.
이에 대하여는 후속 도 3에서 자세히 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 기판 제조 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(21)에 수소를 이용하여 제1이온주입을 진행한다. 기판(21)은 단결정 반도체층 일 수 있다. 단결정 반도체층은 Ge, Si, SiC, C, GeAs, AlGeAs, AlGeSb, InGeAs, InP 및 InAs로 이루어진 그룹 중에서 선택된 어느 하나의 구성물질을 포함할 수 있다.
제1이온주입은 기판(21) 표면에서부터 2500Å∼20000Å을 타겟으로 진행할 수 있다. 이를 위해, 제1이온주입은 20keV∼100keV의 에너지로, 8×1015atoms/㎠∼1.5×1016atoms/㎠의 도즈로 진행할 수 있다. 바람직하게는 1×1016atoms/㎠의 도즈로 진행할 수 있다.
제1이온주입에 의해 기판(21)의 하단부에 제1결함층(22)이 형성된다.
도 2b에 도시된 바와 같이, 비활성가스를 이용하여 제2이온주입을 진행한다.
비활성가스는 기판(21)에 공공(Void) 및 판상형 결함(Defect)을 유발하기 용이한 원소로 He, Ne, Ar, Kr, Xe 및 Rn으로 이루어진 그룹 중에서 선택된 어느 하나를 포함할 수 있다. 바람직하게는, 헬륨(He)을 이용하여 진행할 수 있다.
비활성가스를 이용한 제2이온주입은 30keV∼150keV의 에너지로, 8×1015atoms/㎠∼1.5×1016atoms/㎠의 도즈로 진행할 수 있다.
특히, 제2이온주입은 제1이온주입의 이온주입깊이(Rp;Range of projection)와 같은 이온주입깊이로 진행할 수 있으며, 제1이온주입의 이온주입깊이보다 더 얕거나 깊은 이온주입깊이로 진행할 수 있다. 즉, 제2이온주입은 제1이온주입의 이온주입깊이보다 기판(21) 표면으로 0.5㎛만큼 높아진 이온주입깊이∼제1이온주입의 이온주입깊이로 진행할 수 있으며, 또는 제1이온주입의 이온주입깊이∼제1이온주입의 이온주입깊이보다 기판(21) 표면에서 1㎛만큼 멀어진 이온주입깊이로 진행할 수 있다.
제2이온주입에 의해 기판(21)에 제2결함층(23)이 형성된다. 본 발명의 실시예에서는 제2결함층(23)이 제1결함층(22)보다 기판(21)에 가깝게 도시되어 있으나, 제1 및 제2결함층(22, 23)의 위치는 이온주입깊이에 따라 각각 달라질 수 있다. 따라서, 제1 및 제2결함층(22, 23)이 같은 위치에 있을수도 있고, 본 발명의 실시예처럼 제1결함층(22)이 제2결함층(23)보다 기판(21)에 멀리 형성될 수 있으며, 또는 제1결함층(22)이 제2결함층(23)보다 기판(21)에 가깝게 형성될 수도 있다.
도 2c에 도시된 바와 같이, 기판(21)에 열처리를 진행한다. 열처리는 300℃∼600℃의 온도에서 20분∼120분 동안 진행할 수 있다. 열처리를 진행하면, 도 2a 및 도 2b에서 이온주입으로 형성된 제1 및 제2결함층(22, 23)에 의해 기판(21)이 분리된다.
위와 같이, 수소와 비활성가스를 이용한 제1 및 제2이온주입을 진행하여 기판(21)에 제1 및 제2결함층(22, 23)이 형성되어 공공 및 판상형 결함에 의해 기판(21)이 상,하부(21A, 21B)로 분리된다. 즉, 수소와 비활성가스가 기판(21)의 결함을 깨면서 그 자리에 치환되어 공공을 형성하고, 공공이 연결되면서 판상형 결함이 발생하게 되는 것이다.
특히, 본 발명에서는 수소 단독의 이온주입을 진행하지 않고, 비활성가스와 수소를 이용하여 이온주입을 진행함으로써, 수소만을 이용한 이온주입으로 기판(21)을 분리할 때보다 더 큰 공공 및 판상형 결함이 가능해지고, 따라서 최소한의 도즈(dose)로도 기판(21)의 분리가 가능하다.
이는, 비활성가스와 수소를 이온주입함으로써 게더링효과(Gettering Effect)로 인해 서로를 잡고 있어서, 수소만 단독으로 이온주입 했을 때보다 외확산(Out Diffusion)이 감소하여, 잔류하는 이온의 양이 많아 지기 때문이다.
구체적인 예로, 수소 단독으로 이온주입하는 경우 6×1016atoms/㎠를 이온주입하고, 비활성가스와 수소를 각각 1×1016atoms/㎠로 이온주입하는 경우를 비교하면, 후자의 경우가 전자의 경우보다 도즈는 1/3로 줄어들지만, 후속 열처리 후 잔류하는 이온주입의 양은 전자보다 후자가 더 많아지게 되는 것이다.
이에 대하여는 후속 도 3에서 자세히 설명하기로 한다.
도 3은 비교예와 본 발명의 실시예 간의 도즈에 따른 TW 유닛의 차이를 나타내는 그래프이다. TW유닛이란, 기판에 가해진 대미지를 측정하는 값으로, 이온주입 후 대미지값과 이온주입이 가해지지 않은 기판(Si Bare)을 비교하여 나타낸 수치를 말하며, TW유닛값이 높으면 대미지가 많고, TW유닛값이 낮으면 대미지가 적음을 뜻한다.
도 3에 도시된 바와 같이, 수소만 이온주입을 한 경우 도즈가 1×1016atoms/㎠부터 1×1017atoms/㎠만큼 증가하고 있다. 도즈가 증가함에 따라 TW유닛값이 조금씩 오르고 있으나, 그 차이가 미미함을 알 수 있다.
본 발명의 실시예에 따라 수소와 헬륨을 이용해 이온주입을 한 경우 도즈는 각각 1×1016atoms/㎠로, 총 도즈가 2×1016atoms/㎠이며, 이는 1×1017atoms/㎠에 비하여 1/5의 수준이다.
그러나, 수소만 이온주입한 경우 1×1017atoms/㎠의 도즈에서 TW유닛값이 1400인데 반해 본 발명은 2700으로 TW유닛값이 2배에 가까운 것을 알 수 있다. 즉, 수소만을 이온주입한 경우보다 적은 도즈로도 충분히 더 큰 대미지의 생성이 가능하며, 이로 인해 SOI기판 형성시 결함 형성에 더 유리함을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
11 : 기판 12 : 제1결함층
13 : 제2결함층

Claims (15)

  1. 기판을 준비하는 단계;
    상기 기판의 하단부에 비활성가스와 수소를 이온주입하여 결함층을 형성하는 단계; 및
    상기 기판에 열처리를 진행하는 단계
    를 포함하는 기판 제조 방법.
  2. 제1항에 있어서,
    상기 결함층을 형성하는 단계는,
    상기 비활성가스를 이온주입한 후, 상기 수소를 이온주입하는 기판 제조 방법.
  3. 제1항에 있어서,
    상기 결함층을 형성하는 단계는,
    상기 수소를 이온주입한 후, 상기 비활성가스를 이온주입하는 기판 제조 방법.

  4. 제2항 또는 제3항에 있어서,
    상기 수소의 이온주입은,
    상기 기판 표면에서부터 2500Å∼20000Å을 타겟으로 진행하는 기판 제조 방법.
  5. 제2항 또는 제3항에 있어서,
    상기 수소의 이온주입은 20keV∼100keV의 에너지로 진행하는 기판 제조 방법.
  6. 제2항 또는 제3항에 있어서,
    상기 수소의 이온주입은 8×1015atoms/㎠∼1.5×1016atoms/㎠의 도즈로 진행하는 반도체 소자의 제조방법.
  7. 제2항 또는 제3항에 있어서,
    상기 비활성가스의 이온주입은,
    30keV∼150keV의 에너지로 진행하는 반도체 소자의 제조방법.
  8. 제2항 또는 제3항에 있어서,
    상기 비활성가스의 이온주입은 8×1015atoms/㎠∼1.5×1016atoms/㎠의 도즈로 진행하는 반도체 소자의 제조방법.
  9. 제1항에 있어서,
    상기 비활성가스의 이온주입은,
    상기 수소의 이온주입깊이와 같은 이온주입깊이로 진행하는 기판 제조 방법.
  10. 제1항에 있어서,
    상기 비활성가스의 이온주입은,
    상기 수소의 이온주입깊이보다 더 얕거나 깊은 이온주입깊이로 진행하는 기판 제조 방법.
  11. 제1항에 있어서,
    상기 비활성가스는,
    He, Ne, Ar, Kr, Xe 및 Rn으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 기판 제조 방법.
  12. 제1항에 있어서,
    상기 기판은 단결정 반도체층을 포함하는 기판 제조 방법.
  13. 제12항에 있어서,
    상기 단결정 반도체층은 Ge, Si, SiC, C, GeAs, AlGeAs, AlGeSb, InGeAs, InP 및 InAs로 이루어진 그룹 중에서 선택된 어느 하나의 구성물질을 포함하는 기판 제조 방법.
  14. 제1항에 있어서,
    상기 열처리는 300℃∼600℃의 온도에서 진행하는 기판 제조 방법.
  15. 제14항에 있어서,
    상기 열처리는 20분∼120분 동안 진행하는 기판 제조 방법.
KR1020100043469A 2010-05-10 2010-05-10 기판 제조 방법 KR20110123963A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100043469A KR20110123963A (ko) 2010-05-10 2010-05-10 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043469A KR20110123963A (ko) 2010-05-10 2010-05-10 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20110123963A true KR20110123963A (ko) 2011-11-16

Family

ID=45393957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043469A KR20110123963A (ko) 2010-05-10 2010-05-10 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR20110123963A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101866348B1 (ko) * 2016-12-28 2018-06-12 한국에너지기술연구원 수소 헬륨 공동 주입을 통한 박형 실리콘 기판 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101866348B1 (ko) * 2016-12-28 2018-06-12 한국에너지기술연구원 수소 헬륨 공동 주입을 통한 박형 실리콘 기판 제조 방법

Similar Documents

Publication Publication Date Title
TWI544550B (zh) 具有減少的電損失的絕緣體上半導體型結構的製造方法及相應的結構
KR101500956B1 (ko) Ｓｏｉ웨이퍼의 제조 방법
US11764054B2 (en) Methods of forming SOI substrates
JP2006173568A (ja) Ｓｏｉ基板の製造方法
US20120007146A1 (en) Method for forming strained layer with high ge content on substrate and semiconductor structure
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR101903239B1 (ko) Soi 기판 및 제조 방법
US7547609B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
US8980729B2 (en) Silicon-on-insulator substrate and fabrication method
JP2009105315A (ja) 半導体基板の製造方法
KR20110123963A (ko) 기판 제조 방법
KR100704146B1 (ko) Ｓｏｉ 기판의 제조방법
TWI447785B (zh) 對接合基板進行植入以增進其導電性的方法和結構
KR20070067394A (ko) 나노 에스오아이 웨이퍼의 제조방법
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
KR100609367B1 (ko) Ｓｏｉ 기판의 제조방법
KR100609382B1 (ko) Ｓｏｉ 기판의 제조방법
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
JP5466668B2 (ja) 半導体複合体構造を形成する方法
CN106683980B (zh) 带有载流子俘获中心的衬底的制备方法
KR100691311B1 (ko) 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된에스오아이 웨이퍼
KR100310821B1 (ko) 반도체결함개선방법
KR100286776B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR100609377B1 (ko) Ｓｏｉ 기판의 제조방법
US20080138960A1 (en) Method of manufacturing a stack-type semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application