KR101015159B1 - 지지 기판에 에피탁시에 의해 수득된 비결정질 물질의 하나이상의 박층을 포함하는 구조물을 제조하는 방법 및 이러한 방법에 따라 수득된 구조물 - Google Patents

지지 기판에 에피탁시에 의해 수득된 비결정질 물질의 하나이상의 박층을 포함하는 구조물을 제조하는 방법 및 이러한 방법에 따라 수득된 구조물 Download PDF

Info

Publication number
KR101015159B1
KR101015159B1 KR1020087021287A KR20087021287A KR101015159B1 KR 101015159 B1 KR101015159 B1 KR 101015159B1 KR 1020087021287 A KR1020087021287 A KR 1020087021287A KR 20087021287 A KR20087021287 A KR 20087021287A KR 101015159 B1 KR101015159 B1 KR 101015159B1
Authority
KR
South Korea
Prior art keywords
layer
amorphous
intermediate structure
substrate
species
Prior art date
Application number
KR1020087021287A
Other languages
English (en)
Other versions
KR20080100222A (ko
Inventor
사비에르 헤브라스
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20080100222A publication Critical patent/KR20080100222A/ko
Application granted granted Critical
Publication of KR101015159B1 publication Critical patent/KR101015159B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 적어도, 지지 기판으로부터 비결정층, 포인트 결함을 포함하고 상기 비결정층 바로 밑에 위치된 제1 결정층 및 중간 구조물의 하부에 위치된 제2 결정층을 포함하는 소위 중간 구조물을 형성하는 단계, 상기 중간 구조물의 상부면에 수용 기판을 결합시키는 단계, 및 포인트 결함이 형성된 상기 중간 구조물의 제1 결정층을 제거하여 상기 비결정층이 중간 구조물의 상부층을 형성하는 단계를 포함함을 특징으로 하여, 지지 기판에 하나 이상의 박층을 포함하는 구조물을 제조하는 방법에 관한 것이다. 또한, 본 발명은 수용 기판, 중심 결정층 및 비결정층을 포함하고, 상기 수용기판, 중심 결정층 및 비결정층이 EOR 타입 포인트 결함을 갖지 않음을 특징으로 하는, 지지 기판에 비결정질 물질의 하나 이상의 박층을 포함하는 기판에 관한 것이다.
비결정층, 결정층, 중간 구조물, 수용 기판, 포인트 결함

Description

지지 기판에 에피탁시에 의해 수득된 비결정질 물질의 하나 이상의 박층을 포함하는 구조물을 제조하는 방법 및 이러한 방법에 따라 수득된 구조물{Method for making a structure comprising at least one thin layer in an amorphous material obtained by epitaxy on a supporting substrate and structure obtained according to said method}
본 발명은 지지 기판에 소위 고체상 에피탁시 (solid phase epitaxy: SPE)에 의해 수득된 비결정질 물질의 하나 이상의 박층을 포함하는 구조물을 제조하는 방법에 관한 것이다.
또한, 본 발명은 이러한 방법으로 수득된 구조물에 관한 것이다.
본 발명의 비제한적 적용은 반도체 기판의 상부층이 예를 들어 상보적 금속 산화물 반도체 (Complementary Metal Oxide Semiconductor: CMOS) 소자, 예를 들어 트랜지스터를 형성하기 위해 도핑되는 반도체 기판의 제조에 관한 것이다.
이와 관련하여, 마이크로전자공학 분야에서, 당업자는 전자 소자를 제조하고자 하는 기판의 층에 대한 전기 저항을 줄이고자 할 수 있으며, 이러한 저항의 감소는 특히 캐리어의 농도를 증가시킴으로써 얻어질 수 있다.
캐리어 농도의 증가 (이의 주요 단계들이 도 1에 도식적으로 나타나 있다)는 도 1a에 도시되어 있고 일반적으로 규소로 제조되는 기판 (1)을 도핑하고 도 1b에 나타나 있는 바와 같이 도판트 종 (2)을 주입함으로써 통상적인 방식으로 수득된다. 상기 주입은, 통상적으로, 예를 들어 인 또는 붕소와 같은 도판트 종으로 수행된다. 이러한 공지된 방법에 따라 수득된 기판은, 도 1c에 나타나 있는 바와 같이, 상부의 도핑존 (3) 및 하부의 결정존 (4)을 포함한다.
그러나, 도판트 종은 지지 기판에 생성될 수 있는 캐리어의 최대 농도에 상응하는 제한 용해도를 갖는다.
따라서, 1e20 at/cm3 (the order of 1e20 at/cm3)의 표준 용해도 제한을 초과하여 기판을 도핑할 수 있다면 유리할 것이다.
이러한 목적을 위한, 소위 고체상 에피탁시 (solid phase epitaxy: SPE)의 적용이 공지되어 있으며, 이의 주요 단계가 도 2에서 도식적으로 나타나 있다.
일반적으로 규소인 지지 기판 (10)을 처리하기 위한 고체상 에피탁시가 도 2에 나타나 있다.
제1 단계 (도 2b) 동안, 도 2c에서 도시되는 바와 같이, 지지 기판 (10)에 상부의 비결정층 (12)을 생성하기 위해 규소와 같은 원자 종 (11)이 지지 기판의 상부면으로부터 주입된다.
따라서, 기판은 원자 종의 주입 후 하부의 결정층 (13) 및 상부의 비결정층 (12)을 포함한다.
또한, 종 (11)을 주입함으로써 비결정층 (12)의 바로 밑에서 틈새 위치에 소수의 원자 종 (예: 규소)을 포함하는 영역 (15) (이 영역의 구조는 '비결정질'로 기술될 수 있다)이 형성된다는 것이 주목된다.
제2의 임의 단계에서, 도판트 종 (14), 예를 들어 인 또는 붕소가 비결정층 (12)에 주입된다 (도 2d 및 2e 참조).
그 다음으로, 도판트 종의 주입을 위한 이전의 임의 단계 후, 저온 재결정화 어닐링이 수행되며, 비결정층 (12)에 주입된 도판트 종 (14)은 비결정층 (12)에서 큰 비율로 치환적 위치에 놓이도록 활성화된다.
저온 재결정화 어닐링은, 지지 기판 (10)의 결정층 (13)으로부터 비결정층 (12)의 재결정화를 가능하게 하는 550 ℃ 내지 650 ℃ 온도에서의 열처리를 의미하며, 이때 층 (13)은 씨드층으로 작용한다.
이러한 기술에 의해, 지지 기판 (10)에서 도판트의 제한 용해도를 초과하게 도판트를 활성화시킬 수 있다. 규소의 경우, 대부분의 통용되는 도판트의 제한 용해도는 800°C 내지 1,150 ℃의 온도에 대해 1 e18 내지 1.5 e20 at/cm3로 다양하다. 도판트의 이와 같은 용해도 증가와 함께, 지지 기판 (10)에 있는 캐리어의 농도가 증가될 수 있으며, 이는 기판상에 제조되는 전자 소자의 소스/드레인 저항을 낮춰 상기 소자의 전력 소모를 낮출 수 있다.
그러나, 이러한 기술은 결점이 있다. 실제로, EOR (end of range) 타입 결함이 재결정화층 (12) 밑에 바로 위치된 영역 (15)에서 재결정화 어닐링 말기에 생긴다.
이러한 EOR 결함은 비결정화 단계 동안 나타나고 재결정화 단계 동안 전개되 는 결정질 결함에 의해 유발된다.
이러한 EOR 결함은 전기적 성능 및, 특히, 기판 (10)의 캐리어의 이동성을 상당히 악화시켜 이러한 기판은 전자 소자를 제조하는데 부적합하다.
따라서, SPE 타입 방법은, 도판트의 제한 용해도가 기판에서 실질적으로 증가 되도록 하는 경우, 피할 수 없는 한계와 연관된다.
본 발명의 목적은 이러한 제한을 제거할 수 있도록 하는 것이다.
이러한 목적상, 본 발명에 따라,
- 지지 기판으로부터
o 비결정층,
o 포인트 결함을 포함하고 상기 비결정층 바로 밑에 위치된 제1 결정층, 및
o 중간 구조물의 하부에 위치된 제2 결정층을 포함하는 소위 중간 구조물을 형성하는 단계,
- 상기 중간 구조물의 상부면에 수용 기판을 결합시키는 단계,
- 포인트 결함이 형성된 상기 중간 구조물의 제1 결정층을 제거하여 상기 비결정층이 중간 구조물의 상부층을 형성하는 단계를 포함함을 특징으로 하여, 지지 기판에 하나 이상의 박층을 포함하는 구조물을 제조하는 방법이 제시된다.
본원 발명에 따라 수득되는 구조물은 기판이 도판트의 제한 용해도를 초과하여 도핑되는 것을 가능하게 한다. 또한, 도핑가능한 기판은 어떠한 포인트 결함도 포함하지 않는다.
비결정층은, 에피탁시 결정층을 침착시킨 후 이 층의 전체적 또는 부분적 비 결정질화에 의해, 더 나아가 예를 들어 비결정층의 침착에 의해, 중간 구조물의 표면이나 중간 구조물 상에 형성된다.
달리, 비결정층은 중간 구조물 내에 제조되어 소위 중간 구조물의 표면 비결정층인 상부층을 형성할 수 있다.
또 다른 양태에 따라서, 비결정층이 중간 구조물 내에 제조되어 중간 구조물의 상부에 위치된 제3 결정층 밑에 바로 위치되는 소위 매립된 비결정층인 매립층을 형성한다.
바람직하게는, 비결정층은 상기 지지 기판에 종들을 주입함으로써 수득된다.
수용 기판을 결합시키는 단계 이전에, 상기 중간 구조물의 상부면을 통해 종들을 주입함으로써 비결정층을 도핑하는 단계를 포함한다.
비결정층을 형성하는 단계 및 포인트 결함이 형성된 중간 구조물의 층을 제거하는 단계 이후 및 수용 기판을 결합시키는 단계 이전에, 종들을 주입하여 비결정층을 도핑하는 단계를 포함한다.
비결정층에 주입되는 도판트는 상기 비결정층을 재결정화하는 열처리를 적용함으로써 활성화된다.
상기 열처리는 1 내지 2시간 동안 550 내지 650 ℃에서 수행된다.
포인트 결함이 형성된 중간 구조물의 층을 제거시키는 단계는 바람직하게는 중간 구조물에 약화존을 생성한 후 응력을 적용시켜 수득된다.
비결정층의 형성 동안 포인트 결함이 형성된 중간 구조물의 층을 제거하는 단계는
- 중간 구조물의 상부층을 통해 이온 또는 가스 종들을 주입하여 중간 구조물에 매립된 약화존을 형성하고,
- 약화존에 틈이 생기도록 하여 중간 구조물의 상부층을 분리시키는 단계에 따라 수행된다.
또한, 본 발명에 따라, 수용 기판, 중심 결정층 및 비결정층을 포함하고, 상기 수용기판, 중심 결정층 및 비결정층이 EOR 타입 포인트 결함을 갖지 않음을 특징으로 하는, 지지 기판에 비결정질 물질의 하나 이상의 박층을 포함하는 기판인 구조물이 제공된다.
또한, 본 발명에 따라, 하나 이상의 수용 기판 및 EOR 타입 포인트 결함을 갖지 않는 상부의 도핑된 결정층을 포함하고, 상기 도핑된 결정층의 도핑 농도가 1e20 at/cm3 이상임을 특징으로 하는 기판인 구조물이 제시된다.
본 발명의 기타 이점 및 특징은, 선행 기술을 참조하여 이미 설명한 도 1 및 2에 추가하여 첨부된 도면들을 참조하여 설명되는, 본 발명에 따른 방법에 대한 수개의 대체적 양태 (비-제한적 실시예로 제공됨)에 대한 설명으로부터 보다 분명해질 것이다:
- 도 3은 본 발명에 따른 기판 제조 방법의 주요 단계에 대한 도식도이다.
- 도 4는 본 발명에 따른 기판 제조 방법의 첫 번째 택일적 양태의 주요 단계에 대한 도식도이다.
- 도 5는 본 발명에 따른 기판 제조 방법의 두 번째 택일적 양태의 주요 단 계에 대한 도식도이다.
- 도 6은 본 발명에 따른 기판 제조 방법의 세 번째 택일적 양태의 주요 단계에 대한 도식도이다.
- 도 7은 상이한 주입 에너지에 대한 SiGe 시스템의 용량/깊이 다이아그램이다.
- 도 8은 기판의 깊이에 대한 주입된 종의 농도를 설명하는 그래프이다.
수개의 택일적 양태가 고려될 수 있는 본 발명의 바람직한 양태가 설명된다.
매립된 비결정층을 갖는 택일적 양태 및 주입에 의한 약화로 포인트 결함의 제거
도 3을 참조하여 설명하는 것으로서, 본 발명의 바람직한 양태에 따라, 본 발명의 방법은 매립된 비결정층 (33) (도 3c)를 형성하도록 기판 (32) (도 3a)의 상부면으로부터 종 (31) (도 3b)를 주입하는 단계를 포함한다.
예를 들어, 기판 (32)은 수평 방향으로 연장되는 일반적인 디스크 형태를 갖는다. 하기에서, 기판 (32)의 상부면, 즉 상단은 종 (31)의 제1 주입을 수령하는 면을 의미한다.
기판 (32)은 규소와 같은 반도체 물질이다.
종 (31)은 예를 들어 Si일 수 있다.
매립층 (33)을 수득하기 위해, 주입 변수들은 기판 (32)의 표면에 영역 (34) (이의 결정도는 주입되는 종 (31)에 의해 변화되지 않는다)을 보유하도록 조절된다.
매립된 비결정층 (33)을 형성한 후, 지지 기판 (31)은 잔류된 결정을 갖는 상부층 (34), 상부 결정층 (34) 밑에 위치된 매립된 비결정층 (33), 매립된 비결정층 (34) 밑에 바로 위치된 결정 포인트 결함을 포함하는 중심 결정층 (35) 및 하부 결정층 (36)으로 이루어진 소위 중간 구조물 (32') (도 3c 참조)을 갖는다. 이러한 포인트 결함은 틈새에 낀 Si 원자이며, 이들은 도 2c 내지 2e의 층 (15)의 결함에 상응하며, EOR 타입의 포인트 결함의 원인이다.
임의로, 도판트 종 (37), 예를 들어 붕소 및/또는 인이 중간 구조물 (32')의 상부면을 통해 비결정층 (33)에 국소적으로 주입되거나 전체 면에 주입된다 (도 3d 참조).
이어서, 이온 및/또는 가스 종 (38)이, 문헌 (참조: 'Silicon-On-lnsulator Technology : Materials to VLSI, 2nd Edition', Jean-Pierre Colinge, 'Kluwer Academic Publishers', pages 50 and 51)에 기술되어 있는 바와 같은 Smart CutTM 방법에 따라, 기판에 도 3e에서 점선으로 그려진 매립된 약화존 (39)을 형성하도록 기판의 상부면을 통해 주입된다.
존 (39)은 비결정화 동안 형성되는 층 (35)의 포인트 결함에 인접하게 위치된다.
이러한 약화존 (39)은 층 (35)에 인접한 층 (36)에 형성되며, 하기에서 보여지는 바와 같이, 층 (36)의 부분이 분리되게 한다.
이러한 약화 주입 단계는 바람직하게는 (수소 단독, 헬륨 단독 등)의 주입, 순차적으로 주입되는 2가지 이상의 상이한 원자 종, 예를 들어 수소 및 헬륨 (헬륨은 바람직하게는 수소 전에 주입된다)의 공동-주입을 갖는다.
이러한 예시에서, 상기 종들의 주입에 대한 변수는 중간 구조물 (32')의 포인트 결함 (35) 밑에 약화존 (39)을 형성하도록 선택되는 것이 주목된다.
그러나, 약화 주입 변수는 약화존 (39)이 포인트 결함 (35)의 수준으로 위치되도록 선택될 수 있다.
이어서, 수용 기판 (40)이 임의의 적합한 수단에 의해 중간 구조물 (32')의 상부 결정층 (34)에 결합된다 (도 3f 참조).
하기에서, 결합은 수용 기판 (40) 및 중간 구조물 (32')을 조립하도록 이들을 긴밀히 접촉시키는 것을 의미한다. 이러한 결합은 상이한 방법에 따라 수득될 수 있다:
- 반도체 물질, 예를 들어 Si인 수용 기판 (40)의 표면을 중간 구조물 (32')의 표면과 직접적으로 접촉시킴,
- 중간 구조물 (32')의 표면에 연결층을 만들기 위해 비결정성 물질 층을 형성하고/하거나 수용 기판 (40)의 표면에 제2의 연결층을 만들기 위해 비결정성 물질 층을 형성하고, 중간 구조물 (32') 및 수용 기판 (40)의 각각의 연결층의 표면을 접촉시킴,
- 적어도 중간 구조물 (32') 및/또는 수용 기판 (40)의 표면에 결합 경계면을 형성함,
- 후자의 2개의 방법을 조합함.
부수적으로, 중간 구조물 (32')의 면에 수용 기판 (40)을 결합시키는 경우, 본 발명에 따른 방법은, 필요한 경우 결합을 증진시키고 저온 전달을 가능하도록 하기 위해 플라즈마 활성화 단계를 포함한다.
중간 구조물 (32')의 결정층 (36)은 열처리 및/또는 응력 적용에 의해 Smart Cut™ 방법에 따라 약화존(39)에서 분리된다 (도 3g 참조).
이어서, 비결정층 (33)이 중간 구조물 (32')의 상부층을 형성할 때까지, 예를 들어 화학적 기계적 평탄화 공정 (CMP) 타입 방법에 의해 중간 구조물 (32')의 잔류 결정층의 상부면을 마모시켜 결정 결함이 풍부한 존 (35)을 제거시킨다.
하부 수용 기판 (40), 중심 결정층 (34) 및 상부 도핑된 비결정층 (33)을 포함하는 제1의 최종 기판이 수득된다 (도 3h 참조).
임의로, 도핑 단계가 수행되지 않았으며 목적하는 바가 최종의 고도로 도핑된 결정 구조물을 수득하는 것인 경우, 도판트 종 (37'), 예를 들어 붕소 및/또는 인이 비결정층 (33)에 주입된다.
비결정층 (33)을 도핑하기 위한 단계 후 수행되는 재결정화 어닐링에 의해, 상기 비결정층 (33)의 형성 후 바로 또는 제1의 최종 기판을 수득한 후, 비결정층 (33)이 씨드층 역할을 하는 결정층 (34)으로부터 재결정화된다 (도 3i 참조). 이러한 재결정화 어닐링 동안, 비결정층 (33)에 초기에 주입된 도판트 종은 더욱 활성화될 것이다.
도판트 종을 재결정화시키고 활성화시키기 위한 이러한 어닐링은 1 내지 2 시간 동안 550 ℃ 내지 650 ℃에서 수행되는 저온 열처리를 포함한다. 재결정화 어닐링은 어떠한 EOR 타입 포인트 결함의 형성도 없이 수행되며, 포인트 결함은 앞서의 CMP 타입 마모 단계 동안 제거된다.
이렇게 수득된 기판은, 도 3i에서 설명되는 바와 같이, 한쪽에는 하부 수용 기판 (40)을 포함하고, 다른 한쪽에는 어떠한 EOR 타입 포인트 결함도 없고 1e20 at/cm3 이상의 도판트 농도를 갖는 상부의 도핑된 결정층 (41)을 포함한다.
이러한 기판은, 예를 들어 트랜지스터와 같은 CMOS 소자를 수용할 수 있다.
이러한 특정한 예시적 양태에서, 수용 기판 (40)은 중간 구조물 (32')의 상부면에 결합된다.
표면 비결정층을 갖는 택일적 양태 및 주입에 의한 약화로 포인트 결함의 제거
도 4을 참조하여 설명하는 것으로서, 본 발명의 또 다른 바람직한 양태에 따라, 본 발명의 방법은 표면 비결정층 (53) (도 4c)을 형성하도록 기판 (20) (도 4a)의 상부면으로부터 종 (51) (도 4b)을 주입하는 단계를 포함한다.
기판 (52)은, 상기한 바와 같이, 규소와 같은 반도체 물질이다.
종 (51)은 예를 들어 Si일 수 있다.
표면 비결정층 (53)을 수득하는데 있어서, 주입 변수는 주입 종 (51)에 의해 결정도가 변화되지 않은 영역 (56)을 넓은 범위에 걸쳐 보유하도록 조절된다.
비결정층 (53)은 또한 기판 (52)에 직접적으로 침착될 수 있다는 것이 주목된다.
표면 비결정층 (53)을 형성한 후, 지지 기판 (52)은 상부 표면 비결정층 (53), 포인트 결함을 포함하는 중심 결정층 (55) 및 하부 결정층 (56)을 포함하는 소위 중간 구조물 (52')을 갖는다 (도 4c 참조). 이러한 포인트 결함은 틈새에 낀 Si 원자이다; 이들은 도 2c 내지 도 2e의 층 (15)의 결함에 상응한다.
도판트 종 (57), 예를 들어 붕소 및/또는 인이 원자 구조물 (52')의 상부면을 통해 표면 비결정층 (53)에 국소적으로 주입되거나 전체 면에 주입된다 (도 4d 참조).
중간 구조물 (52')은 상부의 도핑된 표면 비결정층 (53), 포인트 결함을 포함하는 중심 결정층 (55) 및 하부 결정층 (56)을 포함한다.
도핑된 표면 비결정층 (53)은 재결정화 어닐링에 의해 씨드층의 역할을 하는 결정층 (56)으로부터 재결정화될 것이다 (도 4f 참조). 재결정화 어닐링 동안, 표면 비결정층 (53)에 초기에 주입된 도판트 종은 더욱 활성화될 것이다.
재결정화 및 도판트 종의 활성화를 위한 이러한 어닐링은 1 내지 2 시간 동안 550 내지 650℃에서 수행되는 저온 열처리로 수행된다.
이로써 수득된 기판된, 도 4g에 도시되는 바와 같이, 상부의 도핑된 결정층 (57), 포인트 결함을 포함하는 중심 결정층 (55) 및 하부 결정층 (56)을 포함한다.
이어서, 이온 및/또는 가스 종 (58)이, 문헌 (참조: 'Silicon-On-lnsulator Technology : Materials to VLSI, 2nd Edition', Jean-Pierre Colinge, 'Kluwer Academic Publishers', pages 50 and 51)에 기술되어 있는 바와 같은 Smart CutTM q 방법에 따라, 도핑된 결정층 (57)에 있는 매립된 약화존 (59)을 기판에 형성하도록 기판의 상부면을 통해 주입된다.
존 (59)은 비결정화 동안 형성되는 층 (5)의 포인트 결함에 인접하게 위치된다.
이러한 약화존 (59)은 층 (55)에 인접한 층 (57)에 형성되며, 하기에서 보여지는 바와 같이, 층 (56)의 부분이 분리되게 한다.
이러한 약화 주입 단계는 바람직하게는 (수소 단독, 헬륨 단독) 주입, 순차적으로 주입되는 2가지 이상의 상이한 원자 종, 예를 들어 수소 및 헬륨 (헬륨은 바람직하게는 수소 전에 주입된다)의 공동-주입을 갖는다.
이러한 예시에서, 상기 종들의 주입에 대한 변수는 중간 구조물 (52')의 포인트 결함 (35) 위에 약화존 (59)을 형성하도록 선택되는 것이 주목된다.
수용 기판 (60)이 임의의 적합한 수단에 의해 중간 구조물 (52')의 상부의 도핑된 결정층 (57)에 결합된다 (도 4h 참조).
중간 구조물 (52')의 포인트 결함을 포함하는 결정층 (56) 및 층 (55)은 열처리 및/또는 응력 적용에 의해 Smart Cut™ 방법에 따라 약화존 (59)에서 분리된다 (도 4i 참조).
이어서, 도핑된 결정층 (57)의 상부면을 가공하기 위한 처리를 진행한다.
하부 수용 기란 (60) 및 상부의 도핑된 결정층 (57)로 이루어진 최종 기판이 수득된다 (도 4i 참조).
어떠한 EOR도 없는 고도로 도핑된 존을 포함하는 직접 규소 결합 (direct silicon bonding: DSB)에 의해 기판이 형성되도록 하는 본 발명에 따른 택일적 양태의 방법에서, 비결정층 (53)의 재결정화는 수용 기판 (60)에 전달하기 전에 수행되며, 이는 도핑물을 활성화시키기 위한 SPE 전 너무 높은 온도에서 열처리하는 것을 피하기 위해 열처리에 대해 정확한 조절이 필요한 경우 비결정층의 재결정화가 전달 후 수행되는 이전의 택일적 양태와 다르다는 것이 주목된다.
따라서, 이러한 새로운 택일적 양태에서, 너무 높은 열 밸런스는 피해야 하며, 활성화된 기판이 준안정 상태에 있기 때문에 400 내지 500℃ 미만의 열 밸런스가 바람직하다.
또한, 이러한 택일적 양태에서, 절연층도 결합을 위해 제공될 수 있다.
매립된 비결정층을 갖는 택일적 양태 및 다공층의 형성으로 포인트 결함의 제거
도 5을 참조하여 설명하는 것으로서, 본 발명의 제3 양태에 따라, 본 발명의 방법은 규소와 같은 반도체 물질에 수득되는 기판 (62) (도 5a)에 약화된 다공층 (61) (도 5b)을 형성하는 단계를 포함한다.
도 5c 및 도 5d에서, 상부 결정층 (64)은 약화된 다공층 (62)에 에피탁시 (63)에 의해 침착된다.
이어서, 본 발명의 방법은 매립된 비결정층 (66) (도 5f 참조)을 형성하도록 결정층 (64)의 상부면으로부터 종 (65) (도 5e 참조)을 주입하는 단계를 포함한다.
종 (65)은 예를 들어 Si일 수 있다.
매립층 (66)을 수득하기 위해, 주입 변수들은 결정도가 주입되는 종 (31)에 의해 변화되지 않는 영역 (67)을 기판의 표면에 보유하도록 조절된다.
매립된 비결정층 (66)을 형성한 후, 기판은 잔류된 결정을 갖는 상부층 (67), 상부 결정층 (67) 밑에 위치된 매립된 비결정층 (66), 포인트 결함을 포함하는 중심 결정층 (68), 제1 하부 결정층 (69), 약화된 다공층 (61) 및 제2 하부 결정층 (70)을 포함하는 소위 중간 구조물 (62') (도 5f 참조)을 갖는다.
임의로, 도판트 종 (71), 예를 들어 붕소 및/또는 인이 중간 구조물 (62')의 상부면을 통해 비결정층 (66)에 국소적으로 주입되거나 전체 면에 주입된다 (도 5g 참조). 이로써 비결정층 (66)이 도핑된다.
이어서, 수용 기판 (72)이 임의의 적합한 수단에 의해 중간 구조물 (62')의 상부 결정층 (67)에 결합된다 (도 5h 참조).
결정층 (69) 또는 중간 구조물 (62')은 응력을 적용함으로써 다공층 (61)의 존에서 분리된다 (도 5i 참조).
이어서, 도핑된 비결정층 (66)이 중간 구조물 (62')의 상부층을 형성할 때까지, 예를 들어 화학적 기계적 평탄화 공정 (CMP) 타입 방법에 의해 중간 구조물 (62')의 잔류 결정층 (69)의 상부면을 마모시킨다 (도 5i 참조).
임의로, 도핑 단계가 수행되지 않았으며 목적하는 바가 최종의 고도로 도핑된 결정 구조물을 수득하는 것인 경우, 도판트 종 (71'), 예를 들어 붕소 및/또는 인이 비결정층 (66)에 주입됨으로써 포인트 결함이 풍부한 존 (68)을 제거시킨다 (도 5i 참조).
재결정화 어닐링에 의해, 도핑된 비결정층 (66)은 씨드층으로서 역할을 하는 결정층 (67)으로부터 재결정화할 것이다 (도 5i 참조). 이러한 재결정화 어닐링 동안, 비결정층 (66)에 초기에 주입된 도판트 종은 더욱 활성화될 것이다.
도판트 종을 재결정화시키고 활성화시키기 위한 이러한 어닐링은 1 내지 2 시간 동안 550 ℃ 내지 650 ℃에서 수행되는 저온 열처리를 포함한다. 이러한 재결정화 어닐링은 어떠한 EOR 타입 포인트 결함의 형성도 없이 수행되며, 포인트 결함은 앞서 수행된 마모 단계 동안 제거된다.
하부 수용 기판 (72) 및 상부의 도핑된 결정층 (73)을 포함하는 이렇게 수득된 기판은 예를 들어 트랜지스터와 같은 CMOS 소자를 수용할 수 있다 (도 5j 참조)
표면 비결정층을 갖는 택일적 양태 및 다공층의 형성으로 포인트 결함의 제거
도 6을 참조하여 설명하는 것으로서, 본 발명의 제4 양태에 따라, 본 발명의 방법은 규소와 같은 반도체 물질에 수득되는 기판 (82) (도 6a)에 약화된 다공층 (81) (도 6b)을 형성하는 단계를 포함한다.
도 6c 및 도 6d에서, 상부 결정층 (84)은 약화된 다공층 (81)에 에피탁시 (83)에 의해 침착된다.
이어서, 본 발명의 방법은 표면 비결정층 (86) (도 6f 참조)을 형성하도록 결정층 (84)의 상부면으로부터 종 (85) (도 6e 참조)을 주입하는 단계를 포함한다.
종 (85)은 예를 들어 Si일 수 있다.
표면 비결정층 (86)을 수득하기 위해, 주입 변수들은 당업자에게 널리 공지 된 방식으로 조절된다.
비결정 표면층 (86)이 또한 비결정층을 직접적으로 침착시킴으로써 제조될 수 있다는 것이 주목된다.
표면 비결정층 (86)을 형성한 후, 기판은 상부 표면 비결정층 (86), 포인트 결함을 포함하는 중심 결정층 (87), 제1 결정층 (88) (소위 매립 결정층), 상기 매립 결정층 (88) 밑에 위치된 약화된 다공층 (81), 및 제2 결정층 (89) (소위 하부 결정층)을 포함하는 소위 중간 구조물 (82') (도 6f 참조)를 갖는다.
임의로, 도판트 종 (90), 예를 들어 붕소 및/또는 인이 중간 구조물 (82')의 상부면을 통해 표면 비결정층 (86)에 국소적으로 주입되거나 전체 면에 주입된다 (도 6g 참조). 이로써 표면 비결정층 (86)이 도핑된다.
재결정화 어닐링에 의해, 도핑된 표면 비결정층 (86)은 씨드층으로서 역할을 하는 결정층 (88)으로부터 재결정화할 것이다 (도 6h 참조). 이러한 재결정화 어닐링 동안, 표면 비결정층 (86)에 초기에 주입된 도판트 종은 더욱 활성화될 것이다.
상기한 바와 바와 동일한 방식으로, 도판트 종을 재결정화시키고 활성화시키기 위한 이러한 어닐링은 1 내지 2 시간 동안 550 ℃ 내지 650 ℃에서 수행되는 저온 열처리를 포함한다.
이로써 수득되는 기판은, 예를 들어 트랜지스터와 같은 CMOS 소자를 수령할 수 있는 상부의 도핑된 비결정층, EOR 타입 포인트 결함을 포함하는 중심 결정층 (87), 제1 결정층 (88) (소위 매립 결정층), 상기 매립 결정층 (88) 밑에 위치된 약화된 다공층 (81), 및 제2 결정층 (89) (소위 하부 결정층)을 포함한다.
수용 기판 (91)은 임의의 적합한 수단에 의해 중간 구조물 (82')의 상부의 도핑된 결정층 (86)에 결합된다 (도 6i 참조).
하부 결정층 (89)은 응력을 적용함으로써 약화된 다공층 (81)에서 분리된다 (도 6i 참조).
이어서, 도핑된 결정층 (86)이 중간 구조물 (82')의 상부층을 형성할 때까지, 예를 들어 화학적 기계적 평탄화 공정 (CMP) 타입 방법에 의해 중간 구조물 (82')의 잔류 결정층 (88)의 상부면을 마모시켜 층 (87)에 존재하는 EOR 결정 결함을 제거시킨다 (도 6j 참조).
하부 수용 기판 (91) 및 상부의 도핑된 결정층 (86)을 포함하는 이로써 수득되는 기판은, 예를 들어 트랜지스터와 같은 CMOS 소자를 수령할 수 있다 (도 6j 참조).
임의로, 도핑된 결정층 (86)의 상부면을 가공하기 위한 처리를 수행한다.
본 발명에 따라 수득되는 기판에 대한 특정한 비-제한적인 예시적 양태가 도 3을 참조로 하여 후술될 것이다.
도 3을 참조하여 설명하는 것으로서, 구조물을 제조하는 방법은, 매립된 비결정층 (103) (도 3c)을 형성하기 위해, 규소와 같은 반도체 물질에 수득되는 기판 (102) (도 3a)이 상부면으로부터 종 (101) (규소) (도 3b)를 주입하는 단계를 포함 한다.
매립된 비결정층 (103)을 수득하기 위해, 주입 변수는 기판 (102)의 표면에 영역 (104)을 보유하도록 조절된다.
매립된 비결정층의 특징 (깊이 및 폭)은 용량 및 주입 에너지에 따라 완전히 조절될 수 있다. Si 기판을 비결정화시키기 위해 이 기판에 주입될 규소에 대한 등전 종 (Ge, Sn 또는 Si)을 선택한 후, 에너지 및 용량이 선택되어야 한다. 이들 특징을 확립할 수 있는 프로토콜이 제시된다.
대부분의 사용 모델은 문헌 [참조: Stein and Vook, 'EP. EerNisse; Investigation of Ion Implantation Damage with Stress', Proc. 1st INT. Conf. On Ion Implantation, Gordon and Breach, London, 17 (1971)]에서 처음 제시된 바와 같은 임계 에너지 밀도에 대한 것이다. 포인트 결함의 임계 농도에 도달하는 경우, 결정은 자발적으로 비결정 상태로 이동한다. 결함 농도는 타겟에 의해 수령되는 핵 에너지 밀도와 연관된다. 핵 충돌에서의 누적된 손해 에너지 밀도 (Edc)의 임계값은 결함의 임계 농도와 연관된다. 그 결과, 임계값에 도달하면, 결정/비결정 이동이 일어난다. 이러한 모델로부터, 하기 식에 따라 결정/비결정 경계면이 위치되는 깊이 x를 추정할 수 있다:
용량 * Ed(x) =Edc.
임계 에너지 밀도 Edc는 Si+, Ge+ 또는 Sn+ 이온을 주입하여 Si를 비결정화하 기 위한 널리 조사된 실험 변수이다. 예를 들어, 게르마늄의 경우, 이값은 2 eV/at이다. FLOOPS 또는 LUPIN (등록된 상표명)와 같은 시판 컴퓨터를 사용하는 시뮬레이션으롭터, 깊이 x (Ed(x))에서의 손상 에너지 분포/입사 이온을 구할 수 있다. 지정된 주입 에너지에 대해, 깊이 x에 대한 곡선 [용량*Ed(x)]을 플로팅함으로써 비결정존을 넓은 범위에 걸쳐 배치시킬 수 있다.
도 7의 그래프는 Si 기판에 15 keV (a) 25 keV (b) 50 keV (c), 80 keV (d), 150 keV (e)로 Ge를 주입하는 경우에 대한 곡선을 예시한다. 임계 손상 에너지는 2 eV/at의 표준값을 취한다. 이들 곡선에 의해, 비결정층의 특징을 제공할 수 있다. 지정된 에너지에서, 예를 들어 15 eV에서, 주입된 Ge의 용량에 따라 비결정층은 매립되거나 표면에 개방될 것이다. 비결정층이 상기 발명에서와 같이 매립되기 위해서, 주입 용량은 선택된 주입 에너지에 상응하는 곡선의 가로좌표에서의 최초값 (x=0) 보다 적어야 한다. 예를 들어, Si에 150 keV에서 Ge+가 주입되는 경우 (곡선 e), 주입 용량은 층이 매립되도록 5e13 at/cm-2 보다 적어야 한다. 따라서, 3e13 at/cm-2의 용량으로는 표면 아래 약 140 Å에서 시작하여 1090 Å의 깊이에서 끝나는, 즉 비결정층 두께가 약 950 Å인 비결정층이 수득된다. 따라서, 결정 구조물은 최초 140 Å 이상으로 보유된다. 이러한 결정 필름은 비결정층의 후속한 리빌딩을 위한 씨드로서 작용한다.
매립된 비결정층 (103)을 형성한 후, 지지 기판 (102)은 잔류된 결정을 갖는 상부층 (104), 상부 결정층 (104) 밑에 위치된 매립된 비결정층 (103), 포인트 결 함을 포함하는 중심 결정층 (105) 및 하부 결정층 (106)을 포함하는 소위 중간 구조물 (102') (도 3c 참조)을 갖는다. 이러한 포인트 결함은 틈새에 낀 Si 원자이며, 이들은 도 2c 내지 2e의 층 (15)의 결함에 상응한다.
도판트 종 (107), 예를 들어 붕소 및/또는 인이 중간 구조물 (102')의 상부면을 통해 비결정층 (103)에 국소적으로 주입되거나 전체 면에 주입된다 (도 3d 참조).
이어서, 이온 및/또는 가스 종 (108)이, 문헌 (참조: 'Silicon-On-lnsulator Technology : Materials to VLSI, 2nd Edition', Jean-Pierre Colinge, 'Kluwer Academic Publishers', pages 50 and 51)에 기술되어 있는 바와 같은 Smart Cut™ 방법에 따라, 기판에 도 3e에서 점선으로 그려진 매립된 약화존 (109)을 형성하도록 기판의 상부면을 통해 주입된다.
존 (109)은 비결정화 동안 형성되는 층 (105)의 포인트 결함에 인접하게 위치된다.
이러한 약화존 (109)은 층 (105)에 인접한 층 (106)에 형성되며, 하기에서 보여지는 바와 같이, 층 (106)의 부분이 분리되게 한다.
이러한 약화 주입 단계는 바람직하게는 (수소 단독, 헬륨 단독 등)의 주입, 순차적으로 주입되는 2가지 이상의 상이한 원자 종, 예를 들어 수소 및 헬륨 (헬륨은 바람직하게는 수소 전에 주입된다)의 공동-주입을 갖는다.
수소 및 헬륨의 주입은 상기 예에서 1090 Å을 넘어 농도 최대가 위치되도록 조절된다. 수소는 농도 최대가 약 2500 Å (도 8에서 보여지는 바와 같이 제2 비결정/결정 경계면을 넘어 1410 Å)에 위치되도록 1e16 cm-2의 용량으로 25 keV에서 주입된다. 헬륨은 약 2750 Å의 깊이 (즉, 제1 수소 주입의 농도 최대를 넘어 250 Å)에서 농도 최대가 위치되도록 약 40 keV 및 1e16 cm-2로 주입될 것이다. 물질의 파괴가 대략 수소의 농도 최대에서, 즉 표면 아래 약 2500 Å에서 도 8의 그래프에서 점선으로 설명되는 '파괴존 (fracture zone)'에 나타날 것이다.
이어서, 수용 기판 (110)이 임의의 적합한 수단에 의해 중간 구조물 (102')의 상부 결정층 (104)에 결합된다 (도 3f 참조).
중간 구조물 (102')의 결정층 (106)은 열처리 및/또는 응력 적용에 의해 Smart Cut™ 방법에 따라 약화존 (109)에서 분리된다 (도 3g 참조).
이어서, 비결정층 (103)이 중간 구조물 (102')의 상부층을 형성할 때까지, 예를 들어 화학적 기계적 평탄화 공정 (CMP) 타입 방법에 의해 중간 구조물 (102')의 잔류 결정층의 상부면을 마모시켜 포인트 결함이 풍부한 존 (105)을 제거시킨다.
마모 단계는, CMP라 불리는 널리 공지된 기계적 화학적 폴리싱으로, 당해 기술 분야의 현 기술 수준에 따라 이루어지며, 도 8의 그래프에 따라 1750 Å의 규소를 제거시킨다.
하부 수용 기판 (110), 두께가 140 Å인 중심 결정층 (104) 및 두께가 610 Å인 상부의 도핑된 비결정층 (103)을 포함하는 제1 최종 기판이 수득된다 (도 3h 참조).
비결정층 (103)을 도핑하기 위한 단계 후 수행되는 재결정화 어닐링에 의해, 상기 비결정층 (103)의 형성 후 바로 또는 제1의 최종 기판을 수득한 후, 비결정층 (103)이 씨드층 역할을 하는 결정층 (104)으로부터 재결정화된다 (도 3i 참조). 이러한 재결정화 어닐링 동안, 비결정층 (103)에 초기에 주입된 도판트 종은 더욱 활성화될 것이다.
도판트 종을 재결정화시키고 활성화시키기 위한 이러한 어닐링은 1 내지 2 시간 동안 550 ℃ 내지 650 ℃에서 수행되는 저온 열처리를 포함한다.
이로써 수득된 기판은 하부 수용 기판 (110) 및 두께 140 Å의 상부의 도핑된 결정층 (111)을 포함한다 (도 3i 참조).
상기 구체적 실시예는 포인트 결함이 형성된 중간 구조물의 층의 제거가 중간 구조물에 형성된 약화존에서의 분리에 의해 수행되는 양태를 설명한다.
그러나, 이들 실시예는 비제한적인 것으로서, 예를 들어 에칭 또는 폴리싱, 또는 임의의 다른 공지된 형태의 기계적 및/또는 화학적 에칭으로 중간 구조물의 조절된 두께를 제거하기 위해, 중간 구조물의 배면을 결합 후 에칭에 의해 제거시킬 수도 있다.
마지막으로, 모든 층 이동 변수는 주입 종의 특성, 주입 에너지 및 주입 용량에 따라 고려될 수 있으며, 앞서 기술된 실시예는 결코 본 발명의 응용 분야에 대한 제한이 아니라는 것이 명백하다.

Claims (27)

  1. - 지지 기판 (32,52,62,82)으로부터
    o 비결정층 (33,53,66,86),
    o 포인트 결함을 포함하고 상기 비결정층 (33,53,66,86) 바로 밑에 위치된 제1 결정층 (35,55,68,87), 및
    o 중간 구조물 (32',52',62',82')의 하부에 위치된 제2 결정층 (36,56,70,89)을 포함하는 중간 구조물 (32',52',62',82')을 형성하는 단계,
    - 상기 중간 구조물 (32',52',62',82')의 상부면에 수용 기판 (40,60,72,91)을 결합시키는 단계, 및
    - 포인트 결함이 형성된 상기 중간 구조물 (32',52',62',82')의 제1 결정층 (35,55,68,87)을 제거하여 상기 비결정층 (33,53,66,86)이 중간 구조물 (32',52',62',82')의 상부층을 형성하는 단계를 포함함을 특징으로 하여, 지지 기판 (32,52,62,82)에 하나 이상의 박층을 포함하는 구조물을 제조하는 방법.
  2. 제1항에 있어서,
    상기 비결정층 (33,53,66,86)이 상기 중간 구조물 (32',52',62',82')의 표면에 형성됨을 특징으로 하는 방법.
  3. 제2항에 있어서,
    상기 비결정층 (33,53,66,86)이 상기 중간 구조물 (32',52',62',82') 상에 제조됨을 특징으로 하는 방법.
  4. 제3항에 있어서,
    상기 비결정층 (33,53,66,86)이 에피탁시 결정층 (53,64)의 침착후 상기 층 (53,84)의 전체적 또는 부분적 비결정질화에 의해 제조됨을 특징으로 하는 방법.
  5. 제3항에 있어서,
    상기 비결정층 (33,53,66,86)이 비결정층 (33,53,66,86)의 침착에 의해 제조됨을 특징으로 하는 방법.
  6. 제2항에 있어서,
    상기 비결정층 (33,53,66,86)이 상기 중간 구조물 (32',52',62',82') 내에 제조되어 상기 중간 구조물 (32',52',62',82')의 표면 비결정층 (53,86)인 상부층을 형성함을 특징으로 하는 방법.
  7. 제2항에 있어서,
    상기 비결정층 (33,53,66,86)이 상기 중간 구조물 (32',52',62',82') 내에 제조되어 중간 구조물 (32',52',62',82')의 상부에 위치된 제3 결정층 (34,67) 바로 밑에 위치된 매립된 비결정층 (33,53,66,86)인 매립층을 형성함을 특징으로 하는 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 비결정층 (33,53,66,86)이 지지 기판 (32,52,62,82) 내에 종들을 주입함으로써 수득됨을 특징으로 하는 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 수용 기판 (40,60,72,91)을 결합하는 단계 이전에, 상기 중간 구조물의 상부면을 통해 종들을 주입함으로써 비결정층 (33,53,66,86)을 도핑하는 단계를 포함함을 특징으로 하는 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 비결정층 (33,53,66,86)을 형성하는 단계 및 포인트 결함이 형성된 중간 구조물 (32',52',62',82')의 제1 결정층 (35,55,68,87)을 제거하는 단계 이후 및 수용 기판 (40,60,72,91)을 결합시키는 단계 이전에, 종들을 주입함으로써 비결정층 (33,53,66,86)을 도핑하는 단계를 포함함을 특징으로 하는 방법.
  11. 제2항 내지 제7항 중 어느 한 항에 있어서,
    상기 비결정층 (33,53,66,86)에 도판트를 주입하고, 상기 비결정층을 재결정화시키는 열처리를 적용함으로써 상기 도판트가 활성화됨을 특징으로 하는 방법.
  12. 제11항에 있어서,
    상기 열처리를 1 내지 2시간 동안 550 내지 650 ℃에서 수행함을 특징으로 하는 방법.
  13. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 포인트 결함이 형성된 중간 구조물 (32',52',62',82')의 제1 결정층 (35,55,68,87)을 제거하는 단계가 중간 구조물 (32',52',62',82') 내에 약화존 (39,57,61,81)을 만든 후 응력을 적용시킴으로써 수득됨을 특징으로 하는 방법.
  14. 제13항에 있어서,
    상기 비결정층 (33,53,66,86)의 형성 동안 포인트 결함이 형성된 중간 구조물의 제1 결정층 (35,55,68,87)을 제거하는 단계가
    - 중간 구조물 (32',52',62',82')의 상부층을 통해 이온 또는 가스 종들을 주입하여 중간 구조물 (32',52',62',82') 내에 매립된 약화존 (39,59)을 형성하고,
    - 상기 약화존 (39,59)에 틈이 생기게 하여 중간 구조물 (32',52',62',82')의 상부층을 분리시키는 단계에 따라 제조됨을 특징으로 하는 방법.
  15. 제14항에 있어서,
    상기 주입 단계에서 수소를 주입함을 특징으로 하는 방법.
  16. 제14항에 있어서,
    상기 주입 단계에서 헬륨을 주입함을 특징으로 하는 방법.
  17. 제14항에 있어서,
    상기 주입 단계에서 2개 이상의 상이한 원자 종을 공동-주입함을 특징으로 하는 방법.
  18. 제17항에 있어서,
    상기 주입 단계에서 수소 및 헬륨 종을 공동-주입함을 특징으로 하는 방법.
  19. 제18항에 있어서,
    상기 수소 및 헬륨 종을 순차적으로 주입함을 특징으로 하는 방법.
  20. 제19항에 있어서,
    상기 헬륨을 수소 이전에 주입함을 특징으로 하는 방법.
  21. 제14항에 있어서,
    상기 종들의 주입에 대한 변수를, 상기 약화존 (39,59)이 포인트 결함을 포함하는 제1 결정층 (35,55)에 위치되도록 선택함을 특징으로 하는 방법.
  22. 제14항에 있어서,
    상기 종들의 주입에 대한 변수를, 상기 약화존 (59)이 포인트 결함을 포함하는 제1 결정층 (55) 위에 위치되도록 선택함을 특징으로 하는 방법.
  23. 제14항에 있어서,
    상기 종들의 주입에 대한 변수를, 상기 약화존 (39)이 포인트 결함을 포함하는 제1 결정층 (35) 밑에 위치되도록 선택함을 특징으로 하는 방법.
  24. 제4항에 있어서,
    상기 포인트 결함이 형성된 상기 중간 구조물 (32',52',62',82')의 제1 결정층 (35,55,68,87)을 제거하는 단계를, 에피탁시 결정층 (64,84)을 침착시키기 이전에 지지 기판 (62,82)에 존재하는 약화된 다공층 (61,81)에서 수행함을 특징으로 하는 방법.
  25. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 중간 구조물 (32',52',62',82')의 상부면에 수용 기판 (40,60,72,91)을 결합시키는 동안, 플라즈마 활성화 단계를 포함함을 특징으로 하는 방법.
  26. 수용 기판 (40), 중심 결정층 (34) 및 비결정층 (33)을 포함하고, 상기 수용기판 (40), 중심 결정층 (34) 및 비결정층 (33)이 EOR 타입 포인트 결함을 갖지 않음을 특징으로 하는, 지지 기판에 비결정질 물질의 하나 이상의 박층을 포함하는 기판.
  27. 하나 이상의 수용 기판 (40,60,72,91) 및 EOR 타입 포인트 결함을 갖지 않는 상부의 도핑된 결정층 (41,57,73,86)을 포함하고, 상기 도핑된 결정층 (41,57,73,86)의 도핑 농도가 1e20 at/cm3 이상임을 특징으로 하는 기판.
KR1020087021287A 2006-03-13 2007-03-13 지지 기판에 에피탁시에 의해 수득된 비결정질 물질의 하나이상의 박층을 포함하는 구조물을 제조하는 방법 및 이러한 방법에 따라 수득된 구조물 KR101015159B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR06/02178 2006-03-13
FR0602178A FR2898430B1 (fr) 2006-03-13 2006-03-13 Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede

Publications (2)

Publication Number Publication Date
KR20080100222A KR20080100222A (ko) 2008-11-14
KR101015159B1 true KR101015159B1 (ko) 2011-02-16

Family

ID=37103175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087021287A KR101015159B1 (ko) 2006-03-13 2007-03-13 지지 기판에 에피탁시에 의해 수득된 비결정질 물질의 하나이상의 박층을 포함하는 구조물을 제조하는 방법 및 이러한 방법에 따라 수득된 구조물

Country Status (7)

Country Link
US (2) US7585749B2 (ko)
EP (1) EP2005466B1 (ko)
JP (1) JP5133908B2 (ko)
KR (1) KR101015159B1 (ko)
CN (1) CN101421837B (ko)
FR (1) FR2898430B1 (ko)
WO (1) WO2007104767A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353970B1 (ko) 2011-07-28 2014-01-22 소이텍 지지 기판 상에 단결정 반도체층을 이송하기 위한 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007052626B4 (de) 2007-11-05 2018-05-30 Robert Bosch Gmbh Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen
WO2009154982A1 (en) * 2008-05-28 2009-12-23 Sarnoff Corporation Back-illuminated imager using ultra-thin silicon on insulator substrates
FR2935067B1 (fr) * 2008-08-14 2011-02-25 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice plan de masse enterre
EP2200084A1 (en) * 2008-12-22 2010-06-23 S.O.I. TEC Silicon Method of fabricating a back-illuminated image sensor
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
JP2012033750A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 半導体装置及びその製造方法
US8669135B2 (en) 2012-08-10 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for fabricating a 3D image sensor structure
US9490201B2 (en) * 2013-03-13 2016-11-08 Intel Corporation Methods of forming under device interconnect structures
US9111996B2 (en) * 2013-10-16 2015-08-18 Taiwan Semiconductor Manufacturing Company Limited Semiconductor-on-insulator structure and method of fabricating the same
US9385022B2 (en) * 2014-05-21 2016-07-05 Globalfoundries Inc. Silicon waveguide on bulk silicon substrate and methods of forming
CN106489187B (zh) * 2014-07-10 2019-10-25 株式会社希克斯 半导体基板和半导体基板的制造方法
KR102365963B1 (ko) 2015-06-23 2022-02-23 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 액정 표시 장치
FR3045935B1 (fr) 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques.
FR3045934B1 (fr) 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques
FR3051971B1 (fr) * 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur
US10840080B2 (en) * 2017-09-20 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming SOI substrates
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
US10790145B2 (en) 2018-09-05 2020-09-29 Micron Technology, Inc. Methods of forming crystallized materials from amorphous materials
US11018229B2 (en) * 2018-09-05 2021-05-25 Micron Technology, Inc. Methods of forming semiconductor structures
US10707298B2 (en) 2018-09-05 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor structures
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
US12009252B2 (en) * 2021-04-05 2024-06-11 Alexander Yuri Usenko Method of making a silicon on insulator wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638872B1 (en) 2002-09-26 2003-10-28 Motorola, Inc. Integration of monocrystalline oxide devices with fully depleted CMOS on non-silicon substrates
US20040005740A1 (en) 2002-06-07 2004-01-08 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20050142879A1 (en) 2001-04-17 2005-06-30 California Institute Of Technology Wafer bonded epitaxial templates for silicon heterostructures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251292A (ja) * 1992-03-06 1993-09-28 Nec Corp 半導体装置の製造方法
JPH07231073A (ja) * 1994-02-17 1995-08-29 Canon Inc 半導体基板及びその製造方法
JPH07283381A (ja) * 1994-04-08 1995-10-27 Canon Inc 貼合わせ半導体基体の製造方法
JP3257624B2 (ja) * 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
JPH1174209A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
US6333217B1 (en) * 1999-05-14 2001-12-25 Matsushita Electric Industrial Co., Ltd. Method of forming MOSFET with channel, extension and pocket implants
AU6905000A (en) * 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US7183177B2 (en) * 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6696352B1 (en) * 2001-09-11 2004-02-24 Silicon Wafer Technologies, Inc. Method of manufacture of a multi-layered substrate with a thin single crystalline layer and a versatile sacrificial layer
US20030096490A1 (en) * 2001-11-16 2003-05-22 John Borland Method of forming ultra shallow junctions
ITTO20011129A1 (it) * 2001-12-04 2003-06-04 Infm Istituto Naz Per La Fisi Metodo per la soppressione della diffusione anomala transiente di droganti in silicio.
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
US7109099B2 (en) * 2003-10-17 2006-09-19 Chartered Semiconductor Manufacturing Ltd. End of range (EOR) secondary defect engineering using substitutional carbon doping

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050142879A1 (en) 2001-04-17 2005-06-30 California Institute Of Technology Wafer bonded epitaxial templates for silicon heterostructures
US20040005740A1 (en) 2002-06-07 2004-01-08 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6638872B1 (en) 2002-09-26 2003-10-28 Motorola, Inc. Integration of monocrystalline oxide devices with fully depleted CMOS on non-silicon substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353970B1 (ko) 2011-07-28 2014-01-22 소이텍 지지 기판 상에 단결정 반도체층을 이송하기 위한 방법

Also Published As

Publication number Publication date
US20070210307A1 (en) 2007-09-13
FR2898430B1 (fr) 2008-06-06
FR2898430A1 (fr) 2007-09-14
JP5133908B2 (ja) 2013-01-30
EP2005466A1 (en) 2008-12-24
JP2009529800A (ja) 2009-08-20
US8212249B2 (en) 2012-07-03
WO2007104767A1 (en) 2007-09-20
EP2005466B1 (en) 2013-07-17
KR20080100222A (ko) 2008-11-14
US7585749B2 (en) 2009-09-08
US20100044706A1 (en) 2010-02-25
CN101421837A (zh) 2009-04-29
CN101421837B (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
KR101015159B1 (ko) 지지 기판에 에피탁시에 의해 수득된 비결정질 물질의 하나이상의 박층을 포함하는 구조물을 제조하는 방법 및 이러한 방법에 따라 수득된 구조물
EP2551897B1 (en) Method for transferring a monocrystalline semiconductor layer onto a support substrate
KR100614860B1 (ko) 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법
CN100505273C (zh) 平坦的混合取向衬底结构及其形成方法
TW200807571A (en) Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors
EP2012346B1 (en) Method for producing soi wafer
US20160300927A1 (en) Method for doping source and drain regions of a transistor by means of selective amorphisation
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
US20110165758A1 (en) Method for making a structure comprising a step for implanting ions in order to stabilize the adhesive bonding interface
US7122452B2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JPH05291543A (ja) 半導体装置の製造方法
JPH11307470A (ja) Ｓｏｉ基板の製造方法
EP1577932A2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
KR20240116473A (ko) 공유 재결정화 및 도펀트 활성화 단계들을 구비하는 3차원 회로 생성 방법
JP2511461B2 (ja) 半導体基板の製造方法
KR20240065035A (ko) 얇은 층의 전사를 위한 도너 기판 및 연관된 전사 방법
KR100886697B1 (ko) 반도체 소자의 이중 게이트 형성 방법
KR20020081903A (ko) 반도체 소자의 제조 방법
JP2004111498A (ja) Ｓｉｍｏｘ基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 6