JP2009529800A - エピタキシによって支持基板上に得られる、非晶質材料の少なくとも1層の薄層を備える構造を製作する方法、およびその方法により得られた構造 - Google Patents
エピタキシによって支持基板上に得られる、非晶質材料の少なくとも1層の薄層を備える構造を製作する方法、およびその方法により得られた構造 Download PDFInfo
- Publication number
- JP2009529800A JP2009529800A JP2008558811A JP2008558811A JP2009529800A JP 2009529800 A JP2009529800 A JP 2009529800A JP 2008558811 A JP2008558811 A JP 2008558811A JP 2008558811 A JP2008558811 A JP 2008558811A JP 2009529800 A JP2009529800 A JP 2009529800A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- intermediate structure
- amorphous
- substrate
- amorphous layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 121
- 239000000463 material Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 59
- 238000000407 epitaxy Methods 0.000 title description 3
- 230000007547 defect Effects 0.000 claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000002019 doping agent Substances 0.000 claims description 32
- 238000002513 implantation Methods 0.000 claims description 27
- 230000003313 weakening effect Effects 0.000 claims description 24
- 239000001257 hydrogen Substances 0.000 claims description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 15
- 229910052734 helium Inorganic materials 0.000 claims description 15
- 239000001307 helium Substances 0.000 claims description 15
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 claims description 4
- 238000000678 plasma activation Methods 0.000 claims 1
- 241000894007 species Species 0.000 description 38
- 238000001953 recrystallisation Methods 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000000137 annealing Methods 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000348 solid-phase epitaxy Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000005280 amorphization Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102100028717 Cytosolic 5'-nucleotidase 3A Human genes 0.000 description 1
- 241000219745 Lupinus Species 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000012086 standard solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
−いわゆる中間構造であって、
−非晶質層、
−点欠陥を含み、前記非晶質層の直下にある第1の結晶質層、および
−中間構造の下部内にある第2の結晶質層
を備える中間構造を、前記支持基板から形成するステップと、
−前記中間構造の上面上に、受取基板を接合するステップと、
−点欠陥が生じた前記中間構造の前記層を、前記非晶質層が前記中間構造の前記上層となるように除去するステップと
を少なくとも含む点において注目すべき方法が提案される。
−中間構造内に埋込み弱化ゾーンを形成するように、イオンまたはガス種を中間構造の上層を通じて注入するステップと、
−弱化ゾーン内に割れ(fracture)を生じさせて、中間構造の上層を切り離す(detachment)ステップと
に従って実施される。
図3を参照すると、本発明の好ましい一実施形態によれば、本発明に係る方法は、基板32(図3a)の上面から種31(図3b)を、図3cに関する埋込み非晶質層33を形成するように注入するステップを含む。
基板32は例えば、水平方向に広がる一般的なディスク形状を有する。さらに、以下の説明では、上面、すなわち基板32の上面とは、種31の第1の注入を受ける面を意味する。
また種31は、例えばSiでよい。
この弱化ゾーン39は、層36内で層35の近くに形成され、後に見られるように、層36の一部分が切り離されるのを可能にする。
しかし、弱化注入パラメータは、弱化ゾーン39が点欠陥35の高さに配置されるように選択してもよい。
−Siなどの半導体材料の受取基板40の表面を、中間構造32’の表面に直接接触させる。
−接続層を形成するために、中間構造32’の表面上に非晶質材料層を形成し、かつ/または第2の接続層を形成するために、受取基板40の表面上に非晶質材料層を形成し、中間構造32’と受取基板40のそれぞれに対応する接続層の表面同士を接触させる。
−少なくとも中間構造32’および/または受取基板40の表面上に、接合界面を形成する。
−後半の2つの方法を組み合わせる。
本発明の別の実施形態によれば、図4を参照すると、この方法は、基板52(図4a)の上面から種51(図4b)を、図4cに関する表面非晶質層53を形成するために注入するステップを含む。
種51は、例えばSiでよい。
非晶質層53は、基板52上に直接堆積させることもできることに留意されよう。
この弱化ゾーン59は、層57内で層55の近くに形成され、後に見られるように、層56の一部分が切り離されるのを可能にする。
本発明の第3の実施形態によれば、図5を参照すると、この方法は、シリコンなどの半導体材料で得られた基板62(図5a)上に、弱化多孔質層61(図5b)を形成するステップを含む。
種65は、例えばSiでよい。
本発明の第4の実施形態によれば、図6を参照すると、この方法は、シリコンなどの半導体材料で得られた基板82(図6a)上に、弱化多孔質層81(図6b)を形成するステップを含む。
種85は、例えばSiでよい。
図6iを参照すると、下部結晶質層89が、応力を印加することによって弱化多孔質層81で切り離される。
任意選択で、ドープ結晶質層86の上面を仕上げるための処理を続ける。
図3を参照すると、構造を製作する方法は、シリコンなどの半導体材料で得られた基板102(図3a)の上面から種101、すなわちシリコン(図3b)を、図3cに関する埋込み非晶質層103を形成するために注入するステップを含む。
量*Ed(x)=Edc
この弱化ゾーン109は、層106内で層105の近くに形成され、後に見られるように、層106の一部分が切り離されるのを可能にする。
Claims (27)
- 少なくとも1層の薄層を備える構造を支持基板(32、52、62、82)上に製作する方法であって、
−いわゆる中間基板(32’、52’、62’、82’)であって、
−非晶質層(33、53、66、86)、
−点欠陥を含み、前記非晶質層(33、53、66、86)の直下にある第1の結晶質層(35、55、68、87)、および
−前記中間構造(32’、52’、62’、82’)の下部内にある第2の結晶質層(36、56、70、89)
を備える中間基板(32’、52’、62’、82’)を、前記支持基板から形成するステップと、
−前記中間構造(32’、52’、62’、82’)の上面上に、受取基板(40、60、72、91)を接合するステップと、
−点欠陥が生じた前記中間構造(32’、52’、62’、82’)の前記層(35、55、68、87)を、前記非晶質層(33、53、66、86)が前記中間構造(32’、52’、62’、82’)の上層となるように除去するステップと
を少なくとも含むことを特徴とする方法。 - 前記非晶質層(33、53、66、86)は、前記中間構造(32’、52’、62’、82’)の表面に形成されることを特徴とする請求項1に記載の方法。
- 前記非晶質層(33、53、66、86)は、前記中間構造(32’、52’、62’、82’)上に形成されることを特徴とする請求項2に記載の方法。
- 前記非晶質層(33、53、66、86)は、エピタキシャル成長された結晶質層(53、64)を堆積させ、続いて前記層(53、84)を全体的または部分的に非晶質化することによって形成されることを特徴とする請求項3に記載の方法。
- 前記非晶質層(33、53、66、86)は、非晶質層(33、53、66、86)を堆積させることによって形成されることを特徴とする請求項3に記載の方法。
- 前記非晶質層(33、53、66、86)は、前記中間構造(32’、52’、62’、82’)内に、前記中間構造(32’、52’、62’、82’)の上層、いわゆる表面非晶質層(53、86)となるように形成されることを特徴とする請求項2に記載の方法。
- 前記非晶質層(33、53、66、86)は、前記中間構造(32’、52’、62’、82’)内に、前記中間構造(32’、52’、62’、82’)の上部内にある第3の結晶質層(34、67)の直下にある埋込み層、いわゆる埋込み非晶質層(33、53、66、86)となるように形成されることを特徴とする請求項2に記載の方法。
- 前記非晶質層(33、53、66、86)は、前記支持基板(32、52、62、82)に種を注入することによって得られることを特徴とする請求項6または7に記載の方法。
- 前記受取基板(40、60、72、91)を接合する前記ステップの前に、前記非晶質層(33、53、66、86)を、前記中間構造(32’、52’、62’、82’)の上面を通じて種を注入することによってドープするステップを含むことを特徴とする請求項1または2に記載の方法。
- 前記非晶質層(33、53、66、86)を形成する前記ステップ、および点欠陥が生じた前記中間構造(32’、52’、62’、82’)の前記層(35、55、68、87)を除去する前記ステップの後で、受取基板(40、60、72、91)を接合する前記ステップの前に、前記非晶質層(33、53、66、86)を、種を注入することによってドープするステップを含むことを特徴とする請求項1または2に記載の方法。
- 前記非晶質層(33、53、66、86)に注入されるドーパントは、前記非晶質層(33、53、66、86)を再結晶化させる熱処理を施すことによって活性化されることを特徴とする請求項2乃至8のいずれかに記載の方法。
- 前記熱処理は、550から650℃で1から2時間実施されることを特徴とする請求項11に記載の方法。
- 点欠陥が生じた前記中間構造(32’、52’、62’、82’)の前記層(35、55、68、87)を除去する前記ステップは、前記中間構造(32’、52’、62’、82’)内に弱化ゾーン(39、57、61、81)を形成し、次いで応力を印加することによって得られることを特徴とする請求項1乃至12のいずれかに記載の方法。
- 前記非晶質層(33、53、66、86)の形成中に点欠陥が生じた、前記中間構造(32’、52’、62’、82’)の前記層(35、55、68、87)を除去する前記ステップは、
−前記中間構造(32’、52’、62’、82’)内に埋込み弱化ゾーン(39、59)を形成するように、イオンまたはガス種を前記中間構造(32’、52’、62’、82’)の上層を通じて注入するステップと、
−前記弱化ゾーン(39、59)内に割れを生じさせて、前記中間構造(32’、52’、62’、82’)の上層を切り離すステップと
に従って実施されることを特徴とする請求項13に記載の方法。 - 前記注入ステップは、水素注入を施すものであることを特徴とする請求項14に記載の方法。
- 前記注入ステップは、ヘリウム注入を施すものであることを特徴とする請求項14に記載の方法。
- 前記注入ステップは、少なくとも2つの異なる原子種の共注入を施すものであることを特徴とする請求項14に記載の方法。
- 前記注入ステップ中に、水素種およびヘリウム種が共注入されることを特徴とする請求項17に記載の方法。
- 前記水素種およびヘリウム種は、連続して注入されることを特徴とする請求項18に記載の方法。
- ヘリウムは、水素より前に注入されることを特徴とする請求項19に記載の方法。
- 前記種注入のパラメータは、前記弱化ゾーン(39、59)が、前記点欠陥を含む前記層(35、55)に配置されるように選択されることを特徴とする請求項14乃至20のいずれかに記載の方法。
- 前記種注入のパラメータは、前記弱化ゾーン(59)が、前記点欠陥を含む前記層(55)の上方に配置されるように選択されることを特徴とする請求項14乃至20のいずれかに記載の方法。
- 前記種注入のパラメータは、前記弱化ゾーン(39)が、点欠陥を含む前記層(35)の下に配置されるように選択されることを特徴とする請求項14乃至20のいずれかに記載の方法。
- 点欠陥が生じた前記中間構造(32’、52’、62’、82’)の前記層(35、55、68、87)を除去する前記ステップは、前記エピタキシャル成長された結晶質層(64、84)を堆積させる前に前記支持基板(62、82)上にある、弱化多孔質層(61、81)において実施されることを特徴とする請求項4または13に記載の方法。
- 前記中間構造(32’、52’、62’、82’)の上面上に前記受取基板(40、60、72、91)を接合する前記ステップの間に、プラズマ活性化ステップを含むことを特徴とする請求項1乃至24のいずれかに記載の方法。
- 支持基板上に非晶質材料の少なくとも1層の薄層を備える基板であって、受取基板(40)、中央結晶質層(34)、および非晶質層(33)を備え、前記受取基板(40)、前記結晶質層(34)、および前記非晶質層(33)に、どんなEORタイプの点欠陥もないことを特徴とする基板。
- 少なくとも1つの受取基板(40、60、72、91)、およびEORタイプの点欠陥がない上部ドープ結晶質層(41、57、73、86)を備える基板であって、前記ドープ結晶質層(41、57、73、86)が、1e20at/cm3以上のドープ濃度を有することを特徴とする基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0602178A FR2898430B1 (fr) | 2006-03-13 | 2006-03-13 | Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede |
FR06/02178 | 2006-03-13 | ||
PCT/EP2007/052372 WO2007104767A1 (en) | 2006-03-13 | 2007-03-13 | Method for making a structure comprising at least one thin layer in an amorphous material obtained by epitaxy on a supporting substrate and structure obtained according to said method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009529800A true JP2009529800A (ja) | 2009-08-20 |
JP2009529800A5 JP2009529800A5 (ja) | 2010-10-14 |
JP5133908B2 JP5133908B2 (ja) | 2013-01-30 |
Family
ID=37103175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008558811A Active JP5133908B2 (ja) | 2006-03-13 | 2007-03-13 | エピタキシによって支持基板上に得られる、非晶質材料の少なくとも1層の薄層を備える構造を製作する方法、およびその方法により得られた構造 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7585749B2 (ja) |
EP (1) | EP2005466B1 (ja) |
JP (1) | JP5133908B2 (ja) |
KR (1) | KR101015159B1 (ja) |
CN (1) | CN101421837B (ja) |
FR (1) | FR2898430B1 (ja) |
WO (1) | WO2007104767A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013030773A (ja) * | 2011-07-28 | 2013-02-07 | Soytec | 単結晶の半導体層を支持基板上に転写する方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007052626B4 (de) | 2007-11-05 | 2018-05-30 | Robert Bosch Gmbh | Verfahren zur Herstellung von porösen Strukturen in auf Silizium basierenden Halbleiterstrukturen |
WO2009154982A1 (en) * | 2008-05-28 | 2009-12-23 | Sarnoff Corporation | Back-illuminated imager using ultra-thin silicon on insulator substrates |
FR2935067B1 (fr) * | 2008-08-14 | 2011-02-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure semi-conductrice plan de masse enterre |
EP2200084A1 (en) * | 2008-12-22 | 2010-06-23 | S.O.I. TEC Silicon | Method of fabricating a back-illuminated image sensor |
US20100216295A1 (en) * | 2009-02-24 | 2010-08-26 | Alex Usenko | Semiconductor on insulator made using improved defect healing process |
JP2012033750A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 半導体装置及びその製造方法 |
US8669135B2 (en) * | 2012-08-10 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for fabricating a 3D image sensor structure |
US9490201B2 (en) * | 2013-03-13 | 2016-11-08 | Intel Corporation | Methods of forming under device interconnect structures |
US9111996B2 (en) * | 2013-10-16 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor-on-insulator structure and method of fabricating the same |
US9385022B2 (en) * | 2014-05-21 | 2016-07-05 | Globalfoundries Inc. | Silicon waveguide on bulk silicon substrate and methods of forming |
EP3168862B1 (en) * | 2014-07-10 | 2022-07-06 | Sicoxs Corporation | Semiconductor substrate and semiconductor substrate production method |
KR102365963B1 (ko) | 2015-06-23 | 2022-02-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 액정 표시 장치 |
FR3045934B1 (fr) * | 2015-12-22 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un empilement de dispositifs electroniques |
FR3045935B1 (fr) | 2015-12-22 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un empilement de dispositifs electroniques. |
FR3051971B1 (fr) | 2016-05-30 | 2019-12-13 | Soitec | Procede de fabrication d'une structure semi-conductrice comprenant un interposeur |
US10840080B2 (en) * | 2017-09-20 | 2020-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming SOI substrates |
FR3077924B1 (fr) * | 2018-02-13 | 2020-01-17 | Soitec | Structure demontable et procede de demontage utilisant ladite structure |
US11018229B2 (en) * | 2018-09-05 | 2021-05-25 | Micron Technology, Inc. | Methods of forming semiconductor structures |
US10790145B2 (en) | 2018-09-05 | 2020-09-29 | Micron Technology, Inc. | Methods of forming crystallized materials from amorphous materials |
FR3091620B1 (fr) * | 2019-01-07 | 2021-01-29 | Commissariat Energie Atomique | Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture |
US12009252B2 (en) * | 2021-04-05 | 2024-06-11 | Alexander Yuri Usenko | Method of making a silicon on insulator wafer |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231073A (ja) * | 1994-02-17 | 1995-08-29 | Canon Inc | 半導体基板及びその製造方法 |
JPH07283381A (ja) * | 1994-04-08 | 1995-10-27 | Canon Inc | 貼合わせ半導体基体の製造方法 |
JPH10200080A (ja) * | 1996-11-15 | 1998-07-31 | Canon Inc | 半導体部材の製造方法 |
JPH1174209A (ja) * | 1997-08-27 | 1999-03-16 | Denso Corp | 半導体基板の製造方法 |
JP2003506883A (ja) * | 1999-08-10 | 2003-02-18 | シリコン ジェネシス コーポレイション | 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス |
JP2005510085A (ja) * | 2001-11-16 | 2005-04-14 | バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド | 極浅接合を形成するための方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05251292A (ja) * | 1992-03-06 | 1993-09-28 | Nec Corp | 半導体装置の製造方法 |
JP2000349266A (ja) * | 1999-03-26 | 2000-12-15 | Canon Inc | 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法 |
US6333217B1 (en) * | 1999-05-14 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Method of forming MOSFET with channel, extension and pocket implants |
US7183177B2 (en) * | 2000-08-11 | 2007-02-27 | Applied Materials, Inc. | Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement |
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
US20050026432A1 (en) * | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
US6696352B1 (en) * | 2001-09-11 | 2004-02-24 | Silicon Wafer Technologies, Inc. | Method of manufacture of a multi-layered substrate with a thin single crystalline layer and a versatile sacrificial layer |
ITTO20011129A1 (it) * | 2001-12-04 | 2003-06-04 | Infm Istituto Naz Per La Fisi | Metodo per la soppressione della diffusione anomala transiente di droganti in silicio. |
US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US6638872B1 (en) * | 2002-09-26 | 2003-10-28 | Motorola, Inc. | Integration of monocrystalline oxide devices with fully depleted CMOS on non-silicon substrates |
US20040262686A1 (en) * | 2003-06-26 | 2004-12-30 | Mohamad Shaheen | Layer transfer technique |
US7109099B2 (en) * | 2003-10-17 | 2006-09-19 | Chartered Semiconductor Manufacturing Ltd. | End of range (EOR) secondary defect engineering using substitutional carbon doping |
-
2006
- 2006-03-13 FR FR0602178A patent/FR2898430B1/fr active Active
- 2006-08-14 US US11/504,256 patent/US7585749B2/en active Active
-
2007
- 2007-03-13 CN CN2007800089418A patent/CN101421837B/zh active Active
- 2007-03-13 KR KR1020087021287A patent/KR101015159B1/ko active IP Right Grant
- 2007-03-13 WO PCT/EP2007/052372 patent/WO2007104767A1/en active Application Filing
- 2007-03-13 EP EP07726870.4A patent/EP2005466B1/en active Active
- 2007-03-13 JP JP2008558811A patent/JP5133908B2/ja active Active
-
2009
- 2009-08-04 US US12/535,056 patent/US8212249B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231073A (ja) * | 1994-02-17 | 1995-08-29 | Canon Inc | 半導体基板及びその製造方法 |
JPH07283381A (ja) * | 1994-04-08 | 1995-10-27 | Canon Inc | 貼合わせ半導体基体の製造方法 |
JPH10200080A (ja) * | 1996-11-15 | 1998-07-31 | Canon Inc | 半導体部材の製造方法 |
JPH1174209A (ja) * | 1997-08-27 | 1999-03-16 | Denso Corp | 半導体基板の製造方法 |
JP2003506883A (ja) * | 1999-08-10 | 2003-02-18 | シリコン ジェネシス コーポレイション | 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス |
JP2005510085A (ja) * | 2001-11-16 | 2005-04-14 | バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド | 極浅接合を形成するための方法 |
Non-Patent Citations (1)
Title |
---|
JPN7012001179; Nguyen, P, et al.: '"Mechanism of the smart cut? layer transfer in silicon by hydrogen and helium coimplantation in the' Journal of Applied Physics Vol. 97, No. 8, 20050427, pp. 083527-1 - 083527-5 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013030773A (ja) * | 2011-07-28 | 2013-02-07 | Soytec | 単結晶の半導体層を支持基板上に転写する方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20080100222A (ko) | 2008-11-14 |
EP2005466B1 (en) | 2013-07-17 |
KR101015159B1 (ko) | 2011-02-16 |
US20070210307A1 (en) | 2007-09-13 |
US20100044706A1 (en) | 2010-02-25 |
EP2005466A1 (en) | 2008-12-24 |
US8212249B2 (en) | 2012-07-03 |
CN101421837B (zh) | 2011-06-15 |
FR2898430A1 (fr) | 2007-09-14 |
FR2898430B1 (fr) | 2008-06-06 |
JP5133908B2 (ja) | 2013-01-30 |
WO2007104767A1 (en) | 2007-09-20 |
CN101421837A (zh) | 2009-04-29 |
US7585749B2 (en) | 2009-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5133908B2 (ja) | エピタキシによって支持基板上に得られる、非晶質材料の少なくとも1層の薄層を備える構造を製作する方法、およびその方法により得られた構造 | |
CN102903664B (zh) | 将单晶半导体层转移到支承衬底上的方法 | |
CN100419135C (zh) | 低缺陷密度的改变取向的Si及其产品 | |
KR100614860B1 (ko) | 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법 | |
TW200807571A (en) | Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors | |
US7833877B2 (en) | Method for producing a semiconductor substrate | |
US6995075B1 (en) | Process for forming a fragile layer inside of a single crystalline substrate | |
US20230369038A1 (en) | Methods of forming soi substrates | |
US20110165758A1 (en) | Method for making a structure comprising a step for implanting ions in order to stabilize the adhesive bonding interface | |
CN107146758B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
JP2005268792A (ja) | 半導体デバイス製造方法、半導体デバイス、および装置 | |
JP2013503468A (ja) | 三重注入を使用する、開裂によりシリコン薄膜を脱離させる方法 | |
US7799651B2 (en) | Method of treating interface defects in a substrate | |
TWI842398B (zh) | 絕緣體上半導體型多層結構之製造方法 | |
US20240030061A1 (en) | Donor substrate for the transfer of a thin layer and associated transfer method | |
JP2511461B2 (ja) | 半導体基板の製造方法 | |
TW202345408A (zh) | 具有再結晶及活化摻雜物之共同化步驟的用於製造3d電路之方法 | |
KR20110123963A (ko) | 기판 제조 방법 | |
JPH10242056A (ja) | 結晶性薄膜成膜方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5133908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |