JPH10335341A

JPH10335341A - 半導体装置の製造方法

Info

Publication number: JPH10335341A
Application number: JP13845297A
Authority: JP
Inventors: Hideo Yamagata; 秀夫山縣
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-05-28
Filing date: 1997-05-28
Publication date: 1998-12-18

Abstract

(57)【要約】【課題】気相ドーピング法により形成した第１導電型
のベース領域上にエピタキシャル成長法により第２導電
型のエミッタ領域を形成する際に、エミッタ領域を所望
の不純物濃度で安定に形成することができるとともに、
ベース領域の接合深さの増加を抑えることができる半導
体装置の製造方法を提供する。【解決手段】ｎ^-型エピタキシャル層４中に気相ドー
ピング法によりＢをドープしてｐ⁺型真性ベース領域１
５を形成し、気相ドーピングの際にｎ^-型エピタキシャ
ル層４の表面に吸着したＢからなる不純物層１６を気相
エッチング法により除去した後、ｐ⁺型真性ベース領域
１５上にエピタキシャル成長法によりＰのようなｎ型不
純物をドープしたｎ⁺型エミッタ領域１７を形成する。
不純物層１６を除去するための気相エッチングおよびｎ
⁺型エミッタ領域１７を形成するためのエピタキシャル
成長は、ｐ⁺型真性ベース領域１５を形成するための気
相ドーピングの温度以下の温度で行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関する。

【０００２】

【従来の技術】図１５は、バイポーラトランジスタ、特
に、ｎｐｎトランジスタの構造を模式的に示す略線図で
ある。

【０００３】図１５に示すように、ｎｐｎトランジスタ
は、ｐ型シリコン（Ｓｉ）基板１０１中の所定部分に、
埋め込みコレクタ領域となるｎ⁺型埋め込み層１０２が
設けられ、半導体基板１０１上にｎ^-型エピタキシャル
層１０３が設けられている。ｎ^-型エピタキシャル層１
０３中の所定部分には、ｐ型ベース領域１０４が設けら
れ、ｐ型ベース領域１０４の上層にはｎ⁺型エミッタ領
域１０５が設けられている。ｐ型ベース領域１０４から
離れた所定の位置におけるｎ^-型エピタキシャル層１０
３中には、ｎ⁺型コレクタ領域１０６が設けられてい
る。ｎ^-型エピタキシャル層１０３上には、ＳｉＯ₂膜
からなる層間絶縁膜１０７が設けられている。ｐ型ベー
ス領域１０４、ｎ⁺型エミッタ領域１０５およびｎ⁺型
コレクタ領域１０６に対応する層間絶縁膜１０７には、
それぞれ、開口部１０８〜１１０が設けられている。そ
して、ｐ型ベース領域１０４、ｎ⁺型エミッタ領域１０
５およびｎ⁺型コレクタ領域１０６には、それぞれ、開
口部１０８〜１１０を通して、ベース電極１１１、エミ
ッタ電極１１２およびコレクタ電極１１３が接続してい
る。

【０００４】ところで、一般的に、バイポーラトランジ
スタの応答速度は、ベース領域を通過する少数キャリア
の通過時間により決まる。このため、上述のｎｐｎトラ
ンジスタにおいては、その高速化のために、ｐ型ベース
領域１０４を不純物濃度を高く（例えば１×１０¹⁸／ｃ
ｍ³〜１×１０¹⁹ｃｍ³程度）、かつ、接合深さを小さ
く（ベース幅を小さく）して形成することが不可欠であ
る。しかしながら、従来、このｐ型ベース領域１０４
は、イオン注入法によりｎ^-型エピタキシャル層１０３
中にボロン（Ｂ）のようなｐ型不純物をドープして形成
されていたため、注入不純物のチャネリング効果によ
り、ｐ型ベース領域１０４の接合深さを４０ｎｍ以下と
することは困難であった。

【０００５】そこで、この問題を解決するために、チャ
ネリングの問題のない気相ドーピング法を用いてベース
領域を形成する方法が提案された。ここで、まず、この
気相ドーピングのメカニズムについて、Ｓｉ基板中にＢ
をドープする場合を例に説明する。すなわち、気相ドー
ピング法によりＳｉ基板中にＢをドープする場合は、ド
ーピングガスとしてジボラン（Ｂ₂Ｈ₆）ガス、キャリ
アガスとして水素（Ｈ₂）ガスを用い、例えば、約８０
０℃〜９００℃の温度で約１２０秒のドーピングを行っ
た後、約６０秒のポストアニーリングを行う。このと
き、水素ターミネートされたＳｉ基板の表面にＢ原子が
物理吸着した後、マイグレーションを起こしながらＳｉ
基板中のＳｉと化学吸着をしてＳｉ基板中に拡散すると
考えられる（SSDM (1996)124）。

【０００６】また、気相ドーピング法を用いたバイポー
ラトランジスタの製造方法としては、上述のように気相
ドーピング法によりＢをドープしてｐ型ベース領域を形
成した後、このｐ型ベース領域上の所定部分にエミッタ
電極形成用の多結晶Ｓｉ膜を形成し、この多結晶Ｓｉ膜
にリン（Ｐ）をドープした後、９００℃〜９５０℃の温
度で１０秒程度の熱処理を行うことにより、この多結晶
Ｓｉ膜からｐ型ベース領域の上層部にｎ型不純物である
Ｐを拡散させてｎ⁺型エミッタ領域を形成する方法があ
る（BCTM (1996)173）。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術では、気相ドーピング法により接合深さの小
さいベース領域を形成しても、その後に、エミッタ領域
を形成するために９００℃〜９５０℃程度の高温での熱
処理が行われるために、ベース領域の接合深さが大きく
なる（ベース幅が広がる）という問題がある。

【０００８】これを回避するためには、気相ドーピング
法によりベース領域を形成した後、このベース領域上
に、気相ドーピングの温度以下の温度でエピタキシャル
成長を行うことによりエミッタ領域を形成する方法が考
えられる。具体的には、例えば、Ｓｉ基板中に、８００
℃〜９００℃の温度でＢの気相ドーピングを行うことに
よりｐ型ベース領域を形成した後、このｐ型ベース領域
上に、６００℃〜８００℃の温度で、原料ガスとしてＳ
ｉＨ₂Ｃｌ₂ガス、ドーピングガスとしてＰＨ₃ガスを
用いたエピタキシャル成長法によりｎ⁺型エミッタ領域
を形成する。

【０００９】しかしながら、この場合、上述のように、
ｐ型ベース領域を形成するための気相ドーピング後のＳ
ｉ基板の表面には、この気相ドーピングの際に不純物と
して用いたＢが吸着している。このため、気相ドーピン
グ後にエピタキシャル成長法によりｎ⁺型エミッタ領域
を形成する場合は、Ｓｉ基板の表面に吸着したＢによっ
て、ｎ⁺型エミッタ領域の導電型を決定するｎ型不純物
であるＰの一部が相殺されるため、所望の不純物濃度が
得られないという問題が発生する。

【００１０】以上は、バイポーラトランジスタを形成す
る際に、気相ドーピング法によりベース領域を形成した
後、エピタキシャル成長法によりエミッタ領域を形成す
る場合の問題であるが、同様な問題は、半導体基体中に
気相ドーピング法により拡散層を形成した後、少なくと
もこの拡散層に対応する部分における半導体基体上にエ
ピタキシャル層を形成する場合にも起こりうるものであ
る。

【００１１】したがって、この発明の目的は、気相ドー
ピング法により形成した第１導電型の拡散層上に第２導
電型のエピタキシャル層を形成する際に、エピタキシャ
ル層を所望の不純物濃度で安定に形成することができる
とともに、拡散層の接合深さの増加を抑えることができ
る半導体装置の製造方法を提供することにある。

【００１２】この発明の他の目的は、気相ドーピング法
により形成した第１導電型のベース領域上にエピタキシ
ャル成長法により第２導電型のエミッタ領域を形成する
際に、エミッタ領域を所望の不純物濃度で安定に形成す
ることができるとともに、ベース領域の接合深さの増加
を抑えることができる半導体装置の製造方法を提供する
ことにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、半導体基体中に気相ドー
ピング法により第１導電型の不純物をドーピングして第
１導電型の拡散層を形成する工程と、拡散層を形成する
ための気相ドーピングの温度以下の温度でエピタキシャ
ル成長を行うことにより、少なくとも拡散層に対応する
部分における半導体基体上に、第２導電型の不純物がド
ープされた第２導電型のエピタキシャル層を形成する工
程とを有する半導体装置の製造方法において、拡散層を
形成した後、エピタキシャル層を形成する前に、拡散層
を形成するための気相ドーピングの際に半導体基体の表
面に吸着した第１導電型の不純物からなる層を除去する
工程をさらに有することを特徴とするものである。

【００１４】この発明の第２の発明は、バイポーラトラ
ンジスタを有する半導体装置の製造方法において、半導
体基体上に気相ドーピング法により第１導電型の不純物
をドープして第１導電型のベース領域を形成する工程
と、ベース領域を形成するための気相ドーピングの温度
以下の温度でエピタキシャル成長を行うことにより、ベ
ース領域に対応する部分における半導体基体上に、第２
導電型の不純物がドープされた第２導電型のエミッタ領
域を形成する工程とを有するとともに、ベース領域を形
成した後、エミッタ領域を形成する前に、ベース領域を
形成するための気相ドーピングの際に半導体基体の表面
に吸着した第１導電型の不純物からなる層を除去する工
程をさらに有することを特徴とする半導体装置の製造方
法。

【００１５】この発明の第１の発明および第２の発明に
おいては、半導体基体として、例えば、シリコン基板や
エピタキシャルシリコン層が用いられる。また、第１導
電型の不純物は典型的にはボロンであり、第２導電型の
不純物は例えばリンである。

【００１６】この発明の第１の発明および第２の発明に
おいて、第１導電型の拡散層を形成するための気相ドー
ピングの温度および第１導電型のベース領域を形成する
ための気相ドーピングの温度は、それぞれ、例えば８０
０℃〜１０００℃、好ましくは例えば８００℃〜９５０
℃に選ばれ、第２導電型のエピタキシャル層を形成する
ためのエピタキシャル成長の温度および第２導電型のエ
ミッタ領域を形成するためのエピタキシャル成長の温度
は、それぞれ、例えば６００℃〜８００℃に選ばれる。

【００１７】また、この発明の第１の発明および第２の
発明においては、半導体基体の表面に吸着した第１導電
型の不純物からなる層を、拡散層またはベース領域を形
成するための気相ドーピングの温度以下の温度で除去す
る。また、半導体基体の表面に吸着した第１導電型の不
純物からなる層は、例えば、気相エッチング法により除
去する。この気相エッチングの際には、エッチングガス
として、例えば、塩化水素ガスや塩素ガスのような塩素
系ガス、上述の塩素系ガスと水素ガスとの混合ガスまた
はフッ化水素ガスを用いることが可能である。また、こ
の気相エッチングの際に、エッチングガスとして塩素系
ガスまたは塩素系ガスと水素ガスとの混合ガスを用いる
場合、エッチング速度を十分に速く、かつ、気相ドーピ
ングの温度以下で気相エッチングを行う観点から、気相
エッチングの温度を、例えば７００℃以上９５０℃以下
とし、エッチングガスとしてフッ化水素ガスを用いる場
合は、気相エッチングの温度を、例えば室温とする。

【００１８】また、この発明の第１の発明において、気
相ドーピング法により第１の拡散層を形成する工程、第
１導電型の拡散層を形成するための気相ドーピングの際
に半導体基体の表面に吸着した第１導電型の不純物から
なる層を除去する工程およびエピタキシャル成長法によ
り第２導電型のエピタキシャル層を形成する工程は、同
一の反応炉内で連続して行うことが可能である。同様
に、この発明の第２の発明において、気相ドーピング法
により第１導電型のベース領域を形成する工程、第１導
電型のベース領域を形成するための気相ドーピングの際
に半導体基体の表面に吸着した第１導電型の不純物から
なる層を除去する工程およびエピタキシャル成長法によ
り第２導電型のエミッタ領域を形成する工程は、同一の
反応炉内で連続して行うことが可能である。これらの場
合、気相ドーピング法により半導体基体の表面に吸着し
た第１導電型の不純物からなる層は、第１導電型の拡散
層または第１導電型のベース領域を形成するための気相
ドーピングの温度とほぼ同一の温度で除去することが可
能である。

【００１９】上述のように構成されたこの発明の第１の
発明によれば、半導体基体中に気相ドーピング法により
第１導電型の拡散層を形成した後、この第１導電型の拡
散層を形成するための気相ドーピングの温度以下の温度
でエピタキシャル成長を行うことにより、少なくとも第
１導電型の拡散層に対応する部分における半導体基体上
に第２導電型のエピタキシャル層を形成する前に、第１
導電型の拡散層を形成するための気相ドーピングによっ
て半導体基体の表面に吸着した第１導電型の不純物から
なる層を除去するようにしている。その結果、第２導電
型のエピタキシャル層を形成する際に、このエピタキシ
ャル層の導電型を決定する第２導電型の不純物が、第１
導電型の拡散層を形成するための気相ドーピングの際に
半導体基体の表面に吸着した第１導電型の不純物によっ
て相殺されることがほとんどなくなる。これにより、第
１導電型の拡散層を形成するための気相ドーピングの際
に半導体基体の表面に吸着した第１導電型の不純物の影
響をほとんど受けずに、第２導電型のエピタキシャル層
を所望の不純物濃度で安定に形成することができる。し
かも、第２導電型のエピタキシャル層を形成するための
エピタキシャル成長の温度は、第１導電型の拡散層を形
成するための気相ドーピングの温度以下であるので、こ
のエピタキシャル成長の際に、半導体基体中に形成され
た第１導電型の拡散層の接合深さが大きくなることを抑
えることができ、半導体基体中に接合深さの小さい第１
導電型の拡散層を形成することができる。

【００２０】上述のように構成されたこの発明の第２の
発明によれば、半導体基体中に気相ドーピング法により
第１導電型のベース領域を形成した後、この第１導電型
のベース領域を形成するための気相ドーピングの温度以
下の温度でエピタキシャル成長を行うことにより、第１
導電型のベース領域に対応する部分における半導体基体
上に第２導電型のエミッタ領域を形成する前に、第１導
電型のベース領域を形成するための気相ドーピングによ
って半導体基体の表面に吸着した第１導電型の不純物か
らなる層を除去するようにしている。その結果、第２導
電型のエミッタ領域を形成する際に、このエミッタ領域
の導電型を決定する第２導電型の不純物が、第１導電型
のベース領域を形成するための気相ドーピングの際に半
導体基体の表面に吸着した第１導電型の不純物によって
相殺されることがほとんどなくなる。これにより、第１
導電型のベース領域を形成するための気相ドーピングの
際に半導体基体の表面に吸着した第１導電型の不純物の
影響をほとんど受けずに、第２導電型のエミッタ領域を
所望の不純物濃度で安定に形成することができる。しか
も、第２導電型のエミッタ領域を、エピタキシャル成長
法により形成しているため、不純物の活性化のための高
温での熱処理を行う必要がなく、さらに、このときのエ
ピタキシャル成長の温度を、ベース領域を形成するため
の気相ドーピングの温度以下としているので、接合深さ
の小さいベース領域を形成することができる。

【００２１】

【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。なお、実施形態の全
図において、同一または対応する部分には同一の符号を
付す。ここでは、この発明の一実施形態による半導体装
置の製造方法について、ｎｐｎトランジスタを有する半
導体装置を製造する場合を例にとって説明する。

【００２２】すなわち、この一実施形態による半導体装
置の製造方法においては、まず、図１に示すように、例
えば、熱酸化法によりｐ型Ｓｉ基板のような半導体基板
１の表面を酸化することにより、この半導体基板１上に
所定の厚さのＳｉＯ₂膜２を形成し、リソグラフィー法
およびエッチング法を用いて、このＳｉＯ₂膜２の所定
部分に開口部を形成する。次に、このＳｉＯ₂膜２をマ
スクとして用いて、例えば、Ｓｂ₂Ｏ₃の固体拡散源を
用いた拡散法により、半導体基板１中の所定部分に、ｎ
ｐｎトランジスタの埋め込みコレクタ領域となるｎ⁺型
埋め込み層３を形成する。このｎ⁺型埋め込み層３の不
純物濃度は、例えば１×１０¹⁸／ｃｍ³〜１×１０¹⁹／
ｃｍ³程度に選ばれる。

【００２３】次に、図２に示すように、半導体基板１上
のＳｉＯ₂膜２を除去した後、半導体基板１上に、既存
のエピタキシャル成長法により所定の厚さの例えばｎ^-
型Ｓｉからなるｎ^-型エピタキシャル層４を形成する。
このｎ^-型エピタキシャル層４の不純物濃度は、例えば
１×１０¹⁶／ｃｍ³程度以下に選ばれる。このｎ^-型エ
ピタキシャル層４の形成の際には、ｎ⁺型埋め込み層３
中の不純物がｎ^-型エピタキシャル層４の下層側に拡散
し、ｎ^-型エピタキシャル層４の下層にもｎ⁺型埋め込
み層３が形成される。次に、ｎ^-型エピタキシャル層４
の所定部分を、例えばＬＯＣＯＳ法により選択的に酸化
してフィールド絶縁膜５を形成し、素子分離を行う。こ
の際、既存の平坦化技術を用いて、フィールド絶縁膜５
の表面をほぼ平坦にする。

【００２４】次に、ｎ^-型エピタキシャル層４およびフ
ィールド絶縁膜５上に所定形状のレジストパターン（図
示せず）を形成し、このレジストパターンをマスクとし
て、フィールド絶縁膜５の下側におけるｎ^-型エピタキ
シャル層４中の所定部分に、イオン注入法によりＢのよ
うなｐ型不純物を選択的にドープする。次に、このイオ
ン注入の際にマスクとして用いたレジストパターンを除
去した後、注入不純物の電気的活性化のための熱処理を
行うことにより、図３に示すように、フィールド絶縁膜
５の下側におけるｎ^-型エピタキシャル層４中の所定部
分に、ｐ⁺型素子分離層６を形成する。

【００２５】次に、ｎ^-型エピタキシャル層４およびフ
ィールド絶縁膜５上に所定形状のレジストパターン（図
示せず）を形成し。このレジストパターンをマスクとし
て、活性領域におけるｎ^-型エピタキシャル層４中の所
定部分に、例えばイオン注入法によりＰのようなｎ型不
純物を選択的にドープする。次に、このイオン注入の際
にマスクとして用いたレジストパターンを除去した後、
注入不純物の電気的活性化のための熱処理を行うことに
より、図４に示すように、活性領域におけるｎ^-型エピ
タキシャル層４中の所定部分に、ｎ⁺型埋め込み拡散層
３と接続するｎ⁺型プラグ層７を形成する。このｎ⁺型
プラグ層７は、コレクタ抵抗を低減するためのものであ
る。

【００２６】次に、図５に示すように、全面に、例えば
ＣＶＤ法により例えばＳｉＯ₂膜からなる層間絶縁膜８
を形成する。次に、この層間絶縁膜８の所定部分を選択
的にエッチング除去することにより、ｎｐｎトランジス
タのベース領域およびエミッタ領域となる部分に開口部
９を形成する。

【００２７】次に、全面に、例えばＣＶＤ法によりベー
ス電極形成用の多結晶Ｓｉ膜を形成した後、この多結晶
Ｓｉ膜中に例えばＢをイオン注入する。この後、この多
結晶Ｓｉ膜を所定形状にパターニングする。次に、図６
に示すように、全面に、例えばＣＶＤ法により例えばＳ
ｉＯ₂膜からなる層間絶縁膜１０を形成する。次に、層
間絶縁膜１０および多結晶Ｓｉ膜を所定形状にパターニ
ングすることにより、ベース電極１１を形成するととも
に開口部１２を形成する。

【００２８】次に、全面に、例えばＣＶＤ法により所定
の厚さのＳｉＯ₂膜を形成した後、例えば反応性イオン
エッチング（ＲＩＥ）法により、このＳｉＯ₂膜をエッ
チバックすることにより、図７に示すように、開口部１
２の内壁にサイドウォール１３を形成する。次に、例え
ば窒素（Ｎ₂）ガスなどの不活性ガス雰囲気中で、所定
の温度で熱処理を行うことにより、ベース電極１１から
その下層のｎ^-型エピタキシャル層４中にｐ型不純物で
あるＢが拡散されて、ベース抵抗を低減するためのｐ⁺
型外部ベース領域１４が形成される。この際、ｐ⁺型外
部ベース領域１４は、サイドウォール１３で囲まれた領
域の内側にまで広がるようにする。

【００２９】次に、半導体基板１の表面に付着している
有機物を除去するために、半導体基板１を、例えば、所
定の温度に加熱した硫酸と過酸化水素水との混合液を用
いて洗浄する。次に、半導体基板１の表面のパーティク
ルを除去するために、半導体基板１を、例えば、所定の
温度に加熱したアンモニアと過酸化水素水との混合液を
用いて洗浄する。次に、半導体基板１の表面の金属汚染
物および自然酸化膜を除去するために、半導体基板１を
希フッ酸水溶液を用いて洗浄する。なお、この希フッ酸
水溶液による洗浄では、水素バッシベーション処理も行
われ、ｎ^-型エピタキシャル層４の露出した表面が水素
でターミネートされる。

【００３０】次に、図８に示すように、サイドウォール
１３で囲まれた部分におけるｎ^-型エピタキシャル層４
中、したがって、表面が露出した部分におけるｎ^-型エ
ピタキシャル層４中に、ドーピングガスとしてＢ₂Ｈ₆
ガス、キャリアガスとしてＨ₂ガスを用いた気相ドーピ
ング法により、約８００℃〜９５０℃の温度でＢをドー
プしてｐ⁺型真性ベース領域１５を形成する。このｐ⁺
型真性ベース領域１５の不純物濃度は、例えば５×１０
¹⁸／ｃｍ³〜１×１０¹⁹／ｃｍ³程度に選ばれる。この
気相ドーピングの条件の一例を挙げると、Ｂ₂Ｈ₆ガス
の流量は、０．１％のＢ₂Ｈ₆ガス（Ｈ₂ベース）を用
いた場合で４０〜５０ＳＣＣＭ、Ｈ₂ガスの流量は１０
ＳＬＭ、ドーピング温度は９００℃、ドーピング時間は
１２０秒である。この気相ドーピングは常圧（例えば
１．０１×１０¹⁵Ｐａ（７６０Ｔｏｒｒ））で行い、ド
ーピング後は６０秒程度のポストアリーリングを行う。
このｐ⁺型真性ベース領域１５の接合深さは、例えば４
０ｎｍである。なお、この気相ドーピングの際には、ｐ
型不純物として用いたＢが、ｎ^-型エピタキシャル層４
の露出した表面に吸着する。符号１６は、この気相ドー
ピングの際にｎ^-型エピタキシャル層４の表面（ｐ⁺型
真性ベース領域１５上）に吸着したＢからなる不純物層
を示す。

【００３１】次に、図９に示すように、例えばエッチン
グガスとして塩化水素（ＨＣｌ）ガスと水素ガスとの混
合ガスを用いた気相エッチング法により、上述の気相ド
ーピングの際にｎ^-型エピタキシャル層４の表面に吸着
したＢからなる不純物層１６を除去する。この気相エッ
チングは、ｐ⁺型真性ベース領域１５の接合深さが大き
くならないように、上述の気相ドーピングの温度以下の
温度で行う。この気相エッチングの条件の一例を挙げる
と、ＨＣｌガスの流量は０．２５〜２．５ＳＬＭ、Ｈ₂
ガスの流量は１０ＳＬＭ、エッチング温度は９００℃、
エッチング時間は０．５〜３分である。この気相エッチ
ングは常圧で行う。

【００３２】次に、図１０に示すように、例えば、原料
ガスとしてＳｉＨ₂Ｃｌ₂ガス、ドーピングガスとして
ＰＨ₃ガスを用い、ｐ⁺型真性ベース領域１５を形成す
るための気相ドーピングの温度以下の温度、好適には例
えば６００℃〜８００℃、具体的には例えば７００℃で
エピタキシャル成長を行うことにより、ｐ⁺型真性ベー
ス領域１５に対応する部分におけるｎ^-型エピタキシャ
ル層４上に、所定の厚さのエピタキシャル層（単結晶Ｓ
ｉ層）からなるｎ⁺型エミッタ領域１７を形成する。こ
のエピタキシャル成長は常圧で行う。なお、このエミッ
タ領域を形成するためのエピタキシャル成長の際には、
ＰＨ₃ガスの流量を調整して、ｐ⁺型真性ベース領域１
５との境界付近にｎ型不純物であるＰの濃度が例えば１
×１０¹⁸／ｃｍ³〜２×１０¹⁸／ｃｍ³程度のｎ^-型エ
ミッタ領域（図示せず）を形成した後、Ｐの濃度が例え
ば１×１０²⁰／ｃｍ³程度のｎ⁺型エミッタ領域１７を
形成する。また、このエミッタ領域を形成するためのエ
ピタキシャル成長の際には、サイドウォール１３の内側
において露出したｎ^-型エピタキシャル層４の表面上に
のみ単結晶Ｓｉ層が形成され、層間絶縁膜１０およびサ
イドウォール１３上には、多結晶Ｓｉ層１８が堆積す
る。

【００３３】この半導体装置の製造方法においては、上
述の図８〜図１０に示した各工程、すなわち、気相ドー
ピング法によりｐ⁺型真性ベース領域１５を形成する工
程、ｐ⁺型真性ベース領域１５を形成するための気相ド
ーピングの際にｎ^-型エピタキシャル層４の表面に吸着
したＢからなる不純物層１６を除去する工程、およびエ
ピタキシャル成長法によりｎ⁺型エミッタ領域１７を形
成する工程は、同一の反応炉内で連続して行うことが可
能である。

【００３４】図１１は、ｐ⁺型真性ベース領域１５の形
成からｎ⁺型エミッタ領域１７の形成までを、同一の反
応炉内で連続して行う場合の一例を示すタイムチャート
である。ここで、図１１Ａは反応炉内の温度を示し、図
１１Ｂ〜図１１Ｇは、それぞれ、Ｈ₂ガス、気相ドーピ
ングの際にドーピングガスとして用いられるＢ₂Ｈ₆ガ
ス、気相エッチングの際にエッチングガスとして用いら
れるＨＣｌガス、反応炉内をクリーニングする際にエッ
チングガスとして用いられるＨＣｌガス、エピタキシャ
ル成長の際に原料ガスとして用いられるＳｉＨ₂Ｃｌ₂
ガス、エピタキシャル成長の際にドーピングガスとして
用いられるＰＨ₃ガスを供給するタイミングを示す。な
お、図１１Ａにおいて、縦軸は、反応炉内の温度を摂氏
温度（℃）で示し、図１１Ｂ〜図１１Ｇにおいて、縦軸
は、各ガスの供給（オン）状態を高レベル、各ガスの停
止（オフ）状態を低レベルで示す。また、図１１Ａ〜図
１１Ｇにおいて、横軸は時間を示す。

【００３５】この場合、図１１に示すように、半導体基
板１を搬入する前の反応炉内の温度は、例えば５００℃
に設定され、一定に保持されている。この待機状態の反
応炉内に、希フッ酸水溶液を用いて水素パッシベーショ
ン処理を施した半導体基板１を搬入する。そして、この
半導体基板１の搬入後、気相ドーピングを行うために、
図１１Ａに示すように、反応炉内の温度を待機状態の５
００℃から９００℃まで上昇させる。なお、半導体基板
１の搬入後は、図１１Ｂに示すように、反応炉が再び待
機状態にされるまでの一連の処理の間、Ｈ₂ガスを反応
炉内に供給しておく。

【００３６】反応炉内の温度が９００℃に到達すると、
図１１Ｃに示すように、反応炉内にＢ₂Ｈ₆ガスを供給
し、気相ドーピング法によるｐ⁺型真性ベース領域１５
の形成を行う（ステップＳＴ１）。このステップＳＴ１
の間、反応炉内の温度は９００℃に保持される。なお、
このステップＳＴ１の終了後は、反応炉内へのＢ₂Ｈ₆
ガスの供給を停止する。

【００３７】ｐ⁺型真性ベース領域１５の形成のステッ
プＳＴ１に続いて、反応炉内の温度を９００℃に保持し
たままで、気相エッチング法による不純物層１６の除去
を行う（ステップＳＴ２）。このステップＳＴ２では、
図１１Ｄに示すように、反応炉内にＨＣｌガスを供給す
る。このステップＳＴ２の間も、ステップＳＴ１の場合
と同様に、反応炉内の温度は９００℃に保持される。な
お、このステップＳＴ２の終了後は、反応炉内へのＨＣ
ｌガスの供給を停止する。

【００３８】不純物層１６の除去のステップＳＴ２に続
いて、ステップＳＴ３にて、反応炉内の温度を気相ドー
ピングおよび気相エッチング時の温度である９００℃か
ら、エピタキシャル成長を行うための温度まで下降さ
せ、図１１Ｇに示すように、反応炉内にＰＨ₃ガスを供
給する。このステップＳＴ３では、反応炉内の温度がエ
ピタキシャル成長の温度である７００℃にされた後、一
定に保持され、反応炉内の状態が安定にされる。

【００３９】ステップＳＴ３で反応炉内の状態が安定に
された後、図１１Ｆに示すように、反応炉内にＳｉＨ₂
Ｃｌ₂ガスを供給し、このＳｉＨ₂Ｃｌ₂ガスとＰＨ₃
ガスとを原料として、ｎ⁺型エミッタ領域１７を形成す
るためのエピタキシャル成長を行う（ステップＳＴ
４）。このステップＳＴ４の間、反応炉内の温度は７０
０℃に保持される。このとき、図示は省略するが、ｐ⁺
型真性ベース領域１５との界面付近にｎ^-型エミッタ領
域が形成され、その上にｎ⁺型エミッタ領域１７が形成
されるように、ＰＨ₃ガスの流量を調節する。このステ
ップＳＴ４の終了後、反応炉内へのＳｉＨ₂Ｃｌ₂ガス
およびＰＨ₃ガスの供給を停止し、反応炉内の温度を５
００℃まで下げた後、半導体基板１を反応炉から搬出す
る。

【００４０】半導体基板１を反応炉から搬出した後は、
反応炉内の温度を例えば１１００℃まで上昇させ、図１
１Ｅに示すように、反応炉内にＨＣｌガスを供給し、気
相エッチング法により反応炉内に堆積したＳｉ膜を除去
する（ステップＳＴ５）。このステップＳＴ５の終了
後、エッチングガスとして用いたＨＣｌガスの供給を停
止する。続いて、図１１Ｆに示すように、反応炉内にＳ
ｉＨ₂Ｃｌ₂ガスを供給し、この反応炉内で半導体基板
１を保持するためのサセプター上にＳｉ膜をコーティン
グす（ステップＳＴ６）。なお、ステップＳＴ５および
ステップＳＴ６の間、反応炉内の温度は１１００℃に保
持される。ステップＳＴ６の終了後、反応炉内へのＳｉ
Ｈ₂Ｃｌ₂ガスの供給を停止し、反応炉内の温度を５０
０℃まで下降させる。そして、反応炉内の温度が５００
℃に到達した時点で、反応炉内へのＨ₂ガスの供給が停
止され、再び待機状態にされる。

【００４１】このようにして、ｎ⁺型エミッタ領域１７
の形成までを行った後、図１２に示すように、ｎ⁺型エ
ミッタ領域１７を形成するためのエピタキシャル成長の
際に、層間絶縁膜１０上に形成された多結晶Ｓｉ膜１８
を所定形状にパターニングする。次に、全面に、例えば
ＣＶＤ法により例えばＳｉＯ₂膜からなる層間絶縁膜１
９を形成する。

【００４２】次に、図１３に示すように、層間絶縁膜１
９，１０，８の所定部分を選択的にエッチング除去する
ことにより、接続孔２０〜２２を形成する。次に、例え
ばスパッタリング法により、例えばＴｉ膜とＴｉＮ膜と
を順次積層して形成することにより、ＴｉＮ／Ｔｉ積層
膜からなる密着層２３を形成する。次に、密着層２３上
に、例えばスパッタリング法により例えばＡｌ合金膜を
形成する。この後、Ａｌ合金膜および密着層２３を所定
形状にパターニングすることにより、接続孔２０〜２２
の部分で、それぞれ、密着層２３を介してベース電極１
１、ｎ⁺型エミッタ領域１７およびｎ⁺型プラグ層７と
接続するベース電極配線２４、エミッタ電極配線２５お
よびコレクタ電極配線２６を形成する。

【００４３】上述のように構成されたこの半導体装置の
製造方法によれば、ｎ^-型エピタキシャル層４中の所定
部分に、気相ドーピング法によりＢをドープしてｐ⁺型
真性ベース領域１５を形成した後、このｐ⁺型真性ベー
ス領域１５に対応する部分におけるｎ^-型エピタキシャ
ル層４上に、エミッタ領域を形成するためのエピタキシ
ャル成長を行う前に、ｐ⁺型真性ベース領域１５を形成
するための気相ドーピングの際にｎ^-型エピタキシャル
層４の表面に吸着したＢからなる不純物層１６を、気相
エッチング法により除去するようにしているので、ｎ^-
型エピタキシャル層およびｎ⁺型エミッタ領域１７の導
電型を決定するｎ型不純物であるＰが、ｐ⁺型真性ベー
ス領域１５を形成する際に用いたｐ型不純物であるＢに
より相殺されることがなくなる。これにより、次のよう
な効果を得ることができる。

【００４４】すなわち、図１４は、この半導体装置の製
造方法により形成されたｎｐｎトランジスタにおいて、
ｎ⁺型エミッタ領域１７の表面から半導体基板１の方向
へ向かって見たときの深さ方向の不純物分布の一例を示
す。図１４において、縦軸は対数で不純物濃度｜Ｎ_D−
Ｎ_A｜（Ｎ_D：ドナー不純物の濃度、Ｎ_A：アクセプタ
不純物の濃度）を示し、横軸はｎ⁺型エミッタ領域１７
の表面からの深さを示す。図１４に示すように、このｎ
ｐｎトランジスタにおいては、ｐ⁺型真性ベース領域１
５とｎ⁺型エミッタ領域１７との境界に、ｎ⁺型エミッ
タ領域１７の不純物濃度よりも低い不純物濃度のｎ^-型
エミッタ領域が形成されているが、このｎ^-型エミッタ
領域は、気相ドーピングの際に吸着したＢからなる不純
物層１６が除去されることによって清浄化されたｎ^-型
エピタキシャル層４の表面上（ｐ⁺型真性ベース領域１
５上）に形成されている。このため、ｎ^-型エミッタ領
域およびｎ⁺型エミッタ領域１７は、所望の不純物濃度
が得られている。以上のように、この半導体装置の製造
方法によれば、ｐ⁺型真性ベース領域１５を形成するた
めの気相ドーピングの際に、ｎ^-型エピタキシャル層４
の表面に吸着したＢからなる不純物層１６の影響をほと
んど受けることなく、エミッタ領域を形成するためのエ
ピタキシャル成長を行うことができるので、所望の不純
物濃度のｎ^-型エミッタ領域およびｎ⁺型エミッタ領域
１７を、安定に形成することができる。

【００４５】また、この半導体装置の製造方法によれ
ば、ｎ^-型エミッタ領域およびｎ⁺型エミッタ領域１７
をエピタキシャル成長法により形成しているため、不純
物の活性化のための高温での熱処理を行う必要がない。
さらに、気相ドーピング法によりｐ⁺型真性ベース領域
１５を形成した後、不純物層１６を除去するための気相
エッチング、ならびに、ｎ^-型エミッタ領域およびｎ⁺
型エミッタ領域１７を形成するためのエピタキシャル成
長を、それぞれ、ｐ⁺型真性ベース領域１５を形成する
ための気相ドーピングの温度以下の温度で行っている。
以上により、この半導体装置の製造方法によれば、気相
ドーピング法により形成されたｐ⁺型真性ベース領域１
５の接合深さが、その後の工程において増加することを
抑えることができ、したがって、接合深さの小さいｐ⁺
型真性ベース領域１５を形成することができるので、ｎ
ｐｎトランジスタの高速化を図ることができる。

【００４６】以上この発明の実施形態について具体的に
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。例えば、実施形態において挙げた数
値、材料、構造などはあくまで例にすぎず、これに限定
されるものではない。

【００４７】また、例えば、上述の一実施形態において
は、この発明による半導体装置の製造方法として、気相
ドーピング法によりベース領域を形成した後、このベー
ス領域上にエピタキシャル成長法によりエミッタ領域を
形成するようにしたｎｐｎトランジスタを製造する場合
を例にとって説明したが、この発明は、半導体基体中に
気相ドーピング法により第１導電型の拡散層を形成し、
少なくともこの拡散層に対応する部分における半導体基
体上に第２導電型のエピタキシャル層を形成するように
した半導体装置全般の製造に適用することができる。

【００４８】また、例えば、上述の一実施形態において
は、ｐ⁺型真性ベース領域１５を形成するための気相ド
ーピングによって、ｎ^-型エピタキシャル層４の表面に
吸着したＢからなる不純物層１６を除去するための気相
エッチングの際に、エッチングガスとしてＨＣｌガスを
用いているが、このエッチングガスとしては、Ｃｌ₂ガ
スを用いることも可能である。また、この気相エッチン
グの際に用いられるエッチングガスとしては、ＨＣｌガ
スやＣｌ₂ガスなどの塩素系ガス以外に、例えばＨＦガ
スを用いることも可能である。ただし、エッチングガス
としてＨＦガスを用いる場合は、気相ドーピング法によ
り８００℃〜９５０℃の温度でｐ⁺型真性ベース領域１
５を形成した後、温度を一旦室温まで下げてから不純物
層１６を除去するための気相エッチングを行う。

【００４９】

【発明の効果】以上説明したように、この発明の第１の
発明によれば、半導体基体中に気相ドーピング法により
第１導電型の拡散層を形成した後、少なくともこの第１
導電型の拡散層に対応する部分における半導体基体上
に、エピタキシャル成長法により第２導電型のエピタキ
シャル層を形成する前に、第１導電型の拡散層を形成す
るための気相ドーピングによって半導体基体の表面に吸
着した第１導電型の不純物からなる層を除去するように
しているので、第２導電型のエピタキシャル層を形成す
る際に、このエピタキシャル層の導電型を決定する第２
導電型の不純物が、第１導電型の拡散層を形成するため
の気相ドーピングの際に用いた第１導電型の不純物によ
り相殺されることがほとんどなくなる。これにより、第
２導電型のエピタキシャル層を所望の不純物濃度で安定
に形成することができる。また、第２導電型のエピタキ
シャル層を形成するためのエピタキシャル成長の温度
を、第１導電型の拡散層を形成するための気相ドーピン
グの温度以下にしているので、気相ドーピング法により
形成された第１導電型の拡散層の接合深さの増大を抑え
ることができる。

【００５０】また、この発明の第２の発明によれば、半
導体基体中に気相ドーピング法により第１導電型のベー
ス領域を形成した後、このベース領域に対応する部分に
おける半導体基体上に、エピタキシャル成長法により第
２導電型のエミッタ領域を形成する前に、第１導電型の
ベース領域を形成するための気相ドーピングによって半
導体基体の表面に吸着した第１導電型の不純物からなる
層を除去するようにしているので、第２導電型のエミッ
タ領域を形成する際に、このエミッタ領域の導電型を決
定する第２導電型の不純物が、第１導電型のベース領域
を形成するための気相ドーピングの際に用いた第１導電
型の不純物により相殺されることがほとんどなくなる。
これにより、第２導電型のエミッタ領域を所望の不純物
濃度で安定に形成することができる。また、第２導電型
のエミッタ領域を、エピタキシャル成長法により形成し
ているため、不純物の活性化のための高温での熱処理を
行う必要がなく、さらに、このときのエピタキシャル成
長の温度を、ベース領域を形成するための気相ドーピン
グの温度以下としているので、気相ドーピング法により
形成されたベース領域の接合深さの増加を抑えることが
できる。したがって、接合深さの小さいベース領域を形
成することができ、バイポーラトランジスタの高速化を
図ることができる。

【図面の簡単な説明】

【図１】この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。

【図２】この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。

【図３】この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。

【図４】この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。

【図５】この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。

【図６】この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。

【図７】この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。

【図８】この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。

【図９】この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。

【図１０】この発明の一実施形態による半導体装置の
製造方法を説明するための断面図である。

【図１１】この発明の一実施形態による半導体装置の
製造方法において、ｐ⁺型ベース領域の形成からｎ⁺型
エミッタ領域の形成までを、同一の反応炉内で連続して
行う場合の一例を示すタイムチャートである。

【図１２】この発明の一実施形態による半導体装置の
製造方法を説明するための断面図である。

【図１３】この発明の一実施形態による半導体装置の
製造方法を説明するための断面図である。

【図１４】この発明の一実施形態による半導体装置の
製造方法により形成されたｎｐｎトランジスタの深さ方
向の不純物分布を模式的に示す略線図である。

【図１５】ｎｐｎトランジスタを模式的に示す略線図
である。

【符号の説明】

１・・・半導体基板、３・・・ｎ⁺型埋め込み層、４・
・・ｎ^-型エピタキシャル層、１５・・・ｐ⁺型真性ベ
ース領域、１６・・・不純物層、１７・・・ｎ⁺型エミ
ッタ領域

Claims

【特許請求の範囲】

【請求項１】半導体基体中に気相ドーピング法により
第１導電型の不純物をドーピングして第１導電型の拡散
層を形成する工程と、上記拡散層を形成するための気相ドーピングの温度以下
の温度でエピタキシャル成長を行うことにより、少なく
とも上記拡散層に対応する部分における上記半導体基体
上に、第２導電型の不純物がドープされた第２導電型の
エピタキシャル層を形成する工程とを有する半導体装置
の製造方法において、上記拡散層を形成した後、上記エピタキシャル層を形成
する前に、上記拡散層を形成するための気相ドーピング
の際に上記半導体基体の表面に吸着した上記第１導電型
の不純物からなる層を除去する工程をさらに有すること
を特徴とする半導体装置の製造方法。
【請求項２】上記第１導電型の不純物はボロンである
ことを特徴とする請求項１記載の半導体装置の製造方
法。
【請求項３】上記半導体基体の表面に吸着した上記第
１導電型の不純物からなる上記層を、気相エッチング法
により除去することを特徴とする請求項１記載の半導体
装置の製造方法。
【請求項４】上記半導体基体の表面に吸着した上記第
１導電型の不純物からなる上記層を、上記拡散層を形成
するための気相ドーピングの温度以下の温度で除去する
ことを特徴とする請求項１記載の半導体装置の製造方
法。
【請求項５】上記半導体基体の表面に吸着した上記第
１導電型の不純物からなる上記層を、７００℃以上９５
０℃以下の温度で除去することを特徴とする請求項１記
載の半導体装置の製造方法。
【請求項６】上記半導体基体の表面に吸着した上記第
１導電型の不純物からなる上記層を、塩素系ガスを用い
た気相エッチング法により除去することを特徴とする請
求項５記載の半導体装置の製造方法。
【請求項７】上記塩素系ガスは塩化水素ガスまたは塩
素ガスであることを特徴とする請求項６記載の半導体装
置の製造方法。
【請求項８】上記半導体基体の表面に吸着した上記第
１導電型の不純物からなる上記層を、少なくとも塩素系
ガスと水素ガスとを含む混合ガスを用いた気相エッチン
グ法により除去することを特徴とする請求項５記載の半
導体装置の製造方法。
【請求項９】上記塩素系ガスは塩化水素ガスまたは塩
素ガスであることを特徴とする請求項８記載の半導体装
置の製造方法。
【請求項１０】上記半導体基体の表面に吸着した上記
第１導電型の不純物からなる上記層を、上記拡散層を形
成するための気相ドーピングの温度とほぼ同一の温度で
除去することを特徴とする請求項１記載の半導体装置の
製造方法。
【請求項１１】上記半導体基体の表面に吸着した上記
第１導電型の不純物からなる上記層を、室温でフッ化水
素ガスを用いた気相エッチング法により除去することを
特徴とする請求項１記載の半導体装置の製造方法。
【請求項１２】バイポーラトランジスタを有する半導
体装置の製造方法において、半導体基体上に気相ドーピング法により第１導電型の不
純物をドープして第１導電型のベース領域を形成する工
程と、上記ベース領域を形成するための気相ドーピングの温度
以下の温度でエピタキシャル成長を行うことにより、上
記ベース領域に対応する部分における上記半導体基体上
に、第２導電型の不純物がドープされた第２導電型のエ
ミッタ領域を形成する工程とを有するとともに、上記ベース領域を形成した後、上記エミッタ領域を形成
する前に、上記ベース領域を形成するための気相ドーピ
ングの際に上記半導体基体の表面に吸着した上記第１導
電型の不純物からなる層を除去する工程をさらに有する
ことを特徴とする半導体装置の製造方法。
【請求項１３】上記第１導電型の不純物はボロンであ
ることを特徴とする請求項１２記載の半導体装置の製造
方法。
【請求項１４】上記半導体基体の表面に吸着した上記
第１導電型の不純物からなる上記層を、気相エッチング
法により除去することを特徴とする請求項１２記載の半
導体装置の製造方法。
【請求項１５】上記半導体基体の表面に吸着した上記
第１導電型の不純物からなる上記層を、上記ベース領域
を形成するための気相ドーピングの温度以下の温度で除
去することを特徴とする請求項１２記載の半導体装置の
製造方法。
【請求項１６】上記半導体基体の表面に吸着した上記
第１導電型の不純物からなる上記層を、７００℃以上９
５０℃以下の温度で除去することを特徴とする請求項１
２記載の半導体装置の製造方法。
【請求項１７】上記半導体基体の表面に吸着した上記
第１導電型の不純物からなる上記層を、塩素系ガスを用
いた気相エッチング法により除去することを特徴とする
請求項１６記載の半導体装置の製造方法。
【請求項１８】上記塩素系ガスは塩化水素ガスまたは
塩素ガスであることを特徴とする請求項１７記載の半導
体装置の製造方法。
【請求項１９】上記半導体基体の表面に吸着した上記
第１導電型の不純物からなる上記層を、少なくとも塩素
系ガスと水素ガスとを含む混合ガスを用いた気相エッチ
ング法により除去することを特徴とする請求項１６記載
の半導体装置の製造方法。
【請求項２０】上記塩素系ガスは塩化水素ガスまたは
塩素ガスであることを特徴とする請求項１９記載の半導
体装置の製造方法。
【請求項２１】上記半導体基体の表面に吸着した上記
第１導電型の不純物からなる上記層を、上記ベース領域
を形成するための気相ドーピングの温度とほぼ同一の温
度で除去することを特徴とする請求項１２記載の半導体
装置の製造方法。
【請求項２２】上記半導体基体の表面に吸着した上記
第１導電型の不純物からなる上記層を、室温でフッ化水
素ガスを用いた気相エッチング法により除去することを
特徴とする請求項１２記載の半導体装置の製造方法。