JP2012114376A - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP2012114376A JP2012114376A JP2010264250A JP2010264250A JP2012114376A JP 2012114376 A JP2012114376 A JP 2012114376A JP 2010264250 A JP2010264250 A JP 2010264250A JP 2010264250 A JP2010264250 A JP 2010264250A JP 2012114376 A JP2012114376 A JP 2012114376A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- active layer
- manufacturing
- soi
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】SOI基板において、簡易な方法で活性層基板にゲッタリングサイトを形成し当該サイトにてゲッタリング機能を持たせたSOI基板の製造方法を提供する。
【解決手段】活性層基板11と支持基板13とが貼り合わさったSOI基板1の製造方法である。上記製造方法は、支持基板13と貼り合わせる側の活性層基板11の主面にホールを形成するホール形成工程と、活性層基板11の貼り合わせ面側にSi12を成長させるSi成長工程と、BOX酸化膜を有する支持基板13の当該BOX酸化膜と活性層基板11のホールが形成されている主面とを熱処理により貼り合わせる貼り合わせ熱処理工程とを備える。
【選択図】図1
【解決手段】活性層基板11と支持基板13とが貼り合わさったSOI基板1の製造方法である。上記製造方法は、支持基板13と貼り合わせる側の活性層基板11の主面にホールを形成するホール形成工程と、活性層基板11の貼り合わせ面側にSi12を成長させるSi成長工程と、BOX酸化膜を有する支持基板13の当該BOX酸化膜と活性層基板11のホールが形成されている主面とを熱処理により貼り合わせる貼り合わせ熱処理工程とを備える。
【選択図】図1
Description
本発明は、SOI基板の製造方法に関し、より特定的には半導体集積回路装置等に用いられる薄い活性層基板を有するSOI基板に関する。
近年、単結晶Si(シリコン)基板にSiO2の絶縁膜を介して素子形成のための単結晶Si層を設けたSOI(Silicon On Insulator)基板が注目されている。
通常、SOI基板は、Si基板中に酸素を注入したり、表面を酸化したSi基板を貼り合わせたりするなどの方法によって製造される。しかしながら、製造工程においてSi基板中に侵入した重金属によって半導体素子のPN接合がリークするといったことがある。より具体的には、例えば、半導体集積回路装置などの製造工程において、SOI基板のSi基板中に侵入するFe、Cu、Pt等の金属原子によって、半導体素子のPN接合リークや耐圧の劣化が生じ、SOI基板を用いた半導体集積回路装置の信頼度の低下や製造歩留まりの低下が引き起こされるからである。
このような問題に対して例えば特許文献1に開示されている技術がある。
上記特許文献1に開示されている技術は、SOI基板において、貼り合わせ面側に不純物による高濃度埋め込み拡散層を形成し、当該拡散層にゲッタリング機能を持たせ、上記金属原子などによる金属汚染の影響を取り除くものである。
ここで、図5を参照してSOI基板の従来の製造方法を説明する。図5は、SOI基板の従来の製造方法を説明するための図である。まず、図5の(a)に示すように、厚さ750um程度のSi基板31の片面にイオンを注入し、図5の(b)に示すように埋め込み拡散層32を形成し、その部分においてゲッタリング機能を持たせる。なお、Si基板31の片面に埋め込み拡散層32が形成された基板のことを特に活性層基板33(活性層シリコンウェハ、活性層と称すこともある)と称す。
一方、Si基板34の片面に酸化層35(BOX酸化膜と称すこともある)を形成した支持基板36(支持側シリコンウェハ、単に下層と称すこともある)を製造する。そして、図5の(b)に示すように、活性層基板33と支持基板36とを貼り合わせる。
その後、活性層基板33を所望の厚さに研削、研磨を行うことによって、図5の(c)に示すようなSOI基板3が作製される。
なお、一般的には、図5の(c)に示したSOI基板3における活性層基板33の厚さは12um程度であり、そのうち埋め込み拡散層32の厚さは1.5um程度であり、酸化層35の厚さは1um程度である。
ところで、活性層基板33の厚さを薄くすることで、高耐圧が得られたり、トレンチ素子の分離加工が容易になったりするといったことが知られているが、図5に示した製造方法では問題が生じることがある。ここで、例えば、活性層基板33の厚さを約12umから約1.6umまで薄くしたSOI基板を作製する場合を仮に想定する。
この場合、活性層基板33の厚さを薄くすると、当該活性層基板33が薄いため、埋め込み拡散層32からの不純物が、素子形成時の熱プロセスによって素子形成領域(例えば、活性層基板33の上層)に拡散してしまう。そして、結果として埋め込み拡散層32によるゲッタリング機能を担保できないとう問題が生じる。
また一方で、不純物として電気的に不活性なC(カーボン)、Ar(アルゴン)などを用いて埋め込み拡散層32を形成することで、当該埋め込み拡散層32にゲッタリング機能を持たせることも可能である。しかしながら、C(カーボン)、Ar(アルゴン)などをSi基板31に注入する際に、素子形成領域(例えば、活性層基板33の上層)にダメージを与えたり、C(カーボン)、Ar(アルゴン)が素子形成領域にまで拡散したりして、欠陥等の原因となることもある。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、SOI基板において、活性層基板を薄くしたために生じる、ゲッタリングサイトにおいて充分なゲッタリング機能を持たすことが難しいといった問題に対して、簡易な方法で活性層基板にゲッタリングサイトを形成し当該サイトにてゲッタリング機能を持たせたSOI基板の製造方法を提供することにある。
上記目的を達成するために、本発明は以下の構成を採用した。すなわち第1の発明は、活性層基板と支持基板とが貼り合わさったSOI(Silicon On Insulator)基板の製造方法である。上記製造方法は、支持基板と貼り合わせる側の活性層基板の主面にホールを形成するホール形成工程と、活性層基板の貼り合わせ面側にSi(シリコン)を成長させるSi成長工程と、BOX酸化膜を有する支持基板の当該BOX酸化膜と活性層基板のホールが形成されている主面とを熱処理により貼り合わせる貼り合わせ熱処理工程とを備える。
第2の発明は、上記第1の発明において、上記Si成長工程は、Siエピタキシャル成長方法によりSiを成長させることを特徴とする。
第3の発明は、上記第1の発明において、上記Si成長工程において成長させるSiはアモルファスSiであることを特徴とする。
本発明によれば、SOI基板において、活性層基板を薄くしたために生じる、ゲッタリングサイトにおいて充分なゲッタリング機能を持たすことが難しいといった問題を解決することができる。すなわち、活性層基板を薄くしたとしても、簡易な方法で活性層基板にゲッタリングサイトを形成し当該サイトにてゲッタリング機能を持たせたSOI基板の製造方法を提供することができる。
(第1の実施形態)
以下、図面を参照しつつ、本発明の第1の実施形態に係るSOI基板の製造方法について説明する。図1は、本発明の第1の実施形態に係るSOI基板の製造工程の一例を示した図である。
以下、図面を参照しつつ、本発明の第1の実施形態に係るSOI基板の製造方法について説明する。図1は、本発明の第1の実施形態に係るSOI基板の製造工程の一例を示した図である。
まず、図1の(a)〜(c)に示すように予め洗浄、研磨された単結晶Si(シリコン)ウェハ11の片面(後述する支持基板と貼り合わせる側の主面)にホールHLを形成する。ここで、図2を参照して、図1の(b)におけるホール形成の工程について説明する。なお、後述より明らかとなるが、図1の(a)で示した単結晶Siウェハ11は、特に貼り合わせSOI基板における活性層基板となる。以下、図1の(a)で示した単結晶Siウェハ11のことを単に活性層基板11と称すこともある。
図2は、図1の(a)の破線Aで示した箇所を例に図1の(b)におけるホール形成工程の一例を示した図である。なお、説明および図示の簡略化のため図2においては図1の(a)の破線Aで示した箇所を拡大し上下逆に示した。
まず、図2の(a)〜(b)に示すように、予め洗浄、研磨された単結晶Siウェハ11上にレジスト21を塗布する。そして、レジスト21上に予め定められたピッチでフォトマスク22をして、露光、現像することによりレジスト21に開口部を形成する(図2の(b)〜(d))。その後、ドライエッチングにより単結晶Siウェハ11にホールHLを形成し、アッシングおよび有機剥離によりレジスト21を除去する(図2の(e))。
図1の説明に戻って、図1の(b)のホール形成工程を経ることによって図1の(c)に示すように、活性層基板11の片面、つまり後述する支持基板と貼り合わせる側の主面にホールHLが形成される。
なお、ホールHLの深さおよびホールHLの間隔は、例えば、素子形成時にホールHLと素子とが接触しない程度で設定すればよい。
次に図1の(d)に示すように、上記ホールHL内においてSi結晶12を成長させ当該ホール内をSi結晶で満たす。具体的には、図1の(c)に示したようにホールHLが形成された活性層基板11につき、Siエピタキシャル成長方法を行うことにより、上記ホールHL内を含む当該活性層基板11の片面(支持基板との張り合わせ面側)をSi結晶で満たす。なお、Siエピタキシャル成長方法とは、具体的には、例えば、高温に加熱した活性層基板11を水素キャリアによりSiH4等のシリコンソースガス(材料ガス)を供給し、基板上でH−Si−Cl系の反応を通じてSi単結晶を堆積、成長させるCVD(Chemical Vapor Deposition)法等のことである。
ここで、図1の(c)、(d)の処理、つまり、ホールHL内においてSi結晶12が成長し、当該ホールHL内にSi結晶12が形成される様子を説明する。図3は、ホールHL内においてSi結晶12が成長し、当該ホールHL内がSi結晶12で満たされる様子を示した図である。なお、図3は、図1の破線Cおよび破線Dで囲んだ箇所を拡大した図であり、より具体的には「エピタキシャル成長前」とは図1の(c)の工程における破線Cで囲んだ箇所を示しており、「エピタキシャル成長後」とは図1の(d)の工程における破線Dで囲んだ箇所を示している。
まず、図3の「エピタキシャル成長前」で示すように、ホールHL内においてSi結晶12を成長させる場合を想定すると、Si結晶12はホールHL内の底面および側面から成長する(図3の矢印方向)。そして、ホールHL内でさらにSi結晶12が成長すると最終的にはホールHL中央においてホールHL内部がSi結晶12で埋まることになる。つまり、ホールHLの底面と側面とで面方位が異なるためホールHL内でSi結晶12が成長すると当該面方位の境界で歪み生じる(図3の「エピタキシャル成長後」)。なお、本発明の第1の実施形態に係るSOI基板においては、ホールHL内の境界のSi結晶12は完全なSi−Si結合とはなっていないため、この境界をゲッタリングサイトとして利用する。
図1の説明に戻って、図1の(e)に示すように、ホールHL内にのみSi結晶12が形成されるように、ホールHL内部以外のSi結晶12をドライエッチングや化学的機械的研磨(CMP;Chemical Mechanical Polishing)により除去する。
そして、図1の(a)〜(e)の工程を経て製造された活性層基板11を、図1の(f)の工程(貼り合わせ熱処理)において、支持基板と貼り合わせる。
ここで、図4を参照して、図1の(f)の貼り合わせ熱処理について説明する。図4は、図1の(f)の貼り合わせ熱処理を説明するための図である。まず、図4の(a)に示すように、一方を活性層基板11とし、他方を支持基板13とする。なお、支持基板13自体は、単結晶シリコンウェハであるが、当該支持基板13の露出面には、Si酸化膜14が形成されている。なお、Si酸化膜14は、熱酸化装置に支持基板13を挿入し、酸素ガスの雰囲気で、約1000℃、72時間程度、熱処理することによって得られる。
次いで、図4の(b)に示すように、活性層基板11と支持基板13とを、約1000℃、2時間程度の熱処理を行って貼り合わせる。なお、このとき、活性層基板11の貼り合わせ面はホールHLが形成されている側、支持基板13の貼り合わせ面はSi酸化膜14が形成されている側となるように当該活性層基板11と当該支持基板13とを貼り合わせ、貼り合わせ基板15を作製する。
その後、当該貼り合わせ基板15の活性層基板11を薄膜化する。すなわち、研削装置等により活性層基板11を、支持基板13側に厚さ数μmの削り残し部分を有して研削したり、Siエピタキシャル成長を行ったりすることにより、例えば、活性層基板11の残厚が約1.6μmとなるようにする。これにより、厚さ約1.6μmの活性層11が形成されたSOI基板1が製造される(図1の(g)参照)。なお、この活性層基板11がデバイス形成層となる。
以上の説明したように、本発明の第1の実施形態に係るSOI基板1は、図1の(a)〜(g)の工程を経て作製される。
このように、本発明の第1の実施形態に係るSOI基板の製造方法によれば、簡易な方法で活性層基板にゲッタリングサイトを形成することのできるSOI基板の製造方法を提供することができる。つまり、活性層基板を薄くすることで、高耐圧が得られたり、トレンチ素子の分離加工が容易になったりするといったことが知られているところ、例えば、活性層基板の厚さを約12μmから約1.6μmとする場合を仮に想定する。このようにすると、従来のSOI基板の製造方法では問題が生じることがある。つまり、活性層基板を薄くしたために、埋め込み拡散層からの不純物が、素子形成時の熱プロセスによって素子形成領域(例えば、活性層基板の上層)に拡散してしまう。
しかしながら、本発明の第1の実施形態に係るSOI基板の製造方法では、上述したように、Siエピタキシャル成長によってホールHLをSi結晶にて埋め込むことで、当該ホールHL内に埋め込まれたSi結晶には歪みが生じることとなり、この歪みをゲッタリングサイトとして利用することができる。つまり、活性層基板を薄くしたために生じていた、埋め込み拡散層からの不純物が素子形成時の熱プロセスによって素子形成領域に拡散してしまといった問題、つまり活性層基板の支持基板との貼り合わせ面側に埋め込み拡散層を形成してもゲッタリング機能を担保することができないといった問題を活性層基板のホールHL内のSi結晶の歪みをゲッタリングサイトとして利用することで解決した。
(第2の実施形態)
次に、本発明の第2の実施形態に係るSOI基板の製造方法について説明する。
次に、本発明の第2の実施形態に係るSOI基板の製造方法について説明する。
なお、以下の第2の実施形態の説明では、上述した第1の実施形態と異なる点についてのみ説明する。具体的には、第1の実施形態ではホールHL内においてSi結晶を成長させる方法として、Siエピタキシャル成長方法を採用した。本発明の第2の実施形態では、ホールHL内においてアモルファスSiを成長させる。なお、アモルファスSiを成長させる方法は周知の技術を用いればよいので、その説明は省略する。
このように、第2の実施形態に係るSOI基板の製造方法では、ホールHL内をアモルファスSiで満たす。これにより、続く工程、つまり貼り合わせ熱処理において、ホールHL内をアモルファスSiが結晶化し、体積変動するので、ホールHL内に満たされていたSiに歪みが生じ、この歪みをゲッタリングサイトとして利用することができる。
さらに、一般的なSOI基板を製造する場合において、活性層基板と支持基板とを貼り合わせる場合、凹凸の多い埋め込み拡散層(多結晶シリコン層)を挟んで貼り合わせるため、活性層基板と支持基板との密着性が低く、活性層基板と支持基板とが剥がれやすいといった問題もあった。
しかしながら、本発明の第1および第2の実施形態に係るSOI基板の製造方法では、上述したように、支持基板との貼り合わせ面側においてホールHLを形成して、当該ホールHL内にのみSi結晶が形成されるような処理が施されているため、支持基板との貼り合わせ面側でホールHLが形成されていない箇所が残ることになる。言い換えると、支持基板との貼り合わせ面側で凹凸の少ない箇所が残ることになり、この箇所で支持基板と貼り合わすことができ、従来の方法と比べて活性層基板と支持基板との密着性が向上する。
以上、本発明の各実施形態を説明してきたが、これら実施形態で説明した態様は、単に具体例を示すものであり、本願発明の技術的範囲を何ら限定するものではない。よって、本願の効果を奏する範囲において、任意の構成を採用することが可能である。
本発明に係るSOI基板の製造方法は、活性層を薄くしたために生じる、ゲッタリングサイトにおいて充分なゲッタリング機能を持たすことが難しいといった問題に対して、簡易な方法で活性層にゲッタリングサイトを形成し当該サイトにてゲッタリング機能を持たせた、半導体集積回路装置等に用いられる薄い活性層を有するSOI基板等として有用である。
1、3…SOI基板
11…単結晶シリコンウェハ(活性層基板)
12…Si結晶
13、36…支持基板
14…Si酸化膜
15…貼り合わせ基板
31、34…Si基板
32…埋め込み拡散層
33…活性層
35…酸化層
11…単結晶シリコンウェハ(活性層基板)
12…Si結晶
13、36…支持基板
14…Si酸化膜
15…貼り合わせ基板
31、34…Si基板
32…埋め込み拡散層
33…活性層
35…酸化層
Claims (3)
- 活性層基板と支持基板とが貼り合わさったSOI(Silicon On Insulator)基板の製造方法であって、
前記支持基板と貼り合わせる側の前記活性層基板の主面にホールを形成するホール形成工程と、
前記活性層基板の貼り合わせ面側にSi(シリコン)を成長させるSi成長工程と、
BOX酸化膜を有する前記支持基板の当該BOX酸化膜と前記活性層基板の前記ホールが形成されている主面とを熱処理により貼り合わせる貼り合わせ熱処理工程とを備える、SOI基板の製造方法。 - 前記Si成長工程は、Siエピタキシャル成長方法によりSiを成長させることを特徴とする、請求項1に記載のSOI基板の製造方法。
- 前記Si成長工程において成長させるSiはアモルファスSiであることを特徴とする、請求項1に記載のSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264250A JP2012114376A (ja) | 2010-11-26 | 2010-11-26 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264250A JP2012114376A (ja) | 2010-11-26 | 2010-11-26 | Soi基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012114376A true JP2012114376A (ja) | 2012-06-14 |
Family
ID=46498236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010264250A Pending JP2012114376A (ja) | 2010-11-26 | 2010-11-26 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012114376A (ja) |
-
2010
- 2010-11-26 JP JP2010264250A patent/JP2012114376A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6286780B2 (ja) | 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス | |
JP3453544B2 (ja) | 半導体部材の作製方法 | |
JP2010251444A (ja) | Soiウェーハの製造方法 | |
JP2008198656A (ja) | 半導体基板の製造方法 | |
JP2002280531A (ja) | 半導体基板及びその製造方法 | |
JP2011124581A (ja) | 薄いsoiデバイスの製造 | |
US11764054B2 (en) | Methods of forming SOI substrates | |
JP2006173568A (ja) | Soi基板の製造方法 | |
JP6443394B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP2004228206A (ja) | 素子形成用基板とその製造方法及び半導体装置 | |
US9111996B2 (en) | Semiconductor-on-insulator structure and method of fabricating the same | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
JP2007095951A (ja) | 半導体基板およびその製造方法 | |
JP5277366B2 (ja) | 多層構造ウエハーおよびその製造方法 | |
KR101766799B1 (ko) | Soi 웨이퍼의 제조방법 | |
JP2017139266A (ja) | 複合基板、半導体装置、およびこれらの製造方法 | |
JP2009218381A (ja) | SOI(Silicononinsulator)基板の製造方法 | |
KR100272144B1 (ko) | 반도체장치의 제조방법 | |
JP2012114376A (ja) | Soi基板の製造方法 | |
JP2007250676A (ja) | 異種材料の積層基板の製造方法 | |
JP3575408B2 (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
TWI447785B (zh) | 對接合基板進行植入以增進其導電性的方法和結構 | |
JP2013135175A (ja) | 複合基板およびその製造方法 | |
JP2012059889A (ja) | 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ | |
JP2018164006A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ |