KR20090044831A - Ｓｏｉ 웨이퍼 제조 방법 - Google Patents

Ｓｏｉ 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR20090044831A
KR20090044831A KR1020070111094A KR20070111094A KR20090044831A KR 20090044831 A KR20090044831 A KR 20090044831A KR 1020070111094 A KR1020070111094 A KR 1020070111094A KR 20070111094 A KR20070111094 A KR 20070111094A KR 20090044831 A KR20090044831 A KR 20090044831A
Authority
KR
South Korea
Prior art keywords
wafer
substrate
soi wafer
wafers
bonding
Prior art date
Application number
KR1020070111094A
Other languages
English (en)
Inventor
육형상
심정진
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020070111094A priority Critical patent/KR20090044831A/ko
Publication of KR20090044831A publication Critical patent/KR20090044831A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

SOI 웨이퍼의 제조를 위한 SMART-CUT 방법에서 2장의 웨이퍼 사이의 접합력을 향상시키는 SOI 웨이퍼 제조 방법이 개시된다. SOI 웨이퍼 제조 방법에서, 2장의 웨이퍼를 접합하기에 앞서, 상기 웨이퍼의 표면을 플라즈마로 표면처리를 함으로써, 상기 웨이퍼 표면의 OH-기의 수를 증가시키고, 상기 OH-기의 반응성을 향상시킴으로써 상기 웨이퍼 사이의 접합력을 향상시킨다. 따라서, 최종 형성된 SOI 웨이퍼에서 단결정 실리콘층 및 매몰 산화막층과 베이스 기판 사이의 접합력이 향상되고, 반도체 장치를 형성하기에 충분한 정도의 접합력을 획득할 수 있다. 또한, 분리된 SOI 웨이퍼의 표면을 플라즈마 식각함으로써 상기 SOI 웨이퍼의 표면 거칠기를 향상시킬 수 있다. 또한, 상기 SOI 웨이퍼에서 단결정 실리콘층의 두께를 균일하게 형성할 수 있다. 더불어, 웨이퍼의 접합을 위한 고온 열처리 공정을 생략하고, 웨이퍼의 접합력을 향상시킴으로써, 공정을 단순화하고, 고온 열처리 공정으로 인한 공정 시간과 생산 비용을 절감할 수 있다.
SOI 웨이퍼, SMART-CUT, 플라즈마 표면처리

Description

ＳＯＩ 웨이퍼 제조 방법{MANUFACTURING METHOD FOR SOI WAFER}
본 발명은 SOI 웨이퍼의 제조 방법에 관한 것으로, SOI 웨이퍼의 제조 공정 중 웨이퍼의 접착 성능을 향상시킨 SOI 웨이퍼의 제조 방법에 관한 것이다.
웨이퍼에서 반도체 장치로서 사용되는 부분은 표면에서 수백 ㎛ 이하의 영역이며, 나머지 영역은 반도체 장치를 지지하는 역할을 한다. 그런데, 상기 지지 영역은 소비전력의 증가와 반도체 장치의 응답성을 저하시키는 요인이 된다.
SOI(Silicon-On-Insulator) 웨이퍼는 반도체 장치로서 사용되는 표면 영역을 절연층 상에 단결정 실리콘 박막층이 형성된 구조를 가지며, 상기 절연층에 의해 상기 지지 영역과 상기 단결정 실리콘층이 분리된다. 따라서, SOI 웨이퍼는 고속, 저전력, 고전압, 고내구성 소자를 제조하기 위한 수단으로서 효과적으로 이용될 수 있다.
상기 SOI 웨이퍼를 형성하는 방법으로는 SiO2 절연층이 성장된 두 개의 웨이퍼를 접합하여 한쪽 면을 연마하는 BESOI (bond and etch back SOI) 방법, 웨이퍼의 일정 깊이에 산소 이온을 주입하여 이온이 주입된 층에서 열처리 과정에 의해 SiO2 절연층이 형성되는 SIMOX (separated by implantation of oxygen) 방법 및 접 합된 웨이퍼가 연마되는 대신에 이온 주입된 영역이 열처리에 의하여 분리되는 SMART-CUT 방법이 있다.
상기 SMART-CUT 방법은 균일한 박막을 얻을 수 있고, 대면적 웨이퍼 제작이 용이하며, 수 ㎛ 이하의 박막까지 제작이 가능하다는 장점이 있다. 또한, 희생기판(donor 기판)의 재사용이 가능하여 대량생산에 있어서 비용적인 측면에서 이점이 있다.
상기 SMART-CUT 방법에 의한 SOI 웨이퍼의 제작 방법은, 열에 의해 실리콘 웨이퍼를 일정한 두께로 산화시키는 열산화(thermal oxidation) 공정, 이온을 상기 열산화막 두께보다 깊이 주입시키는 이온주입(ion implantation) 공정, 이온 주입된 웨이퍼를 다른 웨이퍼에 결합시키는 접합(wafer bonding) 공정, 접합된 웨이퍼를 고온에서 열처리함으로써 이온이 주입된 층을 분리시키는 열처리(layer splitting) 공정 및 분리된 웨이퍼의 표면을 연마하는 CMP (chemical-mechanical polishing) 공정을 포함한다.
상기 SMART-CUT 공정 중 핵심 공정 중의 하나는 접합 공정이다. 상기 접합 공정은 습식 화학 처리를 통해 접합하고자 하는 2장의 웨이퍼의 표면을 친수화(hydrophilic) 시킨다. 그리고, 상기 친수화된 상기 웨이퍼를 접촉시켰을 때, 상기 웨이퍼 표면에 형성된 OH 그룹 사이에 작용하는 Van der Waals 힘에 의해 접합된다. 그리고, 상기 접합된 웨이퍼를 1100℃의 고온에서 어닐링(annealing) 처리함으로써 상기 웨이퍼 사이의 접합력을 강화시킨다.
그런데, 종래 기술에 따른 SOI 웨이퍼 제조 방법은 다음과 같은 문제점이 있 다.
첫째로, 습식 화학 처리에 의해 형성된 웨이퍼 표면의 OH 그룹의 양이 적고 활성화가 되지 않아서, 접합력이 약한 문제점이 있다. 상기 고온 어닐링 공정을 통해 접합력이 향상시킬 수 있으나, 상기 고온 어닐링 공정으로 인해 추가 오염이 발생할 수 있으며, 생산 비용이 증가되는 문제점이 있다.
둘째, 분리된 웨이퍼의 표면 거칠기를 개선하기 위해 CMP 폴리싱 공정을 수행하는데, 상기 CMP 폴리싱 공정은 웨이퍼 전면에 균일하게 작용하지 못하고, 단결정 실리콘층의 균일도에 악영향을 미치는 문제점이 있다. 특히, 단결정 실리콘층의 두께가 점차 얇아지는 추세에 따라 상기 CMP 폴리싱 공정에 의한 상기 단결정 실리콘층의 균일도 악화는 더욱 크게 영향을 미치게 된다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 웨이퍼 사이의 접합력을 향상시킨 SOI 웨이퍼 제조 방법을 제공하기 위한 것이다.
또한, 본 발명은 웨이퍼의 분리후 웨이퍼 전체 표면을 균일하게 식각할 수 있고, 표면 거칠기를 향상시킬 수 있는 SOI 웨이퍼 제조 방법을 제공하기 위한 것이다.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따르면, SOI 웨이퍼를 제조하기 위한 SMART-CUT 방법에서, 장의 웨이퍼를 접합하기에 앞서, 상기 웨이퍼의 표면을 플라즈마로 표면처리를 함으로써, 상기 웨이퍼 표면의 OH-기의 수를 증가시키고, 상기 OH-기의 반응성을 향상시킴으로써 상기 웨이퍼 사이의 접합력을 향상시킨다. 따라서, 최종 형성된 SOI 웨이퍼에서 단결정 실리콘층 및 매몰 산화막층과 베이스 기판 사이의 접합력이 향상되고, 반도체 장치를 형성하기에 충분한 정도의 접합력을 획득할 수 있다. 또한, 분리된 SOI 웨이퍼의 표면을 플라즈마 식각함으로써 상기 SOI 웨이퍼의 표면 거칠기를 향상시킬 수 있다. 또한, 상기 SOI 웨이퍼에서 단결정 실리콘층의 두께를 균일하게 형성할 수 있다.
실시예에서, 웨이퍼의 접합 전 플라즈마 표면 처리 단계에서는 질소가스(N2), 산소가스(O2), 아르곤 가스(Ar) 중 선택된 하나의 가스를 사용한다.
실시예에서, 상기 플라즈마 표면 처리 단계 이전에 상기 웨이퍼 표면의 이물 질과 파티클과 같은 오염을 제거하기 위한 세정 단계를 수행할 수 있다.
실시예에서, 상기 플라즈마 식각 단계에서는 사불화탄소(CF4), 육불화황(SF6), 브롬화수소(HBr), 염소가스(Cl2), 삼불화질소(NF3) 중 하나의 가스를 사용할 수 있다.
실시예에서, 상기 접합된 웨이퍼의 분리는 300 내지 500℃의 저온에서 어닐링함으로써 이온주입층을 기준으로 웨이퍼를 분리할 수 있다. 또한, 상기 저온 어닐링 공정을 통해 웨이퍼 사이의 접합력을 향상시키게 된다.
본 발명에 따르면, 첫째, 웨이퍼의 접합 공정을 수행하기에 앞서 웨이퍼의 표면을 플라즈마 처리 함으로써, 상기 웨이퍼 표면에 형성된 OH 그룹의 수와 반응성을 증가시킴으로써, 상기 웨이퍼 사이의 접합력을 향상시킨다.
또한, 종래와 달리 고온 어닐링 공정을 생략할 수 있으므로, 고온 어닐링시 발생할 수 있는 추가적인 오염을 방지하고, 고온 어닐링 공정에 따른 공정 시간과 생산비용을 절감할 수 있다.
둘째, 플라즈마 식각을 이용하여 분리된 웨이퍼의 표면을 식각함으로써, 웨이퍼의 표면 거칠기를 향상시키고, 단결정 실리콘층의 두께를 균일하게 식각할 수 있다. 또한, SOI 웨이퍼의 품질을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명하기 위한 순서도이고, 도 2 내지 도 9는 도 1의 SOI 웨이퍼 제조 방법을 설명하기 위한 단면도들이다.
이하, 도 1 내지 도 9를 참조하여 본 발명의 일 실시예에 따른 SOI 웨이퍼 제조 방법에 대해 설명한다.
먼저, SOI 웨이퍼를 제조하기 위한 웨이퍼 2장을 마련한다(S11).
SOI 웨이퍼의 베이스 기판이 될 제2 웨이퍼(200)와 상기 제2 웨이퍼(200)에 접합되어 절연체층과 상부 실리콘층을 형성할 제1 웨이퍼(donor wafer)(100)를 마련한다.
여기서, 상기 제1 웨이퍼(100)와 상기 제2 웨이퍼(200)는 실리콘 웨이퍼를 사용할 수 있다. 또한, 상기 제1 웨이퍼(100)와 상기 제2 웨이퍼(200)는 동일한 품질의 실리콘 웨이퍼를 사용할 수 있으나, 상기 제1 웨이퍼(100)는 반도체 장치가 형성될 상부 실리콘층을 형성하게 되므로, 보다 좋은 품질의 웨이퍼를 사용하는 것이 바람직하다.
그리고, 도 3에 도시한 바와 같이, 상기 제1 웨이퍼(100)의 표면에 소정 두 께의 산화막(110)을 형성한다(S12).
여기서, 상기 제1 웨이퍼(100)에 산화막(100)을 형성하기에 앞서, 상기 제1 웨이퍼(100) 표면의 유기물과 무기물을 모두 제거하는 세정 공정이 수행된다.
상기 산화막(110)은 증착 또는 산화 방법을 이용하여 형성할 수 있다. 즉, 상기 제1 웨이퍼(100)를 소정 온도에서 소정 시간 열처리함으로써 상기 제1 웨이퍼(100)의 표면에 열산화막(110)을 형성할 수 있다. 또는, 화학기상증착(chemical vapor deposition, CVD), 스퍼터링(sputtering) 방법을 이용하여 상기 제1 웨이퍼(100)의 표면에 소정 두께의 산화막(110)을 형성할 수 있다.
상기 산화막(110)이 형성된 제1 웨이퍼(100)에 이온을 주입한다(S13).
도 4를 참조하면, 상기 이온주입 공정(S13)의 결과, 이온이 상기 제1 웨이퍼(100)의 산화막(110)을 통과하여, 상기 제1 웨이퍼(100) 표면으로부터 소정 깊이 내측에 이온주입층(121)이 형성된다. 또한, 상기 이온주입 공정(S13)을 통해 균일하고, 얇은 두께를 갖는 실리콘층(120)을 전이시킬 수 있다는 장점이 있다.
예를 들어, 상기 이온주입 공정(S13)은 수소이온(H+ 또는 H2+)을 사용한다.
여기서, 이온주입 공정(ion implantation)은 원자 또는 분자 이온을 고전압 하에서 타겟 물질의 표면층을 뚫고 들어갈 수 있는 충분한 에너지를 가질 수 있도록 가속시키고, 가속된 이온을 타겟 물질에 충돌시킴으로써 상기 이온이 타겟 물질의 내부로 주입시키는 방법이다.
상기 이온을 가속시키는 이온주입 에너지의 크기를 조절함으로써 원하는 두께의 이온주입층(121)을 형성할 수 있다. 또한, 상기 주입되는 이온의 양을 조절함 으로써, 상기 제1 웨이퍼(100)의 표면의 수소이온 분포를 조절할 수 있다.
도 5를 참조하면, 상기 제1 웨이퍼(100)와 상기 제2 웨이퍼(200)를 접합하기에 앞서, 상기 웨이퍼(100, 200) 표면의 오염과 파티클을 제거하기 위한 세정 공정을 수행한다(S14).
예를 들어, 상기 세정 공정(S14)은 상기 제1 웨이퍼(100)와 상기 제2 웨이퍼(200)의 표면을 NH4OH로 표면을 처리하여 표면에 OH-기를 형성시킨다. 상기 세정 공정(S14)을 통해, 상기 제1 웨이퍼(100)와 상기 제2 웨이퍼(200)의 표면은 친수성(hydrophilic) 상태가 된다.
여기서, 상기 웨이퍼(100, 200) 표면에 형성된 OH-기의 수를 증가시키고, 상기 OH-기의 반응성을 활성화시키기 위해서, 상기 웨이퍼(100, 200)의 표면을 플라즈마를 이용하여 처리한다(S15).
상기 플라즈마 표면 처리 공정(S15)은 질소가스(N2), 산소가스(O2) 또는 아르곤가스(Ar)를 이용하여 발생시킨 플라즈마를 상기 웨이퍼(100, 200) 표면에 충돌시킴으로써, 상기 플라즈마와 상기 웨이퍼(100, 200) 표면 사이에 화학적 반응과 물리적 반응에 의해 상기 웨이퍼(100, 200) 표면의 특성을 변화시킬 수 있다.
여기서, 상기 플라즈마 표면 처리 공정(S15)은 상기 웨이퍼(100, 200)의 표면이 손상되거나 파티클이 발생하지 않도록 적절한 시간과 강도로 조절된다.
도 6에 도시한 바와 같이, 상기 제1 웨이퍼(100)와 상기 제2 웨이퍼(200)를 접합한다(S16).
참고적으로, 웨이퍼의 접합 방법으로는, 일정 온도와 압력 하에서 특정 방향 의 전기장을 인가하여 유리 기판 내의 이온 이동에 의해 실리콘 기판과 유리 기판 사이에 이온 결합을 형성하여 웨이퍼를 접합하는 양극 접합 방법, 접합하려는 두 웨이퍼 사이에 접착제 역할을 할 수 있는 폴리머나 에폭시 같은 물질을 넣어 웨이퍼에 미세 구조를 접합하는 매개체 접합 방법, 접합제 없이 계면의 표면성질에 의해 웨이퍼를 접합하는 직접 접합 방법이 있다
본 실시예에서는 직접 접합 방법을 이용하여 상기 제1 웨이퍼(100)와 상기 제2 웨이퍼(200)를 접합한다.
직접 웨이퍼 접합 방법은 웨이퍼를 상온에서 접착제 없이 접촉시켰을 때, 접촉된 면 사이에서 반데르발스(Van der Waals) 힘에 의해 국소적인 인력이 작용하여 웨이퍼가 접합된다. 즉, 상기 웨이퍼(100, 200) 표면의 OH-기 사이에 반데르발스 힘이 작용하여 상기 웨이퍼(100, 200)가 접합된다.
여기서, 상기 웨이퍼(100, 200) 사이의 접합력은 상기 OH-기의 수 및 상기 OH-기의 반응성과 비례하므로, 상기 플라즈마 표면 처리 공정(S15)을 수행함으로써 상기 웨이퍼(100, 200) 사이의 접합력을 향상시킬 수 있다.
한편, 상기와 같이 직접 접합된 웨이퍼(100, 200)는 후술하는 저온 어닐링 공정으로 인해 접합력이 더욱 강화된다.
도 7에 도시한 바와 같이, 상기 접합된 웨이퍼를 상기 이온주입층(121)을 기준으로 분리시킨다(S17).
상기 접합된 웨이퍼를 저온(300~500℃)에서 어닐링 함으로써, 상기 이온이 주입된 깊이에서 상기 제1 웨이퍼(100)가 분리된다. 그리고, 상기 제2 웨이퍼(200) 는 산화막(210)과 단결정 실리콘층(220)이 형성된 SOI 웨이퍼가 된다.
상기 이온주입 공정(S13)에서 상기 수소이온이 주입됨으로써 상기 실리콘층(120)에는 실리콘 결정의 무질서(disorder)가 발생하고, 상기 저온 어닐링 공정(S17)으로 인해 상기 실리콘층(120)에서는 결정의 재배열이 이루어진다. 그리고, 이와 같은 과정에서 상기 이온주입층(121) 최단부에 존재하는 미세한 기포(micro-bubble)들이 합쳐져서 보다 큰 기포(macro-bubble)들이 만들어진다. 한편, 상기 웨이퍼(100, 200)가 가열되면 상기 기포 내 기체의 팽창으로 인해 상기 실리콘층(120)은 큰 열 긴장(thermal stress)을 받게 된다. 그러나, 상기 제1 웨이퍼(100)에 접합된 상기 제2 웨이퍼(200)가 상기 기포들이 상기 제1 웨이퍼(100)의 표면으로 이동하는 것을 방지하게 된다. 결과적으로 상기 제1 웨이퍼(100)는 상기 기포에 의한 국소적인 열 긴장에 의해 상기 이온주입층(121)을 기준으로 편평하게 유지되면서 최종적으로 쪼개진다.
도 8을 참조하면, 상기 분리된 제2 웨이퍼(200)는 표면 거칠기가 불량하며, 상기 제2 웨이퍼(200)의 표면 거칠기를 향상시키기 위해 상기 제2 웨이퍼(200)의 표면을 플라즈마 식각한다(S18).
상기 이온주입 공정(S13)으로 인해 상기 제1 웨이퍼(100)의 표면으로부터 일정 깊이까지는 손상층이 존재하며, 상기 분리된 제2 웨이퍼(200) 역시 표면으로부터 일정 깊이의 손상층(221)이 존재한다. 상기 손상층(221)은 실리콘의 결정구조가 수소이온과의 충돌로 파괴된 상태로서 단결정 실리콘의 특성을 가지기 힘들다. 따라서, 상기 손상층(221) 하부의 손상되지 않은 단결정 실리콘층(220)이 노출될 수 있도록 상기 손상층(221)을 제거해야 한다.
상기 단결정 실리콘층(220)과 상기 손상층(221)은 서로 다른 식각 선택비를 가지므로, 상기 단결정 실리콘층(220)이 노출될 때까지 상기 손상층(221)을 플라즈마 식각함으로써, 단결정 실리콘층(220)을 형성함은 물론 SOI 웨이퍼의 표면 거칠기를 향상시킬 수 있다.
여기서, 상기 플라즈마 식각 공정(S18)에서는 반응 가스로 CF4, SF6, HBr, Cl2, NF3 등을 사용할 수 있다.
상기 플라즈마 식각 공정(S18)에 의해 상기 손상층(221)의 제거가 완료되면 베이스 기판(200)과 매몰 산화막(buried oxide layer, BOX layer)(210) 및 단결정 실리콘층(220)이 형성된 SOI 웨이퍼가 최종 형성된다.
도 1은 본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명하기 위한 순서도;
도 2 내지 도 9는 도 1의 SOI 웨이퍼 제조 방법을 설명하기 위한 반도체 웨이퍼의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 제1 웨이퍼 110: 산화막
120: 실리콘층 121: 이온주입층
200: 제2 웨이퍼 210: 산화막
220: 단결정 실리콘층 221: 손상층

Claims (7)

  1. 제1 기판과 제2 기판을 제공하는 단계;
    상기 제1 기판에 산화막을 형성하는 단계;
    상기 제1 기판에 이온을 주입하는 단계;
    상기 제1 기판과 상기 제2 기판의 표면을 플라즈마 처리하는 단계;
    상기 제1 기판과 상기 제2 기판을 접합시키는 단계;
    상기 제1 기판의 이온 주입층을 경계로 상기 제1 기판과 상기 제2 기판을 분리하는 단계; 및
    상기 분리된 제2 기판의 표면을 식각하는 단계;
    를 포함하는 SOI 웨이퍼 제조 방법.
  2. 제1항에 있어서,
    상기 플라즈마 처리 단계는 질소가스(N2), 산소가스(O2), 아르곤 가스(Ar) 중 선택된 하나의 가스를 사용하는 것을 특징으로 하는 SOI 웨이퍼 제조 방법.
  3. 제1항에 있어서,
    상기 플라즈마 처리 단계에 앞서서 상기 제1 기판과 상기 제2 기판을 세정하는 단계를 더 포함하는 것을 특징으로 하는 SOI 웨이퍼 제조 방법.
  4. 제1항에 있어서,
    상기 제2 기판의 표면은 플라즈마 식각 방법을 이용하는 것을 특징으로 하는 SOI 웨이퍼 제조 방법.
  5. 제4항에 있어서,
    상기 플라즈마 식각 단계는 사불화탄소(CF4), 육불화황(SF6), 브롬화수소(HBr), 염소가스(Cl2), 삼불화질소(NF3) 중 선택된 어느 하나의 가스를 사용하는 것을 특징으로 하는 SOI 웨이퍼 제조 방법.
  6. 제1항에 있어서,
    상기 이온은 수소이온을 사용하는 것을 특징으로 하는 SOI 웨이퍼 제조 방법.
  7. 제1항에 있어서,
    상기 기판의 분리는 300 내지 500℃의 온도에서 이루어지는 것을 특징으로 하는 SOI 웨이퍼 제조 방법.
KR1020070111094A 2007-11-01 2007-11-01 Ｓｏｉ 웨이퍼 제조 방법 KR20090044831A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070111094A KR20090044831A (ko) 2007-11-01 2007-11-01 Ｓｏｉ 웨이퍼 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111094A KR20090044831A (ko) 2007-11-01 2007-11-01 Ｓｏｉ 웨이퍼 제조 방법

Publications (1)

Publication Number Publication Date
KR20090044831A true KR20090044831A (ko) 2009-05-07

Family

ID=40855332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111094A KR20090044831A (ko) 2007-11-01 2007-11-01 Ｓｏｉ 웨이퍼 제조 방법

Country Status (1)

Country Link
KR (1) KR20090044831A (ko)

Similar Documents

Publication Publication Date Title
US8557679B2 (en) Oxygen plasma conversion process for preparing a surface for bonding
US8138064B2 (en) Method for producing silicon film-transferred insulator wafer
US7253081B2 (en) Surface finishing of SOI substrates using an EPI process
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
KR100362311B1 (ko) 반도체물품의에칭방법과장치및이것을사용한반도체물품의제조방법
US6534380B1 (en) Semiconductor substrate and method of manufacturing the same
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
US9064929B2 (en) Method for reducing the thickness of an SOI layer
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
JPH1197379A (ja) 半導体基板及び半導体基板の製造方法
US8383489B2 (en) SOI wafer and method for forming the same
KR19990063518A (ko) Soi기판의 열처리방법과 장치 및 이것을 사용한 soi기판의 제조방법
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
KR20100120283A (ko) Ｓｏｉ 기판의 표면 처리 방법
KR19990023856A (ko) 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법
US20050247668A1 (en) Method for smoothing a film of material using a ring structure
JP2009105315A (ja) 半導体基板の製造方法
JPH1174208A (ja) 半導体基板の製造方法
JP2009537076A (ja) 絶縁体上半導体構造を形成するための方法
KR20090044831A (ko) Ｓｏｉ 웨이퍼 제조 방법
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
CN110739214A (zh) 一种减少注入损伤制备soi的方法
KR100291515B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
JPH1197654A (ja) 半導体基板の製造方法
JP5443833B2 (ja) 貼り合わせｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application