KR100414193B1 - 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법 - Google Patents
에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법 Download PDFInfo
- Publication number
- KR100414193B1 KR100414193B1 KR10-2001-0024838A KR20010024838A KR100414193B1 KR 100414193 B1 KR100414193 B1 KR 100414193B1 KR 20010024838 A KR20010024838 A KR 20010024838A KR 100414193 B1 KR100414193 B1 KR 100414193B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- donor wafer
- donor
- soi wafer
- soi
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 238000005498 polishing Methods 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims abstract description 11
- 235000012431 wafers Nutrition 0.000 claims description 166
- 238000005468 ion implantation Methods 0.000 claims description 28
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 21
- 238000007517 polishing process Methods 0.000 claims description 10
- 238000003672 processing method Methods 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- -1 hydrogen ions Chemical class 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 SOI 웨이퍼 제조 공정에 사용된 도너 웨이퍼를 재사용하기 위하여 가공하는 방법으로서, 이 방법은 사용된 도너 웨이퍼에 상부로 돌출된 가장자리와 웨이퍼의 상부 표면 일부를 연마하는 제1단계; 섭씨 900도 내지 1300도 정도의 온도 범위에서 HCl 개스와 수소 개스가 혼합된 분위기 내에서 10 초 내지 1분 정도 에칭하는 제2단계; 섭씨 900도 내지 1300도 범위에서 수소 개스 분위기 내에서 약 20 초 내지 5분 정도 열처리하는 제3단계를 포함하여 이루어진다.
도너 웨이퍼 가장자리 돌출 부분은 2 내지 5단계로 나누어서 2 내지 4 ㎛를 연마하여 제거하고 에칭공정에서는 반응로에 HCl 개스 약 1 slm 와 수소 개스 약 45 slm 정도의 비율로 흘려 보내면서 약 30초 에칭한 후 열처리 공정에서 반응로에 수소 개스를 약 45 slm 정도로 흘려 보내면서 약 1분간 열처리한다.
Description
본 발명은 에스오아이 웨이퍼 제조 공정에 사용된 도너 웨이퍼를 재사용하기 위하여 가공하는 방법에 관한 것으로서, 특히 공정시간을 많이 단축시킬 수 있는 방법에 관한 것이다.
SOI 웨이퍼 (SOI : silicon on insulator)는 절연체 위에 단결정 반도체층을 가지고 있는 구조의 웨이퍼이다.
SOI 웨이퍼는 절연체 역할을 하는 실리콘 산화막위에 전자 회로 형성에 실제로 사용되는 활성영역으로 단결정 실리콘층이 부착된 구조를 가진 것이다. 이러한 웨이퍼에서는 활성영역인 단결정 실리콘층에 반도체 회로소자가 형성된다.
SOI 웨이퍼는 반도체 소자의 형성 공정에서 소자 분리가 용이하고, 형성된 전자회로 소자의 전기적 특성이 우수하기 때문에 널리 연구되고 있다.
SOI 웨이퍼에서는 CMOS(complementary metal oxide semiconductor)를 구현하는 데 있어 웰을 형성하지 않아도 되므로 제조 공정을 줄일 수 있고, SOI 웨이퍼에 형성되는 소자는 벌크 타입의 웨이퍼에 형성된CMOS 회로소자에 대하여 래치업(latch-up), 숏채널 효과 등의 문제 해결되고, 소스/드레인의 면 접합 용량이 거의 없으며, 고속 저전력 특성을 갖는 등의 여러 가지 장점을 가지는 것으로 알려저 있다.
SOI 웨이퍼를 제조하는 종래의 방법 중 하나를 첨부된 도 1 내지 도 5를 참조하며 설명한다.
먼저 도 1에 도시한 바와 같이, 도너 웨이퍼(donor wafer)(10)와 핸들 웨이퍼(handle wafer)(20)을 준비한 후, 도너 웨이퍼(10) 상부에 산화막(11)을 형성한다. 이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)는 실리콘 웨이퍼로 형성하는 것이 바람직하며, 산화막(11)은 도너 웨이퍼(10)를 열산화하여 형성하는 것이 바람직하다.
그 다음 도 2에 도시한 바와 같이, 상부에 산화막(11)이 형성된 도너 웨이퍼(10)에 수소 이온을 주입하여 실리콘 웨이퍼 내부에 수소 이온 주입층(12)을 형성한다.
그 다음 도 3에 도시한 바와 같이, 도너 웨이퍼(10)를 핸들 웨이퍼(20)에 접합 시킨다. 이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 접합은 도너 웨이퍼(10) 상부에 형성된 산화막(11)이 핸들 웨이퍼(20) 상부에 접합되도록 한다.
그 다음 도 4에 도시한 바와 같이, 열처리하여 도너 웨이퍼(10)의 수소 이온 주입층(12)이 형성된 부분에 크랙을 만들어 이 부분에서 분리(Cleave)되게 하여 핸들웨이퍼(20) 상부에 산화막(11)과 분리된 일정 두께의 도너 웨이퍼(10a)의 단결정 실리콘 층이 부착된 SOI 웨이퍼를 만든다.
그 다음 도 5에 도시한 바와 같이, 핸들 웨이퍼(20)로 형성된 SOI 웨이퍼를 고온에서 열처리하여 결합력을 강화시켜 준 다음, 래핑 및 폴리싱 공정을 거쳐서 SOI 웨이퍼를 완성한다.
그러나, 이와 같은 SOI 웨이퍼 제조 방법에서 한 번 사용한 도너 웨이퍼(10b)를 폐기 처분하면 자원 낭비와 원가 상승의 원인이 되므로 재사용하고 있는데, 도 2에 도시한 바와 같이, 사용한 도너 웨이퍼의 가장자리 부분에 원형 형태의 돌출 부분이 존재하여 재 사용을 위해서는 돌출 부분을 가공하여야 한다.
이러한 돌출 부위는 수소 이온 주입 공정 후 이온 주입층을 분리하는 SOI 웨이퍼 제조공정 상의 특징으로 이러한 돌출 부위를 제거하기 위하여 연마공정과 열처리 공정이 필요하게 되고, 이러한 공정에 2시간 이상의 시간이 소요되어서 생산성에 낮은 문제가 있었다.
본 발명의 목적은 SOI 웨이퍼 제조 공정에 사용된 도너 웨이퍼를 재사용하기 위하여 가공하는 시간을 단축할 수 있는 방법을 제공하려는 것이다.
이 방법은 사용된 도너 웨이퍼에 상부로 돌출된 가장자리와 웨이퍼의 상부 표면 일부를 연마하는 제1단계; 섭씨 900도 내지 1300도 정도의 온도 범위에서 HCl 개스와 수소 개스가 혼합된 분위기 내에서 10 초 내지 1분 정도 에칭하는 제2단계; 섭씨 900도 내지 1300도 범위에서 수소 개스 분위기 내에서 약 20 초 내지 5분 정도 열처리하는 제3단계를 포함하여 이루어진다.
또 사용된 도너 웨이퍼를 재사용 가능하게 가공한 다음 SOI 웨이퍼 제조단계를 추가한다.
도너 웨이퍼 가장자리 돌출 부분은 2 내지 5단계로 나누어서 2 내지 4 ㎛를 연마하여 제거하고 에칭공정에서는 반응로에 HCl 개스 약 1 slm 와 수소 개스 약 45 slm 정도의 비율로 흘려 보내면서 약 30초 에칭한 후 열처리 공정에서 반응로에 수소 개스를 약 45 slm 정도로 흘려 보내면서 약 1분간 열처리한다.
도.1 내지 5는 SOI 웨이퍼를 생산하는 방법을 설명하기위한 부분 단면도 이다
도. 6은 사용한 도너 웨이퍼의 평면도 이고,
도. 7 내지 도10은 본 발명의 방법을 설명하기위한 단면도이다.
도6 내지 도10을 참조 하면서 본 발명을 설명한다.
핸들웨이퍼와 접착시킨 후 수소이온 주입부의 크랙에 의하여 분리되는 후의 사용한 도너 웨이퍼는 도 6에서 보인 평면 모양과 또 도 7에서 보인 단면과 같이 된다. 즉, 이러한 사용된 도너 웨이퍼에는 가장자리에 높이 0.4㎛ 정도, 폭 3mm 정도의 돌출 부위가 형성된다. 이러한 돌출 부위는 수소 이온 주입 후 분리된 영역의 가장자리에 위치하며, 분리면은 이온 주입에 따라 결정 결함이 존재 하는 영역이며, 이온 주입 공정에 의하여 돌출 부위 높이가 결정되며, 수소이온 주입 가속 전압이 증가 할수록 높이 또한 증가한다.
이렇게 된 사용한 도너 웨이퍼를 SOI 웨이퍼 제조 공정에서 다시 사용하기 위하여는 표면을 다시 연마하여야 한다. 도너 웨이퍼는 몇 번 재사용되면 두께가 얇게 됨으로 핸들웨이퍼로 사용되며, 새로운 웨이퍼를 도너 웨이퍼로 사용한다.
한번 사용된 도너 웨이퍼를 재사용하기 위한 본 발명의 가공방법은, 사용된 도너웨이퍼에 상부로 돌출된 가장자리와 웨이퍼의 상부 표면 일부를 연마하는 제1단계 공정을 실시한 후, 섭씨 900도 내지 1300도 정도의 온도 범위에서 HCl 개스와 수소 개스가 혼합된 분위기 내에서 10 초 내지 1분 정도 에칭하는 제2단계 공정을 실시하고, 이어서 섭씨 900도 내지 1300도 범위에서 수소 개스 분위기 내에서 약 20 초 내지 5분 정도 열처리하는 제3단계 공정들을 포함하여 이루어진다.
도 6과 도7에서 보인 바와 같은 형태의 사용한 도너 웨이퍼를 HF(약49%)용액에 넣어서 도너 웨이퍼상에 존재하는 산화막을 제거 하고, 사용된 도너 웨이퍼(30)를 연마 장치로 가장자리 부문에 존재하는 돌출 부위를 2∼5 단계의 연마 단계로 2∼4 ㎛를 가공하여 제거한다. 연마 공정에서 한꺼번에 많은 돌출부를 연마하게 되면 깨어지거나 결정에 결함이 발생될 수가 있으므로 도8 및 도9와 같이 가장자리 돌출부를 몇 단계로 나누어서 연마한다. 이 연마 고정에서는 도9에서 보인 바와 같이 가장자리 돌출부(31')를 완전히 연마한 수 표면의 요철부(32)까지 제거할 수 있도록 2∼4 ㎛ 정도 연마한다. 이렇게 함으로써 도너 웨이퍼의 돌출부위(31)를 제거하여 전체 표면을 평탄하게 할 수 있다.
연마 공정 후에는 섭씨 900도 내지 1300도 정도의 온도 범위에서 HCl 개스와 수소 개스가 혼합된 분위기 내에서 10 초 내지 1분 정도 기상에칭한다. 이때 반응로 예로서 에피택셜 증착 장치(Epi Reactor)에서 식각균일성을 유지하기 위하여 온도 1050℃ 내지 1200℃ 바람직하기로는 약 1130 ℃ 정도의 온도와, HCl gas를 약1slm 수소 가스를 약 45slm 정도로 흘려 주는 분위기에서 30초간 기상 식각(Vapor Etching)한다. 이 공정을 통하여 연마 공정에서 발생된 거친 표면들이일부 깎이면서 평탄화 되어 표면 거칠기가 좋아 지고, 핸들 웨이퍼와 분리되는 공정에서 발생된 결정 결함들이 제거될 수 있다.
이어서 섭씨 900도 내지 1300도 범위에서 수소 개스 분위기 내에서 약 20 초 내지 5분 정도 열처리하는데, 바람직하기로는 에피택셜 증착 장치(Epi Reactor)의 수소 분위기에서 온도 1130 ℃, 수소가스 45slm을 흘려 주면서 약 60초 간 열처리를 실시한다. 이렇게 하여 핸들 웨이퍼와 분리되는 공정에서 받은 결정 결함들이 말끔히 치료되고, 도10에서 보인 바와 같이, 표면도 깨끗이 폴리싱되어 새로운 도너 웨이퍼(35)로 사용될 수 있도록 준비된다.
이렇게 재상용 가능하게 준비된 도너 웨이퍼를 사용하여 새로운 SOI 웨이퍼를 제조하는 방법은 다음과 같다.
먼저 도 1에 도시한 바와 같이, 재사용 가능하게 가공된 도너 웨이퍼 (10: 이하에서 그냥 도너 웨이퍼 라고 한다)와 핸들 웨이퍼(20)을 준비한 후, 도너 웨이퍼(10) 상부에 산화막(11)을 형성한다. 이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)는 실리콘 웨이퍼로 형성하는 것이 바람직하며, 산화막(11)은 도너 웨이퍼(10)를 열산화하여 형성하는 것이 바람직하다. 열산화 공정은 900℃ 내지 1,100℃ 정도의 온도에서 30분 내지 120분 정도의 시간 동안 열산화 공정을 실시하여 도너 웨이퍼(10) 상부에 500Å 내지 10,000Å 정도의 두께로 산화막을 성장시키는 것이 바람직하다.
그 다음 도2에 도시한 바와 같이, 상부에 산화막(11)이 형성된 도너 웨이퍼(10)에 수소 이온을 주입하여 산화막(11) 보다 깊게 즉, 도너 웨이퍼(10) 내부에 적정 깊이의 수소 이온 주입층(12)을 형성한다. 이때, 수소 이온 주입 공정은 이온 주입에너지를 10KeV 내지 2MeV로 하고 이온 주입량은 1×1016내지 1×1017/cm2정도로 하는 것이 바람직하며, 도너 웨이퍼(10) 내부에서의 수소 이온 주입층(12)의 깊이는 이온 주입 가속 전압에 의해 결정 된다.
그 다음 도 3에 도시한 바와 같이, 내부 적정 깊이에 수소 이온 주입층(12)이 형성되어 있으며 상부에 산화막(11)이 형성된 도너 웨이퍼(10)와 핸들 웨이퍼(20)를 결합시킨다. 이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 결합은 도너 웨이퍼(10) 상부의 산화막(11)이 핸들 웨이퍼(20)의 상부에 접합되도록 하는 것이 바람직하다.
이어서 도4에 도시한 바와 같이, 도너 웨이퍼(10)의 수소 이온 주입층(12)이 형성된 부분에 크랙을 만들어 이 부분에서 분리(Cleave)되게 하여 핸들 웨이퍼(20) 상부에 산화막(11)과 분리된 일정 두께의 도너 웨이퍼(10a)의 단결정 실리콘 층이 부착된 SOI 웨이퍼를 만든다.
이때, 도너 웨이퍼(10)의 수소 이온 주입층(12)에서의 절단은 접합된 도너 웨이퍼(10)와 핸들 웨이퍼(20)를 열처리, 일 예로 400℃ 내지 600℃ 정도의 온도로 열처리하여 도너 웨이퍼(10)의 수소 이온 주입층(12)을 절단하는 스마트 컷(smart cut) 방법이나 물리적 충격을 가하여 도너 웨이퍼(10)의 수소 이온 주입층(12)을 분리하는 방법을 이용하면 된다.
그 다음 도5에 도시한 바와 같이, 산화막(11)과 도너 웨이퍼(10a)가 적층된 핸들 웨이퍼(20)로 형성된 SOI 웨이퍼를 고온, 바람직하게는 900℃ 내지 1,200℃ 정도의 온도에서 열처리하여 결합력을 강화시켜 준다. 이후, 표면 미소 거칠기 향상을 위하여 화학 기계적 연마 및/또는 염소 증기 에칭 수소 열처리를 이용하여 핸들웨이퍼(10)의 상부에 형성된 도너 웨이퍼(10a)를 가공한다.
이상과 같은 공정을 거처서 사용된 도너 웨이퍼를 재 가공하여 새로운 핸들 웨이퍼와 결합시켜서 SOI 웨이퍼를 생산한다.
이상 설명한 바와 같은 방법으로 사용한 도너 웨이퍼를 가공하면 종래의 래핑-에칭-폴리싱 방법에 비하여 2시간 정도 공정 시간을 단축할 수가 있고, 이를 이사용하여 SOI 웨이퍼를 생산하면 역시 많은 공정 시간이 단축되어 생산성 향상을 가져 온다.
Claims (25)
- SOI 웨이퍼 제조 공정에 사용된 도너 웨이퍼를 재사용하기 위하여 가공하는 방법에 있어서,사용된 도너 웨이퍼에 상부로 돌출된 가장자리와 웨이퍼의 상부 표면 일부를 연마하는 제1단계;섭씨 900도 내지 1300도 정도의 온도 범위에서 HCl 개스와 수소 개스가 혼합된 분위기 내에서 10 초 내지 1분 정도 에칭하는 제2단계;섭씨 900도 내지 1300도 범위에서 수소 개스 분위기 내에서 약 20 초 내지 5분 정도 열처리하는 제3단계를 포함하여 이루어지는 SOI 웨이퍼 제조용 도너 웨이퍼 가공 방법
- 청구항 1에 있어서,상기 제1단계 전에 사용된 도너 웨이퍼를 HF 용액에 넣어 표면에 형성된 산화막을 제거하는 단계를 추가로 포함하는 것이 특징인 SOI 웨이퍼 제조용 도너 웨이퍼 가공 방법
- 청구항 1에 있어서,상기 제1단계에서는 사용된 도너 웨이퍼 가장자리 돌출 부분은 2 내지 5단계로 나누어서 연마공정을 실시하는 것이 특징인 SOI 웨이퍼 제조용 도너 웨이퍼 가공 방법
- 청구항 3에 있어서,상기 제1단계 연마 공정에서 사용된 도너 웨이퍼 가장자리 돌출 부분을 포함하여 2 내지 4 ㎛를 연마하여 제거하는 것이 특징인 SOI 웨이퍼 제조용 도너 웨이퍼 가공 방법
- 청구항 1에 있어서,상기 제2단계 에칭공정에서 반응로에 HCl 개스 약 1 slm 와 수소 개스 약 45 slm 정도의 비율로 흘려 보내면서 에칭하는 것이 특징인 SOI 웨이퍼 제조용 도너 웨이퍼 가공 방법
- 청구항 5에 있어서,상기 반응로는 에피택셜 증착 장치를 이용하여 에칭공정을 실시하는 것이 특징인 SOI 웨이퍼 제조용 도너 웨이퍼 가공 방법
- 청구항 1에 있어서,상기 제3단계 열처리 공정에서 반응로에 수소 개스를 약 45 slm 정도로 흘려 보내면서 열처리하는 것이 특징인 SOI 웨이퍼 제조용 도너 웨이퍼 가공 방법
- 청구항 1에 있어서,상기 제2단계의 에칭은 약 30초 간 실시하는 것이 특징인 SOI 웨이퍼 제조용 도너 웨이퍼 가공 방법
- 청구항 1에 있어서,상기 제3단계의 열처리는 약 1분 정도하는 것이 특징인 SOI 웨이퍼 제조용 도너 웨이퍼 가공 방법
- SOI 웨이퍼 제조 공정에 사용된 도너 웨이퍼를 가공하여 핸들웨이퍼와 결합시켜 SOI 웨이퍼를 제조하는 방법에 있어서,사용된 도너 웨이퍼에 상부로 돌출된 가장자리와 웨이퍼의 상부 표면 일부를 연마하는 제1단계;섭씨 900도 내지 1300도 정도의 온도 범위에서 HCl 개스와 수소 개스가 혼합된 분위기 내에서 10 초 내지 1분 정도 에칭하는 제2단계;섭씨 900도 내지 1300도 범위에서 수소 개스 분위기 내에서 약 20 초 내지 5분 정도 열처리하는 제3단계를 포함하여 재사용 도너 웨이퍼를 가공하는 단계와,재사용 도너 웨이퍼 상부에 산화막을 형성하고, 수소 이온을 주입하여 산화막(11) 보다 깊게 도너 웨이퍼 내부에 수소 이온 주입층을 형성하는 단계;내부에 수소 이온 주입층이 형성된 재사용 도너 웨이퍼를 상부에 형성된 산화막이 핸들 웨이퍼 표면과 부착되도록 결합시키는 단계;재사용 도너 웨이퍼의 수소 이온 주입층이 형성된 부분에 크랙을 만들어 이 부분에서 분리되게 하여 핸들 웨이퍼 상부에 산화막과 분리된 일정 두께의 재사용 도너 웨이퍼의 단결정 실리콘 층이 부착된 SOI 웨이퍼를 제조하는 단계를 포함하는 SOI 웨이퍼 제조 방법.
- 청구항 10에 있어서,재사용 도너 웨이퍼가 부착된 핸들 웨이퍼를 900℃ 내지 1,200℃ 정도의 온도에서 열처리하여 결합력을 강화시켜 주는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 11에 있어서,표면 미소 거칠기 향상을 위하여 화학 기계적 연마 및/또는 염소 증기 에칭과 수소 열처리 공정을 추가하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,상기 제1단계 전에 사용된 도너 웨이퍼를 HF 용액에 넣어 표면에 형성된 산화막을 제거하는 단계를 추가로 포함하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,상기 제1단계에서는 사용된 도너 웨이퍼 가장자리 돌출 부분은 2 내지 5단계로 나누어서 연마공정을 실시하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,상기 제1단계 연마 공정에서 사용된 도너 웨이퍼 가장자리 돌출 부분을 포함하여 2 내지 4 ㎛를 연마하여 제거하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,상기 제2단계 에칭공정에서 반응로에 HCl 개스 약 1 slm 와 수소 개스 약 45 slm 정도의 비율로 흘려 보내면서 에칭하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,상기 반응로는 에피택셜 증착 장치를 이용하여 에칭공정을 실시하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,상기 제3단계 열처리 공정에서 반응로에 수소 개스를 약 45 slm 정도로 흘려 보내면서 열처리하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,상기 제2단계의 에칭은 약 30초 간 실시하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,상기 제3단계의 열처리는 약 1분 정도하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,재사용 도너 웨이퍼 상부에 산화막을 형성 단계에서 900℃ 내지 1,100℃ 정도의 온도에서 30분 내지 120분 정도의 시간 동안 열산화 공정을 실시하여 상부에 500Å 내지 10,000Å 정도의 두께로 산화막을 성장시키는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,수소 이온을 주입 공정은 이온 주입 에너지를 10KeV 내지 2MeV로 하고 이온 주입량은 1×1016내지 1×1017/cm2정도로 하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,재사용 도너 웨이퍼의 수소 이온 주입층에서의 절단은 접합된 도너 웨이퍼와 핸들 웨이퍼를 400℃ 내지 600℃ 정도의 온도로 열처리하여 도너 웨이퍼의 수소 이온 주입층을 절단하는 방법을 이용하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,재사용 도너 웨이퍼의 수소 이온 주입층에서의 절단은 물리적 충격을 가하여 도너 웨이퍼의 수소 이온 주입층을 분리하는 방법을 이용하는 것이 특징인 SOI 웨이퍼 제조 방법
- 청구항 10, 11, 12 중 어느 하나의 항에 있어서,재사용 도너 웨이퍼가 핸들 웨이퍼와의 결합력을 강화하기위하여 900℃ 내지 1,200℃ 정도의 온도에서 열처리하는 것이 특징인 SOI 웨이퍼 제조 방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024838A KR100414193B1 (ko) | 2001-05-08 | 2001-05-08 | 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024838A KR100414193B1 (ko) | 2001-05-08 | 2001-05-08 | 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020085361A KR20020085361A (ko) | 2002-11-16 |
| KR100414193B1 true KR100414193B1 (ko) | 2004-01-07 |
Family
ID=27704017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0024838A KR100414193B1 (ko) | 2001-05-08 | 2001-05-08 | 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100414193B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3074608B1 (fr) * | 2017-12-05 | 2019-12-06 | Soitec | Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980031812A (ko) * | 1996-10-31 | 1998-07-25 | 김광호 | 에스오아이 웨이퍼 제조방법 |
| KR100232886B1 (ko) * | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
| US6010579A (en) * | 1997-05-12 | 2000-01-04 | Silicon Genesis Corporation | Reusable substrate for thin film separation |
| US6027988A (en) * | 1997-05-28 | 2000-02-22 | The Regents Of The University Of California | Method of separating films from bulk substrates by plasma immersion ion implantation |
-
2001
- 2001-05-08 KR KR10-2001-0024838A patent/KR100414193B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980031812A (ko) * | 1996-10-31 | 1998-07-25 | 김광호 | 에스오아이 웨이퍼 제조방법 |
| KR100232886B1 (ko) * | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
| US6010579A (en) * | 1997-05-12 | 2000-01-04 | Silicon Genesis Corporation | Reusable substrate for thin film separation |
| US6048411A (en) * | 1997-05-12 | 2000-04-11 | Silicon Genesis Corporation | Silicon-on-silicon hybrid wafer assembly |
| US6027988A (en) * | 1997-05-28 | 2000-02-22 | The Regents Of The University Of California | Method of separating films from bulk substrates by plasma immersion ion implantation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020085361A (ko) | 2002-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232201B1 (en) | Semiconductor substrate processing method | |
| JP4425631B2 (ja) | 超小型構成部品を含む薄膜層を製造するための方法 | |
| EP1548834A1 (en) | Soi wafer manufacturing method | |
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| US7348257B2 (en) | Process for manufacturing wafers of semiconductor material by layer transfer | |
| JP2010219566A (ja) | 所望の基板への単結晶材料からなる薄層の移動方法 | |
| KR20000011406A (ko) | Ｓｏｉ웨이퍼의제조방법및이방법으로제조된ｓｏｉ웨이퍼 | |
| KR20080106038A (ko) | Ｓｏｉ 웨이퍼의 제조 방법 | |
| JPH11274290A (ja) | 半導体素子の製造方法 | |
| US6100162A (en) | Method of forming a circuitry isolation region within a semiconductive wafer | |
| JP3864495B2 (ja) | 半導体基板の製造方法 | |
| JPH11186187A (ja) | Ｓｏｉ基板の製造方法 | |
| KR100414193B1 (ko) | 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법 | |
| US7504314B2 (en) | Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom | |
| KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
| CN111527584B (zh) | 供体基底剩余物制备方法、由该方法生产的基底及其用途 | |
| KR100465630B1 (ko) | 웨이퍼의 제조방법 | |
| JP2005079109A (ja) | 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ | |
| KR20180073580A (ko) | 접합 soi 웨이퍼의 제조방법 | |
| US7029991B2 (en) | Method for making a SOI semiconductor substrate with thin active semiconductor layer | |
| JP2000196048A (ja) | Ｓｏｉウェ―ハの製造方法 | |
| KR100344779B1 (ko) | 반도체장치의 소자격리막 형성방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH10321549A (ja) | 半導体基板の製造方法 | |
| KR100722523B1 (ko) | 웨이퍼 표면 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130926 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160928 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 17 |